KR20180128412A - Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
KR20180128412A
KR20180128412A KR1020187027597A KR20187027597A KR20180128412A KR 20180128412 A KR20180128412 A KR 20180128412A KR 1020187027597 A KR1020187027597 A KR 1020187027597A KR 20187027597 A KR20187027597 A KR 20187027597A KR 20180128412 A KR20180128412 A KR 20180128412A
Authority
KR
South Korea
Prior art keywords
temporary
semiconductor chip
semiconductor
adhesive
temporary arrangement
Prior art date
Application number
KR1020187027597A
Other languages
Korean (ko)
Other versions
KR102196325B1 (en
Inventor
노보루 아사히
마사츠구 니무라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20180128412A publication Critical patent/KR20180128412A/en
Application granted granted Critical
Publication of KR102196325B1 publication Critical patent/KR102196325B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치 제조에 있어서의 생산성을 향상시키는 것을 과제로 한다. 구체적으로는, 임시 기판 위에 배치된 반도체 칩(54)의 제1 주면에 형성된 전극 패드(55)에 새로운 반도체 칩(4)의 제2 주면에 형성된 범프(5)를 대향시켜, 제1 접착제(7)를 통해 임시 배치한 임시 배치체(8)를 복수 얻은 후, 임시 배치체(8)에 있어서의 반도체 칩(4)과, 반도체 칩(54)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위인 임시 배치체(8)를 선택 임시 배치체로서 특정하고, 일부의 선택 임시 배치체를 임시 기판으로부터 분리하고 임시 기판 위에 남아 있는 선택 임시 배치체에 겹치고, 제2 접착제(107)를 통해 임시 배치한 다단 임시 배치체(108)를 얻은 후, 다단 임시 배치체(108)에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 제1 및 제2 접착제를 경화시키는 접속 공정을 구비한 구성으로 하였다.And to improve the productivity in the manufacture of semiconductor devices. Specifically, the bump 5 formed on the second main surface of the new semiconductor chip 4 is opposed to the electrode pad 55 formed on the first main surface of the semiconductor chip 54 disposed on the temporary substrate, and the first adhesive ( The positional deviation between the semiconductor chip 4 and the semiconductor chip 54 in the provisional arrangement body 8 is checked after obtaining a plurality of temporary arrangements 8 temporarily arranged through the semiconductor chips 4 and 7, The selected temporary arrangement is separated from the temporary substrate and overlapped on the selected temporary arrangement remaining on the temporary substrate, and the second adhesive 107 is passed through the second adhesive 107 After the provisional provision of the multistage temporary arrangement body 108, the semiconductor chips in the multistage temporary arrangement body 108 are collectively heated and pressed to electrically connect the bumps and the electrode pads between the semiconductor chips, A method for curing a first adhesive agent and a second adhesive agent between semiconductor chips It was configured as a step.

Description

반도체 장치의 제조 방법 및 반도체 장치의 제조 장치Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device

본 발명은, 생산성을 향상시킨 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device with improved productivity and an apparatus for manufacturing a semiconductor device.

근년, 반도체 칩을 직접 기판에 실장하는 기술이나 반도체 칩끼리를 적층시켜 실장 밀도를 높이는 기술의 개발이 진행되고 있다.2. Description of the Related Art In recent years, a technique of directly mounting a semiconductor chip on a substrate or a technique of stacking semiconductor chips to increase the mounting density has been under development.

특허문헌 1에는, 복수의 반도체 칩을 가압착하여 적층한 후, 일괄하여 본압착하도록 하여, 반도체 칩이 고온에 노출되는 횟수를 적게 한 구성이 기재되어 있다.Patent Document 1 discloses a configuration in which a plurality of semiconductor chips are pressed and stacked and then pressed together in a batch so that the number of times the semiconductor chips are exposed to high temperatures is reduced.

일본 특허공개 제2012-222038호 공보Japanese Patent Application Laid-Open No. 222038/1992

그러나, 특허문헌 1에 기재된 것은, 가압착 시에 위치 어긋남의 문제가 발생하고 있었다고 해도 그대로 본압착 공정으로 진행되기 때문에, 수율이 나빠 생산성이 저하된다는 문제가 있었다.However, the technique described in Patent Document 1 has a problem in that productivity is lowered due to poor yield due to the present pressing process even if there is a problem of positional deviation during pressure application.

본 발명은, 상기 문제점을 해결하여, 반도체 장치 제조에 있어서의 생산성을 향상시키는 것을 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and to improve the productivity in manufacturing semiconductor devices.

상기 과제를 해결하기 위해 본 발명은, 반도체 칩을 다단으로 적층하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이며,In order to solve the above problems, the present invention is a method of manufacturing a semiconductor device for manufacturing a semiconductor device by stacking semiconductor chips in multiple stages,

각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며,An electrode pad is formed on a first main surface of each semiconductor chip and a bump is formed on a second major surface,

(A) 제1 주면을 위로 하여, 복수의 반도체 칩을 임시 기판 위에 배치하는 배치 공정과,(A) a disposing step of disposing a plurality of semiconductor chips on a temporary substrate with the first main surface facing up,

(B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위에 배치된 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제1 접착제를 통해 임시 배치한 임시 배치체를 복수 얻는 임시 배치 공정과,(B) a bump formed on a second main surface of a new semiconductor chip and an electrode pad formed on a first main surface of the semiconductor chip disposed on the temporary substrate are opposed to each other to form a provisional arrangement A batch process,

(C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위인 새로운 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 공정과,(C) examining a positional deviation between the bump of the new semiconductor chip and the electrode pad facing the bump in the temporary arrangement, and selecting a temporary arrangement having a new semiconductor chip with the positional deviation within a predetermined range An inspection step of specifying the temporary arrangement as a temporary arrangement,

(D) 일부의 상기 선택 임시 배치체를 상기 임시 기판으로부터 분리하고, 이 분리된 선택 임시 배치체의 최하층의 반도체 칩의 제2 주면에 형성된 범프와 상기 임시 기판 위의 선택 임시 배치체에 있어서의 최상층의 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제2 접착제를 통해 임시 배치한 다단 임시 배치체를 얻는 다단 임시 배치 공정과,(D) a step of separating a part of the selective temporary arrangement from the temporary substrate, and forming a bump on the second main surface of the semiconductor chip of the lowest layer of the separated selective temporary arrangement and a bump formed on the selective temporary arrangement on the temporary substrate A multistage temporary arrangement step of opposing the electrode pads formed on the first main surface of the uppermost semiconductor chip to obtain a multistage temporary arrangement temporarily disposed through the second adhesive,

(E) 상기 다단 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 공정을(E) heating and pressing each of the semiconductor chips in the multistage temporary arrangement body collectively to electrically connect the bumps and the electrode pads between the semiconductor chips, and to bond the first adhesive agent and the second adhesive agent between the semiconductor chips The curing connection process is

구비한 것을 특징으로 하는 반도체 장치의 제조 방법을 제공하는 것이다.And a method of manufacturing the semiconductor device.

이 구성에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With this configuration, semiconductor chips without positional deviation can be stacked, and productivity in manufacturing semiconductor devices can be improved.

상기 검사 공정 (C)와 상기 다단 임시 배치 공정 (D)의 사이에, (C1) 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩이 있으면, 당해 새로운 반도체 칩을 이동시켜 위치 수정하고, 당해 임시 배치체를 선택 임시 배치체로서 인정하는 위치 수정 공정을 구비하도록 해도 된다.(C1) between the inspection step (C) and the multistage temporary arrangement step (D), if there is a new semiconductor chip in which the positional deviation is not within a predetermined range, the new semiconductor chip is moved to correct the position, And a position correcting step of recognizing the arrangement as a selected temporary arrangement.

이 구성으로부터, 위치 어긋남을 없애 반도체 칩끼리를 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With this configuration, the semiconductor chips can be connected to each other by eliminating the positional deviation, and the productivity in manufacturing the semiconductor device can be improved.

상기 제1 접착제는 열경화성의 비도전성 접착 필름으로서, 상기 위치 수정 공정 (C1)에 있어서는, 상기 제1 접착제가 연화되는 온도로 가열하여, 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩을 이동시키도록 해도 된다.The first adhesive is a thermosetting non-conductive adhesive film. In the position correcting step (C1), the first adhesive is heated to a temperature at which the first adhesive softens to move a new semiconductor chip whose positional deviation is not within a predetermined range .

이 구성에 의해, 용이하게 반도체 칩의 위치를 수정할 수 있다.With this configuration, the position of the semiconductor chip can be easily modified.

또한, 상기 과제를 해결하기 위해 본 발명은, 복수의 반도체 칩을 적층하고, 상층의 반도체 칩의 제2 주면에 형성된 범프와, 하층의 반도체 칩의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며, 반도체 칩을 흡착하여 임시 기판 위에 배치된 반도체 칩에 임시 배치하는 흡착 노즐과, 반도체 칩끼리를 투과시켜 투시 화상을 촬상하는 촬상 장치와, 상기 반도체 칩끼리를 가열, 가압하여 상기 범프와 대향하는 상기 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 압착 헤드와, 상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 흡착 노즐을 제어하고, 제1 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와, 상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 각 반도체 칩 간의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 있는 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 처리부와, 상기 흡착 노즐을 제어하여, 일부의 상기 선택 임시 배치체를 상기 임시 기판 위의 선택 임시 배치체에 제2 접착제를 통해 적층하여 다단 임시 배치체를 형성하는 다단 임시 배치 처리부와, 상기 압착 헤드를 제어하여, 상기 다단 임시 배치체에 있어서의 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치를 제공하는 것이다.In order to solve the above problems, the present invention provides a semiconductor device comprising: a plurality of semiconductor chips stacked and electrically connecting bumps formed on a second main surface of a semiconductor chip in an upper layer to electrode pads formed on a first main surface of a semiconductor chip in a lower layer; An apparatus for manufacturing a semiconductor device, comprising: a suction nozzle for sucking and temporarily placing a semiconductor chip on a semiconductor chip disposed on a temporary substrate; an imaging device for picking up a perspective image by transmitting the semiconductor chips to each other; A compression head for electrically connecting the electrode pads opposing the bumps to each other and for curing an adhesive between the semiconductor chips, and a control unit for controlling the suction nozzle, the imaging device, and the compression head, , The adsorption nozzle is controlled, and the bump and the electrode pad are opposed to each other through a first adhesive to form a temporary arrangement body And an image pick-up device for inspecting a positional deviation between the semiconductor chips in the temporary arrangement, and selecting a temporary arrangement having the semiconductor chips whose positional deviation is within a predetermined range A step of controlling the suction nozzles so as to form a multistage temporary arrangement body by stacking a part of the selected temporary arrangement bodies through a second adhesive agent on the selected temporary arrangement bodies on the temporary substrate, And a connection processing section for controlling the compression head to electrically connect the bumps and the electrode pad in the multistage temporary arrangement body and to cure the first adhesive agent and the second adhesive agent And to provide an apparatus for manufacturing a semiconductor device.

이 구성에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With this configuration, semiconductor chips without positional deviation can be stacked, and productivity in manufacturing semiconductor devices can be improved.

본 발명의 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.By the method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device according to the present invention, semiconductor chips without positional deviation can be stacked, and productivity in manufacturing semiconductor devices can be improved.

도 1은, 본 발명의 실시예 1에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다.
도 2는, 본 발명의 실시예 1에 있어서의 검사 공정을 설명하는 도면이다.
도 3은, 본 발명의 실시예 1에 있어서의 다단 임시 배치 공정을 설명하는 도면이다.
도 4는, 본 발명의 실시예 1에 있어서의 접속 공정을 설명하는 도면이다.
도 5는, 본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다.
도 6은, 본 발명에 있어서의 접착제의 온도-점도 특성을 설명하는 도면이다.
도 7은, 본 발명의 실시예 2에 있어서의 위치 수정 공정을 설명하는 도면이다.
도 8은, 필러 범프의 구성을 설명하는 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view for explaining a temporary arrangement process of a semiconductor chip according to a first embodiment of the present invention. Fig.
Fig. 2 is a view for explaining an inspection step in the first embodiment of the present invention. Fig.
3 is a view for explaining a multistage temporary arrangement process in the first embodiment of the present invention.
4 is a view for explaining a connection step in the first embodiment of the present invention.
5 is a view for explaining a semiconductor device manufacturing apparatus according to the first embodiment of the present invention.
Fig. 6 is a diagram for explaining the temperature-viscosity characteristics of the adhesive in the present invention. Fig.
7 is a view for explaining a position correcting step in the second embodiment of the present invention.
Fig. 8 is a view for explaining the configuration of filler bumps.

실시예Example 1 One

본 발명의 실시예 1에 대하여, 도 1 내지 도 6, 도 8을 참조하면서 설명한다. 도 1은, 본 발명의 실시예 1에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다. 도 2는, 본 발명의 실시예 1에 있어서의 검사 공정을 설명하는 도면이다. 도 3은, 본 발명의 실시예 1에 있어서의 다단 임시 배치 공정을 설명하는 도면이다. 도 4는, 본 발명의 실시예 1에 있어서의 접속 공정을 설명하는 도면이다. 도 5는, 본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다. 도 6은, 본 발명에 있어서의 접착제의 온도-점도 특성을 설명하는 도면이다. 도 8은, 필러 범프의 구성을 설명하는 도면이다.Embodiment 1 of the present invention will be described with reference to Figs. 1 to 6 and 8. Fig. BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view for explaining a temporary arrangement process of a semiconductor chip according to a first embodiment of the present invention. Fig. Fig. 2 is a view for explaining an inspection step in the first embodiment of the present invention. Fig. 3 is a view for explaining a multistage temporary arrangement process in the first embodiment of the present invention. 4 is a view for explaining a connection step in the first embodiment of the present invention. 5 is a view for explaining a semiconductor device manufacturing apparatus according to the first embodiment of the present invention. Fig. 6 is a diagram for explaining the temperature-viscosity characteristics of the adhesive in the present invention. Fig. Fig. 8 is a view for explaining the configuration of filler bumps.

(베이스로 되는 반도체 칩의 준비) (Preparation of semiconductor chip serving as a base)

도 1에 도시한 바와 같이, 복수의 반도체 칩(54)을 그 제2 주면을 아래로 하여, 임시 기판의 위에 배치해 둔다. 임시 기판은, 후속 공정에서 반도체 칩(54)이 분리되기 쉬운 표면 상태의 것이면 되며, 적절히, 공정의 상태에 따라 선택할 수 있다. 예를 들어, 실리콘 기판이나 유리 에폭시 기판을 사용해도 되고, 판재나 스테이지에 이형지를 점착한 것이어도 되며, 흡착 기능이 있는 스테이지를 사용해도 된다. 반도체 칩(54)은, 소편이 실리콘으로 이루어지는 반도체 칩이며, 그 제2 주면에는 적어도 선단이 땜납으로 이루어지는 범프(55)가 형성되어 있다. 실시예 1에 있어서는, Sn-Ag로 이루어지는 땜납이 사용되어 있다. 또한, 도 1 내지 도 4에 있어서의 범프(5)는 둥글게 그려져 있지만, 바람직하게는 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것이며, 그 구성을 도 8에 나타낸다. 반도체 칩(54)의 제2 주면에 있어서의 범프(55)로부터 반대면의 제1 주면까지 도시하지 않은 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(56)가 설치되어 있으며, 이것에 의해, 제1 주면의 전극 패드(56)는, 관통 전극을 통해 제2 주면의 범프(55)에 전기적으로 접속되어 있다. 또한, 전극 패드(56)의 위치와 범프(55)의 위치와는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다.As shown in Fig. 1, a plurality of semiconductor chips 54 are disposed on the temporary substrate with the second main surface thereof faced downward. The temporary substrate may be a surface state in which the semiconductor chip 54 is easily separated in a subsequent process, and can be appropriately selected depending on the state of the process. For example, a silicon substrate or a glass epoxy substrate may be used, a releasing paper may be adhered to a plate or a stage, or a stage having an adsorbing function may be used. The semiconductor chip 54 is a semiconductor chip in which the small piece is made of silicon, and on the second main surface thereof, a bump 55 having at least a tip end made of solder is formed. In the first embodiment, a solder made of Sn-Ag is used. The bumps 5 shown in Figs. 1 to 4 are rounded, but preferably the solder 5S is formed at the tip of the copper pillar 5P, and the structure thereof is shown in Fig. A penetrating electrode (not shown) is provided from the bump 55 on the second major surface of the semiconductor chip 54 to the first major surface of the opposite surface, and an electrode pad 56 is provided on the first major surface side of the penetrating electrode Thus, the electrode pad 56 on the first main surface is electrically connected to the bump 55 on the second main surface through the penetrating electrode. The position of the electrode pad 56 and the position of the bump 55 differ only in the Z direction, and the positional coordinates of X and Y are the same.

(반도체 장치의 제조 장치)(Manufacturing Apparatus of Semiconductor Device)

본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치(30)에 대하여, 도 5를 참조하여 설명한다. 반도체 장치의 제조 장치(30)는, 제어부(20), X선 센서로 이루어지는 촬상 장치(11), X선원(12), 모니터 TV(14), 이동 수단(15), 흡착 노즐(16) 및 압착 헤드(13)를 포함하고 있다. 제어부(20)는, 검사 처리부(21), 임시 배치 처리부(22), 다단 임시 배치 처리부(23) 및 접속 처리부(24)를 구비하고 있다. 이동 수단(15)은, 흡착 노즐(16)을 갖고, 이 흡착 노즐(16)을 X, Y, Z 방향으로 이동 가능하게 구성됨과 함께, 내부에 히터를 포함하고 있어 가열하는 것이 가능하도록 되어 있다. 또한, 압착 헤드(13)도 X, Y, Z 방향으로 이동 가능하게 구성되어 있음과 함께, 히터에 의해 가열할 수 있다.A semiconductor device manufacturing apparatus 30 according to the first embodiment of the present invention will be described with reference to Fig. The semiconductor device manufacturing apparatus 30 includes a control section 20, an image pickup device 11 composed of an X-ray sensor, an X-ray source 12, a monitor TV 14, a moving means 15, a suction nozzle 16, And a compression head (13). The control unit 20 includes an inspection processing unit 21, a temporary arrangement processing unit 22, a multistage temporary arrangement processing unit 23 and a connection processing unit 24. [ The moving means 15 has a suction nozzle 16 and is configured to move the suction nozzle 16 in the X, Y, and Z directions and includes a heater therein so as to be heated . Further, the pressing head 13 is configured to be movable in X, Y, and Z directions, and can be heated by a heater.

X선원(12)에 의해 발생시킨 X선을 적층된 반도체 칩에 입사시키고, 투과된 X선을 촬상 장치(11)에 의해 촬상하여, 범프와 전극 패드의 투시 화상을 얻는다. 촬상된 투시 화상은, 제어부(20)에 있어서의 검사 처리부(21)에 입력되고, 화상 처리를 실시함으로써, 반도체 칩(54)의 전극 패드(56)의 위치 및 반도체 칩(4)의 범프(5)의 위치(도 1, 도 2 참조)를 계측하고, 반도체 칩(54)과 반도체 칩(4)의 위치 어긋남을 인식하여, 이 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단한다. 또한, 촬상 장치(11)가 촬상한 투시 화상은, 모니터 TV(14)로 모니터링할 수 있다.The X-rays generated by the X-ray source 12 are made incident on the stacked semiconductor chips, and the transmitted X-rays are picked up by the image pickup device 11 to obtain a perspective image of the bumps and the electrode pad. The sensed perspective image is input to the inspection processing section 21 of the control section 20 and subjected to image processing to determine the position of the electrode pad 56 of the semiconductor chip 54 and the position of the electrode pad 56 of the semiconductor chip 4 1 and 2) of the semiconductor chip 54 and the semiconductor chip 4 are detected and the positional deviation between the semiconductor chip 54 and the semiconductor chip 4 is recognized and it is determined whether or not the positional deviation is within a predetermined range predetermined. Further, the perspective image captured by the image capturing apparatus 11 can be monitored by the monitor TV 14.

임시 배치 처리부(22)는, 후술하는 임시 배치 공정을 제어한다. 즉, 이동 수단(15)과 흡착 노즐(16)을 제어하여, 반도체 칩(4)을 용기 등으로부터 취출하고, 반도체 칩(54)의 전극 패드(56)에 반도체 칩(4)의 범프(5)를 대향시키도록 위치 정렬하여 도 1과 같이 임시 배치한다.The temporary batch processing section 22 controls the temporary batch process, which will be described later. That is, the semiconductor chip 4 is taken out from the container or the like by controlling the moving means 15 and the suction nozzle 16, and the bumps 5 of the semiconductor chip 4 As shown in Fig. 1, and temporarily arranges them as shown in Fig.

다단 임시 배치 처리부(23)는, 후술하는 다단 임시 배치 공정을 제어하고, 위치 어긋남이 소정의 범위인 반도체 칩(4)을 갖는 임시 배치체(8) 중, 일부의 임시 배치체(8)를 흡착 노즐(16)로 흡착하여 임시 기판 위로부터 분리하고, 임시 기판 위에 남아 있는 위치 어긋남이 소정의 범위인 반도체 칩(8)을 갖는 다른 임시 배치체(8)에 제2 접착제(107)를 통해 적층하여 다단 임시 배치체(108)를 형성한다.The multistage temporary arrangement processing section 23 controls the multistage temporary arrangement process to be described later and controls the temporary arrangement bodies 8 of the temporary arrangement bodies 8 having the semiconductor chips 4 whose positional deviation is within a predetermined range Is adsorbed by the suction nozzle 16 to be separated from the temporary substrate and is transferred to the other temporary arrangement body 8 having the semiconductor chip 8 whose positional deviation remaining on the temporary substrate is within a predetermined range through the second adhesive agent 107 Thereby forming a multi-stage temporary arrangement body 108. [

접속 처리부(24)는, 후술하는 접속 공정을 제어한다. 즉, 압착 헤드(13)를 구동 제어하고, 임시 배치체(8)를 가압하여 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)를 전기적으로 접속함과 함께, 제1 접착제(7) 및 제2 접착제(107)를 경화 온도로 가열하여 경화시킨다.The connection processing unit 24 controls the connection process, which will be described later. The bump 5 of the semiconductor chip 4 and the electrode pads 56 of the semiconductor chip 54 are electrically connected to each other by drivingly controlling the compression head 13 and pressing the temporary arrangement body 8 , The first adhesive (7) and the second adhesive (107) are cured by heating to a curing temperature.

실시예 1에 있어서의 반도체 장치의 제조 방법은, 임시 배치 공정, 검사 공정, 다단 임시 배치 공정, 접속 공정의 순으로 행해진다.The manufacturing method of the semiconductor device according to the first embodiment is performed in the order of the temporary arrangement step, the inspection step, the multistage temporary arrangement step, and the connection step.

(임시 배치 공정)(Provisional batch process)

처음에, 임시 배치 공정에 대하여 설명한다. 도 1에 도시한 바와 같이 임시 배치 공정에서는, 제1 접착제(7)를 통해 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)를 대향시키도록 위치 결정하여 임시 배치한다. 반도체 칩(4)도 반도체 칩(54)과 마찬가지의 구성이며, 제2 주면의 범프(5)로부터 반대면의 제1 주면까지 도시하지 않은 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(6)가 설치되어 있고, 이것에 의해, 제1 주면의 전극 패드(6)는, 관통 전극을 통해 제2 주면의 범프(5)에 전기적으로 접속되어 있다. 또한, 전극 패드(6)의 위치와 범프(5)의 위치는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다. 제1 접착제(7)는, 열경화성의 비도전성 접착 필름(NCF)이며, 미리 반도체 칩(4)의 제2 주면에 범프(5)를 내포하도록 라미네이트되어 있다. 임시 배치 공정에서는, 반도체 칩(4)이 가열, 가압하여 반도체 칩(54)에 임시 배치되지만, 반도체 칩(54)의 전극 패드(56)에 반도체 칩(4)의 범프(5)가 접촉되지 않도록 간극을 갖고 임시 배치된다. 반도체 칩(4)의 범프(5)의 선단으로부터 반도체 칩(54)의 전극 패드(56)의 표면까지의 간극은 1 내지 5㎛가 바람직하고, 보다 바람직하게는 1 내지 3㎛이다.First, the temporary batch process will be described. 1, in the provisional placement process, the bumps 5 of the semiconductor chip 4 and the electrode pads 56 of the semiconductor chip 54 are positioned to oppose each other through the first adhesive 7, . The semiconductor chip 4 has the same configuration as that of the semiconductor chip 54. A penetrating electrode (not shown) is provided from the bump 5 on the second major surface to the first major surface on the opposite surface, and on the first major surface side of the penetrating electrode The electrode pad 6 on the first main surface is electrically connected to the bump 5 on the second main surface through the penetrating electrode. The position of the electrode pad 6 and the position of the bump 5 differ only in the Z direction, and the positional coordinates of X and Y are the same. The first adhesive 7 is a thermosetting non-conductive adhesive film (NCF) and is laminated in advance to contain the bumps 5 on the second main surface of the semiconductor chip 4. The bump 5 of the semiconductor chip 4 is not brought into contact with the electrode pad 56 of the semiconductor chip 54 while the semiconductor chip 4 is temporarily placed on the semiconductor chip 54 by heating and pressing So as to have a gap therebetween. The gap between the tip of the bump 5 of the semiconductor chip 4 and the surface of the electrode pad 56 of the semiconductor chip 54 is preferably 1 to 5 占 퐉 and more preferably 1 to 3 占 퐉.

이 값은, 실험적으로 구한 값이며, 이보다 간극을 좁게 하거나 범프(5)와 전극 패드(56)를 접촉시키거나 하면, 후술하는 접속 공정에서 양자를 접속했을 때, 범프(5)-전극 패드(56) 사이에 제1 접착제(7)가 잔류할 가능성이 있음을 알 수 있다. 또한, 이 값보다 간극을 넓게 하면, 접속 공정에서 반도체 칩(4)을 가압했을 때, 반도체 칩(4)이 미끄러져서 위치 어긋남이 발생할 가능성이 있어, 품질에 중대한 문제로 된다.This value is an experimentally obtained value. When the gap is made narrower or the bump 5 and the electrode pad 56 are brought into contact with each other, the bump 5 and the electrode pad It is possible that the first adhesive 7 remains between the first and second adhesive layers 56 and 56. If the gap is wider than this value, there is a possibility that the semiconductor chip 4 slips due to the pressing of the semiconductor chip 4 in the connection step, resulting in a serious problem in quality.

제1 접착제(7)는, 도 6에 도시한 바와 같이, 그 온도에 따라서 점도가 변동된다. 구체적으로는, 열경화성의 비도전성 접착 필름(NCF)인 제1 접착제(7)는, 그 특성으로부터 정해지는 기준 온도 Ts 미만의 온도 영역에 있어서는 경화되지 않고, 가역적으로 온도 상승에 수반되어 점도가 낮아지는 성질, 즉 연화되는 성질을 나타내고, 또한, 온도를 저하시키면 점도가 높아지는 성질을 나타낸다. 한편, 기준 온도 Ts 이상의 온도 영역에 있어서는 경화되고, 불가역적으로 온도 상승에 수반되어 점도가 높아지는 성질을 나타낸다. 즉, 기준 온도 Ts 이상으로 일단 가열하면 온도가 저하되어도 점도가 저하되지 않고 경화 상태로 된다.As shown in Fig. 6, the viscosity of the first adhesive 7 varies depending on the temperature. Specifically, the first adhesive 7, which is a thermosetting non-conductive adhesive film (NCF), is not cured in a temperature range lower than the reference temperature Ts, which is determined from the characteristics thereof, Exhibits a losing property, i.e., a softening property, and exhibits a property of increasing viscosity when the temperature is lowered. On the other hand, in the temperature range of the reference temperature Ts or higher, it is cured and irreversibly exhibits a property accompanied by a rise in temperature to increase the viscosity. That is, once heated to a temperature equal to or higher than the reference temperature Ts, the viscosity is not lowered even when the temperature is lowered, and a cured state is obtained.

그 때문에, 임시 배치 공정에 있어서는, 제1 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(4)을 임시 배치한다. 그 후 방치함으로써, 제1 접착제(7)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(4)이 위치 어긋남되는 것을 방지할 수 있다.Therefore, in the provisional placement process, the first adhesive 7 is heated to a temperature lower than the reference temperature Ts and softened so that the semiconductor chip 4 is temporarily placed. By leaving it thereafter, the temperature of the first adhesive 7 is lowered to increase the viscosity, and the displacement of the semiconductor chip 4 can be prevented.

임시 배치 공정에서는, 복수의 반도체 칩(4)을 반도체 칩(54) 위에 제1 접착제(7)를 통해 임시 배치하여 복수의 임시 배치체(8)를 형성한다. 구체적으로는, 이동 수단(15)에 의해 흡착 노즐(16)을 이동시켜 용기 등에 수납되어 있는 반도체 칩(4)의 제1 주면을 흡착한다. 그 후, 흡착 노즐(16)을 반도체 칩(54)의 상방으로 이동시켜, 반도체 칩(54)의 전극 패드(56)와 흡착 노즐(16)로 흡착되어 있는 반도체 칩(4)의 범프(5)를 대향시킨 후, 흡착 노즐(16)을 반도체 칩(54)의 전극 패드(56)에 근접시켜 가열, 가압하여 반도체 칩(54) 위에 임시 배치한다. 여기서, 전술한 바와 같이, 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)의 간극은 전술한 범위 내에 고정해 둔다. 또한, 반도체 칩(4)을 적층하기 전의 반도체 칩(54)의 전극 패드(56)의 위치를 미리 CCD 카메라 등의 촬상 장치로 촬상하여 위치를 계측해서 기억해 두면 정확하게 적층할 수 있다.In the provisional arrangement process, a plurality of semiconductor chips 4 are temporarily disposed on the semiconductor chip 54 through the first adhesive 7 to form a plurality of temporary arrangements 8. More specifically, the suction nozzle 16 is moved by the moving means 15 to suck the first main surface of the semiconductor chip 4 housed in a container or the like. Thereafter, the suction nozzle 16 is moved to above the semiconductor chip 54, and the bump 5 of the semiconductor chip 4 absorbed by the electrode pad 56 of the semiconductor chip 54 and the suction nozzle 16 The adsorption nozzle 16 is brought close to the electrode pad 56 of the semiconductor chip 54 and heated and pressed to temporarily arrange the semiconductor chip 54 on the semiconductor chip 54. Then, Here, as described above, the gap between the bump 5 of the semiconductor chip 4 and the electrode pad 56 of the semiconductor chip 54 is fixed within the above-described range. Further, when the positions of the electrode pads 56 of the semiconductor chip 54 before the semiconductor chips 4 are laminated are previously picked up by an image pickup device such as a CCD camera and the positions are measured and stored, it is possible to accurately stack them.

(검사 공정)(Inspection process)

복수의 임시 배치체(8)를 형성하였다면, 다음에는 검사 공정을 실시한다. 도 2를 참조하면서, 검사 공정을 설명한다. 검사 공정에서는, 반도체 칩(54)의 전극 패드(56)와 반도체 칩(4)의 전극 패드(6)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위에 있는 반도체 칩(4)을 갖는 임시 배치체(8)를 선택 임시 배치체로서 특정한다. 구체적으로는, 촬상 장치(11)가 X선원(12)으로부터의 X선을 촬상함으로써, 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)의 투시 화상을 촬상한다. 촬상 화상은, 검사 처리부(21)에 입력된다. 검사 처리부(21)는, 촬상 화상으로부터 반도체 칩(54)의 전극 패드(56)의 위치와, 반도체 칩(4)의 범프(5)의 위치로부터, 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 위치 어긋남을 산출한다. 그리고 산출한 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단하여, 소정의 범위에 있는 반도체 칩(4)을 갖는 임시 배치체(8)를 선택 임시 배치체로서 특정한다.If a plurality of temporary arrangements 8 are formed, the inspection process is carried out next. The inspection process will be described with reference to Fig. In the inspection step, the positional deviation between the electrode pads 56 of the semiconductor chip 54 and the electrode pads 6 of the semiconductor chip 4 is inspected, and the temporary positional deviation of the semiconductor chip 4, And specifies the arrangement body 8 as the selected temporary arrangement body. More specifically, the imaging device 11 picks up an X-ray from the X-ray source 12 to pick up a perspective image of the bump 5 of the semiconductor chip 4 and the electrode pad 56 of the semiconductor chip 54 do. The picked-up image is input to the inspection processing unit 21. [ The inspection processing section 21 judges from the captured image the position of the electrode pads 56 of the semiconductor chip 54 and the position of the bumps 5 of the semiconductor chip 4, The positional deviation of the chip 4 is calculated. Then, it is determined whether or not the calculated position deviation is within a predetermined range, and the temporary arrangement body 8 having the semiconductor chip 4 within a predetermined range is specified as the selected temporary arrangement body.

또한, 실시예 1에 있어서는, X선 센서로 이루어지는 촬상 장치(11)와 X선원(12)을 사용하여, 반도체 칩(54)의 전극 패드(56)와 반도체 칩(4)의 범프(5)의 투시 화상을 촬상하도록 구성하였지만, 반드시 이것에 한정되지는 않고, 장치 구성의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 임시 기판에 실리콘 기판을 사용한 경우에 촬상 장치로서 적외선 센서를 설치하고, 적외선원으로부터의 적외선을 임시 배치체(8)에 투과시켜, 반도체 칩(54)의 전극 패드(56)와 반도체 칩(4)의 범프(5)의 투시 화상을 촬상하도록 해도 되고, CCD 카메라나 CMOS 센서 등을 사용하여, 반도체 칩(4)을 적층하기 전의 반도체 칩(54)의 전극 패드(56)의 위치를 계측, 기억해 두고, 반도체 칩(4)을 적층한 후, 당해 반도체 칩(4)의 전극 패드(6)를 CCD 카메라나 CMOS 센서 등으로 촬상하고, 양자의 위치 어긋남을 검사하도록 해도 된다.In the first embodiment, the electrode pad 56 of the semiconductor chip 54 and the bumps 5 of the semiconductor chip 4 are electrically connected to each other by using the imaging device 11 and the X- However, the present invention is not limited to this and can be appropriately selected according to the state of the apparatus configuration. For example, when a silicon substrate is used as the temporary substrate, an infrared sensor is provided as an image pickup device, infrared rays from the infrared source are transmitted through the temporary arrangement body 8, and the electrode pad 56 of the semiconductor chip 54 It is also possible to pick up a perspective image of the bump 5 of the semiconductor chip 4 or to use a CCD camera or a CMOS sensor or the like so as to pick up an image of the electrode pad 56 of the semiconductor chip 54 before stacking the semiconductor chip 4. [ The position of the semiconductor chip 4 may be measured and stored and the electrode pads 6 of the semiconductor chip 4 may be picked up with a CCD camera or a CMOS sensor after the semiconductor chips 4 are stacked to inspect the positional displacement of the semiconductor chips 4.

(다단 임시 배치 공정)(Multi-stage temporary batch process)

도 3을 참조하면서, 다단 임시 배치 공정을 설명한다. 전술한 검사 공정에서 특정한 선택 임시 배치체 중, 일부의 선택 임시 배치체를 흡착 노즐(16)로 흡착하여 임시 기판 위로부터 분리하고, 임시 기판 위에 남아 있는 다른 선택 임시 배치체에 제2 접착제(107)를 통해 적층하여 다단 임시 배치체(108)를 형성한다. 구체적으로는, 흡착 노즐(16)로 일부의 선택 임시 배치체에 있어서의 반도체 칩(4)의 제1 주면을 흡착 유지하여 선택 임시 배치체를 임시 기판으로부터 분리하고, 임시 기판 위에 남아 있는 다른 선택 임시 배치체의 반도체 칩(4)의 제1 주면에 제2 접착제(107)를 통해 적층하여 다단 임시 배치체(108)를 형성한다. 그 때, 흡착 노즐(16)로 흡착하고 있는 선택 임시 배치체의 최하층의 반도체 칩(54)의 범프(55)와 임시 기판 위에 남아 있는 선택 임시 배치체의 최상층의 반도체 칩(4)의 전극 패드(6)를 대향시키도록 적층한다. 제2 접착제(107)는, 적층 전에, 도시하지 않은 도포 노즐로 액상의 열경화성 접착제를 흡착·분리한 선택 임시 배치체의 반도체 칩(54)의 제2 주면, 또는 임시 기판 위에 남아 있는 선택 임시 배치체의 반도체 칩(4)의 제1 주면에 도포한다.Referring to FIG. 3, a multi-stage provisioning process will be described. In the above-described inspection process, some selected temporary arrangements of the selected selective temporary arrangement are adsorbed by the suction nozzle 16 and separated from the temporary substrate, and the second adhesive 107 To form a multi-stage temporary arrangement body 108. The multi- More specifically, the suction nozzle 16 sucks and holds the first main surface of the semiconductor chip 4 in a selected temporary arrangement body to separate the selected temporary arrangement from the temporary substrate, And the multi-stage temporary arrangement body 108 is formed by stacking the first main surface of the semiconductor chip 4 of the provisional arrangement body via the second adhesive 107. At this time, the bumps 55 of the lowermost semiconductor chip 54 of the selective temporary arrangement and the electrode pads of the semiconductor chip 4 of the uppermost layer of the selective temporary arrangement remaining on the temporary substrate, which are adsorbed by the suction nozzle 16, (6) facing each other. The second adhesive agent 107 is applied to the second main surface of the semiconductor chip 54 of the selective temporary placement body in which the liquid thermosetting adhesive is adsorbed and separated by a coating nozzle (not shown) Is applied to the first main surface of the semiconductor chip (4).

또한, 실시예 1에 있어서는, 제2 접착제(107)를 액상의 접착제로 하였지만, 반드시 이것에 한정되지는 않고, 적절히 선택할 수 있다. 예를 들어, 제1 접착제(7)와 마찬가지의 열경화성의 비도전성 접착 필름(NCF)으로 해도 된다.In Embodiment 1, the second adhesive 107 is a liquid adhesive, but it is not necessarily limited to this and can be appropriately selected. For example, a thermosetting non-conductive adhesive film (NCF) similar to the first adhesive 7 may be used.

또한, 다단 임시 배치체(108)를 형성한 후, 각 선택 임시 배치체끼리의 위치 어긋남을 검사하도록 해도 된다. 이에 의해, 선택 임시 배치체끼리의 위치 어긋남을 방지해서 다단 임시 배치체(108)를 형성할 수 있다. 구체적으로는, 전술한 검사 공정과 마찬가지로, 촬상 장치(11)가 X선원(12)으로부터의 X선을 촬상함으로써, 상층의 선택 임시 배치체에 있어서의 범프(5)와 하층의 선택 임시 배치체에 있어서의 전극 패드(56)의 투시 화상을 촬상한다. 촬상 화상은, 검사 처리부(21)에 입력된다. 검사 처리부(21)는, 촬상 화상으로부터 상층의 선택 임시 배치체에 있어서의 범프(5)와 하층의 선택 임시 배치체에 있어서의 전극 패드(56)로부터, 각 선택 임시 배치체에 있어서의 위치 어긋남을 산출한다. 그리고 산출한 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단한다.Further, after the multi-stage temporary arrangement body 108 is formed, the positional deviation between the selected temporary arrangement bodies may be inspected. Thereby, positional shift of the selective temporary bodies can be prevented, and the multistage temporary body 108 can be formed. Specifically, the imaging device 11 picks up an X-ray from the X-ray source 12 to pick up an image of the bump 5 in the selected temporary arrangement of the upper layer and the selected temporary arrangement of the lower layer The image of the electrode pad 56 is picked up. The picked-up image is input to the inspection processing unit 21. [ The inspection processing unit 21 extracts, from the picked-up image, the position deviations in the selected temporary arrangements from the bumps 5 in the selected temporary arrangement in the upper layer and the electrode pads 56 in the selected temporary arrangement in the lower layer . Then, it is determined whether the calculated positional deviation is within a predetermined range.

(접속 공정)(Connection Process)

도 4를 참조하면서, 접속 공정을 설명한다. 접속 공정에서는, 임시 기판 위의 위치 어긋남이 소정의 범위인 다단 임시 배치체(108)에 있어서의 최상층의 반도체 칩(4)을 가압하여, 각 층의 범프를 대향하는 전극 패드에 접촉시켜 전기적으로 접속함과 함께, 제1 접착제(7) 및 제2 접착제(107)를 기준 온도 Ts 이상으로 가열해서 경화시킨다. 구체적으로는, 압착 헤드(13)를 각 다단 임시 배치체(108)의 상방까지 이동시키고, 다음에 압착 헤드(13)를 다단 임시 배치체(108)에 근접시켜, 최상층의 반도체 칩(4)을 가열, 가압함으로써 행할 수 있다.The connecting process will be described with reference to Fig. In the connection step, the uppermost semiconductor chip 4 in the multistage temporary arrangement body 108 whose positional deviation on the temporary substrate is within a predetermined range is pressed, the bumps of each layer are brought into contact with the opposing electrode pads, The first adhesive 7 and the second adhesive 107 are heated to a temperature equal to or higher than the reference temperature Ts and cured together with the connection box. More specifically, the compression head 13 is moved to the upper side of each of the multistage temporary arrangements 108, and then the compression head 13 is brought close to the multistage temporary arrangement 108 to form the uppermost semiconductor chip 4, For example, by heating and pressing.

이 접속 공정은, 10초 정도의 시간을 요하므로, 복수의 다단 임시 배치체(108)를 포함하는 면적을 갖는 압착 헤드를 사용하여, 복수의 다단 임시 배치체(108)를 동시에 가열, 가압하도록 해도 된다.This connection step requires a time of about 10 seconds, so that a plurality of multi-stage temporary arrangements 108 are simultaneously heated and pressed using a compression head having an area including a plurality of multi-stage temporary arrangements 108 You can.

또한, 임시 배치 공정 및 검사 공정을 반복함으로써, 반도체 칩(4)을 다단으로 적층한 임시 배치체를 제조할 수 있다. 이 경우, 다단 임시 배치 공정에서는, 흡착 노즐(16)로 다단의 임시 배치체를 흡착 유지하고, 다른 임시 배치체에 적층시킨다.Further, by repeating the provisional arrangement process and the inspection process, it is possible to manufacture a temporary arrangement in which the semiconductor chips 4 are stacked in multiple stages. In this case, in the multistage temporary arrangement step, the multistage temporary arrangement is adsorbed and held by the suction nozzle 16, and is stacked on another temporary arrangement.

또한, 검사 공정의 후에, 위치 어긋남이 소정의 범위에 없는 반도체 칩(4)을 흡착 노즐(16)로 흡착하여 임시 배치체(8)로부터 분리하고, 이 임시 배치체(8)를 리페어하도록 구성해도 된다. 반도체 칩(4)을 임시 배치체(8)로부터 분리하는 경우에는, 제1 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 점도를 저하시키면 용이하게 분리할 수 있다.After the inspecting step, the semiconductor chip 4 whose positional deviation is not within the predetermined range is sucked by the suction nozzle 16, is separated from the temporary arrangement body 8, and the temporary arrangement body 8 is configured to be repaired You can. When the semiconductor chip 4 is detached from the temporary arrangement body 8, it can be easily separated by heating the first adhesive 7 at a temperature lower than the reference temperature Ts and softening the temperature to lower the viscosity.

이와 같이, 실시예 1에 있어서는, 반도체 칩을 다단으로 적층하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이며,As described above, in the first embodiment, a semiconductor device manufacturing method for manufacturing a semiconductor device by stacking semiconductor chips in multiple stages,

각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며,An electrode pad is formed on a first main surface of each semiconductor chip and a bump is formed on a second major surface,

(A) 제1 주면을 위로 하여, 복수의 반도체 칩을 임시 기판 위에 배치하는 배치 공정과,(A) a disposing step of disposing a plurality of semiconductor chips on a temporary substrate with the first main surface facing up,

(B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위에 배치된 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제1 접착제를 통해 임시 배치한 임시 배치체를 복수 얻는 임시 배치 공정과,(B) a bump formed on a second main surface of a new semiconductor chip and an electrode pad formed on a first main surface of the semiconductor chip disposed on the temporary substrate are opposed to each other to form a provisional arrangement A batch process,

(C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위인 새로운 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 공정과,(C) examining a positional deviation between the bump of the new semiconductor chip and the electrode pad facing the bump in the temporary arrangement, and selecting a temporary arrangement having a new semiconductor chip with the positional deviation within a predetermined range An inspection step of specifying the temporary arrangement as a temporary arrangement,

(D) 일부의 상기 선택 임시 배치체를 상기 임시 기판으로부터 분리하고, 이 분리된 선택 임시 배치체의 최하층의 반도체 칩의 제2 주면에 형성된 범프와 상기 임시 기판 위의 선택 임시 배치체에 있어서의 최상층의 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제2 접착제를 통해 임시 배치한 다단 임시 배치체를 얻는 다단 임시 배치 공정과,(D) a step of separating a part of the selective temporary arrangement from the temporary substrate, and forming a bump on the second main surface of the semiconductor chip of the lowest layer of the separated selective temporary arrangement and a bump formed on the selective temporary arrangement on the temporary substrate A multistage temporary arrangement step of opposing the electrode pads formed on the first main surface of the uppermost semiconductor chip to obtain a multistage temporary arrangement temporarily disposed through the second adhesive,

(E) 상기 다단 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 공정을(E) heating and pressing each of the semiconductor chips in the multistage temporary arrangement body collectively to electrically connect the bumps and the electrode pads between the semiconductor chips, and to bond the first adhesive agent and the second adhesive agent between the semiconductor chips The curing connection process is

구비한 것을 특징으로 하는 반도체 장치의 제조 방법에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.The semiconductor device manufacturing method according to the present invention is characterized in that semiconductor chips without positional deviation can be stacked, and productivity in manufacturing semiconductor devices can be improved.

또한, 복수의 반도체 칩을 적층하고, 상층의 반도체 칩의 제2 주면에 형성된 범프와, 하층의 반도체 칩의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며,A semiconductor device manufacturing apparatus for stacking a plurality of semiconductor chips and electrically connecting bumps formed on a second main surface of the semiconductor chip of the upper layer to electrode pads formed on a first main surface of the semiconductor chip of the lower layer,

반도체 칩을 흡착하여 임시 기판 위에 배치된 반도체 칩에 임시 배치하는 흡착 노즐과,A suction nozzle for temporarily holding the semiconductor chip on a semiconductor chip disposed on a temporary substrate,

반도체 칩끼리를 투과시켜 투시 화상을 촬상하는 촬상 장치와,An imaging device that transmits semiconductor chips to each other to pick up a perspective image,

상기 반도체 칩끼리를 가열, 가압하여 상기 범프와 대향하는 상기 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 압착 헤드와,A pressing head for heating and pressing the semiconductor chips to electrically connect the electrode pads to the bumps and curing the adhesive between the semiconductor chips,

상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를 구비하고,And a control unit for controlling the suction nozzle, the imaging device, and the compression head,

상기 제어부는,Wherein,

상기 흡착 노즐을 제어하고, 제1 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와,A temporary arrangement processing unit for controlling the suction nozzle and forming a temporary arrangement body by opposing the bump and the electrode pad through a first adhesive,

상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 각 반도체 칩 간의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 있는 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 처리부와,Wherein the positional deviation between the semiconductor chips in the temporary arrangement is inspected based on the image picked up by the image pickup device and the temporary arrangement having the semiconductor chips whose positional deviation is within a predetermined range is selected as a temporary arrangement An inspection processing section for specifying the inspection target,

상기 흡착 노즐을 제어하여, 일부의 상기 선택 임시 배치체를 상기 임시 기판 위의 선택 임시 배치체에 제2 접착제를 통해 적층하여 다단 임시 배치체를 형성하는 다단 임시 배치 처리부와,A multistage temporary batch processing unit for controlling the adsorption nozzle to form a multistage temporary batch by stacking a part of the selected temporary batches on a temporary batch on the temporary batch through a second adhesive;

상기 압착 헤드를 제어하여, 상기 다단 임시 배치체에 있어서의 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.And a connection processing section for controlling the compression head to electrically connect the bumps and the electrode pads in the multistage temporary arrangement body and to cure the first adhesive agent and the second adhesive agent. It is possible to stack semiconductor chips having no positional deviation, and productivity in manufacturing semiconductor devices can be improved.

실시예Example 2 2

본 발명의 실시예 2는, 위치 어긋남이 소정의 범위에 없는 반도체 칩(4)의 위치 어긋남을 해소하기 위해 이동시켜 위치 수정하는 위치 수정 공정을 가한 점에서 실시예 1에 비하여 상이하다.Embodiment 2 of the present invention differs from Embodiment 1 in that a position correcting step for correcting the position by shifting the position of the semiconductor chip 4 in order to eliminate the positional deviation of the semiconductor chip 4 whose positional deviation is not within a predetermined range is added.

실시예 2에 있어서의 반도체 장치의 제조 방법은, 임시 배치 공정, 검사 공정, 위치 수정 공정, 다단 임시 배치 공정, 접속 공정의 순으로 각 공정을 실시한다. 이 중, 임시 배치 공정, 검사 공정, 다단 임시 배치 공정, 및 접속 공정은, 실시예 1과 동일하므로, 설명을 생략한다. 또한, 실시예 2에 있어서의 반도체 장치의 제조 장치의 구성은, 실시예 1과 동일하므로, 설명을 생략한다.The manufacturing method of the semiconductor device according to the second embodiment performs each step in the order of a temporary arrangement step, an inspection step, a position correction step, a multistage temporary arrangement step, and a connection step. Of these, the temporary placement process, the inspection process, the multi-stage provisional placement process, and the connection process are the same as those of the first embodiment, and a description thereof will be omitted. The structure of the semiconductor device manufacturing apparatus according to the second embodiment is the same as that of the first embodiment, and a description thereof will be omitted.

(위치 수정 공정)(Position correcting process)

도 7을 참조하면서, 실시예 2에 있어서의 위치 수정 공정을 설명한다. 전술한 실시예 1에 있어서의 검사 공정에서, 위치 어긋남이 소정의 범위에 없는 반도체 칩(4), 즉, 위치 어긋남된 반도체 칩(4)이 발견되면, 당해 반도체 칩(4)의 위치 어긋남을 해소하기 위해, 위치 수정 공정을 실시하여 그 위치를 수정한다. 그리고, 위치 수정된 반도체 칩(4)을 갖는 임시 배치체를 선택 임시 배치체로서 인정한다. 구체적으로는, 전술한 임시 배치 공정이나 다단 임시 배치 공정에서 사용한 것과 동일한 흡착 노즐(16)과 이동 수단(15)을 사용해서 실시한다. 즉, 흡착 노즐(16)로 위치 어긋남된 반도체 칩(4)의 제1 주면을 흡착 유지한 채, 위치 어긋남의 역방향으로 이동 수단(15)에 의해, X, Y 방향으로 이동시킨다. 이 위치 수정 공정에서는, 제1 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(104)을 이동시킨다. 그리고, 위치 수정 후, 방치함으로써, 제1 접착제(7)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(4)이 위치 어긋남되는 것을 방지할 수 있다.The position correcting process in the second embodiment will be described with reference to FIG. When the semiconductor chip 4 whose positional deviation is not within a predetermined range, that is, the semiconductor chip 4 whose position is deviated is found in the inspection step in the above-described first embodiment, the positional deviation of the semiconductor chip 4 In order to solve this problem, the position correction process is performed to correct the position. Then, the provisional arrangement having the position-corrected semiconductor chip 4 is recognized as the selected provisional arrangement. Concretely, the same suction nozzle 16 and moving means 15 as those used in the temporary placement step or the multistage temporary placement step are used. That is, the first main surface of the semiconductor chip 4 displaced by the suction nozzle 16 is suction-held while being moved in the X and Y directions by the moving means 15 in the direction opposite to the positional deviation. In this position correcting step, the first adhesive 7 is heated to a temperature lower than the reference temperature Ts and softened to move the semiconductor chip 104. The position of the semiconductor chip 4 can be prevented from being displaced because the temperature of the first adhesive 7 is lowered by increasing the viscosity after the position is corrected.

또한, 실시예 2에 있어서는, 위치 수정 공정을, 임시 배치 공정이나 다단 임시 배치 공정에서 사용한 것과 동일한 흡착 노즐(16)과 이동 수단(15)을 사용해서 실시하도록 하였지만, 반드시 이것에 한정되지는 않고, 장치 구성의 상태에 따라 적절히 변경할 수 있다. 예를 들어, 임시 배치 공정이나 다단 임시 배치 공정에서 사용한 것과는 상이한 흡착 노즐이나 이동 수단을 별도로 설치하여 실시하도록 해도 된다.In the second embodiment, the position correction process is performed using the same suction nozzle 16 and the moving unit 15 as those used in the temporary placement process or the multistage temporary placement process, but the present invention is not limited thereto , And can be appropriately changed depending on the state of the apparatus configuration. For example, the suction nozzle or the moving means, which are different from those used in the temporary placement process or the multi-stage provisional placement process, may be separately installed.

위치 수정 공정에서 위치 수정하여 인정된 선택 임시 배치체도, 다음 다단 임시 배치 공정에서의 분리 또는 적층에 사용되어 다단 임시 배치체(108)로 된다. 이때, 적층된 다단 임시 배치체에 있어서의 선택 임시 배치체의 위치 어긋남이 없는지를 검사해도 된다. 가령 위치 어긋남이 있으면, 전술한 위치 수정 공정과 마찬가지로, 이 위치 어긋남을 해소하기 위해 X, Y 방향으로 상층의 선택 임시 배치체를 이동시켜도 된다. 이에 의해, 위치 어긋남이 없는 다단 임시 배치체(108)를 형성할 수 있다. 이 경우, 제2 접착제(107)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(104)을 이동시킨다.The selected selective provisional arrangement by correcting the position in the position correcting process is used for separation or lamination in the next multi-stage provisioning process, resulting in a multi-stage provisional arrangement 108. [ At this time, it may be checked whether there is a positional deviation of the selective provisional arrangement in the stacked multistage temporary arrangement. If there is a positional deviation, the selected temporary arrangement of the upper layer may be moved in the X and Y directions to eliminate the positional deviation, similarly to the above-described positional correction process. Thereby, the multistage temporary arrangement body 108 having no positional deviation can be formed. In this case, the second adhesive 107 is heated to a temperature lower than the reference temperature Ts and softened to move the semiconductor chip 104.

또한, 도 7에 있어서의 범프는 둥글게 그려져 있지만, 범프로서 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것을 사용하는 것이 바람직하다(도 8 참조).Although the bumps shown in Fig. 7 are drawn in a round shape, it is preferable to use a solder 5S formed at the tip of the copper filler 5P as a bump (see Fig. 8).

이와 같이, 실시예 2에 있어서는, 위치 수정 공정을 실시함으로써, 위치 어긋남을 없애 반도체 칩끼리를 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.As described above, according to the second embodiment, by performing the position correcting step, the positional deviation can be eliminated and the semiconductor chips can be connected to each other, thereby improving the productivity in the semiconductor device manufacturing.

본 발명에 있어서의 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치는, 반도체 칩을 적층하는 분야에 널리 사용할 수 있다.The method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device according to the present invention can be widely used in the field of stacking semiconductor chips.

4: 반도체 칩
5: 범프
6: 전극 패드
7: 접착제
8: 임시 배치체
11: 촬상 장치
13: 압착 헤드
14: 모니터 TV
15: 이동 수단
16: 흡착 노즐
20: 제어부
21: 검사 처리부
22: 임시 배치 처리부
23: 다단 임시 배치 처리부
24: 접속 처리부
30: 반도체 장치의 제조 장치
54: 반도체 칩
55: 범프
56: 전극 패드
107: 접착제
108: 다단 임시 배치체4: Semiconductor chip
5: Bump
6: Electrode pad
7: Adhesive
8: temporary arrangement
11: Imaging device
13: Compression head
14: Monitor TV
15: Moving means
16: Adsorption nozzle
20:
21:
22:
23: Multistage temporary arrangement processing unit
24:
30: Device for manufacturing semiconductor device
54: Semiconductor chip
55: Bump
56: Electrode pad
107: Adhesive
108: Multistage temporary arrangement

Claims (4)

반도체 칩을 다단으로 적층하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이며,
각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며,
(A) 제1 주면을 위로 하여, 복수의 반도체 칩을 임시 기판 위에 배치하는 배치 공정과,
(B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위에 배치된 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제1 접착제를 통해 임시 배치한 임시 배치체를 복수 얻는 임시 배치 공정과,
(C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위인 새로운 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 공정과,
(D) 일부의 상기 선택 임시 배치체를 상기 임시 기판으로부터 분리하고, 이 분리된 선택 임시 배치체의 최하층의 반도체 칩의 제2 주면에 형성된 범프와 상기 임시 기판 위의 선택 임시 배치체에 있어서의 최상층의 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제2 접착제를 통해 임시 배치한 다단 임시 배치체를 얻는 다단 임시 배치 공정과,
(E) 상기 다단 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압해서 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 공정을
구비한 것을 특징으로 하는, 반도체 장치의 제조 방법.A semiconductor device manufacturing method for manufacturing a semiconductor device by stacking semiconductor chips in multiple stages,
An electrode pad is formed on a first main surface of each semiconductor chip and a bump is formed on a second major surface,
(A) a disposing step of disposing a plurality of semiconductor chips on a temporary substrate with the first main surface facing up,
(B) a bump formed on a second main surface of a new semiconductor chip and an electrode pad formed on a first main surface of the semiconductor chip disposed on the temporary substrate are opposed to each other to form a provisional arrangement A batch process,
(C) examining a positional deviation between the bump of the new semiconductor chip and the electrode pad facing the bump in the temporary arrangement, and selecting a temporary arrangement having a new semiconductor chip with the positional deviation within a predetermined range An inspection step of specifying the temporary arrangement as a temporary arrangement,
(D) a step of separating a part of the selective temporary arrangement from the temporary substrate, and forming a bump on the second main surface of the semiconductor chip of the lowest layer of the separated selective temporary arrangement and a bump formed on the selective temporary arrangement on the temporary substrate A multistage temporary arrangement step of opposing the electrode pads formed on the first main surface of the uppermost semiconductor chip to obtain a multistage temporary arrangement temporarily disposed through the second adhesive,
(E) heating and pressing each of the semiconductor chips in the multi-stage temporary arrangement body collectively to electrically connect the bumps and the electrode pads between the semiconductor chips, and to bond the first adhesive agent and the second adhesive agent between the semiconductor chips The curing connection process is
Wherein the semiconductor device is a semiconductor device. 제1항에 있어서,
상기 검사 공정 (C)와 상기 다단 임시 배치 공정 (D)의 사이에,
(C1) 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩이 있으면, 당해 새로운 반도체 칩을 이동시켜 위치 수정하고, 당해 임시 배치체를 선택 임시 배치체로서 인정하는 위치 수정 공정을 구비한 것을 특징으로 하는, 반도체 장치의 제조 방법.The method according to claim 1,
Between the inspection step (C) and the multistage temporary arrangement step (D)
(C1) a position correcting step of, if there is a new semiconductor chip in which the positional deviation is not within a predetermined range, moving the new semiconductor chip to correct the position, and recognizing the temporary arrangement as a selected temporary arrangement Gt; a < / RTI > semiconductor device. 제2항에 있어서,
상기 제1 접착제는 열경화성의 비도전성 접착 필름이며, 상기 위치 수정 공정 (C1)에 있어서는, 상기 제1 접착제가 연화되는 온도로 가열하여, 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩을 이동시키는 것을 특징으로 하는, 반도체 장치의 제조 방법.3. The method of claim 2,
The first adhesive is a thermosetting non-conductive adhesive film. In the position correcting step (C1), a new semiconductor chip in which the positional deviation is not within a predetermined range is moved to a temperature at which the first adhesive is softened Wherein the semiconductor device is a semiconductor device. 복수의 반도체 칩을 적층하여, 상층의 반도체 칩의 제2 주면에 형성된 범프와, 하층의 반도체 칩의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며,
반도체 칩을 흡착해서 임시 기판 위에 배치된 반도체 칩에 임시 배치하는 흡착 노즐과, 반도체 칩끼리를 투과시켜 투시 화상을 촬상하는 촬상 장치와,
상기 반도체 칩끼리를 가열, 가압하여 상기 범프와 대향하는 상기 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 압착 헤드와,
상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를
구비하고,
상기 제어부는,
상기 흡착 노즐을 제어하여, 제1 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와,
상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 각 반도체 칩 간의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 있는 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 처리부와,
상기 흡착 노즐을 제어하고, 일부의 상기 선택 임시 배치체를 상기 임시 기판 위의 선택 임시 배치체에 제2 접착제를 통해 적층하여 다단 임시 배치체를 형성하는 다단 임시 배치 처리부와,
상기 압착 헤드를 제어하여, 상기 다단 임시 배치체에 있어서의 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는, 반도체 장치의 제조 장치.A semiconductor device manufacturing apparatus for stacking a plurality of semiconductor chips and electrically connecting bumps formed on the second main surface of the upper semiconductor chip and electrode pads formed on the first main surface of the lower semiconductor chip,
A suction nozzle for temporarily placing the semiconductor chip on a semiconductor chip disposed on a temporary substrate by suction, an imaging device for picking up a perspective image by transmitting the semiconductor chips to each other,
A pressing head for heating and pressing the semiconductor chips to electrically connect the electrode pads to the bumps and curing the adhesive between the semiconductor chips,
A controller for controlling the adsorption nozzle, the imaging device, and the compression head
Respectively,
Wherein,
A temporary arrangement processing unit controlling the suction nozzle to form a temporary arrangement body by opposing the bump and the electrode pad through a first adhesive,
Wherein the positional deviation between the semiconductor chips in the temporary arrangement is inspected based on the image picked up by the image pickup device and the temporary arrangement having the semiconductor chips whose positional deviation is within a predetermined range is selected as a temporary arrangement An inspection processing section for specifying the inspection target,
A multistage temporary batch processing unit for controlling the adsorption nozzle and stacking the selected temporary batches on the temporary batch on the temporary batch through a second adhesive to form a multistage temporary batch;
And a connection processing section for controlling the compression head to electrically connect the bump and the electrode pad in the multistage temporary arrangement body and harden the first adhesive and the second adhesive. Device for manufacturing a device.
KR1020187027597A 2016-03-30 2017-03-21 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus KR102196325B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016067398A JP6688543B2 (en) 2016-03-30 2016-03-30 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JPJP-P-2016-067398 2016-03-30
PCT/JP2017/011088 WO2017169944A1 (en) 2016-03-30 2017-03-21 Semiconductor device manufacturing method and semiconductor device manufacturing device

Publications (2)

Publication Number Publication Date
KR20180128412A true KR20180128412A (en) 2018-12-03
KR102196325B1 KR102196325B1 (en) 2020-12-29

Family

ID=59964958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027597A KR102196325B1 (en) 2016-03-30 2017-03-21 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Country Status (4)

Country Link
JP (1) JP6688543B2 (en)
KR (1) KR102196325B1 (en)
CN (1) CN109155304B (en)
WO (1) WO2017169944A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6349539B2 (en) 2016-09-30 2018-07-04 株式会社新川 Semiconductor device manufacturing method and mounting apparatus
CN113013307A (en) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 Display module fault chip repairing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222038A (en) 2011-04-05 2012-11-12 Elpida Memory Inc Semiconductor device manufacturing method
JP2013225642A (en) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method
JP2015095499A (en) * 2013-11-11 2015-05-18 東レ株式会社 Method for manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822043B2 (en) * 2000-09-25 2006-09-13 太陽誘電株式会社 Chip part assembly manufacturing method
JP3718205B2 (en) * 2003-07-04 2005-11-24 松下電器産業株式会社 Chip stacked semiconductor device and manufacturing method thereof
JP4824327B2 (en) * 2005-03-16 2011-11-30 Ｏｋｉセミコンダクタ株式会社 Manufacturing method of semiconductor device
JP2007036143A (en) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd Machining method of semiconductor wafer
JP2008177215A (en) * 2007-01-16 2008-07-31 Sharp Corp Substrate bonding method and substrate bonding apparatus
TWI482961B (en) * 2009-11-16 2015-05-01 Rudolph Technologies Inc Infrared inspection of bonded substrates
JP5289484B2 (en) * 2011-03-04 2013-09-11 株式会社東芝 Manufacturing method of stacked semiconductor device
CN104145328A (en) * 2012-03-07 2014-11-12 东丽株式会社 Method and apparatus for manufacturing semiconductor device
KR102207674B1 (en) * 2013-11-27 2021-01-25 토레이 엔지니어링 컴퍼니, 리미티드 Three-dimensional mounting method and three-dimensional mounting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222038A (en) 2011-04-05 2012-11-12 Elpida Memory Inc Semiconductor device manufacturing method
JP2013225642A (en) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method
JP2015095499A (en) * 2013-11-11 2015-05-18 東レ株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2017169944A1 (en) 2017-10-05
CN109155304B (en) 2021-10-22
JP6688543B2 (en) 2020-04-28
CN109155304A (en) 2019-01-04
KR102196325B1 (en) 2020-12-29
JP2017183457A (en) 2017-10-05

Similar Documents

Publication Publication Date Title
KR102227444B1 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR102230921B1 (en) Semiconductor device manufacturing method, and mounting device
CN110226220B (en) Bonding device and bonding method
US9419047B2 (en) Image sensor device with aligned IR filter and dielectric layer and related methods
KR101959057B1 (en) Transfering method and apparatus of micro LED chip
CN109103117B (en) Apparatus for bonding semiconductor chips and method of bonding semiconductor chips
KR20150136510A (en) Mounting method and mounting device
KR101217505B1 (en) Apparatus for bonding a die and the method for bonding a semiconductor chip by using the same
KR20180128412A (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
JP2020136650A (en) Chip transfer plate, semiconductor chip stacking method, and semiconductor device manufacturing method
TWI746888B (en) Package device
TWI687463B (en) Ptfe sheet and method for mounting die
JP6179843B2 (en) Mounting apparatus and mounting method
CN109314062B (en) Method for mounting tube core
KR101909109B1 (en) Method of stacking substrates for semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant