TWI662286B - 晶片偏移量補償方法 - Google Patents

晶片偏移量補償方法 Download PDF

Info

Publication number
TWI662286B
TWI662286B TW107115899A TW107115899A TWI662286B TW I662286 B TWI662286 B TW I662286B TW 107115899 A TW107115899 A TW 107115899A TW 107115899 A TW107115899 A TW 107115899A TW I662286 B TWI662286 B TW I662286B
Authority
TW
Taiwan
Prior art keywords
wafer
coordinate position
wafers
carrier
offset
Prior art date
Application number
TW107115899A
Other languages
English (en)
Other versions
TW201947240A (zh
Inventor
張富翔
詹彥綸
呂元戎
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW107115899A priority Critical patent/TWI662286B/zh
Application granted granted Critical
Publication of TWI662286B publication Critical patent/TWI662286B/zh
Publication of TW201947240A publication Critical patent/TW201947240A/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明係一種晶片偏移量補償方法,係主要先以第一座標位置對一第一載板進行第一次貼片,於送入高溫環境後量測該第一載板上的各晶片在高溫環境的偏移量及偏移方向,再依據各晶片的偏移量及偏移方向來將各該晶片的第一座標位置調整為第三座標位置;接著,再以第三座標位置對一第二載板進行第二次貼片,再送入高溫環境;如此,當完成第二次貼片的第二載板進入高溫環境後,其上各晶片的偏移量即被補償,以利高溫測試用探針正確接觸到各該晶片,進而減少因高溫造成晶片偏移造成的測試異常。

Description

晶片偏移量補償方法
本發明係關於一種偏移量的補償方法,尤指一種晶片偏移量補償方法。
在半導體封裝製程的切割晶圓步驟中,晶圓經切割後會形成複數晶片;接著,將複數晶片依據預設的座標位置重新排列並黏貼於一載板上(下稱貼片),準備下一道高溫測試步驟。
當載板連同其上的複數晶片送入一高溫測試環境後,即可對各晶片進行高溫特性測試時,由於複數晶片與載板之間有一黏膠層,該黏膠層具有受熱軟化特性,因而造成複數晶片的位置偏移。進一步觀察晶片位置偏移量及偏移方向均不固定,也無規則性且發散,沒有整體的規律可以依循來進行偏移補償。
在高溫環境下,高溫測試用探針依據貼片的預設座標位置來接觸各晶片以進行高溫測試;然而,由於晶片位置偏移通常會探針無法正確地接觸晶片,而造成測試異常,故有必要進一步提出解決方案,以提升高溫測試正確率。
有鑑於前揭晶片於高溫測試環境下因位置偏移造成測試異常的問題,本發明主要發明目的係提供一種晶片偏移量補償方法,以改善因晶片位置偏移使探針無法接觸測試所造成的測試異常現象。
欲達上述目的所使用的主要技術手段係令該晶片偏移量補償方法包含有: (a) 準備一第一載板,並於常溫下依據第一座標位置進行第一次貼片,以將複數第一晶片分別黏貼在該第一載板上所對應的一第一座標位置; (b) 將該第一載板及其上該些第一晶片送入一高溫環境中; (c) 於高溫環境中量測該第一載板上各該第一晶片之一第二座標位置; (d) 計算各該第一晶片的第一座標位置及第二座標位置之間差異,以獲得各該第一晶片的偏移量及偏移方向; (e) 計算各該第一晶片的一第三座標位置;其中該第三座標位置係於各該第一晶片在該第一載板上的偏移方向的相反方向,並以其偏移量對其第一座標位置進行補償後的座標位置;以及 (f) 準備一第二載板,並於常溫下依據第三座標位置進行第二次貼片,以送入相同的高溫環境進行測試。
由上述說明可知,本發明主要於第一次貼片後送入高溫環境,以量測各該第一晶片在高溫環境的偏移量及偏移方向,再據以調整各該晶片的第一座標位置,作為第二次貼片調整各該晶片排列於第二載板上的座標位置;如此當完成第二次貼片進入高溫環境,各晶片的偏移量即被補償,以利高溫測試用探針正確接觸到各該晶片,減少因晶片偏移所造成的測試異常。
本發明係針對半導體封裝製程中,晶片在高溫測試環境下會因位置偏移而造成測試異常而提出的偏移補償方法,以實施例配合圖式加以說明晶片偏移量補償方法的技術內容。
首先請參閱圖1A至圖1D所示,將一晶圓10於切割後所形成複數第一批晶片(下稱第一晶片11),將各該第一晶片11以真空吸取件50拾取後,再依據被拾取的該第一晶片11所對應的第一座標位置P11(X11、Y11),將該第一晶片11黏貼於該第一載板20上;如此重覆,直到被拾取的最後一第一晶片11依據其對應的第一座標位置P1n(X1n、Y1n)黏貼於該第一載板20上,即完成該第一載板20的第一次貼片;於本實施例,該第一載板20上預先設置有一第一黏賿層21,用以黏貼該些第一晶片11。
請參閱圖2A及圖2B所示,即為該第一載板20經第一次貼片後的俯視圖,再以其中相鄰的四顆第一晶片11a、11b、11c、11d說明本發明晶片偏移量補償方法;其中該些第一晶片11a、11b、11c、11d在常溫下完成的第一次貼片所依據的第一座標位置分別為P 1i、P 1j、P 1k、P 1q,且任二相鄰第一晶片11a/11b、11c/11d、11a/11c、11b/11d之間保持一間隔D。
請參閱圖3A所示,將第一載板20連同其上的第一晶片11a、11b、11c、11d送入一高溫測試環境中,由於該黏膠層具受熱軟化特性,而導致各該第一晶片11a、11b、11c、11d的位置偏移,即自第一座標位置P 1i、P 1j、P 1k、P 1q變成第二座標位置P 2i、P 2j、P 2k、P 2q;由於獲得各該第一晶片11a、11b、11c、11d的第一座標位置P 1i、P 1j、P 1k、P 1q及第二座標位置P 2i、P 2j、P 2k、P 2q,即進一步計算出各該第一晶片11a、11b、11c、11d在高溫測試環境下的偏移量(dx, dy)及偏移方向;在此即假設一個最差的情況,即左上第一晶片11a往右下偏移方向分別往右、往下移動最大偏移量dx/dmax、dy/dmax,右上第一晶片11b往左下偏移方向分別往左、往下分別移動最大偏移量dx/dmax、dy/dmax,右下第一晶片11c朝右上偏移方向分別往右、往上移動最大偏移量dx/dmax、dy/dmax,左上第一晶片11d朝左上偏移方向分別移動最大偏移量dx/dmax、dy/dmax。於本實施例,為了確保相鄰第一晶片11a、11b、11c、11d在偏移過程中不相互碰撞,在圖2B所示常溫下之二相鄰的第一晶片11之間間距D係大於最大偏移量dmax的二倍以上。
由於已計算出各該第一晶片11a、11b、11c、11d經高溫測試後的偏移量及偏移方向,即可依據各該第一晶片11a、11b、11c、11d的偏移量及偏移方向,將各該第一晶片11a、11b、11c、11d所對應的第一座標位置P 1i、P 1j、P 1k、P 1q並更新成為第三座標位置P 3i、P 3j、P 3k、P 3q;接著,即可將該第一載板20上的第一晶片11a、11b、11c、11d依據第三座標位置P 3i、P 3j、P 3k、P 3q重新排列在一第二載板30上,如圖3B所示,即進行第二次貼片;此外,亦可是同一批相同晶圓切割出來的第二晶片11’,即如圖4A所示,該些第二晶片11’依據第三座標位置重新排列在該第二載板30上;其中該第二載板30上同樣設置有一第二黏著層31,用以黏著第一晶片11或第二晶片11’。於本實施例,該第二載板與第一載板的材質及尺寸相同。
再以圖3B來說,左上晶片11a的第三座標位置P 3i是自第一座標位置P 1i,以其高溫偏移方向(右下)的相反方向(左上)分別往左、往上移動其偏移量而定;右上晶片11b的第三座標位置P 3j是自第一座標位置P 1j,以其高溫偏移方向(左下)的相反方向(右上)分別往右、往上移動其偏移量而定;左下晶片11c的第三座標位置P 3k是自原第一座標位置P 1k,以其高溫偏移方向(右上)的相反方向(左下)分別往左、往下移動其偏移量而定;右下晶片11d的第三座標位置P 3q是自第一座標位置P 1q,以其高溫偏移方向(左上)的相反方向(右下)分別往右、往下移動其偏移量而定。再請參閱圖4A所示,即為第二載板30依據第三座標位置完成貼片後的俯視平面圖。
由於該第二載板30上亦設置有與第一黏著層21材質及尺寸相同的第二黏著層31,加上將經貼片後的第二載板30送入相同的高溫測試環境中,其第二黏著層31受熱軟化狀態應與第一黏著層21相同或相近,使得各該第二晶片11’位置會呈現如同圖3A的偏移現象;由於第二載板30上的第二晶片11’已依據第三座標位置重新排列,故其偏移量可被正確地補償,呈如圖4B所示的位置排列,即回到或接近各該晶片的第一座標位置。
綜前所述,本發明的晶片偏移量補償方法的主要步驟包含有:(a) 準備一第一載板,並於常溫下依據第一座標位置進行第一次貼片,以將複數第一晶片分別黏貼在該第一載板上所對應的一第一座標位置;(b) 將該第一載板及其上該些第一晶片送入一高溫環境中;(c) 於高溫環境中量測該第一載板上各該第一晶片之一第二座標位置;(d) 計算各該第一晶片的第一座標位置及第二座標位置之間差異,以獲得各該第一晶片的偏移量及偏移方向;(e) 計算各該第一晶片的一第三座標位置;其中該第三座標位置係於各該第一晶片在該第一載板上的偏移方向的相反方向,並以其偏移量對其第一座標位置進行補償後的座標位置;以及(f) 準備一第二載板,並於常溫下依據第三座標位置進行第二次貼片,以送入相同的高溫環境進行測試。
因此,本發明主要於第一次貼片後送入高溫環境,以量測各該第一晶片在高溫環境的偏移量及偏移方向,再據以調整各該晶片的第一座標位置,作為第二次貼片調整各該晶片排列於第二載板上的座標位置;如此當完成第二次貼片進入高溫環境,各晶片的偏移量即被補償,以利高溫測試用探針正確接觸到各該晶片,減少因高溫造成晶片偏移造成的測試異常。
以上所述僅是本發明的實施例而已,並非對本發明做任何形式上的限制,雖然本發明已以實施例揭露如上,然而並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明技術方案的範圍內,當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例,但凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾,均仍屬於本發明技術方案的範圍內。
10‧‧‧晶圓
11‧‧‧第一晶片
11’‧‧‧第二晶片
20‧‧‧第一載板
21‧‧‧第一黏著層
30‧‧‧第二載板
31‧‧‧第二黏著層
50‧‧‧真空吸取件
圖1A至1D:本發明於常溫下一第一載板經第一次貼片後的動作示意圖。 圖2A:圖1D的俯視平面圖。 圖2B:圖2A的局部放大圖。 圖3A:圖2A於高溫環境下部分晶片偏移後的示意圖。 圖3B:本發明於常溫下一第二載板經第二次貼片後的部分俯視平面圖。 圖4A:本發明於常溫下該第二載板經第二次貼片後的俯視平面圖。 圖4B:圖4A於高溫環境下晶片偏移後的示意圖。

Claims (10)

  1. 一種晶片偏移量補償方法,包括以下步驟: (a) 準備一第一載板,並於常溫下依據第一座標位置進行第一次貼片,以將複數第一晶片分別黏貼在該第一載板上所對應的一第一座標位置; (b) 將該第一載板及其上該些第一晶片送入一高溫環境中; (c) 於高溫環境中量測該第一載板上各該第一晶片之一第二座標位置; (d) 計算各該第一晶片的第一座標位置及第二座標位置之間差異,以獲得各該第一晶片的偏移量及偏移方向; (e) 計算各該第一晶片的一第三座標位置;其中該第三座標位置係於各該第一晶片在該第一載板上的偏移方向的相反方向,並以其偏移量對其第一座標位置進行補償後的座標位置;以及 (f) 準備一第二載板,並於常溫下依據第三座標位置進行第二次貼片,以送入相同的高溫環境進行測試。
  2. 如請求項1所述之晶片偏移量補償方法,該步驟(f)的第二次貼片係將該些第一晶片分別黏貼在該第二載板上所對應的第三座標位置。
  3. 如請求項1所述之晶片偏移量補償方法,該步驟(f)的第二次貼片係將複數第二晶片分別黏貼在該第二載板上所對應的第三座標位置。
  4. 如請求項1至3中任一項所述之晶片偏移量補償方法,於步驟(a)的該些第一晶片中,其二相鄰的第一晶片之間間距大於最大偏移量的二倍以上。
  5. 如請求項1至3中任一項所述之晶片偏移量補償方法,其中: 該第一載板上設置有一第一黏著層;以及 該第二載板上設置有一第二黏著層。
  6. 如請求項4所述之晶片偏移量補償方法,其中: 該第一載板上設置有一第一黏著層;以及 該第二載板上設置有一第二黏著層。
  7. 如請求項5所述之晶片偏移量補償方法,該第一黏著層與該第二黏著層材質及尺寸相同。
  8. 如請求項6所述之晶片偏移量補償方法,該第一黏著層與該第二黏著層材質及尺寸相同。
  9. 如請求項7所述之晶片偏移量補償方法,該第一載板及該第二載板的材質及尺寸相同。
  10. 如請求項8所述之晶片偏移量補償方法,該第一載板及該第二載板的材質及尺寸相同。
TW107115899A 2018-05-10 2018-05-10 晶片偏移量補償方法 TWI662286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107115899A TWI662286B (zh) 2018-05-10 2018-05-10 晶片偏移量補償方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107115899A TWI662286B (zh) 2018-05-10 2018-05-10 晶片偏移量補償方法

Publications (2)

Publication Number Publication Date
TWI662286B true TWI662286B (zh) 2019-06-11
TW201947240A TW201947240A (zh) 2019-12-16

Family

ID=67764131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115899A TWI662286B (zh) 2018-05-10 2018-05-10 晶片偏移量補償方法

Country Status (1)

Country Link
TW (1) TWI662286B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724597B (zh) * 2019-10-31 2021-04-11 力成科技股份有限公司 無晶圓切割道定位之晶片探針測試系統及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152848A1 (en) * 2002-02-08 2003-08-14 Koninklijke Philips Electronics N.V. Calibration wafer for a stepper
US20060212248A1 (en) * 2005-03-01 2006-09-21 Suss Microtec Test Systems Gmbh Procedure for reproduction of a calibration position of an aligned and afterwards displaced calibration substrate in a probe station
TWI267159B (en) * 2006-03-01 2006-11-21 Au Optronics Corp Alignment mark and inspection method using the same
CN101176198A (zh) * 2005-05-19 2008-05-07 琳得科株式会社 粘附装置
TW201814819A (zh) * 2016-09-29 2018-04-16 日商新川股份有限公司 半導體裝置的製造方法以及封裝裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152848A1 (en) * 2002-02-08 2003-08-14 Koninklijke Philips Electronics N.V. Calibration wafer for a stepper
US20060212248A1 (en) * 2005-03-01 2006-09-21 Suss Microtec Test Systems Gmbh Procedure for reproduction of a calibration position of an aligned and afterwards displaced calibration substrate in a probe station
CN101176198A (zh) * 2005-05-19 2008-05-07 琳得科株式会社 粘附装置
TWI267159B (en) * 2006-03-01 2006-11-21 Au Optronics Corp Alignment mark and inspection method using the same
TW201814819A (zh) * 2016-09-29 2018-04-16 日商新川股份有限公司 半導體裝置的製造方法以及封裝裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724597B (zh) * 2019-10-31 2021-04-11 力成科技股份有限公司 無晶圓切割道定位之晶片探針測試系統及其方法

Also Published As

Publication number Publication date
TW201947240A (zh) 2019-12-16

Similar Documents

Publication Publication Date Title
TWI491884B (zh) 定位探針與晶圓之方法
US8836780B2 (en) Process control and manufacturing method for fan out wafers
CN111742399B (zh) 接触精度保证方法、接触精度保证机构和检查装置
TWI662286B (zh) 晶片偏移量補償方法
CN105329850B (zh) 圆片级芯片尺寸封装的测试方法
KR20190016695A (ko) 웨이퍼 정렬 방법 및 이를 이용하는 웨이퍼 검사 방법
TW202425201A (zh) 相對於基座校準矽片的位置的裝置、方法及外延設備
KR20110122447A (ko) 반도체 패키지 집합체 정렬방법
CN105206549A (zh) 一种用于改善炉管机台teos薄膜稳定性的方法
SG185017A1 (en) Method for aligning semiconductor materials
TWI755129B (zh) 晶片取放轉移設備及其置放晶片的定位方法
CN103887204B (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
KR101990822B1 (ko) 칩 본딩 장치
US20150303171A1 (en) Systems and methods for carrying singulated device packages
US20240194636A1 (en) Bonding apparatus, bonding method, and article manufacturing method
TWI843295B (zh) 接合裝置和接合方法
TWI738193B (zh) 晶片封裝的製程內測試方法及裝置
US20240243094A1 (en) Bonding method, bonding apparatus, article manufacturing method, determination method, information processing apparatus, and storage medium
CN110767589B (zh) 一种soi硅片对准键合的方法
KR20180036195A (ko) 웨이퍼 맵의 형성 방법
KR100866451B1 (ko) 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법
JP3938876B2 (ja) 半導体装置の製造方法
CN115966482A (zh) 晶圆的量测方法
TW202310144A (zh) 工件處理系統、校準工件處理系統的方法及製造半導體封裝的方法