CN116206989A - 半导体装置的制造方法以及封装装置 - Google Patents

半导体装置的制造方法以及封装装置 Download PDF

Info

Publication number
CN116206989A
CN116206989A CN202310332240.0A CN202310332240A CN116206989A CN 116206989 A CN116206989 A CN 116206989A CN 202310332240 A CN202310332240 A CN 202310332240A CN 116206989 A CN116206989 A CN 116206989A
Authority
CN
China
Prior art keywords
bonding
semiconductor die
alignment mark
transmissive substrate
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310332240.0A
Other languages
English (en)
Inventor
瀬山耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN116206989A publication Critical patent/CN116206989A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体装置的制造方法以及封装装置。半导体装置的制造方法包含：载置步骤，将透出对准标记且未形成有标记的临时基板载置于接合面；第1图像取得步骤，取得对准标记的图像；第1修正步骤，基于在第1图像取得步骤中取得的对准标记的图像，对接合头的水平方向的位置进行修正；压接步骤，基于修正后的水平方向的位置，将半导体裸片压接于临时基板；第2图像取得步骤，取得对准标记及接合于临时基板上的半导体裸片的图像；以及第2修正步骤，基于对准标记及半导体裸片的图像，对接合工具的水平方向的位置进行修正。由此，提供能够抑制配置于临时基板上的半导体裸片之间的间隔的不均的半导体装置的制造方法以及封装装置。

Description

半导体装置的制造方法以及封装装置
本发明是2017年09月26日所提出的申请号为201780073186.5(国际申请号为PCT/JP2017/034640)、发明名称为《半导体装置的制造方法以及封装装置》的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体装置的制造方法以及封装装置。
背景技术
以往，以使半导体装置进一步小型化、高集成化及低成本化为目的，已提出有扇出(fan out)型晶片级封装(Wafer-Level-Packaging，WLP)(例如专利文献1)。
对于扇出型WLP而言，经由以下的步骤来制造半导体装置。
1.对形成有电路图案的半导体晶片(Wafer)进行切割，分离出多个半导体裸片(die)。
2.使用封装装置，按规定间隔将半导体裸片压接于临时基板上。
3.利用树脂来对配置于临时基板上的多个半导体裸片进行封胶。
4.从临时基板剥离经过封胶的半导体裸片，使半导体裸片压接于临时基板的面露出。
5.在露出的半导体裸片的面形成配线层及凸块电极。
6.对经过封胶的多个半导体裸片进行切割，分离出形成有配线层及凸块电极的半导体裸片。
现有技术文献
专利文献
专利文献1：日本专利特表2013-520826
发明内容
发明所要解决的课题
然而，在按规定间隔来压接半导体裸片的步骤中，有时使用未形成有对准标记(alignment mark)的临时基板。在所述情况下，封装装置根据线性编码器(linearencoder)等的机械坐标，将半导体裸片压接于临时基板。
若根据机械坐标，将半导体裸片压接于临时基板，则会因机械坐标的偏移或热影响，导致半导体裸片压接于临时基板时的位置产生偏移，半导体裸片之间的间隔产生不均。半导体裸片之间的间隔的不均会导致需要以考虑了不均的具有裕度的尺寸来形成配线层，因此，所述半导体裸片之间的间隔成为阻碍半导体裸片的高集成化、小型化的主要原因。进而，在半导体裸片之间的间隔大幅度地不均的情况下，会使半导体装置产生不良。
而且，也可预想即使在临时基板形成有对准标记，半导体裸片之间的间隔仍会因临时基板的热膨胀等而不均。
因此，本发明的目的在于提供能够抑制配置于临时基板上的半导体裸片之间的间隔的不均的半导体装置的制造方法以及封装装置。
解决课题的技术手段
一种半导体装置的制造方法，其包含：载置步骤，在接合面形成有对准标记的接合台上，将透出所述对准标记的透射基板载置于所述接合面；图像取得步骤，通过相机，从所述接合台的上方拍摄透过所述透射基板的所述对准标记，取得所述对准标记的图像；修正步骤，基于在所述图像取得步骤中取得的所述对准标记的图像，对将半导体裸片压接于所述透射基板的接合头的水平方向的位置进行修正；以及压接步骤，基于修正后的所述水平方向的位置，将所述半导体裸片压接于所述透射基板。
一种封装装置，其包括：接合头，在吸附面具有保持半导体裸片的接合工具(bonding tool)，且将所述半导体裸片压接于透射基板上；接合台，在接合面具有对准标记，且将透出所述对准标记的透射基板载置于所述接合面上；相机，从所述接合台的上方，拍摄透过所述透射基板的所述对准标记，取得所述对准标记的图像；以及修正部，基于所述相机所取得的所述对准标记的图像，对所述接合头将所述半导体裸片压接于所述透射基板时的水平方向的位置进行修正。
发明的效果
根据本发明，能够抑制配置于临时基板上的半导体裸片之间的间隔的不均。
附图说明
图1是表示本发明的第1实施方式中的封装装置的示意图。
图2是表示接合台的俯视图。
图3是表示接合台及封装有半导体裸片的临时基板的侧方剖面图。
图4是表示封装有半导体裸片的临时基板及接合台的俯视图。
图5是表示将半导体裸片压接于临时基板时的步骤的流程图。
图6是表示对接合工具的位置进行修正时的修正部的动作的示意图。
图7是表示本发明的第2实施方式的对接合工具的位置进行修正时的修正部的动作的示意图。
图8是表示本发明的第3实施方式的封装装置的示意图。
图9是表示本发明的第4实施方式中的封装装置的示意图。
图10(a)～图10(c)是表示将半导体裸片压接于临时基板时的接合头的动作的示意图，图10(a)表示使接合头移动之前的情况，图10(b)表示使接合头移动之后的情况，图10(c)表示连续地将半导体裸片压接于临时基板的情况。
符号的说明
1、1A：封装装置
20：拾取部
21：拾取台
22：顶起销
23：拾取头
30：接合头
31：接合工具
32：本体部
34：线性标度尺
35：检测部
40：双视野相机
41：臂
42a、42b：摄像元件
50：接合台
51：接合面
52：对准标记
53：加热器
54：接合部
60：控制部
61：相机I/F
62：修正部
63：存储部
70：相机
100：半导体晶片(wafer)
200：半导体裸片(die)
300：临时基板
具体实施方式
以下，对本发明的实施方式进行说明。在以下的附图的记载中，相同或类似的构成元件由相同或类似的符号表示。附图为例示，各部分的尺寸或形状为示意性的尺寸或形状，不应将本申请发明的技术范围限定于所述实施方式进行解释。
(第1实施方式)
图1是表示第1实施方式的封装装置的示意图。如图1所示，封装装置1包括：拾取部20，从经过切割的半导体晶片(wafer)100拾取半导体裸片(die)200；接合台50，支持临时基板300；接合头30，在拾取部20与接合台50之间移动；以及双视野相机40，配置于接合台50的上方。所述封装装置1为所谓的倒装芯片接合器(flip chip bonder)，其使从半导体晶片100拾取的半导体裸片200在厚度方向反转180度，将所述半导体裸片200封装于基板等。再者，临时基板300为透射基板的一例。
拾取部20包括：拾取台(pick up stage)21，保持贴附有半导体晶片100的切割片材101；顶起销22，从拾取台21的贯通孔顶起半导体裸片200，从切割片材101剥下半导体裸片200；以及拾取头(pick up head)23，吸附且拾取被顶起的半导体裸片200。
拾取头23以旋转轴O为中心而旋转，使所拾取的半导体裸片200在厚度方向反转180度，从而使半导体裸片200的粘接于切割片材101的面朝向上方。
接合头30通过未图示的XY驱动机构而沿着与接合台50的接合面51平行的水平方向A驱动，且通过未图示的Z轴驱动机构而沿着与水平方向A正交的垂直方向B驱动。进而，接合头30包括接合工具31，所述接合工具31吸附保持半导体裸片200。
接合头30通过内置于本体部32的负载控制机构，使接合工具31沿着垂直方向B驱动，并且控制对吸附于接合工具31的半导体裸片200进行接合时的负载。而且，接合头30在沿着水平方向A移动时，读取线性编码器33的值，由此来控制位置及移动量。
进而，在接合工具31的前端安装有接合加热器(bonding heater)，所述接合加热器在将半导体裸片200压接于临时基板300时，在50℃～200℃的范围内，对半导体裸片200进行加热。
双视野相机40包括：臂41，能够通过未图示的驱动机构而在接合台50上移动；以及两个摄像元件42a、摄像元件42b，设置于臂41的前端。摄像元件42a、摄像元件42b相对向地设置于同一光轴上，且同时拍摄保持于接合头30的半导体裸片200与接合台50及接合面51。
图3是表示接合台及封装有半导体裸片的临时基板的侧方剖面图，图2是表示接合台的俯视图，图4是表示接合台及临时基板，且表示接合有半导体裸片的状态的俯视图。
接合台50具有接合面51，所述接合面51真空吸附且支持通过未图示的搬运机构所搬运的临时基板300。如图2所示，在接合面51中的载置临时基板300的区域，形成有十字形状的多个对准标记52。
对准标记52是按规定间隔，与封装于临时基板300的半导体裸片200的数量相对应地设置。对准标记52为例如由蚀刻、镀敷、涂料、槽等形成的标记，其只要为能够利用双视野相机40识别出对准标记52的位置的形态，则能够被使用。
载置于接合台50的临时基板300能够使来自双视野相机40的光及来自接合台50的光透射，通过双视野相机40来拍摄对准标记52。临时基板300例如为玻璃，但也可为聚碳酸酯、丙烯酸、聚酯等透明树脂或透明陶瓷。进而，也可将透明的膜或涂布层设置于临时基板300，所述透明的膜或涂布层的目的在于在将经过封胶的半导体裸片200从临时基板300剥离的剥离步骤中，容易进行所述剥离。
如图4所示，通过接合头30将半导体裸片200压接于所述临时基板300。以使半导体裸片200的外缘沿着透过临时基板300的十字形状的对准标记52的外缘的方式，对半导体裸片200进行定位，且以使多个半导体裸片200之间的距离固定的方式，将半导体裸片200压接于临时基板300。在半导体裸片200的粘接于切割片材101的背面侧，形成有粘片膜(dieattach film)等热固性粘接层。半导体裸片200因被施加由接合头30产生的压力、热而固定于临时基板300。
封装装置1进而包括控制部60，所述控制部60根据从存储部63读出的程序，对装置的各部分进行控制。控制部60具有：相机I/F 61，控制双视野相机40，拍摄保持于接合头30的半导体裸片200及透过临时基板300的接合台50，且取得各个图像；以及修正部62，基于所拍摄的半导体裸片200及接合台50的图像，对接合头30的水平方向的位置进行修正。控制部60的各部分的动作将后述。
(半导体装置的制造方法)
其次，对使用有封装装置1的半导体装置的制造方法进行说明。图5是表示将半导体裸片压接于临时基板时的步骤的流程图。
首先，准备透明的临时基板300，通过未图示的搬运装置，将所述临时基板300载置于接合面51上的透出对准标记52的位置(S1)。将临时基板300载置于接合面51之后，接合台50真空吸附且固定临时基板300。
将临时基板300载置于接合台50之后，拾取部20使顶起销22上升，并且通过拾取头23来真空吸附且拾取半导体裸片200。拾取半导体裸片200之后，使拾取头23以旋转轴O为中心而旋转180度，将半导体裸片200交接至接合头30(S2)。接合头30吸附且保持所交接的半导体裸片200。
交接半导体裸片200之后，通过XY驱动机构来驱动接合头30，将所述接合头30移动至临时基板300上。其次，移动双视野相机40，将臂41及摄像元件42a、摄像元件42b插入至接合头30与接合台50之间。所插入的摄像元件42a、摄像元件42b拍摄接合工具31所吸附保持的半导体裸片200及透出的对准标记52(S3)。所拍摄的图像通过相机I/F 61而存储于存储部63，且通过修正部62读出。
拍摄半导体裸片200及对准标记52之后，基于所拍摄的图像来对接合头30的位置进行修正(S4)。与接合头30的位置修正相关的详情将后述。
对接合头30的位置进行修正之后，使接合头30及接合工具31下降，将压力及热施加至半导体裸片200，从而将所述半导体裸片200压接于临时基板300(S5)。压接半导体裸片200之后，控制部60判断是否已将全部的规定个数的半导体裸片200压接于临时基板300(S6)。若判断为未压接全部的半导体裸片200(S6：否)，则封装装置1会反复进行S1～S5的步骤，按规定间隔将半导体裸片200压接于临时基板300上。
若在S6中，判断为已全部压接(S6：是)，则封装装置1完成对于所述临时基板300的半导体裸片200的压接。封装装置1搬运压接已完成的临时基板300，且根据需要，将半导体裸片200压接于下一个临时基板300。
(接合头的位置修正)
其次，说明对接合头30进行位置修正的修正部62的动作。图6是表示对接合工具进行位置修正时的修正部的动作的示意图。
将相机I/F 61对保持于接合工具31的半导体裸片200及对准标记52进行拍摄所得的图像保存于存储部63之后，修正部62基于存储部63所保存的图像，以如下方式算出接合头30的修正量。
首先，修正部62从所拍摄的接合面51中搜寻处于压接位置的对准标记52。发现对准标记52之后，修正部62将呈十字形状的对准标记52的右下部作为第1修正点P1，算出第1修正点P1的坐标。
其次，修正部62将半导体裸片200的左上角部作为第2修正点P2，算出第2修正点P2的坐标。算出第1修正点P1及第2修正点P2的距离d1之后，修正部62根据第1修正点P1与第2修正点P2的距离d1而导出修正量dx1、dy1。
导出修正量dx1、dy1之后，接合头30移动至修正后的位置，将半导体裸片200压接于临时基板300。
(实施方式的效果)
根据本实施方式，产生以下的效果。
(a)通过使用接合面51形成有对准标记52的接合台50，能够通过简单的封装装置1的变更来将半导体裸片200均一地压接于临时基板300。
(b)基于双视野相机40所拍摄的图像来对接合头30的位置进行修正，由此，能够不依赖于线性编码器33的机械坐标而将半导体裸片200压接于临时基板300。因此，与基于机械坐标进行压接的构成相比较，能够精度良好地压接半导体裸片200。
(c)由于能够将半导体裸片200均一地压接于临时基板300，故而无需将在后续的步骤中形成的配线层设为考虑了不均的设计。因此，能够使半导体装置进一步高集成化、小型化。进而，能够使制造半导体装置时的良率提高。
(第2实施方式)
图7是表示本发明第2实施方式中的对接合工具的位置进行修正时的修正部的动作的示意图。
本实施方式对第1实施方式的封装装置1的动作追加了压接第二个以后的半导体裸片200b时的动作。以下，主要对与第1实施方式不同的方面进行说明。
本实施方式的封装装置1在压接第二个以后的半导体裸片200时，除了取得保持于接合工具31的半导体裸片200b、及对准标记52的图像之外，也取得已压接于临时基板300的半导体裸片200a的图像。修正部62算出半导体裸片200a与半导体裸片200b之间的距离d2。
修正部62以使对准标记52的第1坐标点p1、半导体裸片200b的第2坐标点p2及半导体裸片200a、半导体裸片200b之间的距离d1、d2达到规定间隔的方式，导出对接合头30的位置进行修正的修正量dx2、修正量dy2。再者，在本实施方式中，对已压接的半导体裸片200a为一个的情况进行说明，当然也可基于半导体裸片200b与多个已压接的半导体裸片200a之间的距离d2来导出修正量dx2、修正量dy2。
(实施方式的效果)
以使已压接的半导体裸片200a与保持于接合工具31的半导体裸片200b之间的距离d2达到规定间隔的方式，根据修正量dx2、修正量dy2来对接合头30的位置进行修正，由此，能够精度良好地将半导体裸片200按固定间隔压接于临时基板300。
(第3实施方式)
图8是表示第3实施方式的封装装置的示意图。以下，主要对与第1实施方式、第2实施方式不同的方面进行说明。
本实施方式的接合台50A具有接合部54，所述接合部54内置有从下方对临时基板300进行加热的加热器53，且由具有与临时基板300的材料大致相同的热膨胀率的材料形成。接合部54的表面形成载置临时基板300的接合面51，且例如由与临时基板300相同的材料形成。再者，接合台50A整体也可具有与临时基板300大致相同的热膨胀率。
加热器53在压接半导体裸片200时，在50℃～200℃的范围内，对载置于接合台50A的临时基板300进行加热。除了接合头30的接合加热器之外，也由接合台50A对半导体裸片200进行加热，由此，能够有效率且均一地对半导体裸片200的粘接层进行加热。
(实施方式的效果)
在接合台50A与临时基板300的热膨胀率不同的情况下，即使对接合头30的位置进行修正而将半导体裸片200压接于临时基板300，半导体裸片200之间的间隔仍会因接合台50A及临时基板300的温度而不均。
然而，通过使接合台50A与临时基板300的热膨胀率大致相同，能够抑制接合台50A与临时基板300之间的由温度引起的不均。因此，即使通过加热器53来对临时基板300进行加热，也能够抑制不均，因此，与不进行加热的构成相比较，能够高速且高精度地将半导体裸片200压接于临时基板300。
(第4实施方式)
图9是表示第4实施方式的封装装置的示意图，图10(a)～图10(c)是表示将半导体裸片压接于临时基板时的接合头的动作的示意图，图10(a)表示使接合头移动之前的情况，图10(b)表示使接合头移动之后的情况，图10(c)表示连续地将半导体裸片压接于临时基板的情况。
在第1实施方式中，说明了相机为插入至接合头30与接合台50之间的双视野相机40，但本实施方式的相机70的不同点在于：其设置于接合头30A。以下，主要对与第1实施方式不同的方面进行说明。再者，在本实施方式中，对仅X轴的修正进行说明，当然也能够适用于仅Y方向、以及X轴、Y轴所述两个方向。
本实施方式的封装装置1A包括：接合头30A，具有接合工具31及相机70；以及线性编码器33，具有线性标度尺(linear scale)34与检测部35。接合工具31及相机70是以使接合工具31的中心轴O31与相机70的光轴O70仅隔开规定的分隔距离D的方式而设置于接合头30A。相机70在接合工具31将半导体裸片200压接于临时基板300时，从上方拍摄临时基板300及接合台50。再者，图10(a)～图10(c)中省略了对准标记52的图示，但与图2的图示同样地，在接合台50的接合面51等间隔地形成有多个对准标记52。
封装装置1A开始进行将半导体裸片200压接于临时基板300的接合动作之后，控制部60对拾取部20进行控制，从半导体晶片100拾取半导体裸片200，驱动接合头30A，使所拾取的半导体裸片200移动至接合台50上方的规定位置。
使半导体裸片200移动至接合台50的规定位置之后，相机I/F 61对相机70进行控制，拍摄临时基板300及接合面51上的对准标记52，将所拍摄的图像存储于存储部63。修正部62根据所拍摄的图像来检测对准标记52的位置，且根据对准标记52的位置，导出将半导体裸片200压接于临时基板300的接合位置B1。
修正部62基于已导出的接合位置B1，例如将检测部35所读取的当前坐标Pa与接合位置B1之间的差分作为距离d1，算出线性标度尺34上的接合坐标P1。
算出接合坐标P1之后，控制部60算出将分隔距离D与接合坐标P1相加或相减所得的接合坐标P2，使接合头30A移动至接合坐标P2。换言之，控制部60以使接合工具31及半导体裸片200的中心轴O31位于接合坐标P1的方式，使接合头30A仅移动分隔距离D。
使接合头30A移动至接合坐标P1之后，控制部60使接合工具31下降，将半导体裸片200压接于临时基板300的接合位置B1。
进而，在连续地将半导体裸片压接于临时基板300的情况下，修正部62基于已压接的半导体裸片200及检测出的对准标记52，例如算出距离d2，将距离d2与当前位置Pb加或相减而导出接合坐标P3。即，除了对准标记52的位置之外，也以使已压接的半导体裸片200与保持于接合工具的半导体裸片200仅分隔预先设计的距离的方式，导出接合坐标P3。
导出接合坐标P3之后，控制部60使接合头30A移动至加上或减去了分隔距离D所得的接合坐标P4，然后，将半导体裸片200压接于接合位置B2。
(变形例)
在实施方式中，说明了对准标记52为十字形状，但也可为圆或四角等多边形的点状标记、格子等线状标记。而且，也可将接合面51上所形成的吸附孔设为对准标记52。
而且，说明了将对准标记52及半导体裸片200的外缘作为第1修正点P1、第2修正点P2，但也可算出对准标记52或半导体裸片200的中心点，将所述中心点作为修正点来对接合头30的位置进行修正。
而且，对准标记52也可为按固定距离配置于接合面51的坐标检测用标记。在所述情况下，修正部62也可基于双视野相机40所拍摄的图像来检测接合头30的坐标，对所述坐标与预定的坐标进行比较，从而对接合头30的位置进行修正。
而且，在实施方式中，说明了封装装置1使半导体裸片200反转，但也可不使半导体裸片200反转而将所述半导体裸片200压接于临时基板300。
而且，只要临时基板300的一部分透出对准标记52即可，例如也可利用金属板等，在临时基板300的未压接有半导体裸片200的部分形成槽。而且，临时基板300也可层叠有金属等不透明材料、与玻璃等透明材料。
而且，在第4实施方式中，线性编码器33的检测部35不限于设置于一个接合头30A，也可设置于多个接合头30A，而且，也可设置于接合头30A的接合工具31侧。
而且，临时基板300不限于玻璃等透明构件，也可由例如硅等对于可见光不透明，但会使红外线透过的材料形成。在所述情况下，使用探测红外线的红外线相机作为双视野相机40或相机70。双视野相机40或相机70将红外线投射至临时基板300，并且探测由对准标记52反射后的红外线。
进而，临时基板300不限于使红外线透过，也可使紫外线、X射线、γ射线等电磁波透过，能够使用探测这些电磁波的相机作为双视野相机40或相机70。

Claims (12)

1.一种半导体装置的制造方法，其包含：
载置步骤，在接合面形成有对准标记的接合台上，将透出所述对准标记且未形成有标记的透射基板载置于所述接合面；
第1图像取得步骤，通过相机，从所述接合台的上方拍摄透过所述透射基板的所述对准标记，取得所述对准标记的图像；
第1修正步骤，基于在所述第1图像取得步骤中取得的所述对准标记的图像，对将半导体裸片压接于所述透射基板的接合头的水平方向的位置进行修正；
压接步骤，基于修正后的所述水平方向的位置，将所述半导体裸片压接于所述透射基板；
第2图像取得步骤，取得透过所述透射基板的所述对准标记及接合于所述透射基板上的所述半导体裸片的图像；以及
第2修正步骤，基于在所述第2图像取得步骤中取得的所述图像，以使接合于所述透射基板上的所述半导体裸片与接合工具所保持的所述半导体裸片达到预定的间隔的方式，对所述接合工具的所述水平方向的位置进行修正。
2.根据权利要求1所述的半导体装置的制造方法，其中
所述相机为上下双视野相机，所述上下双视野相机插入至所述接合台与所述接合工具之间，且同时拍摄所述接合台的上表面与保持于所述接合工具的所述半导体裸片的下表面。
3.根据权利要求1所述的半导体装置的制造方法，其中
所述第1修正步骤基于设置于与所述接合工具分隔了仅规定的分隔距离的位置的所述相机所拍摄的所述对准标记的图像，对将所述半导体裸片压接于所述透射基板时的所述水平方向的位置进行修正，且以使所述接合工具位于修正后的所述水平方向的位置的方式，使所述接合头移动，
所述压接步骤通过移动至修正后的所述水平方向的位置的所述接合工具，将所述半导体裸片压接于所述透射基板。
4.根据权利要求1所述的半导体装置的制造方法，其还包括加热步骤，所述加热步骤通过内置于所述接合台的加热器，对载置于所述接合面的所述透射基板进行加热，
所述压接步骤将所述半导体裸片压接于加热后的所述接合面，
所述接合面具有与所述透射基板同等的热膨胀率。
5.根据权利要求1所述的半导体装置的制造方法，其中
所述透射基板对于可见光不透明，使除了可见光以外的波长范围的电磁波透过，
所述相机探测除了所述可见光以外的波长范围的所述电磁波而拍摄所述对准标记。
6.根据权利要求5所述的半导体装置的制造方法，其中
所述透射基板使红外线透过，
所述相机通过红外线来拍摄所述对准标记。
7.一种封装装置，其包括：
接合头，在吸附面具有保持半导体裸片的接合工具，且将所述半导体裸片压接于未形成有标记的透射基板上；
接合台，在接合面具有对准标记，且将透出所述对准标记的所述透射基板载置于所述接合面上；
相机，从所述接合台的上方，拍摄透过所述透射基板的所述对准标记，取得所述对准标记的第1图像，以及取得透过所述透射基板的所述对准标记及接合于所述透射基板上的所述半导体裸片的第2图像；以及
修正部，进行第1修正及第2修正，所述第1修正为基于所述相机所取得的所述对准标记的第1图像，对所述接合头将所述半导体裸片压接于所述透射基板时的水平方向的位置进行修正，所述第2修正为基于所述相机所取得的所述第2图像，以使接合于所述透射基板上的所述半导体裸片与接合工具所保持的所述半导体裸片达到预定的间隔的方式，对所述接合工具的所述水平方向的位置进行修正。
8.根据权利要求7所述的封装装置，其中
所述相机为双视野相机，所述双视野相机插入至所述接合台与所述接合头之间，且同时拍摄所述接合台的上表面与保持于所述接合头的所述半导体裸片的下表面。
9.根据权利要求7所述的封装装置，其中
所述修正部基于设置于与所述接合工具分隔了仅规定的分隔距离的位置的所述相机所拍摄的所述对准标记的第1图像，对将所述半导体裸片压接于所述透射基板时的所述水平方向的位置进行修正，且以使所述接合工具位于修正后的所述水平方向的位置的方式，使所述接合头移动，
所述接合头通过移动至修正后的所述水平方向的位置的所述接合工具，将所述半导体裸片压接于所述透射基板。
10.根据权利要求7所述的封装装置，其中
所述接合台包括对载置于所述接合面的所述透射基板进行加热的加热器，且由具有与所述透射基板同等的热膨胀率的材料形成。
11.根据权利要求7所述的封装装置，其中
所述透射基板对于可见光不透明，使除了可见光以外的波长范围的电磁波透过，
所述相机探测除了所述可见光以外的波长范围的所述电磁波而拍摄所述对准标记。
12.根据权利要求11所述的封装装置，其中
所述透射基板使红外线透过，
所述相机探测红外线而拍摄所述对准标记。
CN202310332240.0A 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置 Pending CN116206989A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2016-192217 2016-09-29
JP2016192217 2016-09-29
JP2017-058745 2017-03-24
JP2017058745 2017-03-24
JP2017146399A JP6307730B1 (ja) 2016-09-29 2017-07-28 半導体装置の製造方法、及び実装装置
JP2017-146399 2017-07-28
CN201780073186.5A CN110036462A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置
PCT/JP2017/034640 WO2018062129A1 (ja) 2016-09-29 2017-09-26 半導体装置の製造方法、及び実装装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780073186.5A Division CN110036462A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置

Publications (1)

Publication Number Publication Date
CN116206989A true CN116206989A (zh) 2023-06-02

Family

ID=61901856

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780073186.5A Pending CN110036462A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置
CN202310332240.0A Pending CN116206989A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780073186.5A Pending CN110036462A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置

Country Status (6)

Country Link
US (1) US11062964B2 (zh)
JP (1) JP6307730B1 (zh)
KR (1) KR102230921B1 (zh)
CN (2) CN110036462A (zh)
TW (1) TWI664693B (zh)
WO (1) WO2018062129A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684235B (zh) * 2017-07-12 2020-02-01 日商新川股份有限公司 相對於第二物體來定位第一物體的裝置和方法
TWI662286B (zh) * 2018-05-10 2019-06-11 力成科技股份有限公司 晶片偏移量補償方法
KR20210052530A (ko) * 2018-09-05 2021-05-10 아셈블레온 비.브이. 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법
US11631652B2 (en) * 2019-01-15 2023-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for bonding semiconductor substrate
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
TWI775198B (zh) * 2019-12-17 2022-08-21 日商新川股份有限公司 半導體裝置的製造裝置以及半導體裝置的製造方法
TWI765549B (zh) * 2020-01-30 2022-05-21 日商芝浦機械電子裝置股份有限公司 電子零件的安裝裝置
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
US11721637B2 (en) 2020-05-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning a transparent wafer to form an alignment mark in the transparent wafer
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统
KR102504810B1 (ko) * 2021-04-13 2023-02-28 주식회사 지티아이코리아 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
CN116034457A (zh) * 2021-08-26 2023-04-28 株式会社新川 接合装置及位置对准方法
WO2023091551A1 (en) * 2021-11-22 2023-05-25 Kulicke And Soffa Industries, Inc. Die bonding systems, and methods of using the same
CN116387220A (zh) * 2021-12-22 2023-07-04 拓荆键科(海宁)半导体设备有限公司 用于校准晶圆对准的方法及系统
CN116190295B (zh) * 2023-04-28 2023-07-11 季华实验室 半导体元器件转移装置及转移方法
CN117080095B (zh) * 2023-10-12 2024-01-23 江苏中科智芯集成科技有限公司 晶圆扇出封装方法和封装设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169034A (ja) * 1987-01-07 1988-07-13 Hamamatsu Photonics Kk 半導体デバイス組立装置
JP4100649B2 (ja) * 1999-03-16 2008-06-11 東レエンジニアリング株式会社 チップボンディング装置及びそれにおけるキャリブレーション方法
TW200514138A (en) * 2003-10-09 2005-04-16 Nippon Kogaku Kk Exposure equipment and exposure method, manufacture method of component
JP4695014B2 (ja) * 2003-12-02 2011-06-08 ボンドテック株式会社 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7697260B2 (en) * 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP4768731B2 (ja) * 2005-04-28 2011-09-07 東レエンジニアリング株式会社 フリップチップ実装ずれ検査方法および実装装置
JP4386007B2 (ja) * 2005-07-07 2009-12-16 パナソニック株式会社 部品実装装置および部品実装方法
KR101323530B1 (ko) * 2006-09-01 2013-10-29 가부시키가이샤 니콘 이동체 구동 방법 및 이동체 구동 시스템, 패턴 형성 방법 및 장치, 노광 방법 및 장치, 디바이스 제조 방법, 그리고 캘리브레이션 방법
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2009072659A1 (en) * 2007-12-03 2009-06-11 Panasonic Corporation Chip mounting system
WO2010023935A1 (ja) * 2008-08-29 2010-03-04 株式会社ニコン 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法
JP5507875B2 (ja) * 2009-04-14 2014-05-28 キヤノン株式会社 露光装置、露光方法およびデバイス製造方法
KR101798678B1 (ko) 2010-02-26 2017-11-16 마이크로닉 아베 패턴 정렬을 수행하기 위한 방법 및 장치
JP5713961B2 (ja) * 2011-06-21 2015-05-07 キヤノン株式会社 位置検出装置、インプリント装置及び位置検出方法
JP6291426B2 (ja) * 2013-01-31 2018-03-14 東レエンジニアリング株式会社 実装方法および実装装置
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
US11062964B2 (en) 2021-07-13
TWI664693B (zh) 2019-07-01
US20190304852A1 (en) 2019-10-03
TW201814819A (zh) 2018-04-16
JP2018157178A (ja) 2018-10-04
KR20190052136A (ko) 2019-05-15
WO2018062129A1 (ja) 2018-04-05
JP6307730B1 (ja) 2018-04-11
KR102230921B1 (ko) 2021-03-23
CN110036462A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
CN116206989A (zh) 半导体装置的制造方法以及封装装置
CN109155261B (zh) 半导体装置的制造方法和制造装置
WO2015119274A1 (ja) 実装装置及びそのオフセット量補正方法
JP2008512851A (ja) ウエハー水準でカメラモジュールを製造する方法
JP6116827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2016171106A (ja) ボンディング装置及びボンディング方法
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
TW201917813A (zh) 晶片接合裝置、晶片接合的方法以及晶片封裝結構
JP2020136650A (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
TW201946201A (zh) 黏晶裝置及半導體裝置的製造方法
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
CN109155304B (zh) 半导体装置的制造方法和半导体装置的制造装置
TW202030804A (zh) 半導體元件貼合設備
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
JP6724421B2 (ja) 部品実装装置及び実装方法
JP2022145332A (ja) ダイボンディング装置および半導体装置の製造方法
JP5516684B2 (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
JP4083533B2 (ja) 半導体装置の製造方法
TWI632838B (zh) 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
TW558840B (en) Image sensor of tape carrier package and method for manufacturing the same
JP2011029458A (ja) 積層型半導体素子の製造方法、及び積層型半導体素子の製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination