CN109155261B - 半导体装置的制造方法和制造装置 - Google Patents

半导体装置的制造方法和制造装置 Download PDF

Info

Publication number
CN109155261B
CN109155261B CN201780032715.7A CN201780032715A CN109155261B CN 109155261 B CN109155261 B CN 109155261B CN 201780032715 A CN201780032715 A CN 201780032715A CN 109155261 B CN109155261 B CN 109155261B
Authority
CN
China
Prior art keywords
semiconductor chip
bump
substrate
adhesive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780032715.7A
Other languages
English (en)
Other versions
CN109155261A (zh
Inventor
朝日昇
仁村将次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of CN109155261A publication Critical patent/CN109155261A/zh
Application granted granted Critical
Publication of CN109155261B publication Critical patent/CN109155261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

课题在于提高半导体装置制造中的生产率。具体而言，半导体装置的制造方法将半导体芯片(4)和基板(1)电连接，在半导体芯片(4)的第2主面上形成有凸块(5)，在基板(1)的第1主面上形成有电极焊盘(2)，该半导体装置的制造方法构成为具有如下的工序：(A)临时配置工序，得到借助粘接剂(7)使凸块(5)与电极焊盘(2)对置而成的临时配置体(8)；(B)检查工序，对临时配置体(8)中的半导体芯片(4)的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的位置偏移不在规定的范围内；(C)位置修正工序，若存在位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及(D)连接工序，对临时配置体(8)中的半导体芯片(4)进行加热、加压而将该半导体芯片(4)的凸块(5)与基板(1)的电极焊盘(2)电连接，并且使粘接剂(7)硬化。

Description

半导体装置的制造方法和制造装置
技术领域
本发明涉及提高生产率的半导体装置的制造方法和制造装置。
背景技术
近年来，不断开发将半导体芯片直接安装在基板上的技术和使半导体芯片彼此层叠而提高安装密度的技术。
在专利文献1中记载了如下的结构：在对多个半导体芯片进行临时压接而层叠之后，一并进行正式压接，从而减少半导体芯片暴露于高温的次数。另外，在专利文献2中记载了如下的装置：在基板面上对多个半导体芯片进行临时压接之后对高度偏差进行检测，并且具有修正判断单元。
现有技术文献
专利文献
专利文献1：日本特开2012-222038号公报
专利文献2：日本特开2010-232234号公报
发明内容
发明所要解决的课题
但是，在专利文献1和专利文献2中记载的结构中，即使在临时压接时产生了位置偏移的问题，也会直接进入到正式压接工序，因此存在成品率较差、生产率降低的问题。
本发明的课题在于解决上述问题点，提高半导体装置制造中的生产率。
用于解决课题的手段
为了解决上述课题，本发明提供半导体装置的制造方法，将半导体芯片与基板电连接，其特征在于，
在所述半导体芯片的第2主面上形成有凸块，在所述基板的第1主面上形成有电极焊盘，
该半导体装置的制造方法具有如下的工序：
(A)临时配置工序，得到多个临时配置体，该临时配置体是借助粘接剂使所述凸块与所述电极焊盘对置而成的；
(B)检查工序，对所述临时配置体中的半导体芯片的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的所述位置偏移不在规定的范围内；
(C)位置修正工序，若存在所述位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及
(D)连接工序，对所述临时配置体中的半导体芯片进行加热、加压而将该半导体芯片的所述凸块与所述基板的所述电极焊盘电连接，并且使所述粘接剂硬化。
根据该结构，能够消除位置偏移而使半导体芯片与基板连接，能够提高半导体装置制造中的生产率。
另外，为了解决上述课题，本发明提供半导体装置的制造方法，得到层叠半导体芯片而成的半导体装置，其特征在于，在各半导体芯片的第1主面上形成有电极焊盘，在第2主面上形成有凸块，该半导体装置的制造方法具有如下的工序：(A)配置工序，使半导体芯片的第1主面朝上而将多个该半导体芯片配置在临时基板上；(B)临时配置工序，得到多个临时配置体，该临时配置体是借助粘接剂使形成在新的半导体芯片的第2主面上的凸块与形成在所述临时基板上的半导体芯片的第1主面上的电极焊盘对置而成的；(C)检查工序，对所述临时配置体中的新的半导体芯片的所述凸块和与该凸块对置的所述电极焊盘的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的所述位置偏移不在规定的范围内；(D)位置修正工序，若存在所述位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及(E)连接工序，一并对所述临时配置体中的各半导体芯片进行加热、加压而将半导体芯片间的凸块与电极焊盘电连接，并且使该半导体芯片间的粘接剂硬化。
根据该结构，能够消除位置偏移而使半导体芯片彼此连接，能够提高半导体装置制造中的生产率。
可以重复进行多次所述临时配置工序(B)、所述检查工序(C)以及所述位置修正工序(D)。
根据该结构，能够制造将不存在位置偏移的半导体芯片层叠而成的半导体装置。
也可以是，所述粘接剂为热硬化性的非导电性粘接膜，在所述位置修正工序(D)中，加热至所述粘接剂发生软化的温度而使该半导体芯片移动。
根据该结构，能够容易地对发生了位置偏移的半导体芯片的位置进行修正。
也可以是，所述凸块至少在前端部分具有焊料，该凸块与所对置的电极焊盘之间的间隙为1μm～5μm的范围内。
根据该结构，能够防止在加热、加压后粘接剂陷在凸块与电极焊盘之间。
另外，为了解决上述课题，本发明提供半导体装置的制造装置，其将形成在半导体芯片的第2主面上的凸块与形成在基板或半导体芯片(以下称为“基板等”)的第1主面上的电极焊盘电连接，其特征在于，该半导体装置的制造装置具有：吸附喷嘴，其对半导体芯片进行吸附而使该半导体芯片移动至基板等上，并且对半导体芯片进行加热、加压而临时配置在基板等的第1主面上；拍摄装置，其对所述半导体芯片和所述基板等进行拍摄；压接头，其对借助粘接剂而层叠在所述基板等的第1主面上的所述半导体芯片进行加热、加压而将所述凸块与所述电极焊盘电连接，并且使所述粘接剂硬化；以及控制部，其对所述吸附喷嘴、所述拍摄装置以及所述压接头进行控制，所述控制部具有：临时配置处理部，其对所述吸附喷嘴进行控制从而借助粘接剂使所述凸块与所述电极焊盘对置而形成临时配置体；检查处理部，其根据所述拍摄装置所拍摄的图像，对所述临时配置体中的半导体芯片与所述基板等的位置偏移进行检查，确定位置偏移半导体芯片；位置修正处理部，其对所述吸附喷嘴进行控制从而使该位置偏移半导体芯片移动而进行位置修正；以及连接处理部，其对所述压接头进行控制从而将所述凸块与所述电极焊盘电连接，并且使所述粘接剂硬化。
根据该结构，能够消除位置偏移而使半导体芯片与基板等连接，能够提高半导体装置的装置制造中的生产率。
发明效果
根据本发明的半导体装置的制造方法和制造装置，能够消除位置偏移而使半导体芯片与基板或其他的半导体芯片连接，能够提高半导体装置制造中的生产率。
附图说明
图1是对本发明的实施例1中的半导体芯片的临时配置工序进行说明的图。
图2是对本发明的实施例1中的检查工序进行说明的图。
图3是对本发明的实施例1中的位置修正工序进行说明的图。
图4是对本发明的实施例1中的连接工序进行说明的图。
图5是对本发明的实施例1中的半导体装置的制造装置进行说明的图。
图6是对本发明中的粘接剂的温度-粘度特性进行说明的图。
图7是对本发明的实施例2中的半导体芯片的临时配置工序进行说明的图。
图8是对本发明的实施例2中的检查工序进行说明的图。
图9是对本发明的实施例2中的位置修正工序进行说明的图。
图10是对本发明的实施例2中的连接工序进行说明的图。
图11是对本发明的实施例2中的半导体装置的制造装置进行说明的图。
图12是对柱状凸块的结构进行说明的图。
具体实施方式
实施例1
参照图1～图6以及图12对本发明的实施例1进行说明。图1是对本发明的实施例1中的半导体芯片的临时配置工序进行说明的图。图2是对本发明的实施例1中的检查工序进行说明的图。图3是对本发明的实施例1中的位置修正工序进行说明的图。图4是对本发明的实施例1中的连接工序进行说明的图。图5是对本发明的实施例1中的半导体装置的制造装置进行说明的图。图6是对本发明中的粘接剂的温度-粘度特性进行说明的图。图12是对柱状凸块的结构进行说明的图。
(基板)如图1所示，在基板1的上表面(第1主面)上设置有多个电极焊盘2和多个定位用的标记3。基板1是由硅构成的晶片，在每个要安装后述的半导体芯片4的区域形成有一个电路，在对基板1安装半导体芯片4之后进行切割，从而能够形成搭载有半导体芯片4的半导体装置。电极焊盘2作为能够与基板1内的电路连接的输入输出端子发挥功能。标记3如后所述是用于检测基板1的位置的记号。
另外，在实施例1中，使基板1为由硅构成的晶片，但并不限于此，可以根据半导体装置的情况适当选择。例如，可以为由硅以外的材料构成的晶片，也可以为环氧玻璃基板或陶瓷基板。
(半导体芯片)半导体芯片4是由小片的硅构成的半导体芯片，在其第2主面上，在与基板1的电极焊盘2对置的位置形成有至少前端由焊料构成的凸块5。在实施例1中，使用由Sn-Ag构成的焊料。另外，图1～图4中的凸块5绘制成圆形，优选在铜柱5P的前端形成有焊料5S，将其结构示于图12。另外，按照在第2主面中内包凸块5的方式，事前层叠由热硬化性的非导电性粘接膜(NCF)构成的粘接剂7。从半导体芯片4的第2主面的凸块5至相反的一面的第1主面设置有未图示的贯通电极，在该贯通电极的第1主面侧设置有电极焊盘6，由此第1主面的电极焊盘6经由贯通电极而与第2主面的凸块5电连接。另外，电极焊盘6的位置与凸块5的位置仅在Z方向上不同，X、Y的位置坐标相同。
另外，在实施例1中，使半导体芯片4为由硅构成的半导体芯片，但并不限于此，可以根据半导体装置的情况适当选择。例如可以为由硅以外的材料构成的半导体芯片。
(半导体装置的制造装置)参照图5对本发明的实施例1中的半导体装置的制造装置30进行说明。半导体装置的制造装置30包含控制部20、拍摄装置11、显示器TV 14、移动单元15、吸附喷嘴16、以及压接头13。控制部20具有检查处理部21、临时配置处理部22、位置修正处理部23以及连接处理部24。移动单元15具有吸附喷嘴16，构成为能够使该吸附喷嘴16在X、Y、Z方向上移动。吸附喷嘴16在内部包含加热器，能够进行加热。另外，压接头13也构成为能够在X、Y、Z方向上移动，并且能够利用设置在内部的加热器进行加热。
拍摄装置11由CMOS传感器构成，对基板1的标记3和各临时配置体8中的半导体芯片4的电极焊盘6进行拍摄。将所拍摄的图像输入至控制部20中的检查处理部21来实施图像处理，从而对基板1的标记3的位置和各临时配置体8中的半导体芯片4的电极焊盘6的位置进行测量，识别出各半导体芯片4的位置偏移量。另外，对该位置偏移量是否在预先确定的规定的范围内进行判断。拍摄装置11所拍摄的图像能够利用显示器TV 14进行显示。
临时配置处理部22对后述的临时配置工序进行控制。即，对移动单元15和吸附喷嘴16进行控制，将半导体芯片4从容器等中取出，按照使半导体芯片4的凸块5与由检查处理部21进行了测量的基板1的标记3的位置计算出的电极焊盘2的位置对置的方式进行对位，从而如图1那样进行临时配置。
位置修正处理部23对后述的位置修正工序进行控制。并且，与上述的临时配置处理部同样地，对移动单元15和吸附喷嘴16进行控制，在位置偏移量不在规定的范围内的情况下，一边利用吸附喷嘴16对该位置偏移半导体芯片进行吸附保持，一边使其在X、Y方向上移动，以便消除位置偏移。此时，吸附喷嘴16进行加热而如后所述加热至粘接剂7软化的温度，从而能够容易地使位置偏移半导体芯片移动。
连接处理部24对后述的连接工序进行控制。即，对压接头13进行驱动控制，对临时配置体8进行加热、加压而将半导体芯片4的凸块5与基板1的电极焊盘2电连接，并且将粘接剂7加热至硬化温度而使其硬化。
实施例1中的半导体装置的制造方法依序进行临时配置工序、检查工序、位置修正工序和连接工序。首先对临时配置工序进行说明。
(临时配置工序)如图1所示，在临时配置工序中，借助粘接剂7按照使半导体芯片4的凸块5与基板1的电极焊盘2对置的方式进行定位而进行临时配置。粘接剂7为热硬化性的非导电性粘接膜(NCF)，如上所述按照在半导体芯片4的第2主面中内包凸块5的方式预先进行层叠。在临时配置工序中，对半导体芯片4进行加热、加压而临时配置在基板1上，但按照不与基板1的电极焊盘2接触的方式具有间隙地进行临时配置。从半导体芯片4的凸块5的前端至基板1的电极焊盘2的表面的间隙优选为1μm～5μm，更优选为1μm～3μm。
该值是实验求出的值，若使间隙比该值窄，或使凸块4与电极焊盘2接触，则当在后述的连接工序中使二者连接时，有可能在凸块5-电极焊盘2之间残留粘接剂7。这是被称为阱(trap)的现象，据认为这是因为：通过加热至焊料凸块的熔点，从而焊料熔融而将粘接剂7卷入。另外，若使间隙比该值宽，则当在连接工序中对半导体芯片4进行加压时，半导体芯片4有可能滑动而产生位置偏移，在品质上成为重大的问题。
如图6所示，粘接剂7的粘度根据其温度而变动。具体而言，作为热硬化性的非导电性粘接膜(NCF)的粘接剂7，在小于由其特性决定的基准温度Ts的温度区域中不会发生硬化且示出粘度随着温度上升而可逆地降低的性质，并且当温度降低时，粘度增高。另一方面，在基准温度Ts以上的温度区域中发生硬化且示出粘度随着温度上升而不可逆地增高的性质。即，一旦加热至基准温度Ts以上，则即使温度降低，粘度也不会降低而是处于硬化状态。
因此，在临时配置工序中，将粘接剂7加热至小于基准温度Ts的温度且为粘接剂7发生软化的温度，从而对半导体芯片4进行临时配置。然后通过搁置，粘接剂7的温度下降，粘度增高，从而能够防止半导体芯片4发生位置偏移。
在临时配置工序中，借助粘接剂7将多个半导体芯片4临时配置在基板1上。具体而言，利用拍摄装置11对基板1的标记3进行拍摄，利用检查处理部21对标记3的位置进行测量，根据预先确定的标记3与电极焊盘2的位置关系，识别出各个电极焊盘2的位置。接着，通过移动单元15使吸附喷嘴16移动而对收纳在容器等中的半导体芯片4的第1主面进行吸附。然后，使吸附喷嘴16移动至基板1的上方，在使基板1的电极焊盘2与利用吸附喷嘴16吸附的半导体芯片4的凸块5对置之后，使吸附喷嘴16靠近基板1的电极焊盘2而进行加热、加压从而将半导体芯片4临时配置在基板1上。这里，如上所述，与半导体芯片4的凸块5的间隙预先限制在上述的范围内。
另外，在实施例1中，使用粘接膜作为粘接剂7，并事前层叠于半导体芯片4，但并不限于此，可以根据工序的情况适当选择。例如也可以使用液态的粘接剂从涂布喷嘴涂布在基板1上。
(检查工序)若形成了多个临时配置体8，则接下来实施检查工序。参照图2对检查工序进行说明。在检查工序中，对基板1的电极焊盘2与各临时配置体8中的半导体芯片4的电极焊盘6的位置偏移进行检查，将位置偏移不在规定的范围内的临时配置体8中的半导体芯片4确定为位置偏移半导体芯片。具体而言，利用拍摄装置11对基板1的标记3和各临时配置体8中的半导体芯片4的电极焊盘6进行拍摄，将拍摄图像输入至检查处理部21。检查处理部21根据拍摄图像来测量基板1的标记3的位置和各临时配置体8中的半导体芯片4的电极焊盘6的位置。并且，根据所测量的基板1的标记3的位置，计算出基板1的电极焊盘2的位置。根据计算出的基板1的电极焊盘2的位置和测量出的各临时配置体8中的半导体芯片4的电极焊盘6的位置，计算出各临时配置体8中的半导体芯片4的位置偏移。并且，对计算出的位置偏移是否在预先确定的规定的范围内进行判断，将不在规定的范围内的半导体芯片4确定为位置偏移半导体芯片。
另外，在实施例1中，构成为使用拍摄装置11对基板1的标记3和各临时配置体8中的半导体芯片4的电极焊盘6进行拍摄，但并不限于此，可以根据装置结构的情况适当选择。例如也可以使用X射线传感器或红外线传感器作为拍摄装置11，透过各临时配置体8而直接对基板1的电极焊盘2与各临时配置体8中的半导体芯片4的凸块5的位置偏移进行测量。
(位置修正工序)参照图3对位置修正工序进行说明。若在上述的检查工序中发现了发生位置偏移的半导体芯片4，则如图3所示，为了消除该半导体芯片4的位置偏移，实施位置修正工序而对其位置进行修正。具体而言，在利用吸附喷嘴16对发生了位置偏移的半导体芯片4的第1主面进行吸附保持的状态下，使其在X、Y方向上向位置偏移的反方向移动。在该位置修正工序中，将粘接剂7加热至小于基准温度Ts的温度且为发生软化的温度，从而使半导体芯片4移动。并且，在位置修正后通过搁置，粘接剂7的温度下降，粘度增高，能够防止半导体芯片4发生位置偏移。
(连接工序)参照图4对连接工序进行说明。在连接工序中，对于基板1上的临时配置体8，依次将粘接剂7加热至基准温度Ts以上的硬化温度，并且对半导体芯片4进行加压而使凸块5与基板1的电极焊盘2接触从而进行电连接，并且使粘接剂7硬化。具体而言，使压接头13移动至各临时配置体8的上方，接着使压接头13靠近临时配置体8，一边对压接头13进行加热一边对半导体芯片4进行加压而能够进行连接工序。
该连接工序需要10秒左右的时间，因此可以使用具有包含多个临时配置体8的面积的压接头同时对多个半导体芯片4进行加热、加压。
这样，根据本发明的实施例1，提供半导体装置的制造方法，将半导体芯片与基板电连接，其特征在于，在所述半导体芯片的第2主面上形成有凸块，在所述基板的第1主面上形成有电极焊盘，该半导体装置的制造方法具有如下的工序：(A)临时配置工序，得到多个临时配置体，该临时配置体是借助粘接剂使所述凸块与所述电极焊盘对置而成的；(B)检查工序，对所述临时配置体中的半导体芯片的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的所述位置偏移不在规定的范围内；(C)位置修正工序，若存在所述位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及(D)连接工序，对所述临时配置体中的半导体芯片进行加热、加压而将该半导体芯片的所述凸块与所述基板的所述电极焊盘电连接，并且使所述粘接剂硬化，根据该半导体装置的制造方法，能够消除位置偏移而使半导体芯片与基板连接，能够提高半导体装置制造中的生产率。
另外，提供半导体装置的制造装置，其将形成在半导体芯片的第2主面上的凸块与形成在基板或半导体芯片(以下称为“基板等”)的第1主面上的电极焊盘电连接，其特征在于，该半导体装置的制造装置具有：吸附喷嘴，其对半导体芯片进行吸附而使该半导体芯片移动至基板等上，并且对半导体芯片进行加热、加压而临时配置在基板等的第1主面上；拍摄装置，其对所述半导体芯片和所述基板等进行拍摄；压接头，其对借助粘接剂层叠在所述基板等的第1主面上的所述半导体芯片进行加热、加压而将所述凸块与所述电极焊盘电连接，并且使所述粘接剂硬化；以及控制部，其对所述吸附喷嘴、所述拍摄装置以及所述压接头进行控制，所述控制部具有：临时配置处理部，其对所述吸附喷嘴进行控制从而借助粘接剂使所述凸块与所述电极焊盘对置而形成临时配置体；检查处理部，其根据所述拍摄装置所拍摄的图像，对所述临时配置体中的半导体芯片与所述基板等的位置偏移进行检查，确定位置偏移半导体芯片；位置修正处理部，其对所述吸附喷嘴进行控制从而使该位置偏移半导体芯片移动而进行位置修正；以及连接处理部，其对所述压接头进行控制从而将所述凸块与所述电极焊盘电连接，并且使所述粘接剂硬化，根据该半导体装置的制造装置，能够消除位置偏移而使半导体芯片与基板连接，能够提高半导体装置制造中的生产率。
实施例2
参照图7～图12对本发明的实施例2进行说明。图7是对本发明的实施例2中的半导体芯片的临时配置工序进行说明的图。图8是对本发明的实施例2中的检查工序进行说明的图。图9是对本发明的实施例2中的位置修正工序进行说明的图。图10是对本发明的实施例2中的连接工序进行说明的图。图11是对本发明的实施例2中的半导体装置的制造装置进行说明的图。图12是对柱状凸块的结构进行说明的图。
实施例2中，半导体芯片的连接对象不是基板，而是半导体芯片，这点与实施例1不同。即，对于将半导体芯片彼此层叠而成的半导体装置的制造，提高生产率。
(作为基础的半导体芯片的准备)如图7所示，将多个半导体芯片154按照其第2主面朝下的方式预先配置在临时基板上。临时基板只要是在后续工序中半导体芯片154容易分离的表面状态的基板即可，可以根据工序的情况适当选择。例如可以使用环氧玻璃基板，可以为在板材或载台上粘贴脱模纸的基板，也可以使用具有吸附功能的载台。半导体芯片154是由小片的硅构成的半导体芯片，在其第2主面上，在与基板1的电极焊盘2对置的位置形成有至少前端由焊料构成的凸块155。在实施例2中，使用由Sn-Ag构成的焊料。另外，与实施例1同样地，图7～图10中的凸块155绘制成圆形，但作为凸块155，优选使用在铜柱5P的前端形成有焊料5S的凸块(参照图12)。从半导体芯片154的第2主面的凸块155至相反的一面的第1主面设置有未图示的贯通电极，在该贯通电极的第1主面侧设置有电极焊盘156，由此第1主面的电极焊盘156经由贯通电极而与第2主面的凸块155电连接。另外，电极焊盘6的位置与凸块5的位置仅在Z方向上不同，X、Y的位置坐标相同。
(半导体装置的制造装置)参照图11对本发明的实施例2中的半导体装置的制造装置130进行说明。半导体装置的制造装置130包含控制部120、由X射线传感器构成的拍摄装置111、X射线源112、显示器TV 114、移动单元115、吸附喷嘴116、以及压接头113。控制部120具有检查处理部121、临时配置处理部122、位置修正处理部123、以及连接处理部124。移动单元115具有吸附喷嘴116，构成为能够使该吸附喷嘴116在X、Y、Z方向上移动。吸附喷嘴在内部包含加热器而能够进行加热。另外，压接头113也构成为能够在X、Y、Z方向上移动，并且能够利用加热器进行加热。
由X射线源112产生的X射线入射至层叠的半导体芯片，并利用X射线传感器对透过的X射线进行拍摄，从而得到凸块与电极焊盘的透视图像。将所拍摄的透视图像输入至控制部120中的检查处理部121来实施图像处理，从而对半导体芯片154的电极焊盘156的位置和半导体芯片104的凸块105的位置(参照图7、图8)进行测量，识别出半导体芯片154与半导体芯片104的位置偏移。另外，对该位置偏移是否在预先确定的规定的范围内进行判断。另外，拍摄装置111所拍摄的透视图像能够利用显示器TV 114进行显示。
临时配置处理部122对后述的临时配置工序进行控制。即，对移动单元115和吸附喷嘴116进行控制，将半导体芯片104从容器等中取出，按照使半导体芯片104的凸块105与检查处理部121所测量的半导体芯片154的电极焊盘156的位置对置的方式进行对位，从而如图7那样进行临时配置。
位置修正处理部123对后述的位置修正工序进行控制，在位置偏移不在规定的范围内的情况下，一边利用吸附喷嘴116对该位置偏移半导体芯片进行吸附保持，一边使其在X、Y方向上移动，以便消除位置偏移。另外，在多层层叠的情况下，也能够通过从上侧(吸附喷嘴116侧)提供热而仅提高最上层的粘接剂7的流动性，因此能够进行位置偏移校正。
连接处理部124对后述的连接工序进行控制。即，对压接头113进行驱动控制，对临时安装体108进行加压而将半导体芯片104的凸块105与半导体芯片154的电极焊盘156电连接，并且将粘接剂107加热至硬化温度而使其硬化。
实施例2中的半导体装置的制造方法依序进行临时配置工序、检查工序、位置修正工序和连接工序。
(临时配置工序)首先对临时配置工序进行说明。如图7所示，在临时配置工序中，借助粘接剂107按照使半导体芯片104的凸块105与半导体芯片154的电极焊盘156对置的方式进行定位而进行临时配置。半导体芯片104也是与半导体芯片154同样的结构，从第2主面至作为相反的一面的第1主面设置有未图示的贯通电极，在该贯通电极的第1主面侧设置有电极焊盘106，由此第1主面的电极焊盘106经由贯通电极而与第2主面的凸块105电连接。另外，电极焊盘106的位置与凸块105的位置仅在Z方向上不同，X、Y的位置坐标相同。另外，图7～图10中的凸块105绘制成圆形，但本发明优选在作为对象的高集成的半导体装置中，使用在铜柱5P的前端形成有焊料5S的凸块作为凸块5(参照图12)。粘接剂107为热硬化性的非导电性粘接膜(NCF)，按照在半导体芯片104的第2主面中内包凸块105的方式预先进行层积。在临时配置工序中，对半导体芯片104进行加热、加压而临时配置在半导体芯片154上，但按照不与半导体芯片154的电极焊盘156接触的方式具有间隙地进行临时配置。与实施例1同样地，从半导体芯片104的凸块105的前端至半导体芯片154的电极焊盘156的表面的间隙优选为1μm～5μm，更优选为1μm～3μm。
该值是实验求出的值，若使间隙比该值窄，或使凸块104与电极焊盘156接触，则当在后述的连接工序中使二者连接时，有可能在凸块105-电极焊盘156之间残留粘接剂107(阱现象)。另外，若使间隙比该值宽，则当在连接工序中对半导体芯片104进行加压时，半导体芯片104有可能滑动而产生位置偏移，在品质上成为重大的问题。
如图6所示，粘接剂107的粘度根据其温度而变动。具体而言，作为热硬化性的非导电性粘接膜(NCF)的粘接剂107在小于由其特性决定的基准温度Ts的温度区域中不会发生硬化且示出粘度随着温度上升而可逆地降低的性质，并且当温度降低时，粘度增高。另一方面，在基准温度Ts以上的温度区域中发生硬化且示出粘度随着温度上升而不可逆地增高的性质。即，一旦加热至基准温度Ts以上，则即使温度降低，粘度也不会降低而是处于硬化状态。
因此，在临时配置工序中，将粘接剂107加热至小于基准温度Ts的温度且为粘接剂7发生软化的温度，从而对半导体芯片104进行临时配置。然后通过搁置，粘接剂107的温度下降，粘度增高，从而能够防止半导体芯片104发生位置偏移。
在临时配置工序中，借助粘接剂107将多个半导体芯片104临时配置在半导体芯片154上而形成多个临时配置体108。具体而言，通过移动单元115使吸附喷嘴116移动而对收纳在容器等中的半导体芯片104的第1主面进行吸附。然后，使吸附喷嘴116移动至半导体芯片154的上方，在使半导体芯片154的电极焊盘156与利用吸附喷嘴116吸附的半导体芯片104的凸块105对置之后，使吸附喷嘴116靠近半导体芯片154的电极焊盘156而进行加热、加压从而将半导体芯片104临时配置在半导体芯片154上。这里，如上所述，与半导体芯片104的凸块105的间隙预先限制在上述的范围内。另外，若预先利用CCD相机等拍摄装置对层叠半导体芯片104前的半导体芯片154的电极焊盘156的位置进行拍摄而对位置进行测量并存储，则能够准确地进行层叠。
(检查工序)若形成了多个临时配置体108，则接下来实施检查工序。参照图8对检查工序进行说明。在检查工序中，对半导体芯片154的电极焊盘156与半导体芯片104的电极焊盘106的位置偏移进行检查，将位置偏移不在规定的范围内的临时配置体108中的半导体芯片104确定为位置偏移半导体芯片。具体而言，拍摄装置111对来自X射线源112的X射线进行拍摄，从而拍摄出半导体芯片104的凸块105与半导体芯片154的电极焊盘156的透视图像。将拍摄图像输入至检查处理部121。检查处理部121根据拍摄图像，由半导体芯片154的电极焊盘156的位置和半导体芯片104的凸块105的位置，计算出各配置体108中的半导体芯片104的位置偏移。并且，对计算出的位置偏移是否在预先确定的规定的范围内进行判断，将不在规定的范围内的半导体芯片104确定为位置偏移半导体芯片。
另外，在实施例2中，构成为使用拍摄装置111和X射线源112而拍摄出半导体芯片154的电极焊盘156和半导体芯片104的凸块5的透视图像，但并不限于此，可以根据装置结构的情况适当选择。例如也可以使用红外线传感器作为拍摄装置，使来自红外线源的红外线透过临时配置体108而拍摄出半导体芯片154的电极焊盘156和半导体芯片104的凸块105的透视图像，也可以使用CCD相机或CMOS传感器等对层叠半导体芯片104前的半导体芯片154的电极156的位置进行测量、存储，在层叠了半导体芯片104之后，利用CCD相机或CMOS传感器等对该半导体芯片104的电极焊盘106进行拍摄而对二者的位置偏移进行检查。
(位置修正工序)参照图9对位置修正工序进行说明。若在上述的检查工序中发现了发生位置偏移的半导体芯片104，则如图9所示，为了消除该半导体芯片104的位置偏移，实施位置修正工序而对其位置进行修正。具体而言，在利用吸附喷嘴116对发生了位置偏移的半导体芯片104的第1主面进行吸附保持的状态下，使其在X、Y方向上向位置偏移的反方向移动。在该位置修正工序中，将粘接剂107加热至小于基准温度Ts的温度且为发生软化的温度，从而使半导体芯片104移动。另外，如上所述，在多层层叠的情况下，也能够从上侧(吸附喷嘴116侧)提供热而仅将最上层的粘接剂7加热至软化的温度，因此能够进行位置偏移校正。并且，在位置修正后，通过搁置，粘接剂107的温度下降，粘度增高，从而能够防止半导体芯片104发生位置偏移。
(连接工序)参照图10对连接工序进行说明。在连接工序中，对临时基板上的临时配置体108中的半导体芯片104进行加压而使凸块105与半导体芯片154的电极焊盘156接触从而进行电连接，并且将粘接剂107加热至基准温度Ts以上而使粘接剂107硬化。具体而言，使压接头113移动至各临时配置体108的上方，接着使压接头113靠近临时配置体108，对半导体芯片104进行加热、加压而能够进行连接工序。
该连接工序需要10秒左右的时间，因此可以使用具有包含多个临时配置体108的面积的压接头同时对多个半导体芯片104进行加热、加压。
通过重复进行多次临时配置工序、检查工序以及位置修正工序，能够制造多层层叠半导体芯片104而成的临时配置体108。在该情况下的连接工序中，利用压接头113一并将所有的凸块与电极焊盘电连接，并且使所有的粘接剂107硬化。由此，能够制造将不存在位置偏移的半导体芯片104多层层叠而成的临时配置体108。
这样，根据本发明的实施例2，提供半导体装置的制造方法，得到层叠半导体芯片而成的半导体装置，其特征在于，在各半导体芯片的第1主面上形成有电极焊盘，在第2主面上形成有凸块，该半导体装置的制造方法具有如下的工序：(A)配置工序，使半导体芯片的第1主面朝上而将多个该半导体芯片配置在临时基板上；(B)临时配置工序，得到多个临时配置体，该临时配置体是借助粘接剂使形成在新的半导体芯片的第2主面上的凸块与形成在所述临时基板上的半导体芯片的第1主面上的电极焊盘对置而成的；(C)检查工序，对所述临时配置体中的新的半导体芯片的所述凸块和与该凸块对置的所述电极焊盘的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的所述位置偏移不在规定的范围内；(D)位置修正工序，若存在所述位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及(E)连接工序，一并对所述临时配置体中的各半导体芯片进行加热、加压而将半导体芯片间的凸块与电极焊盘电连接，并且使半导体芯片间的粘接剂硬化，根据该半导体装置的制造方法，能够消除位置偏移而使半导体芯片与基板连接，能够提高半导体装置制造中的生产率。
产业上的可利用性
本发明中的半导体装置的制造方法和制造装置能够广泛应用于在基板或半导体芯片上层叠半导体芯片的领域。
标号说明
1：基板；2：电极焊盘；3：标记；4：半导体芯片；5：凸块；6：电极焊盘；7：粘接剂；8：临时配置体；11：拍摄装置；13：压接头；14：显示器TV；15：移动单元；16：吸附喷嘴；20：控制部；21：检查处理部；22：临时配置处理部；23：位置修正处理部24：连接处理部；30：半导体装置的制造装置；104：半导体芯片；105：凸块；106：电极焊盘；107：粘接剂；108：临时配置体；111：X射线传感器；112：X射线源；113：压接头；114：显示器TV；115：移动单元；116：吸附喷嘴；120：控制部；121：检查处理部；122：临时配置处理部；123：位置修正处理部；124：连接处理部；130：半导体装置的制造装置；154：半导体芯片；155：凸块；156：电极焊盘。

Claims (6)

1.一种半导体装置的制造方法，将半导体芯片与基板电连接，其特征在于，
在所述半导体芯片的第2主面上形成有凸块，在所述基板的第1主面上形成有电极焊盘，
该半导体装置的制造方法具有如下的工序：
(A)临时配置工序，得到多个临时配置体，该临时配置体是借助粘接剂使所述凸块与所述电极焊盘对置而成的；
(B)检查工序，对所述临时配置体中的半导体芯片的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的所述位置偏移不在规定的范围内；
(C)位置修正工序，若存在所述位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及
(D)连接工序，对所述临时配置体中的半导体芯片进行加热、加压而将该半导体芯片的所述凸块与所述基板的所述电极焊盘电连接，并且使所述粘接剂硬化。
2.一种半导体装置的制造方法，得到层叠半导体芯片而成的半导体装置，其特征在于，
在各半导体芯片的第1主面上形成有电极焊盘，在第2主面上形成有凸块，
该半导体装置的制造方法具有如下的工序：
(A)配置工序，使半导体芯片的第1主面朝上而将多个该半导体芯片配置在临时基板上；
(B)临时配置工序，得到多个临时配置体，该临时配置体是借助粘接剂使形成在新的半导体芯片的第2主面上的凸块与形成在所述临时基板上的半导体芯片的第1主面上的电极焊盘对置而成的；
(C)检查工序，对所述临时配置体中的新的半导体芯片的所述凸块和与该凸块对置的所述电极焊盘的位置偏移进行检查，确定位置偏移半导体芯片，该位置偏移半导体芯片的所述位置偏移不在规定的范围内；
(D)位置修正工序，若存在所述位置偏移半导体芯片，则使该位置偏移半导体芯片移动而对位置进行修正；以及
(E)连接工序，一并对所述临时配置体中的各半导体芯片进行加热、加压而将半导体芯片间的凸块与电极焊盘电连接，并且使半导体芯片间的粘接剂硬化。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
重复进行多次所述临时配置工序(B)、所述检查工序(C)和所述位置修正工序(D)。
4.根据权利要求1～3中的任意一项所述的半导体装置的制造方法，其特征在于，
所述粘接剂为热硬化性的非导电性粘接膜(NCF)，在所述位置修正工序(D)中，加热至所述粘接剂发生软化的温度而使该位置偏移半导体芯片移动。
5.根据权利要求1～3中的任意一项所述的半导体装置的制造方法，其特征在于，
所述凸块至少在前端部分具有焊料，该凸块与所对置的电极焊盘之间的间隙为1μm～5μm的范围内。
6.一种半导体装置的制造装置，其将形成在半导体芯片的第2主面上的凸块与形成在基板或其他半导体芯片的第1主面上的电极焊盘电连接，其特征在于，
该半导体装置的制造装置具有：
吸附喷嘴，其对半导体芯片进行吸附而使该半导体芯片移动至基板或其他半导体芯片上，并且对半导体芯片进行加热、加压而临时配置在基板或其他半导体芯片的第1主面上；
拍摄装置，其对所述半导体芯片和所述基板或其他半导体芯片进行拍摄；
压接头，其对借助粘接剂而层叠在所述基板或其他半导体芯片的第1主面上的所述半导体芯片进行加热、加压而将所述凸块与所述电极焊盘电连接，并且使所述粘接剂硬化；以及
控制部，其对所述吸附喷嘴、所述拍摄装置以及所述压接头进行控制，
所述控制部具有：
临时配置处理部，其对所述吸附喷嘴进行控制从而借助粘接剂使所述凸块与所述电极焊盘对置而形成临时配置体；
检查处理部，其根据所述拍摄装置所拍摄的图像，对所述临时配置体中的半导体芯片与所述基板或其他半导体芯片的位置偏移进行检查，确定位置偏移半导体芯片；
位置修正处理部，其对所述吸附喷嘴进行控制，从而使该位置偏移半导体芯片移动而进行位置修正；以及
连接处理部，其对所述压接头进行控制，从而将所述凸块与所述电极焊盘电连接，并且使所述粘接剂硬化。
CN201780032715.7A 2016-03-30 2017-03-21 半导体装置的制造方法和制造装置 Active CN109155261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-067397 2016-03-30
JP2016067397A JP6613194B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法及び製造装置
PCT/JP2017/011082 WO2017169943A1 (ja) 2016-03-30 2017-03-21 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
CN109155261A CN109155261A (zh) 2019-01-04
CN109155261B true CN109155261B (zh) 2022-04-01

Family

ID=59965207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780032715.7A Active CN109155261B (zh) 2016-03-30 2017-03-21 半导体装置的制造方法和制造装置

Country Status (4)

Country Link
JP (1) JP6613194B2 (zh)
KR (1) KR102227444B1 (zh)
CN (1) CN109155261B (zh)
WO (1) WO2017169943A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217718B1 (en) * 2017-10-13 2019-02-26 Denselight Semiconductors Pte. Ltd. Method for wafer-level semiconductor die attachment
KR102252732B1 (ko) * 2019-06-11 2021-05-18 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
JP7402188B2 (ja) * 2021-01-05 2023-12-20 プライムプラネットエナジー＆ソリューションズ株式会社 積層型電極体の製造方法および製造装置
CN112951972B (zh) * 2021-02-02 2022-08-16 东莞市中麒光电技术有限公司 一种cob模块修复方法
CN113013307A (zh) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 一种显示模块故障芯片修复方法
CN113394241B (zh) * 2021-06-10 2022-10-14 东莞市中麒光电技术有限公司 一种精准稳定的芯片巨量转移方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026952A (zh) * 2006-02-16 2007-08-29 重机公司 电子部件安装方法及装置
US20110115085A1 (en) * 2008-03-03 2011-05-19 Panasonic Corporation Semiconductor device and method of fabricating the same
CN102646609A (zh) * 2011-02-22 2012-08-22 富士通株式会社 半导体器件、半导体器件的制造方法以及电源器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323395B2 (ja) * 1995-03-24 2002-09-09 松下電器産業株式会社 フラットパネルディスプレイへのｉｃ部品の接合方法
JP3147116B2 (ja) * 1999-07-16 2001-03-19 松下電器産業株式会社 電子部品の半田付け方法及び電子部品の仮止め用ボンド
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
JP2010232234A (ja) 2009-03-26 2010-10-14 Toray Eng Co Ltd 実装装置および実装方法
JP5104844B2 (ja) * 2009-11-12 2012-12-19 富士通株式会社 電子部品の実装方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
JP2011199138A (ja) * 2010-03-23 2011-10-06 Fujikura Ltd 電子部品相互の接続方法及び接続構造
JP2012222038A (ja) * 2011-04-05 2012-11-12 Elpida Memory Inc 半導体装置の製造方法
JPWO2013133015A1 (ja) * 2012-03-07 2015-07-30 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2015095499A (ja) * 2013-11-11 2015-05-18 東レ株式会社 半導体装置の製造方法
JP2016009850A (ja) * 2014-06-26 2016-01-18 東レエンジニアリング株式会社 実装装置および実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026952A (zh) * 2006-02-16 2007-08-29 重机公司 电子部件安装方法及装置
US20110115085A1 (en) * 2008-03-03 2011-05-19 Panasonic Corporation Semiconductor device and method of fabricating the same
CN102646609A (zh) * 2011-02-22 2012-08-22 富士通株式会社 半导体器件、半导体器件的制造方法以及电源器件

Also Published As

Publication number Publication date
KR102227444B1 (ko) 2021-03-11
CN109155261A (zh) 2019-01-04
JP6613194B2 (ja) 2019-11-27
JP2017183456A (ja) 2017-10-05
WO2017169943A1 (ja) 2017-10-05
KR20180128411A (ko) 2018-12-03

Similar Documents

Publication Publication Date Title
CN109155261B (zh) 半导体装置的制造方法和制造装置
KR102230921B1 (ko) 반도체 장치의 제조 방법, 및 실장 장치
TWI467681B (zh) 半導體裝置之製造方法
TWI670776B (zh) 半導體裝置的製造方法以及封裝裝置
KR20190024869A (ko) 전사 방법 및 실장 방법
CN109155304B (zh) 半导体装置的制造方法和半导体装置的制造装置
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP2010041001A (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
TWI746888B (zh) 封裝裝置
JP6120286B2 (ja) 接合装置および接合方法
KR20120090202A (ko) 반도체 패키지 제조용 스테이지 블럭
US11069651B2 (en) Method of mounting die
JP6179843B2 (ja) 実装装置及び実装方法
JP4083533B2 (ja) 半導体装置の製造方法
JP2016189427A (ja) 実装方法および実装装置
CN112351671A (zh) 部件安装装置以及部件安装方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant