JPWO2013133015A1 - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents
半導体装置の製造方法および半導体装置の製造装置 Download PDFInfo
- Publication number
- JPWO2013133015A1 JPWO2013133015A1 JP2013510817A JP2013510817A JPWO2013133015A1 JP WO2013133015 A1 JPWO2013133015 A1 JP WO2013133015A1 JP 2013510817 A JP2013510817 A JP 2013510817A JP 2013510817 A JP2013510817 A JP 2013510817A JP WO2013133015 A1 JPWO2013133015 A1 JP WO2013133015A1
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting adhesive
- semiconductor chip
- adhesive layer
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/0036—Heat treatment
- B32B38/004—Heat treatment by physically contacting the layers, e.g. by the use of heated platens or rollers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/202—Conductive
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/14—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/2732—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
- H01L2224/27416—Spin coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75317—Removable auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/7532—Material of the auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Wire Bonding (AREA)
Abstract
バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:(A)半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、(B)熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、(C)該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、をこの順に有する半導体装置の製造方法。樹脂がはんだバンプと電極パッドとの間に挟まることなく、良好な接続が得られる半導体装置の製造方法を提供する。
Description
本発明は、パソコンや携帯端末に使用される半導体装置の製造方法および製造装置に関する。より詳しくは、本発明は、IC、LSI等の半導体チップを、フレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの回路基板にはんだ接続した半導体装置、あるいは、半導体チップ同士をはんだ接続した半導体チップ積層体などの半導体装置の製造方法および製造装置に関する。
近年、半導体装置の小型化と高密度化に伴い、半導体チップを回路基板に実装する方法としてフリップチップ実装、さらにはチップを貫通する貫通電極によって半導体チップを3次元的に積層する3次元積層実装が急速に広まってきている。半導体チップと基板の接合部分の接続信頼性を確保するための方法としては、半導体チップ上に形成されたバンプと基板の電極パッドを接合した後に、半導体チップと回路基板との隙間に液状封止接着剤を注入し、硬化させることが一般的な方法として採られていた。
最近では、バンプ付き半導体ウェハに樹脂フィルムを仮接着した後、ダイシングにより半導体ウェハを個別半導体チップとし、次に、半導体チップを回路基板にフリップチップ接続し、電気的接合と樹脂封止を同時に行う方法およびそれに使用する接着剤フィルムが提案されている(例えば、特許文献1〜3参照)。これらの方法によれば、接着剤フィルムと半導体チップの接着面積をほぼ同じにすることができ、液状封止接着剤を用いた場合に比べ、半導体チップに対する接着剤のはみ出しが非常に少ない。このような接着フィルムを介して薄い半導体チップを基板上に接合する場合、半導体チップとボンディング装置のヒートツールの間にテフロン(登録商標)やシリコン等の樹脂フィルムを挟み、はみ出した接着剤がヒートツールに付着しないよう対策を施すことが考えられている。また、それらの保護フィルムとして、半導体チップの反りを抑制するため弾性率の大きい保護フィルムを用いることが考えられている(特許文献4〜5参照)。さらには、熱圧着の際に、接着剤フィルムの大きさを規定することにより、接着剤のはみ出しと、半導体チップのバンプと基板上の電極パッドとの間に接着剤フィルムに含まれる絶縁性無機フィラーや樹脂が噛み込むことを防ぐ方法も考えられている(特許文献6参照)。
しかしながら、それらの保護フィルムを使い、接着剤フィルムを介してはんだ接続を行った場合、バンプと電極パッドの間に接着剤フィルムの樹脂が挟まって導通不良が発生する等の課題があった。
本発明では、接着剤フィルムの樹脂がバンプと電極パッドとの間に挟まることなく、またヒートツールを汚染することなく、良好なはんだ接続が得られる半導体装置の製造方法および製造装置を提供することを目的とする。
本発明の第1の半導体装置の製造方法は、バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:
(A)半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、
(B)熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、
(C)該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する半導体装置の製造方法である。
(A)半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、
(B)熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、
(C)該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する半導体装置の製造方法である。
本発明の第2の半導体装置の製造方法は、バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成して、熱硬化性接着剤層が形成された半導体チップを複数得る工程、
(B’)熱硬化性接着剤層が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着する工程、および、1回以上の該半導体チップの半導体チップ側の面と熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて、ヒートツールを用いて仮圧着する工程を経て多段仮圧着積層体を得る工程、
(C’)該ヒートツールと該多段仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する請求項1に記載の半導体装置の製造方法である。
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成して、熱硬化性接着剤層が形成された半導体チップを複数得る工程、
(B’)熱硬化性接着剤層が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着する工程、および、1回以上の該半導体チップの半導体チップ側の面と熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて、ヒートツールを用いて仮圧着する工程を経て多段仮圧着積層体を得る工程、
(C’)該ヒートツールと該多段仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する請求項1に記載の半導体装置の製造方法である。
本発明の半導体装置の製造装置は、基板と半導体チップとをボンディングして半導体装置を製造するための装置であって、
基板を設置するためのステージ、および、半導体チップを加熱・加圧する機構を有するヒートツールを備えたボンディング装置と、熱伝導率100W/mK以上の保護フィルムを供給する供給リールと、該保護フィルムを巻き取る巻き取りリールとを備え、
供給リールから供給された保護フィルムが、ヒートツールとステージの間を通過して、巻き取りリールに巻き取られるように配置された半導体装置の製造装置である。
基板を設置するためのステージ、および、半導体チップを加熱・加圧する機構を有するヒートツールを備えたボンディング装置と、熱伝導率100W/mK以上の保護フィルムを供給する供給リールと、該保護フィルムを巻き取る巻き取りリールとを備え、
供給リールから供給された保護フィルムが、ヒートツールとステージの間を通過して、巻き取りリールに巻き取られるように配置された半導体装置の製造装置である。
本発明の製造方法によれば、熱硬化性接着剤層を介してバンプと電極パッドとを容易にはんだ接続でき、高い歩留りで半導体装置を製造することが可能となる。
本発明でいう半導体装置とは、半導体素子の特性を利用することで機能し得る装置全般を指す。半導体チップを基板に接続した電気光学装置、半導体回路基板およびこれらを含む電子部品は、全て半導体装置に含まれる。また、貫通電極TSV(スルーシリコンビア)を有するシリコンチップの両面に電極パッドやバンプ等の接続端子を形成した半導体チップを用い、このようなシリコンチップの複数を3次元積層したものも半導体装置に含まれる。
半導体チップとしては、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等が挙げられ、特に限定されるものではない。半導体チップの材料としては、シリコン(Si)、ゲルマニウム(Ge)といった半導体や、ガリウム砒素(GaAs)、ガリウム燐(GaP)、インジウム燐(InP)、炭化珪素(SiC)等の化合物半導体を用いることができる。
また、半導体チップには、接続信頼性等の観点からバンプが形成されている。バンプの材質に特に制限は無く、アルミニウム、銅、チタン、タングステン、クロム、ニッケル、金、はんだ、それらを用いた合金など、半導体装置において一般的に用い得る金属を使用することができる。半導体チップのバンプと基板の電極パッドをはんだ接続する必要性から、バンプおよび電極パッドのいずれかの材質がはんだであることが好ましい。本発明においては、ヒートツールによって、半導体チップ側から加熱されるため、バンプをはんだバンプとする方が、はんだに熱が伝わりやすいため好ましい。
はんだの材質としては、特に限定されないが、人体や環境への影響の観点から、SnAgCu系、SnCu系、SnAg系、SnAgCuBi系、SnZnBi系、SnAgInBi系などの鉛フリーはんだを用いることが好ましい。さらには、狭ピッチのバンプに対応するため、はんだバンプは金属のピラー、特に銅ピラー上に形成されていることが好ましい。はんだと金属ピラーとの間に金属の拡散を抑制するためのバリアメタル層を設けることもできる。また、樹脂やフィラーがバンプと電極パッドの間に挟まり難いという観点から、はんだバンプの形状は半球状であることが好ましい。
半導体チップにあるバンプの高さはすべて均等に揃っていることが好ましい。具体的には、バンプ高さのバラツキは0.5μm以下であることが好ましい。バラツキが0.5μm以下であれば、バンプの圧着の際に接続不良なく半導体チップを搭載することができる。より好ましくはバンプ高さのバラツキが0.2μm以下である。バンプ高さのバラツキを小さくするため、バンプに研削加工を施すことも可能である。
基板としては、シリコン基板等の半導体基板、セラミックス基板、化合物半導体基板、有機系回路基板、無機系回路基板、およびこれらの基板に回路の構成材料が配置されたものが挙げられる。シリコン基板としては、前記の半導体チップ、特にTSV構造を有する半導体チップも用いることができる。この場合、複数の半導体チップ同士を接合することになるが、本発明の方法においては、用いる部材の種類にかかわらず、保護フィルムを介してヒートシールに接しているものを「半導体チップ」と呼び、後述のステージに設置したものを「基板」と呼ぶ。有機系回路基板の例としては、ガラス布・エポキシ銅張積層板などのガラス基材銅張積層板;ガラス不織布・エポキシ銅張積層板などのコンポジット銅張積層板;ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板などの耐熱・熱可塑性基板;ポリエステル銅張フィルム基板;ポリイミド銅張フィルム基板などのフレキシブル基板が挙げられる。無機系回路基板としては、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板などのセラミック基板;アルミニウムベース基板、鉄ベース基板などの金属系基板が例として挙げられる。なかでも、本発明は、熱伝導性が高く薄膜化した多層基板に用いられるシリコン基板、特にTSV構造を有する半導体チップ、を使用する場合に有効に作用する。
基板上の回路の構成材料の例は、銀、金、銅、アルミニウムなどの金属を含有する導体;無機系酸化物などを含有する抵抗体;ガラス系材料および/または樹脂などを含有する低誘電体;樹脂や高誘電率無機粒子などを含有する高誘電体;ガラス系材料などを含有する絶縁体などが挙げられる。
基板には、半導体チップのバンプの位置に対応した電極パッドを有する。電極パッドは、平坦な形状でもよいし、いわゆるピラー形状(柱状)の突起であってもよい。また、電極パッドの形状は、円形でもよいし、四角形、八角形などの多角形でもよい。電極パッドの材質に特に制限は無く、アルミニウム、銅、チタン、タングステン、クロム、ニッケル、金、はんだ、それらを用いた合金など、半導体装置において一般的に用い得る金属を使用することができ、複数の金属を積層することもできる。電極パッドもバンプと同様、高さのバラツキは0.5μm以下であることが好ましく、研削加工を施すことも可能である。
本発明の第1の半導体装置の製造方法は、バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:
(A)半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、
(B)熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、
(C)該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する半導体装置の製造方法である。
(A)半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、
(B)熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、
(C)該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する半導体装置の製造方法である。
工程(A)では、半導体チップのバンプを有する面にあらかじめ熱硬化性接着剤層が形成される。特に、離型性のプラスチックフィルム上に熱硬化性接着剤層を形成した熱硬化性接着剤フィルムの熱硬化性接着剤層側の面を、バンプ付き半導体チップのバンプ側の面に重ねて、加圧しながら加熱ラミネートまたは真空加熱ラミネートする方法は、操作が簡便であり、かつ、半導体チップに対する接着剤のはみ出しが少ないので好ましい。ラミネート時の温度は、熱硬化性接着剤層の凹凸への追従性の点から60℃以上が好ましい。また、ラミネート時の熱硬化性接着剤の硬化を防ぐために、温度は100℃以下とすることが好ましい。この温度範囲において熱硬化性接着剤層の動的粘度は、50〜5000Pa・sであることが好ましい。熱硬化性接着剤層の動的粘度が50Pa・s以上であると取り扱いが容易であり、5000Pa・s以下であるとバンプが熱硬化性接着剤層中に埋まりやすく、低圧力でのラミネートが可能となる。この場合、ラミネート工程後、ボンディング工程までの間に、熱硬化性接着剤フィルムの離型性プラスチックフィルムは剥離され、熱硬化性接着剤層がむき出しにされる。
熱硬化性接着剤層の動的粘度は、動的粘弾性法により例えばレオメータ(セイコーインスツルメンツ製、DMS6100)を用いて測定することができる。
また、他の方法として、半導体チップのバンプを有する面に、液状の熱硬化性接着剤を塗布することにより、熱硬化性接着剤層を形成することもできる。塗布方法は特に限定されないが、スピンナー、スクリーン印刷、ブレードコーター、ダイコーター等を用いることができる。この場合、ボンディング工程までの半導体チップの取り扱い性の観点から、熱硬化性接着剤層を乾燥させておくことが好ましい。
また、個別の半導体チップに対して、それぞれ上記の工程(A)を実施する代わりに、半導体チップが多数形成された半導体ウェハのバンプが形成された面に熱硬化性接着剤層を形成した後、熱硬化性接着剤層ごと半導体ウェハをダイシングすることで、熱硬化性接着剤層付き半導体チップを作ることができる。この方法は、熱硬化性接着剤層と半導体チップを同じ形に形成することができ、ボンディング中の熱硬化性接着剤層のはみ出しを極小にすることができるため、好ましい。
熱硬化性接着剤層は、絶縁性樹脂のみからなるものであってもよいし、絶縁性樹脂に他の成分が含まれているものであってもよい。また、複数の種類の絶縁性樹脂を混合してもよい。絶縁性樹脂としては、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂などを用いることができるが、これらに限定されない。硬化剤、硬化促進剤などをさらに含有していてもよい。硬化剤および硬化促進剤としては公知のものを用いることができる。
熱硬化性接着剤層は、絶縁信頼性や温度サイクルに対する信頼性の観点から絶縁性無機フィラーを含むものが好ましい。絶縁性無機フィラーとしては、シリカ、窒化ケイ素、アルミナ、窒化アルミ、酸化チタン、窒化チタン、チタン酸バリウムなどを用いることができる。また絶縁性無機フィラーは樹脂と同様にバンプと電極パッドとの間に挟まることがあるため、本発明の半導体装置の製造方法を用いることにより、好ましく製造することができる。
また、必要に応じ架橋剤、界面活性剤、分散剤などが熱硬化性接着剤層に含まれていてもよい。熱硬化性接着剤層は感光性を有していてもよい。感光性を有する場合は、被膜の形成後またはシートの貼り付け後に露光、現像によりパターン加工を行い、バンプ形成部等の必要な部分を開口させることができる。
本発明で用いられる熱硬化性接着剤としては、例えば特開2004−319823号公報、特開2008−94870号公報、特許3995022号公報、特開2009−262227号公報などに開示されている樹脂組成物を用いることができる。
熱硬化性接着剤層の厚さは、バンプの平均高さ以上であることが好ましい。より好ましくはバンプの平均高さ以上かつバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さの1.5倍以下である。さらにより好ましくは、バンプの平均高さ以上かつバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さ以下である。なお、バンプの高さや電極パッドの高さは、それぞれ半導体チップや基板の表面の形状を測定し、その一番低い高さを基準(0μm)として高さのピーク値を測定することにより得ることができる。バンプの平均高さおよび電極パッド平均高さは、それぞれ半導体チップの全てのバンプや基板上の全ての電極パッドの高さの平均値であり、例えばコンフォーカル顕微鏡(レーザーテック(株)製、H1200)で測定することができる。熱硬化性接着剤層の厚さがバンプの平均高さ以上であると、ボンディング後の熱硬化性接着剤層と基板との間にボイドが発生しにくく、接着力が低下したりする場合や信頼性に影響する場合が少なくなる。また、熱硬化性接着剤層の厚さがバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さの1.5倍以下であれば、経済性に優れるだけでなく、熱硬化性接着剤層のはみ出し量が少なくなるため実装面積が少なくなり、またはみ出した熱硬化性接着剤層が半導体チップ上部にまで回り込み、ボンディング装置のヒートツールを汚染し、ヒートツールと半導体チップが接着してしまうことが少なくなる。
工程(B)では、仮圧着を行う。ここで、仮圧着工程とは、ヒートツールを用いて、半導体チップと基板とが固定されるが、熱硬化性接着剤の硬化は進行しないように、熱および圧力を加える工程である。仮圧着工程では、熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ボンディング装置のヒートツールを用いて仮圧着し、仮圧着積層体を形成する。
その際、半導体チップに形成されたアライメントマークおよび基板上のアライメントマークに基づいて、半導体チップのバンプと基板の電極パッドの接続位置が一致するように、位置を補正した後、仮圧着を行う。位置精度の観点から、熱硬化性接着剤層は、アライメントマークが認識できるよう透明であることが好ましい。
仮圧着時のヒートツールの温度は、はんだ融点以下の温度で熱硬化性接着剤層の粘度を下げて粘着性を上げ、所定の位置に半導体チップが固定されるよう、また熱硬化性接着剤の硬化が進まないよう、60〜120℃の温度範囲が好ましい。また仮圧着時の圧力は0.01〜0.5MPaの範囲が好ましい。0.01MPa以上であれば十分に仮圧着の目的を達成することができ、0.5MPa以下であれば、バンプが大きく変形することなく仮圧着できる。仮圧着は、常圧下で行っても良いし、気泡の噛み込みなどを防ぐため真空中で実施しても良い。なお、ここでの温度とは、熱硬化性接着剤層中の温度であり、例えば、温度レコーダ((株)キーエンス製、NR100)に熱電対を接続して求めることができる。
仮圧着の際、熱伝導率100W/mK以上の保護フィルムをヒートツールの半導体チップと接する面に貼り付けておくこともできる。この場合、一旦半導体チップからヒートツールを離すことなく、連続で後述の本圧着工程を行うことができる。また、ステージを汚さないよう基板を設置するステージ上に保護フィルムを貼り付けておくこともできる。
工程(C)では、本圧着を行う。ここで、本圧着工程とは、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させ、かつ、熱硬化性接着剤層を硬化させるように、熱および圧力を加える工程である。本圧着工程では、ヒートツールと仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる。
本圧着時のヒートツールの温度は、はんだが溶融するよう、220〜300℃の温度範囲が好ましい。この加熱処理は、段階的に昇温して行っても、連続的に昇温して行っても良い。加熱時間は、1秒から数分が好ましい。一例としては、熱硬化性接着剤層を軟化させるため100℃で10秒間保持した後、はんだ溶融のため250℃で20秒間熱処理する。そのときの温度の立ち上がり時間は、接着剤の流動性とはんだ溶融のタイミングの観点から1秒以下であることが好ましい。立ち上がり時間とは、ヒートツールの表面温度が現在の温度から設定温度へ向けて90%以上変化する時間のことである。また本圧着時の圧力は、はんだ押し込み量の観点から0.01〜1MPaの範囲が好ましい。この時の圧力も時間的に変化させることができる。はんだの溶融時に、ヒートツールの位置を固定する高さ制御を行うこともできる。該加熱処理は、常圧下で行ってもよいし、真空中で実施してもよい。また、空気による酸化劣化を防ぐため、窒素雰囲気下で実施してもよい。
本発明に用いられる保護フィルムは、熱伝導率100W/mK以上のフィルムであり、200W/mK以上であることが好ましい。保護フィルムを用いることで、ヒートツールが熱硬化性接着剤によって汚染されることを防ぐことができる。ヒートツールが汚染されると、ヒートツールの平坦性が損なわれ、ボンディング時の半導体チップの熱圧着状態が不均一となり、ボンディング不良が発生する。保護フィルムを用いることで、そのような問題を防ぐことができる。また、保護フィルムの熱伝導率が100W/mK以上あれば、ヒートツールから短時間に半導体チップのはんだバンプもしくは基板のはんだ電極パッドに熱を伝達することが可能になる。その結果、熱硬化性接着剤層が硬化する前の流動性がある状態で、はんだを溶融することが可能となる。熱硬化性接着剤層に含まれる樹脂を挟み込むことなく、バンプと電極パッドを接合させることができる。また熱伝導率の上限については特に制限はないが、保護フィルムの入手のしやすさの点から500W/mK以下であることが好ましく、400W/mK以下であることがより好ましい。
保護フィルムの熱伝導率が100W/mK未満である場合は、ヒートツールからの熱がはんだバンプ、もしくは、はんだ電極パッドに伝達されるのに時間がかかり、はんだが溶融する前に、熱硬化性接着剤層の硬化が進行してしまう。その場合、バンプと電極パッドを接合させる際に、流動性を失った熱硬化性接着剤が、バンプと電極パッドの間に挟み込まれてしまう。
保護フィルムの厚さは、5μm以上20μm以下であることが好ましい。厚さが5μm以上あれば、保護フィルムの強度が高くなるので好ましい。厚さが20μm以下であれば、はんだ溶融時の熱の伝達時間が短くなり、熱硬化性接着剤層を硬化させることなく熱を伝達しやすい。
保護フィルムの材質としては、各種の熱伝導率100W/mK以上の材料を使用できる。中でも熱伝導率が高く加工性に優れた銅箔やアルミニウム箔が望ましい。銅箔は、銅以外の不純物が含まれていてもよいが、不純物の量が銅箔の全重量中10重量%以下であることが好ましく、1重量%以下であることがより好ましい。またアルミニウム箔もアルミニウム以外の不純物が含まれていてもよいが、不純物の量がアルミニウム箔の全重量中10重量%以下であることが好ましく、1重量%以下であることがより好ましい。また、保護フィルムとしては、2種類以上の金属箔や貼り付き防止のフィルムが積層された構造でも良い。さらには、フッ素コート(離型剤)を塗布したものも使用できる。これらの場合、熱伝導率は、積層構造全体としての値である。保護フィルムの熱伝導率は、例えば、熱拡散率測定システム(株式会社アイフェイズ製、1μ)を用いて測定することができる。
上記の本圧着工程の後、追加キュアを行ってもよい。追加キュアの条件は、用いる熱硬化性接着剤の特性に応じて任意に設定することができる。
以下に、本発明の半導体装置の製造方法の各工程について例を挙げて説明するが、本発明は下記の例に限定されない。
まず、図2(a)に工程(A)の例を示す。図2(a)に示す例では、半導体チップ3の片方の面に、銅ピラー7が設けられ、銅ピラー7の上に半球状のはんだバンプ8が形成されている。半導体チップ3のはんだバンプ8が形成されている面に、プラスチックフィルム10上に熱硬化性接着剤層4が形成された熱硬化性接着剤フィルムをラミネートする。熱硬化性接着剤フィルムの、熱硬化性接着剤層4側の面を半導体チップ3のはんだバンプ8が形成されている面と重ね合わせて、加熱しながら圧力をかけることにより、ラミネートする。この際、熱硬化性接着剤層4と半導体チップ3の間にボイドがないようラミネートされることが好ましいため、真空中でラミネートすることが好ましい。真空中でラミネートできる装置としては、例えば、真空加圧ラミネーター((株)名機製作所製、MVLP500/600)がある。このとき、加熱する方法は、半導体チップ側からでもプラスチックフィルム側からでも両側からでもかまわない。ラミネート時の圧力は、熱硬化性接着剤層4がはんだバンプ8の凹凸に追従でき、かつ、はんだバンプ8が潰れないよう0.1MPa以上1MPa以下で行うことが好ましい。ラミネート後に、熱硬化性接着剤層4からプラスチックフィルム10を剥がすことにより、熱硬化性接着剤層4が形成された半導体チップ(図2(b))を得ることができる。
次に、図2(c)に工程(B)の仮圧着工程の例を示す。仮圧着には、フリップチップボンダー、例えば、ボンディング装置FC3000S(東レエンジニアリング(株)製)、を用いる。ボンディング装置のステージ6上に基板5を配置し、ヒートツール1を用いて、熱硬化性接着剤層4を形成した半導体チップを基板上方向に搬送し、基板5のバンプ形成面と、半導体チップの熱硬化性接着剤層4側の面とが向かい合うようにする。この際、予めヒートツール1と半導体チップ3の間に保護フィルム2を介在させていても良い。ステージ6は、周囲の温度環境条件に左右されないよう、また、樹脂の硬化が進行しないようあらかじめ40℃以上100℃以下の一定の温度に保っておくことが望ましい。次に半導体チップ3および基板5それぞれのアライメントマークを検出して、半導体チップのはんだバンプ8と基板の電極パッド9の接続位置が一致するよう、位置決めを行う。ヒートツール1には半導体チップ3を加熱・加圧する機構が設けられており、半導体チップ3を加熱しながら基板5に押し付ける(図2(d))。このとき、熱は半導体チップ3を通り、熱硬化性接着剤層4に伝わる。したがって熱硬化性接着剤層4は温度が高くなり、流動性が高まるため、半導体チップ3と基板5が接着され、仮圧着積層体が得られる。
次に、図2(e)に示す本圧着工程を行う。本圧着工程においては、仮圧着の場合と同様、ヒートツール1を用いて半導体チップ3を加熱しながら基板に押し付けるが、ヒートツール1の温度は、熱硬化性接着剤層4を硬化させるとともにはんだバンプ8のはんだが溶融するよう、温度がコントロールされる。ヒートツール1と半導体チップ3との間には、熱伝導率100W/mK以上の保護フィルム2を介在させる。
本発明では、熱伝導性の高い保護フィルム2を用いているので、ヒートツール1からの熱伝導が速く、熱硬化性接着剤層4が硬化する前に、はんだが溶融する。そのため、はんだの溶融時に熱硬化性接着剤層4が流動性を保ったままであるので、はんだバンプ8と電極パッド9との接合を良好に行うことができる。また、接着剤がはみ出してもヒートツール1と半導体チップ3との間に保護フィルム2があるので、ヒートツール1が接着剤により汚染されることなくボンディングを行うことができる。熱硬化性接着剤層4の硬化を進めるため、本圧着工程の後にさらに加熱を行ってもよい。
保護フィルム2は、ヒートツール1に予め貼り付けられても、ボンディング時に半導体チップ3とヒートツール1との間に挿入されても良い。図3に示すように、保護フィルム2をリール・トゥ・リールで供給すると、半導体チップ3とヒートツール1との間に、保護フィルム2の新しい面を供給することが容易になるので好ましい。図3の装置において、保護フィルム2は、供給リール12から供給され、ボンディング装置内において、ヒートツール1と半導体チップ3の間を通過し、巻き取りリール13に巻き取られるように設置される。好ましい態様の一つは、供給リール12および巻き取りリール13が、ボンディング装置の動作に合わせて駆動され、1回のボンディング毎に、供給リール12および巻き取りリール13が駆動して、ヒートツール1と半導体チップ3の間に、保護フィルム2の新しい面が供給されるようにすることである。また、1回のボンディング毎に、リールを駆動させるのではなく、数回のボンディング毎に1回リールを駆動させてもよい。また、リールを一定速度で連続的に駆動させ、保護フィルム2の新しい面が、少しずつ連続的に供給されるようにしても良い。
本発明の第2の半導体装置の製造方法は、バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成して、熱硬化性接着剤層が形成された半導体チップを複数得る工程、
(B’)熱硬化性接着剤層が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着する工程、および、1回以上の該半導体チップの半導体チップ側の面と熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて、ヒートツールを用いて仮圧着する工程を経て多段仮圧着積層体を得る工程、
(C’)該ヒートツールと該多段仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する。
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成して、熱硬化性接着剤層が形成された半導体チップを複数得る工程、
(B’)熱硬化性接着剤層が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着する工程、および、1回以上の該半導体チップの半導体チップ側の面と熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて、ヒートツールを用いて仮圧着する工程を経て多段仮圧着積層体を得る工程、
(C’)該ヒートツールと該多段仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する。
まず、工程(A’)では、半導体チップのバンプを有する面にあらかじめ熱硬化性接着剤層が形成される。熱硬化性接着剤層を形成する方法は、第1の製造方法と同様の方法を用いることができる。本製造方法では、多段にチップの積層体を形成する。そのため、半導体ウェハ上に熱硬化性接着剤層を形成し、熱硬化性接着剤層と半導体ウェハを同時にダイシングして得られたチップを用いることが、得られる積層体からの熱硬化性接着剤層のはみ出しを極小にすることができるため、特に好ましい。
次に工程(B’)では、仮圧着を行う。仮圧着工程では、まず、第1の製造方法と同様に、熱硬化性接着剤層が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板を合わせ、ボンディング装置のヒートツールを用いて加熱・加圧することにより仮圧着する。さらに仮圧着された半導体チップの半導体チップ側の面と熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて仮圧着する。この工程を繰り返して、複数の半導体チップが積層されて仮圧着された、多段仮圧着積層体を形成する。
仮圧着のヒートツールの好ましい温度条件は、第1の製造方法と同様だが、積層の段数が増えるとヒートツールからの熱伝達が変化するため、積層の段数ごとに温度を変化させることもできる。
仮圧着の際、熱伝導率100W/mK以上の保護フィルムをヒートツールの半導体チップと接する面に貼り付けておくこともできる。この場合、一旦半導体チップからヒートツールを離すことなく、連続で後述の本圧着工程(C’)を行うことができる。
本圧着工程(C’)では、第1の製造方法と同様に、ヒートツールと多段仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる。この上にさらに熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて工程(B’)により多段仮圧着積層体を形成し、その後で本圧着工程(C’)を行うことも可能である。
以下に、第2の製造方法の各工程について例を挙げて説明するが、本発明は下記の例に限定されない。
まず、図4(a)に工程(A’)の例を示す。この例では、貫通電極(TSV)11を有する半導体チップ3を用いる。TSV11を有する半導体チップ3の片方の面のTSV11上に、銅ピラー7が設けられ、銅ピラー7の上に半球状のはんだバンプ8が形成されている。反対側の面のTSV11上には、電極パッド9が形成されている。第1の製造方法と同様に、半導体チップ3のはんだバンプ8が形成されている面に、プラスチックフィルム10上に熱硬化性接着剤層4が形成された熱硬化性接着剤フィルムをラミネートした後、プラスチックフィルム10を剥離することにより、半導体チップ3のはんだバンプ8が形成されている面に、熱硬化性接着剤層4を形成する。
複数の半導体チップ3のバンプ8を有する面に、工程(A’)に従って熱硬化性接着剤層4を形成し、熱硬化性接着剤層が形成半導体チップを複数得る(図4(b))。
次に、熱硬化性接着剤層4が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板5を合わせて、第1の製造方法と同様に仮圧着する。さらに、図4(c)に示すように、仮圧着された半導体チップの半導体チップ側の面と熱硬化性接着剤層4が形成された他の半導体チップ3の熱硬化性接着剤層側4の面を合わせて仮圧着する。この工程を繰り返して、複数の半導体チップが積層されて仮圧着された、多段仮圧着積層体を形成する(図4(d))。
最後に、第1の製造方法と同様に、ヒートツール1と前記多段仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルム2を介在させ、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる本圧着工程を実施する(図4(e))。
以下、本発明の半導体装置の製造方法についてより具体的に説明するが、本発明はこれらに限定されるものではない。
以下実施例等をあげて本発明を説明するが、本発明はこれらの例によって限定されるものではない。実施例1〜14、比較例1〜6に用いた材料と評価方法を下記に示す。
<半導体チップの構造>
シリコンウェハの酸化膜上に厚さ1μmのアルミニウム配線を形成し、さらにその上に厚さ1μmの窒化シリコン絶縁膜を形成した。該窒化シリコン絶縁膜に、シリコンウェハと導通するように開口部を設け、該開口部にクロム層を形成し、該クロム層上に、高さ10μmの銅ポストと高さ5μmのはんだ(SnAg)半球からなるバンプを形成し、半導体チップを作製した。1つの半導体チップの中に、25μm、30μm、35μmおよび40μmの4種類のバンプ径を有するバンプを設けた。なお、バンプピッチは、それぞれのバンプ径に対して75μm、80μm、85μmおよび90μmの4種類のものが形成された。また、設けたバンプ数は、前記各ピッチに対して、それぞれ174個、162個、150個および138個であった。基板への実装後に、各バンプ構造に対して接続抵抗が測定できるように、半導体チップにはアルミニウム配線がパターニングされている。1枚のシリコンウェハに多数の半導体チップが形成され、それぞれの半導体チップのチップサイズは、7mm×7mm、チップ厚は100μmである。各半導体チップには位置決めのためのアライメントマークが形成されている。
シリコンウェハの酸化膜上に厚さ1μmのアルミニウム配線を形成し、さらにその上に厚さ1μmの窒化シリコン絶縁膜を形成した。該窒化シリコン絶縁膜に、シリコンウェハと導通するように開口部を設け、該開口部にクロム層を形成し、該クロム層上に、高さ10μmの銅ポストと高さ5μmのはんだ(SnAg)半球からなるバンプを形成し、半導体チップを作製した。1つの半導体チップの中に、25μm、30μm、35μmおよび40μmの4種類のバンプ径を有するバンプを設けた。なお、バンプピッチは、それぞれのバンプ径に対して75μm、80μm、85μmおよび90μmの4種類のものが形成された。また、設けたバンプ数は、前記各ピッチに対して、それぞれ174個、162個、150個および138個であった。基板への実装後に、各バンプ構造に対して接続抵抗が測定できるように、半導体チップにはアルミニウム配線がパターニングされている。1枚のシリコンウェハに多数の半導体チップが形成され、それぞれの半導体チップのチップサイズは、7mm×7mm、チップ厚は100μmである。各半導体チップには位置決めのためのアライメントマークが形成されている。
<基板>
シリコン基板(膜厚100μm)の酸化膜上に厚さ1μmのアルミニウム配線を形成し、さらにその上に厚さ1μmの窒化シリコン絶縁膜を形成した。該窒化シリコン絶縁膜に、シリコン基板と導通するように開口部を設け、該にクロム層を形成し、該クロム層上に膜厚5μmの銅および膜厚1μmのニッケル/金からなる電極パッドを形成して基板を作製した。電極パッドの位置および径は、全て前記半導体チップのバンプに対応するよう形成されている。基板サイズは、12mm×12mm、基板厚は100μmであり、基板上のチップが搭載されない領域に、2mm角の引き出し電極のパッドが形成されている。上記半導体チップを基板に実装することにより、ディジーチェーンが形成され、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。基板には、位置決めのためのアライメントマークが形成されている。
シリコン基板(膜厚100μm)の酸化膜上に厚さ1μmのアルミニウム配線を形成し、さらにその上に厚さ1μmの窒化シリコン絶縁膜を形成した。該窒化シリコン絶縁膜に、シリコン基板と導通するように開口部を設け、該にクロム層を形成し、該クロム層上に膜厚5μmの銅および膜厚1μmのニッケル/金からなる電極パッドを形成して基板を作製した。電極パッドの位置および径は、全て前記半導体チップのバンプに対応するよう形成されている。基板サイズは、12mm×12mm、基板厚は100μmであり、基板上のチップが搭載されない領域に、2mm角の引き出し電極のパッドが形成されている。上記半導体チップを基板に実装することにより、ディジーチェーンが形成され、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。基板には、位置決めのためのアライメントマークが形成されている。
<保護フィルム>
熱伝導率100W/mK以上の保護フィルムとして、アルミニウム箔と銅箔を使用した。また熱伝導率100W/mK未満の保護フィルムとして、フッ素樹脂フィルムと鉄箔を使用した。熱拡散率測定システム(株式会社アイフェイズ製、1μ)を用いて測定した熱伝導率は、それぞれアルミニウム箔が230W/mK、銅箔が400W/mK、フッ素樹脂フィルムが0.25W/mK、鉄箔が70W/mKであった。アルミニウム箔の膜厚は、6μm、12μmおよび18μm、銅箔の膜厚は、3μm、5μm、18μmおよび30μm、フッ素樹脂フィルムの膜厚は、12μmおよび30μm、鉄箔の膜厚は20μmのものを用いた。
熱伝導率100W/mK以上の保護フィルムとして、アルミニウム箔と銅箔を使用した。また熱伝導率100W/mK未満の保護フィルムとして、フッ素樹脂フィルムと鉄箔を使用した。熱拡散率測定システム(株式会社アイフェイズ製、1μ)を用いて測定した熱伝導率は、それぞれアルミニウム箔が230W/mK、銅箔が400W/mK、フッ素樹脂フィルムが0.25W/mK、鉄箔が70W/mKであった。アルミニウム箔の膜厚は、6μm、12μmおよび18μm、銅箔の膜厚は、3μm、5μm、18μmおよび30μm、フッ素樹脂フィルムの膜厚は、12μmおよび30μm、鉄箔の膜厚は20μmのものを用いた。
<熱硬化性接着剤フィルムの作製>
以下に記載した(a)ポリイミド、(b)エポキシ樹脂および(c)硬化促進剤を混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて、熱硬化性接着剤を得た。該熱硬化性接着剤を、離型性のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、プラスチックフィルム上に熱硬化性接着剤層が形成された熱硬化性接着剤フィルム1を作製した。(a)ポリイミド、(b)エポキシ樹脂および(c)硬化促進剤の比率が、重量比で50:20:50となるよう混合した。熱硬化性接着剤層の厚さは25μmだった。
以下に記載した(a)ポリイミド、(b)エポキシ樹脂および(c)硬化促進剤を混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて、熱硬化性接着剤を得た。該熱硬化性接着剤を、離型性のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、プラスチックフィルム上に熱硬化性接着剤層が形成された熱硬化性接着剤フィルム1を作製した。(a)ポリイミド、(b)エポキシ樹脂および(c)硬化促進剤の比率が、重量比で50:20:50となるよう混合した。熱硬化性接着剤層の厚さは25μmだった。
また以下に記載した(a)ポリイミド、(b)エポキシ樹脂、(c)硬化促進剤および(e)絶縁性フィラーを混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて、熱硬化性接着剤を得た。該熱硬化性接着剤を、離型性のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、プラスチックフィルム上に熱硬化性接着剤層が形成された熱硬化性接着剤フィルム2を作製した。(a)ポリイミド、(b)エポキシ樹脂、(c)硬化促進剤および(e)絶縁性フィラーの比率が重量比で25:10:25:50となるよう混合した。熱硬化性接着剤層の厚さは25μmだった。
なお、(c)硬化促進剤は、マイクロカプセル型硬化促進剤がエポキシ樹脂に分散されたものであり、それらの重量比はマイクロカプセル型硬化促進剤/エポキシ樹脂=33/67である。しかし、上記の混合割合においては(c)硬化促進剤の割合は、(c)硬化促進剤全体の量を基準に算出している。また、(b)エポキシ樹脂の割合には(c)硬化促進剤中のエポキシ樹脂は含めていない。
(a)ポリイミド
下記プロセスで合成した有機溶剤可溶性ポリイミドを用いた。まず、乾燥窒素気流下、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン24.54g(0.067モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン4.97g(0.02モル)および末端封止剤として、3−アミノフェノール2.18g(0.02モル)をNMP80gに溶解させた。ここにビス(3,4−ジカルボキシフェニル)エーテル二無水物31.02g(0.1モル)をNMP20gとともに加えて、20℃で1時間反応させ、次いで50℃で4時間撹拌した。その後、キシレンを15g添加し、水をキシレンとともに共沸させながら、180℃で5時間攪拌した。攪拌終了後、溶液を水3Lに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で3回洗浄した後、真空乾燥機を用いて80℃、20時間乾燥した。
下記プロセスで合成した有機溶剤可溶性ポリイミドを用いた。まず、乾燥窒素気流下、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン24.54g(0.067モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン4.97g(0.02モル)および末端封止剤として、3−アミノフェノール2.18g(0.02モル)をNMP80gに溶解させた。ここにビス(3,4−ジカルボキシフェニル)エーテル二無水物31.02g(0.1モル)をNMP20gとともに加えて、20℃で1時間反応させ、次いで50℃で4時間撹拌した。その後、キシレンを15g添加し、水をキシレンとともに共沸させながら、180℃で5時間攪拌した。攪拌終了後、溶液を水3Lに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で3回洗浄した後、真空乾燥機を用いて80℃、20時間乾燥した。
(b)エポキシ樹脂
固形のエポキシ化合物(三菱化学(株)製、エポキシ樹脂157S70)を使用した。
固形のエポキシ化合物(三菱化学(株)製、エポキシ樹脂157S70)を使用した。
(c)硬化促進剤
マイクロカプセル型硬化促進剤(旭化成ケミカルズ(株)製、ノバキュア(登録商標)HX−3941HP)を使用した。
マイクロカプセル型硬化促進剤(旭化成ケミカルズ(株)製、ノバキュア(登録商標)HX−3941HP)を使用した。
(d)溶剤
メチルエチルケトン/トルエン=4/1(重量比)を使用した。
メチルエチルケトン/トルエン=4/1(重量比)を使用した。
(e)絶縁性無機フィラー
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)を用いた。
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)を用いた。
<熱硬化性接着剤材フィルム付き半導体チップの作製>
熱硬化性接着剤層の半導体チップのバンプへの埋め込みは、真空加圧ラミネーター((株)名機製作所製、MVLP500/600)を用いて行った。上記のようにして作製した熱硬化性接着剤フィルムの熱硬化性接着剤層側の面を、前記の半導体チップが多数形成されたシリコンウェハのバンプ形成面に押し付けながら、真空中で80℃、20秒間、加圧0.7MPaの条件でラミネートした。シリコンウェハ周囲の余分な熱硬化性接着剤フィルムはカッターにて切断した。ここで使用したシリコンウェハは8インチサイズである。
熱硬化性接着剤層の半導体チップのバンプへの埋め込みは、真空加圧ラミネーター((株)名機製作所製、MVLP500/600)を用いて行った。上記のようにして作製した熱硬化性接着剤フィルムの熱硬化性接着剤層側の面を、前記の半導体チップが多数形成されたシリコンウェハのバンプ形成面に押し付けながら、真空中で80℃、20秒間、加圧0.7MPaの条件でラミネートした。シリコンウェハ周囲の余分な熱硬化性接着剤フィルムはカッターにて切断した。ここで使用したシリコンウェハは8インチサイズである。
次に、ウェハマウンター装置(テクノビジョン(株)製、FM−1146−DF)を用い、熱硬化性接着剤層が形成された半導体ウェハ基板のバンプとは反対側の面をテープフレームに張られたダイシングテープ(リンテック(株)製、D−650)に貼り合わせた。熱硬化性接着剤層からポリエチレンテレフタレートフィルムを除去してから、ダイシング装置(DISCO(株)製、DFD−6240)の切削ステージ上に、熱硬化性接着剤層面が上になるようテープフレームを固定した。次いで、以下のような切削条件でダイシングを行った。
ブレード:NBC−ZH 127F−SE 27HCCC
スピンドル回転数:25000rpm
切削速度:50mm/s
切削深さ:ダイシングテープの深さ20μmまで切り込む
カット:ワンパスフルカット
カットモード:ダウンカット
切削水量:3.7L/分
切削水および冷却水:温度23℃、電気伝導度0.5MΩ・cm(超純水に炭酸ガスを注入)。
ブレード:NBC−ZH 127F−SE 27HCCC
スピンドル回転数:25000rpm
切削速度:50mm/s
切削深さ:ダイシングテープの深さ20μmまで切り込む
カット:ワンパスフルカット
カットモード:ダウンカット
切削水量:3.7L/分
切削水および冷却水:温度23℃、電気伝導度0.5MΩ・cm(超純水に炭酸ガスを注入)。
ダイシングにより個片チップ化した半導体チップについて、熱硬化性接着剤層表面への切削粉の付着、熱硬化性接着剤層表面の割れや欠け、および、ウェハからの熱硬化性接着剤剤フィルムの剥がれは見られなかった。
<ボンディング>
上記のようにして作製された熱硬化性接着剤材フィルム付き半導体チップの、熱硬化性接着剤層が形成された面を上側にしてチップトレイに収納し、ボンディング装置(東レエンジニアリング(株)製、FC3000S)に供給した。一方、上記の基板を、ボンディング装置の60℃に保たれたステージ上に設置した。
上記のようにして作製された熱硬化性接着剤材フィルム付き半導体チップの、熱硬化性接着剤層が形成された面を上側にしてチップトレイに収納し、ボンディング装置(東レエンジニアリング(株)製、FC3000S)に供給した。一方、上記の基板を、ボンディング装置の60℃に保たれたステージ上に設置した。
まず、チップトレイに収納された半導体チップをピックアップツールで取り上げ、チップの面を反転させた。次に、半導体チップの半導体チップ側の面を、搬送装置が真空吸着し、半導体チップをステージ上に置かれた基板の上方まで搬送した。次に半導体チップのバンプと基板上の電極パッドが所定の位置に重なるようにアライメント認識カメラが半導体チップと基板の間に入り、それぞれのアライメントマークの検出を行った。
アライメントマークに基づいて、半導体チップのバンプと基板の電極パッドの接続位置が一致するよう、位置を調整した後、ボンディング装置のヒートツールを用いて、半導体チップに圧力15N、温度100℃で10秒の加熱および加圧を行うことによって仮圧着を行い、仮圧着積層体を作製した。
ヒートツールのアタッチメントの表面温度は、あらかじめ温度レコーダ((株)キーエンス製、NR100)とK熱電対を用いて校正を行った。
次に、ヒートツールと仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、本圧着を行って半導体チップと基板との間のはんだを溶融させるとともに熱硬化性接着剤層を硬化させた。本圧着は、まず、圧力40N、温度100℃で10秒間保持した後、圧力40N、温度250℃で20秒間処理した。
<実装性評価>
実装後に形成されたディジーチェーンの導通抵抗測定(導通評価)およびバンプ接続部分の断面観察(断面観察評価)により、実装性の評価を行った。
実装後に形成されたディジーチェーンの導通抵抗測定(導通評価)およびバンプ接続部分の断面観察(断面観察評価)により、実装性の評価を行った。
各実施例の評価で用いた半導体チップと基板は、各バンプピッチに対して、それぞれ138個、150個、162個、174個形成の接続部分を介して電気的に接続されるよう設計されている。バンプと電極パッドが一つでも接触していない部分があれば、接続不良となる。ここでは、DIGITAL VOLTMETER(HEWLETT PACKARD社製、3455A)の測定端子を接続し、その抵抗値を測定した。抵抗値はバンプと電極パッドの接続部分だけでなく、半導体チップ内部の抵抗やリード電極の値を含むものである。各バンプピッチのディジーチェーンに対して、それぞれ測定した抵抗値が全て100kΩ未満であるか否かを判定した。3サンプルについて実装を行ったうち、3サンプルとも、測定したディジーチェーンの抵抗値が全て100kΩ未満であった場合をA、1サンプルまたは2サンプルについてディジーチェーンの抵抗値が100kΩ以上となるものがあった場合をB、3サンプルともディジーチェーンの抵抗値が100kΩ以上となるものがあった場合をCと判定した。
断面観察評価については、任意の箇所で切断して顕微鏡観察したバンプについて、はんだバンプと基板上の銅パッドとの界面に樹脂やフィラーが、銅パッドの径に対して10%以上噛み込んでいるか否かを判定した。3サンプルについて実装を行ったうち、3サンプルとも銅パッドの径に対して10%以上の噛み込みが無い場合をA、1サンプルまたは2サンプル10%以上の噛み込みがあった場合をB、3サンプルとも10%以上の噛み込みがあった場合をCと判定した。
実施例1〜実施例3
保護フィルムとして、それぞれ厚さ6μm、12μmおよび20μmのアルミニウム箔を用い、また熱硬化性接着剤フィルムとして、熱硬化性接着剤フィルム2を用いて、上記の方法で実装性を評価した。実施例1〜実施例3についてはピックアップツールへのはみ出した熱硬化性接着剤剤フィルムの貼り付きもなく、導通評価および断面観察評価は、いずれもAだった。結果を表1に示す。
保護フィルムとして、それぞれ厚さ6μm、12μmおよび20μmのアルミニウム箔を用い、また熱硬化性接着剤フィルムとして、熱硬化性接着剤フィルム2を用いて、上記の方法で実装性を評価した。実施例1〜実施例3についてはピックアップツールへのはみ出した熱硬化性接着剤剤フィルムの貼り付きもなく、導通評価および断面観察評価は、いずれもAだった。結果を表1に示す。
実施例4〜実施例6
熱硬化性接着剤剤フィルムとして、熱硬化性接着剤フィルム1を用いた以外は、それぞれ実施例1〜実施例3と同様に評価を行った。導通評価および断面観察評価は、いずれもAだった。結果を表1に示す。
熱硬化性接着剤剤フィルムとして、熱硬化性接着剤フィルム1を用いた以外は、それぞれ実施例1〜実施例3と同様に評価を行った。導通評価および断面観察評価は、いずれもAだった。結果を表1に示す。
実施例7〜実施例10
保護フィルムとして、それぞれ厚さ3μm、5μm、18μmおよび30μmの銅箔を用いた以外は実施例1と同様に評価を行った。膜厚30μmの銅箔を用いた場合(実施例10)は、1サンプルについて断面観察で10%以上の噛み込みがあったが、他はピックアップツールへのはみ出した熱硬化性接着剤剤フィルムの貼り付きもなく、導通評価および断面観察評価は、いずれもAであった。結果を表1に示す。
保護フィルムとして、それぞれ厚さ3μm、5μm、18μmおよび30μmの銅箔を用いた以外は実施例1と同様に評価を行った。膜厚30μmの銅箔を用いた場合(実施例10)は、1サンプルについて断面観察で10%以上の噛み込みがあったが、他はピックアップツールへのはみ出した熱硬化性接着剤剤フィルムの貼り付きもなく、導通評価および断面観察評価は、いずれもAであった。結果を表1に示す。
実施例11〜実施例14
熱硬化性接着剤剤フィルムとして熱硬化性接着剤フィルム1を用いた以外は、それぞれ実施例7〜実施例10と同様に評価を行った。導通評価および断面観察評価は、いずれもAだった。結果を表1に示す。
熱硬化性接着剤剤フィルムとして熱硬化性接着剤フィルム1を用いた以外は、それぞれ実施例7〜実施例10と同様に評価を行った。導通評価および断面観察評価は、いずれもAだった。結果を表1に示す。
実施例15
半導体チップとして、200μmピッチで直径50μmの銅のTSVが形成されたシリコン基板を用いた。1枚のシリコンウェハに多数の半導体チップが形成され、それぞれの半導体チップのチップサイズは、7mm×7mmである。TSVは、7mm角のチップに26×27個形成されている。半導体チップの一方の面のTSV上に1μmの厚さのポリイミドパッシベーション膜を介して厚さ1μmの銅配線を形成し、さらにその上に厚さ1μmのポリイミド絶縁膜を形成した。該ポリイミド絶縁膜に、TSVと電気的に接続するように設けられた開口部にクロム層を形成し、該開口部に、高さ10μmの銅ポストと高さ5μmのはんだ(SnAg)半球からなるバンプを形成し、半導体チップを作製した。バンプ径は30μmである。基板への実装後に、各バンプに対して接続抵抗が測定できるよう銅配線がパターニングされている。チップ厚は100μmである。また、半導体チップのバンプとは反対側の面には、1μmの厚さのポリイミド絶縁膜にTSVと電気的に接続されるよう設けられた開口部にクロム層を形成し、該開口部に、膜厚5μm銅および膜厚1μmのニッケル/金からなる電極パッドを形成した。
半導体チップとして、200μmピッチで直径50μmの銅のTSVが形成されたシリコン基板を用いた。1枚のシリコンウェハに多数の半導体チップが形成され、それぞれの半導体チップのチップサイズは、7mm×7mmである。TSVは、7mm角のチップに26×27個形成されている。半導体チップの一方の面のTSV上に1μmの厚さのポリイミドパッシベーション膜を介して厚さ1μmの銅配線を形成し、さらにその上に厚さ1μmのポリイミド絶縁膜を形成した。該ポリイミド絶縁膜に、TSVと電気的に接続するように設けられた開口部にクロム層を形成し、該開口部に、高さ10μmの銅ポストと高さ5μmのはんだ(SnAg)半球からなるバンプを形成し、半導体チップを作製した。バンプ径は30μmである。基板への実装後に、各バンプに対して接続抵抗が測定できるよう銅配線がパターニングされている。チップ厚は100μmである。また、半導体チップのバンプとは反対側の面には、1μmの厚さのポリイミド絶縁膜にTSVと電気的に接続されるよう設けられた開口部にクロム層を形成し、該開口部に、膜厚5μm銅および膜厚1μmのニッケル/金からなる電極パッドを形成した。
シリコン基板(膜厚100μm)の酸化膜上に厚さ1μmのアルミニウム配線を形成し、さらにその上に厚さ1μmの窒化シリコン絶縁膜を形成した。該窒化シリコン絶縁膜に、シリコン基板と導通するように設けられた開口部にクロム層を形成し、該開口部に膜厚5μmの銅および膜厚1μmのニッケル/金からなる電極パッドを形成して基板を作製した。電極パッドの位置および径は全て前記半導体チップのバンプに対応するよう形成されている。基板サイズは、12mm×12mm、基板厚は100μmであり、基板上のチップが搭載されない領域に、2mm角の引き出し電極のパッドが形成されている。上記半導体チップを基板に実装することにより、ディジーチェーンが形成され、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。
前記<熱硬化性接着剤材フィルム付き半導体チップの作製>工程において用いたシリコンウェハの代わりに、上記のTSVが形成されたシリコンウェハを用いた以外は、前記<熱硬化性接着剤材フィルム付き半導体チップの作製>工程と同様にして、熱硬化性接着剤層付き半導体チップを得た。
この熱硬化性接着剤層付き半導体チップを用いた以外は、前記の<ボンディング>工程における仮圧着工程と同様にして、基板上に半導体チップが1段積層された仮圧着積層体を形成した。さらに同様の工程を3回繰り返して、基板上に半導体チップが4段積層された4段仮圧着積層体を形成した。次に、ヒートツールと4段仮圧着積層体における半導体チップ側の面との間に、厚さ12μmのアルミニウム箔の保護フィルムを介在させ、前記<ボンディング>工程における本圧着工程と同様の方法にて本圧着を行った。
また実装性評価は、実施例1と同様にして行った。なお断面観察評価において、実施例1で得られた半導体装置は半導体チップが1段であり、本実施例では半導体チップは4段であるが、本実施例においては半導体チップ4段積層された半導体装置を切断して行った。結果を表1に示す。
比較例1、2
保護フィルムとして、それぞれ厚さ12μmおよび30μmのフッ素樹脂フィルムを用いた以外は実施例1と同様に評価を行った。ピックアップツールへのはみ出した熱硬化性接着剤層の貼り付きはなかったが、導通評価および断面観察評価は、いずれもCだった。結果を表1に示す。
保護フィルムとして、それぞれ厚さ12μmおよび30μmのフッ素樹脂フィルムを用いた以外は実施例1と同様に評価を行った。ピックアップツールへのはみ出した熱硬化性接着剤層の貼り付きはなかったが、導通評価および断面観察評価は、いずれもCだった。結果を表1に示す。
比較例3、4
熱硬化性接着剤フィルムとして熱硬化性接着剤フィルム1を用いた以外は、それぞれ比較例1、2と同様に評価を行った。厚さ12μmの保護フィルムを用いた場合(比較例3)は、1サンプルのみ、導通評価において、ディジーチェーンの抵抗値が全て100kΩ未満となるものがありBであった。また断面観察評価はCだった。結果を表1に示す。
熱硬化性接着剤フィルムとして熱硬化性接着剤フィルム1を用いた以外は、それぞれ比較例1、2と同様に評価を行った。厚さ12μmの保護フィルムを用いた場合(比較例3)は、1サンプルのみ、導通評価において、ディジーチェーンの抵抗値が全て100kΩ未満となるものがありBであった。また断面観察評価はCだった。結果を表1に示す。
比較例5
保護フィルムとして、厚さ20μmの鉄箔を用いた以外は実施例1と同様に評価を行った。ピックアップツールへのはみ出した熱硬化性接着剤層の貼り付きはなかったが、導通評価および断面観察評価は、いずれもCだった。結果を表1に示す。
保護フィルムとして、厚さ20μmの鉄箔を用いた以外は実施例1と同様に評価を行った。ピックアップツールへのはみ出した熱硬化性接着剤層の貼り付きはなかったが、導通評価および断面観察評価は、いずれもCだった。結果を表1に示す。
比較例6
熱硬化性接着剤フィルムとして熱硬化性接着剤フィルム1を用いた以外は比較例5と同様に評価を行った。導通評価はAとなったが、断面観察評価はCだった。結果を表1に示す。
熱硬化性接着剤フィルムとして熱硬化性接着剤フィルム1を用いた以外は比較例5と同様に評価を行った。導通評価はAとなったが、断面観察評価はCだった。結果を表1に示す。
比較例7
保護フィルムに厚さ30μmのフッ素樹脂フィルムを使用した以外は実施例15と同様に評価を行った。結果を表1に示す。
保護フィルムに厚さ30μmのフッ素樹脂フィルムを使用した以外は実施例15と同様に評価を行った。結果を表1に示す。
1 ヒートツール
2 保護フィルム
3 半導体チップ
4 熱硬化性接着剤層
5 基板
6 ステージ
7 銅ピラー
8 はんだバンプ
9 電極パッド
10 プラスチックフィルム
11 貫通電極(TSV)
12 供給リール
13 巻き取りリール
2 保護フィルム
3 半導体チップ
4 熱硬化性接着剤層
5 基板
6 ステージ
7 銅ピラー
8 はんだバンプ
9 電極パッド
10 プラスチックフィルム
11 貫通電極(TSV)
12 供給リール
13 巻き取りリール
本発明の製造方法によれば、接着剤フィルムを介してバンプと電極パッドとを容易にはんだ接続でき、高い歩留りで半導体装置を製造することが可能となる。
本発明は、IC、LSI等の半導体チップを、フレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの回路基板にはんだ接続した半導体装置、あるいは、半導体チップ同士をはんだ接続した半導体チップ積層体などの半導体装置の製造に適している。
Claims (9)
- バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:
(A)半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、
(B)熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、
(C)該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する半導体装置の製造方法。 - バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって:
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成して、熱硬化性接着剤層が形成された半導体チップを複数得る工程、
(B’)熱硬化性接着剤層が形成された1つの半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着する工程、および、1回以上の該半導体チップの半導体チップ側の面と熱硬化性接着剤層が形成された他の半導体チップの熱硬化性接着剤層側の面を合わせて、ヒートツールを用いて仮圧着する工程を経て多段仮圧着積層体を得る工程、
(C’)該ヒートツールと該多段仮圧着積層体における半導体チップ側の面との間に、熱伝導率100W/mK以上の保護フィルムを介在させ、ヒートツールを用いて、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、
をこの順に有する請求項1に記載の半導体装置の製造方法。 - (A)工程において、半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートすることにより熱硬化性接着剤層を形成する半導体装置の製造方法。
- (A’)工程において、複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートすることにより熱硬化性接着剤層を形成する請求項2に記載の半導体装置の製造方法。
- 前記熱硬化性接着剤層が、絶縁性無機フィラーを含有する請求項1〜4いずれかに記載の半導体装置の製造方法。
- 前記保護フィルムがアルミニウム箔または銅箔である請求項1〜5のいずれかに記載の半導体装置の製造方法。
- 前記基板がシリコン基板である請求項1〜6のいずれかに記載の半導体装置の製造方法。
- 前記保護フィルムをリール・トゥ・リールで供給する請求項1〜7のいずれかに記載の半導体装置の製造方法。
- 基板と半導体チップとをボンディングして半導体装置を製造するための装置であって、
基板を設置するためのステージ、および、半導体チップを加熱・加圧する機構を有するヒートツールを備えたボンディング装置と、熱伝導率100W/mK以上の保護フィルムを供給する供給リールと、該保護フィルムを巻き取る巻き取りリールとを備え、
供給リールから供給された保護フィルムが、ヒートツールとステージの間を通過して、巻き取りリールに巻き取られるように配置された半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013510817A JPWO2013133015A1 (ja) | 2012-03-07 | 2013-02-20 | 半導体装置の製造方法および半導体装置の製造装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012050094 | 2012-03-07 | ||
JP2012050094 | 2012-03-07 | ||
JP2013510817A JPWO2013133015A1 (ja) | 2012-03-07 | 2013-02-20 | 半導体装置の製造方法および半導体装置の製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2013133015A1 true JPWO2013133015A1 (ja) | 2015-07-30 |
Family
ID=49116498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510817A Pending JPWO2013133015A1 (ja) | 2012-03-07 | 2013-02-20 | 半導体装置の製造方法および半導体装置の製造装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20150050778A1 (ja) |
JP (1) | JPWO2013133015A1 (ja) |
KR (1) | KR20140140042A (ja) |
CN (1) | CN104145328A (ja) |
PH (1) | PH12014501961A1 (ja) |
SG (1) | SG11201405431TA (ja) |
TW (1) | TW201347054A (ja) |
WO (1) | WO2013133015A1 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5876000B2 (ja) * | 2012-06-11 | 2016-03-02 | 株式会社新川 | ボンディング装置およびボンディング方法 |
KR101435459B1 (ko) * | 2014-03-26 | 2014-08-28 | 실리콘밸리(주) | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
CH708932B1 (en) * | 2013-12-09 | 2017-04-13 | Besi Switzerland Ag | Downholder for holding down the substrate locations of a substrate for the purpose of mounting semiconductor components. |
JP2016009850A (ja) * | 2014-06-26 | 2016-01-18 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
US10181460B2 (en) | 2015-03-30 | 2019-01-15 | Toray Engineering Co., Ltd. | Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device |
JP6483500B2 (ja) * | 2015-03-31 | 2019-03-13 | デクセリアルズ株式会社 | 半導体装置の製造方法 |
JP6438340B2 (ja) * | 2015-04-08 | 2018-12-12 | 積水化学工業株式会社 | 半導体接合用接着フィルム及び半導体装置の製造方法 |
EP3281220A1 (de) | 2015-04-10 | 2018-02-14 | Ev Group E. Thallner GmbH | Substrathalter und verfahren zum bonden zweier substrate |
KR102341750B1 (ko) | 2015-06-30 | 2021-12-23 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
JP6544146B2 (ja) * | 2015-08-27 | 2019-07-17 | 日立化成株式会社 | 半導体装置及びそれを製造する方法 |
US20180340056A1 (en) * | 2015-08-28 | 2018-11-29 | Hitachi Chemical Company, Ltd. | Buffer sheet composition and buffer sheet |
CN108352333B (zh) | 2015-10-29 | 2021-07-20 | 昭和电工材料株式会社 | 半导体用粘接剂、半导体装置以及制造该半导体装置的方法 |
JP6816918B2 (ja) * | 2015-11-04 | 2021-01-20 | リンテック株式会社 | 半導体装置の製造方法 |
CN105428263A (zh) * | 2015-12-16 | 2016-03-23 | 南通富士通微电子股份有限公司 | 半导体封装方法 |
JP6690308B2 (ja) * | 2016-03-08 | 2020-04-28 | 日立化成株式会社 | 半導体装置を製造する方法 |
JP6613194B2 (ja) * | 2016-03-30 | 2019-11-27 | 東レエンジニアリング株式会社 | 半導体装置の製造方法及び製造装置 |
JP6688543B2 (ja) * | 2016-03-30 | 2020-04-28 | 東レエンジニアリング株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
US10734350B2 (en) | 2016-05-09 | 2020-08-04 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device |
JP6316873B2 (ja) * | 2016-05-31 | 2018-04-25 | 株式会社新川 | ダイの実装方法 |
KR102521881B1 (ko) * | 2016-06-15 | 2023-04-18 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US20180005916A1 (en) * | 2016-06-30 | 2018-01-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
KR102371148B1 (ko) * | 2016-09-09 | 2022-03-08 | 도레이 카부시키가이샤 | 수지 조성물 |
JP2018060836A (ja) * | 2016-09-30 | 2018-04-12 | デクセリアルズ株式会社 | 半導体装置の製造方法 |
JP6789791B2 (ja) * | 2016-12-13 | 2020-11-25 | 東レエンジニアリング株式会社 | 半導体装置の製造装置および製造方法 |
JP6745918B2 (ja) * | 2017-01-31 | 2020-08-26 | 株式会社新川 | 半導体チップの実装装置および実装方法 |
TWI692044B (zh) * | 2017-05-29 | 2020-04-21 | 日商新川股份有限公司 | 封裝裝置以及半導體裝置的製造方法 |
KR102012237B1 (ko) * | 2017-11-24 | 2019-08-21 | 한국기계연구원 | 마이크로 소자 어레이 전사방법 |
KR102398994B1 (ko) * | 2017-12-01 | 2022-05-20 | 가부시키가이샤 신가와 | 실장 장치 |
JP7023700B2 (ja) * | 2017-12-18 | 2022-02-22 | 東レエンジニアリング株式会社 | 実装装置及び実装方法 |
US11477884B2 (en) * | 2018-04-04 | 2022-10-18 | Sumitomo Electric Printed Circuits, Inc. | Cover film for flexible printed circuit board and flexible printed circuit board |
CN114050113A (zh) * | 2018-08-06 | 2022-02-15 | 中芯集成电路(宁波)有限公司 | 封装方法 |
TWI669794B (zh) * | 2018-09-27 | 2019-08-21 | 頎邦科技股份有限公司 | 基板與晶片之壓合步驟及其壓合裝置 |
US11309278B2 (en) | 2018-10-29 | 2022-04-19 | Applied Materials, Inc. | Methods for bonding substrates |
TWI774936B (zh) * | 2019-03-08 | 2022-08-21 | 台灣愛司帝科技股份有限公司 | 承載結構及承載設備 |
WO2020203724A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
TWI743726B (zh) * | 2019-04-15 | 2021-10-21 | 日商新川股份有限公司 | 封裝裝置 |
JP7083795B2 (ja) * | 2019-10-08 | 2022-06-13 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
CN113556882B (zh) * | 2020-04-23 | 2022-08-16 | 鹏鼎控股(深圳)股份有限公司 | 透明电路板的制作方法以及透明电路板 |
KR20220005724A (ko) * | 2020-07-07 | 2022-01-14 | 주식회사 프로텍 | 가압식 구리 필러 기판 본딩 방법 |
CN114207796A (zh) * | 2020-07-16 | 2022-03-18 | 株式会社新川 | 安装装置 |
CN113130336A (zh) * | 2021-04-16 | 2021-07-16 | 中国电子科技集团公司第二十四研究所 | 一种基板预植Au凸点的倒装焊工艺方法 |
WO2024009498A1 (ja) * | 2022-07-08 | 2024-01-11 | 株式会社レゾナック | 半導体装置の製造方法、基板及び半導体素子 |
CN118136525A (zh) * | 2024-05-08 | 2024-06-04 | 日月新半导体(威海)有限公司 | 一种半导体封装结构及其制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4297984B2 (ja) * | 1994-02-17 | 2009-07-15 | 日立化成工業株式会社 | 異方導電フィルム圧着装置 |
JP3326382B2 (ja) * | 1998-03-26 | 2002-09-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP4684502B2 (ja) * | 2001-09-27 | 2011-05-18 | 日東電工株式会社 | 導電接続方法及びそれに用いる離型シート |
JP4449325B2 (ja) * | 2003-04-17 | 2010-04-14 | 住友ベークライト株式会社 | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 |
JP2004319823A (ja) * | 2003-04-17 | 2004-11-11 | Sumitomo Bakelite Co Ltd | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 |
JP4254650B2 (ja) * | 2004-08-02 | 2009-04-15 | セイコーエプソン株式会社 | 半導体装置の実装装置及び実装方法 |
JP2006066625A (ja) * | 2004-08-26 | 2006-03-09 | Nec Corp | ベアチップ実装装置、ベアチップ実装方法及びシート |
JP2006229124A (ja) * | 2005-02-21 | 2006-08-31 | Canon Inc | Icチップの接続方法および接続構造 |
JP5024117B2 (ja) * | 2007-10-09 | 2012-09-12 | 日立化成工業株式会社 | 回路部材の実装方法 |
JP5646899B2 (ja) * | 2010-07-26 | 2014-12-24 | 新光電気工業株式会社 | 電子部品実装装置及び電子部品の実装方法 |
-
2013
- 2013-02-20 KR KR1020147026562A patent/KR20140140042A/ko not_active Application Discontinuation
- 2013-02-20 US US14/383,494 patent/US20150050778A1/en not_active Abandoned
- 2013-02-20 CN CN201380012563.6A patent/CN104145328A/zh active Pending
- 2013-02-20 WO PCT/JP2013/054096 patent/WO2013133015A1/ja active Application Filing
- 2013-02-20 SG SG11201405431TA patent/SG11201405431TA/en unknown
- 2013-02-20 JP JP2013510817A patent/JPWO2013133015A1/ja active Pending
- 2013-03-06 TW TW102107761A patent/TW201347054A/zh unknown
-
2014
- 2014-09-01 PH PH12014501961A patent/PH12014501961A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
KR20140140042A (ko) | 2014-12-08 |
TW201347054A (zh) | 2013-11-16 |
CN104145328A (zh) | 2014-11-12 |
PH12014501961A1 (en) | 2014-11-24 |
US20150050778A1 (en) | 2015-02-19 |
WO2013133015A1 (ja) | 2013-09-12 |
SG11201405431TA (en) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP2014060241A (ja) | 半導体装置の製造方法 | |
JP5487619B2 (ja) | 回路部材接続用接着剤及びこれを用いた半導体装置 | |
JP5191627B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2015095499A (ja) | 半導体装置の製造方法 | |
JP5557526B2 (ja) | 回路部材接続用接着剤及び半導体装置 | |
JP5660178B2 (ja) | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 | |
JP5088376B2 (ja) | 回路部材接続用接着剤及び半導体装置 | |
JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP4168887B2 (ja) | 半導体装置の製造方法 | |
JP2015084352A (ja) | 回路部材接着用積層シートおよび半導体装置の製造方法 | |
JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
KR102455212B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 접착제 | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP5838903B2 (ja) | 積層体の製造方法 | |
JP5912611B2 (ja) | フィルム状接着剤 | |
JP6226106B2 (ja) | 電子装置の製造方法 | |
JP2010245418A (ja) | 電子素子、電子素子の実装方法および電子装置の製造方法 | |
JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP7172167B2 (ja) | 半導体装置の製造方法、及びそれに用いられる半導体用接着剤 | |
JP2014237843A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
CN112771659A (zh) | 半导体用黏合剂、半导体装置的制造方法及半导体装置 | |
JP2012109481A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2021093412A (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 |