CN105428263A - 半导体封装方法 - Google Patents

半导体封装方法 Download PDF

Info

Publication number
CN105428263A
CN105428263A CN201510945128.XA CN201510945128A CN105428263A CN 105428263 A CN105428263 A CN 105428263A CN 201510945128 A CN201510945128 A CN 201510945128A CN 105428263 A CN105428263 A CN 105428263A
Authority
CN
China
Prior art keywords
chip
substrate
bond member
conductive adhesive
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510945128.XA
Other languages
English (en)
Inventor
洪胜平
刘志敏
卢海伦
周峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510945128.XA priority Critical patent/CN105428263A/zh
Publication of CN105428263A publication Critical patent/CN105428263A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体封装方法，包括：将非导电胶涂敷于基板上，对涂敷有非导电胶的基板加热；在键合部件的下表面依次层叠吸附高温胶纸和芯片；利用键合部件将所吸附的芯片焊接到加热的基板上；以及将键合部件及所吸附的高温胶纸剥离芯片。本发明通过在键合部件的下表面依次层叠吸附高温胶纸和芯片，键合部件和高温胶纸的下表面边沿均超出芯片的上表面的边沿，能够确保溢出的胶不会粘到键合工具上，方便剥离键合部件；键合部件表面没有残留胶，键合部件在重复使用时避免热压过程中芯片破裂；并且保证芯片边缘受热充分，方便芯片的边缘凸点与基板上焊盘焊接以及胶的固化。

Description

半导体封装方法
技术领域
本发明涉及半导体制造技术方法领域，尤其是半导体封装方法。
背景技术
传统的热压焊TCB(ThermoCompressingBonding)工艺中,倒装热压焊接过程中，胶会溢出，会有少部分胶粘到键合部件(Bondtool)，胶在加热过程中会固化在Boodtool上；在Boodtool和芯片分离后，固化的胶会残留在Boodtool上。Bondtool在热压下一个芯片时，固化的胶会着力在芯片上，从而热压焊工艺因溢胶导致芯片破裂,导致产品的功能失效或者在使用端的可靠性失效。
目前解决的方法中，通过定期清洁Bondtool，缺点固化的残胶不宜清除；而且残胶发生的时间不固定，无法彻底避免芯片破裂；或者将Bondtool做的比芯片小，可以避免溢出的胶碰到Bondtool；但是，小Bondtool会带来芯片边缘加热不充分的弊端，影响芯片的边缘凸点与焊盘焊接性能以及胶的固化。
发明内容
鉴于现有技术中的上述缺陷或不足，本发明提供了一种半导体封装方法。
本发明提供一种半导体封装方法，包括：
将非导电胶涂敷于基板上，对涂敷有所述非导电胶的基板加热；
在键合部件的下表面依次层叠吸附高温胶纸和芯片；
利用所述键合部件将所吸附的芯片焊接到加热的所述基板上；以及
将所述键合部件及所吸附的高温胶纸剥离所述芯片。
相比于现有技术，本发明的有益效果为：
在键合部件的下表面依次层叠吸附高温胶纸和芯片，利用键合部件将所吸附的芯片焊接到加热的基板上，键合部件的下表面边沿以及高温胶纸的边沿均超出芯片的上表面边沿，当非导电胶包覆在所述芯片的外围，溢出的胶不会粘到键合部件上，仅仅粘到高温胶纸的下表面。通过本申请提供的半导体封装方法，代替现有的直接通过键合部件吸附芯片的方式，避免有胶溢出到键合部件上，方便剥离键合部件；再者，去除键合部件下表面的高温胶纸，得到的键合部件的表面没有残胶，可重复使用，避免热压过程中芯片破裂；此外，键合部件的下表面边沿超出芯片的上表面边沿，在热压焊的过程中，保证芯片边缘受热充分，方便芯片的边缘凸点与焊盘焊接以及非导电胶的固化。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明提供的半导体封装方法的流程示意图；
图2-图6为本发明提供的半导体封装方法的过程示意图；
图7为本发明中实现半导体封装后得到的键合部件以及高温胶纸的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参照图1，本发明提供了一种半导体封装方法，包括步骤：
S1：将非导电胶涂敷于基板上，对涂敷有所述非导电胶的基板加热；
S2：在键合部件的下表面依次层叠吸附高温胶纸和芯片；
S3：利用所述键合部件将所吸附的芯片焊接到加热的所述基板上；
S4：将所述键合部件及所吸附的高温胶纸剥离所述芯片。
如图2所示，实施步骤S1，将非导电胶1涂敷在基板2上，通过加热平台3对基板2均匀加热，涂敷于基板2上的非导电胶1受热，能够保证在芯片和基板2焊接时，处于两者之间的非导电胶1中气泡能够消除或减少，从而提高产品的可靠性。
进一步地，为了实现芯片与基板2的焊接，在基板2上形成焊盘，在芯片上形成有用于焊接的凸点，焊盘和凸点可选的一一对应，以实现焊接。
在本发明的实施例中，焊接方式可选的为热压焊(TCB)方式。
接着实施步骤S2，在键合部件的下表面依次层叠吸附高温胶纸和芯片。参照图3，将高温胶纸5吸附于所述键合部件4的下表面，形成下表面吸附有高温胶纸后的键合部件；参照图4，在高温胶纸5的下表面吸附芯片6。
可选的，键合部件4的下表面边沿超出芯片6的上表面边沿，方便后续对芯片进行热压焊时，保证芯片边缘受热均匀；并且，高温胶纸5的边沿超出芯片6的上表面边沿，保证后续芯片连接到基板的过程中，非导电胶包覆芯片的侧面时溢出的胶不会粘到键合部件上。
可选的，键合部件与高温胶纸两者之间除厚度之外，其他的尺寸相同，键合部件下表面的边沿与高温胶纸的边沿重合，能够进一步确保通过热压焊工艺将芯片连接到基板的过程中，非导电胶不会溢出到键合部件，同时保证芯片的边缘受热充分及均匀。
接着实施步骤S3，利用键合部件将所吸附的芯片焊接到加热的所述基板上。
进一步地，如图5所示，芯片6经热压焊工艺焊接到基板2上之后，涂敷于基板2表面的非导电胶1填充于芯片6和基板2之间以及包覆芯片6的外侧；非导电胶2在芯片1外围的高度低于键合部件4的下表面。
进一步地，非导电胶1在芯片6外围的高度不超过高温胶纸5的下表面，从而确保非导电胶不会粘到键合部件上。
进一步地，将芯片焊接到加热的基板上之后，对非导电胶固化成型。上述对非导电胶固化成型的方式很多，如降温、紫外线照射等方法，当然，使非导电胶静置自然固化也可以。
另外，非导电胶1可以涂满所述基板2，也可以只涂敷于基板2的焊盘上，或者以其他的方式涂敷，以满足不同的焊接需求。为了产品的可靠性更高，等非导电胶固化后再进行后续工序。
进一步地，下表面吸附有高温胶纸后的键合部件的厚度大于芯片的厚度，方便利用键合部件对芯片进行热压焊。
实施步骤S4，将键合部件及所吸附的高温胶纸剥离所述芯片。参照图6，将键合部件和吸附的高温胶纸剥离芯片6，得到封装的半导体。
作为一种可选的实施方式，在将键合部件和高温胶纸剥离芯片之后，去除键合部件下表面的高温胶纸，即可得到键合部件。具体的，在完成热压工艺之后，将高温胶纸去除，通过该方法得到的键合部件表面没有残胶，可重复使用；重复本申请提供的半导体封装方法，可以有效防止因溢胶导致的芯片破裂问题。
下面，完整的表述本发明提供得半导体封装方法：
将非导电胶1涂敷于基板2上，将涂敷有非导电胶的基板2放置到加热平台3上均匀加热，通过加热，非导电胶内的气泡减少或消除，尤其是非导电胶表面的气泡消除，可以增加非导电胶的有效粘接面积，提高非导电胶的粘度。在键合部件4的下表面依次层叠吸附高温胶纸5和芯片6，除厚度之外键合部件的尺寸和高温胶纸的尺寸一致，键合部件的下表面边沿和高温胶纸的下表面边沿超出芯片的上表面边沿；通过热压工艺，利用键合部件4将芯片6焊接到加热的基板2上，芯片下表面的凸点和基板上的焊盘一一对应连接，非导电胶填充至芯片与基板之间，以及包覆芯片的外侧但是不超过高温胶纸的下表面，待非导电胶固化，且溢出的胶不会粘到键合部件上。在完成热压之后，将键合部件和高温胶纸剥离芯片，并且可以对焊接封装在一起的芯片和基板进行激光打印、植球、切割、包装中至少一种后续工序，完成封装；如图7所示，去除键合部件下表面的高温胶纸5’(该高温胶纸5’上粘有少量的非导电胶)，得键合部件4，该键合部件4表面没有溢出的残胶，可以重复使用。继续重复本发明提供的半导体封装方法，得到更多如图6所示的封装的半导体。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种半导体封装方法，其特征在于，包括：
将非导电胶涂敷于基板上，对涂敷有所述非导电胶的基板加热；
在键合部件的下表面依次层叠吸附高温胶纸和芯片；
利用所述键合部件将所吸附的芯片焊接到加热的所述基板上；以及
将所述键合部件及所吸附的高温胶纸剥离所述芯片。
2.根据权利要求1所述的半导体封装方法，其特征在于，
所述键合部件的下表面边沿超出所述芯片的上表面边沿；并且
所述高温胶纸的边沿超出所述芯片的上表面边沿。
3.根据权利要求2所述的半导体封装方法，其特征在于，
所述键合部件的下表面的边沿与所述高温胶纸的边沿重合。
4.根据权利要求1所述的半导体封装方法，其特征在于，
所述芯片经热压工艺焊接到所述基板上后，涂敷于所述基板表面的所述非导电胶填充于所述芯片和所述基板之间以及包覆所述芯片的外侧；所述非导电胶在所述芯片外围的高度低于所述键合部件的下表面。
5.根据权利要求4所述的半导体封装方法，其特征在于，
所述非导电胶在所述芯片外围的高度不超过所述高温胶纸的下表面。
6.根据权利要求4所述的半导体封装方法，其特征在于，还包括：将芯片焊接到加热的基板上之后，对所述非导电胶固化成型。
7.根据权利要求1所述的半导体封装方法，其特征在于，下表面吸附高温胶纸后的键合部件的厚度大于所述芯片的厚度。
8.根据权利要求1所述的半导体封装方法，其特征在于，
在所述基板上形成有焊盘，在所述芯片上形成有凸点；
焊接时，所述焊盘和所述凸点彼此相对，作为焊接点。
9.根据权利要求1-8任一项所述的半导体封装方法，其特征在于，
将所述键合部件及所吸附的高温胶纸剥离所述芯片之后，去除所述键合部件下表面的所述高温胶纸。
10.根据权利要求1-8任一项所述的半导体封装方法，其特征在于，
采用热压焊将所述键合部件所吸附的芯片焊接到所述基板上。
CN201510945128.XA 2015-12-16 2015-12-16 半导体封装方法 Pending CN105428263A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510945128.XA CN105428263A (zh) 2015-12-16 2015-12-16 半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510945128.XA CN105428263A (zh) 2015-12-16 2015-12-16 半导体封装方法

Publications (1)

Publication Number Publication Date
CN105428263A true CN105428263A (zh) 2016-03-23

Family

ID=55506375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510945128.XA Pending CN105428263A (zh) 2015-12-16 2015-12-16 半导体封装方法

Country Status (1)

Country Link
CN (1) CN105428263A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403755A (zh) * 2016-05-19 2017-11-28 胡川 芯片制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057191A (ja) * 2000-05-30 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法並びにこれに用いる半導体チップ接着用フィルム
JP2002232123A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
JP3792627B2 (ja) * 2002-08-28 2006-07-05 ナガセケムテックス株式会社 フリップチップデバイス製造方法及び半導体実装用補強組成物
CN102282660A (zh) * 2009-01-09 2011-12-14 长瀬化成株式会社 半导体封装的制造方法、半导体封装方法和溶剂型半导体封装环氧树脂组合物
CN103151278A (zh) * 2013-02-27 2013-06-12 南通富士通微电子股份有限公司 一种封装工艺
CN103456649A (zh) * 2013-08-28 2013-12-18 南通富士通微电子股份有限公司 半导体封装方法
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057191A (ja) * 2000-05-30 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法並びにこれに用いる半導体チップ接着用フィルム
JP2002232123A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
JP3792627B2 (ja) * 2002-08-28 2006-07-05 ナガセケムテックス株式会社 フリップチップデバイス製造方法及び半導体実装用補強組成物
CN102282660A (zh) * 2009-01-09 2011-12-14 长瀬化成株式会社 半导体封装的制造方法、半导体封装方法和溶剂型半导体封装环氧树脂组合物
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
CN103151278A (zh) * 2013-02-27 2013-06-12 南通富士通微电子股份有限公司 一种封装工艺
CN103456649A (zh) * 2013-08-28 2013-12-18 南通富士通微电子股份有限公司 半导体封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403755A (zh) * 2016-05-19 2017-11-28 胡川 芯片制作方法

Similar Documents

Publication Publication Date Title
JP6008940B2 (ja) 半導体発光装置及びその製造方法
TWI393223B (zh) 半導體封裝結構及其製造方法
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
CN101512742A (zh) 半导体器件的制造方法
US8936968B2 (en) Flip chip package manufacturing method
US8093106B2 (en) Method for manufacturing packaging structure
TWI385738B (zh) Method for Eliminating Bubble of Adhesive Adhesive Layer in Semiconductor Packaging
JP2727443B2 (ja) 半導体チップボンディング方法
CN104658933A (zh) 一种运用贴膜工艺的pop封装结构及其制备方法
CN105428263A (zh) 半导体封装方法
CN103456649A (zh) 半导体封装方法
CN101000899A (zh) 晶片封装结构
CN101807532B (zh) 一种超薄芯片的倒装式封装方法以及封装体
US7498202B2 (en) Method for die attaching
JP2013153007A (ja) 電子部品およびその製造方法
CN108878308A (zh) 一种基于igbt模块的去封装方法
JP2005302750A (ja) 超音波フリップチップ実装方法
CN207265062U (zh) 晶圆及晶圆单元
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
TWI381436B (zh) 形成有介電膠層之晶粒製造方法
CN113053760A (zh) 封装方法
JP2001176896A (ja) 半導体装置の製造方法
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造
JP2014050871A (ja) 半導体装置の製造方法
JP6420551B2 (ja) リードフレームおよび半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323