JP2727443B2 - 半導体チップボンディング方法 - Google Patents

半導体チップボンディング方法

Info

Publication number
JP2727443B2
JP2727443B2 JP8243997A JP24399796A JP2727443B2 JP 2727443 B2 JP2727443 B2 JP 2727443B2 JP 8243997 A JP8243997 A JP 8243997A JP 24399796 A JP24399796 A JP 24399796A JP 2727443 B2 JP2727443 B2 JP 2727443B2
Authority
JP
Japan
Prior art keywords
epoxy resin
semiconductor chip
substrate
bump
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8243997A
Other languages
English (en)
Other versions
JPH09167785A (ja
Inventor
ソン ミン ソ
チェ ファン ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAMU INDASUTORIARU KK
Original Assignee
ANAMU INDASUTORIARU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANAMU INDASUTORIARU KK filed Critical ANAMU INDASUTORIARU KK
Publication of JPH09167785A publication Critical patent/JPH09167785A/ja
Application granted granted Critical
Publication of JP2727443B2 publication Critical patent/JP2727443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップボンデ
ィング方法に関するもので、より詳しくは半導体チップ
のボンドパッドにバンプ（Bump）を形成させたフリップ
チップ（Flip Chip ）のバンプ形成面を下方に覆して基
板上に実装するフリップチップのボンディング方法に関
するものである。
【０００２】
【従来の技術】従来の典型的なフリップチップ１のボン
ディング方法は、図２（Ａ）〜図２（Ｆ）に示すよう
に、半導体チップ１０上のアルミニウムボンドパッド１
１上にＡｕバンプ２０を形成するフリップチップ形成段
階（図２（Ａ）〜図２（Ｃ）参照）と、前記フリップチ
ップ１に形成されたＡｕバンプ２０とこれに対応する基
板３０上のリードフィンガー３１を位置を合わせリフロ
ー（Reflow）等を遂行して接合させる電気的接続段階
（図２（Ｄ）参照）と、熱的ストレスを緩衝し、半導体
チップ１０と基板３０間の電気的接続状態を保護するた
め、エポキシ樹脂４０を半導体チップ１０の周囲から注
入して半導体チップ１０と基板３０間の隙間を充填させ
る下部充填（Underfiling ）段階（図２（Ｅ）参照）、
前記半導体チップ１０と基板３０間にエポキシ樹脂４０
が充填された状態でオーブン（Oven）に入れて永久硬化
処理する熱硬化処理段階（図２（Ｆ）参照）とからなっ
ていた。
【０００３】又、従来の他のフリップチップボンディン
グ方法としては、フリップチップ形成段階後、基板上に
ディスペンサーで光硬化性樹脂を滴下した後、半導体チ
ップのバンプと基板の電極位置を合わせ加圧治具で押圧
しなが紫外線を照射して光硬化性樹脂を硬化させる方法
があった。
【０００４】
【発明が解決しようとする課題】しかしながら、前者の
フリップチップボンディング方法は、エポキシ樹脂４０
を半導体チップ１０の周囲から注入するため、半導体チ
ップ１０と基板３０間の空気が完全に脱気（Degassing
）されなくて、半導体チップ１０と基板３０間に充填
されたエポキシ樹脂層の内部にボイド（Void）が生ずる
場合が多く、フリップチップボンディング時及びその直
後のＡｕバンプ２０に加わる熱的ストレスを緩衝しにく
くてＡｕバンプ２０が変形されるかクラックが発生して
パッケージ不良の一要因として作用したから、生産収率
が低下するという問題点があった。
【０００５】又、後者の方法においては、光硬化性樹脂
が基板上にディスペンシングされた後の滴下形態（ディ
スペンシングにより光硬化性樹脂を塗布する場合、塗布
するごとにその塗布形態が異なるので、半導体チップの
接着時、半導体チップの周縁部では光硬化性樹脂の塗布
厚さが不均一になりがちである）及び互いに異なる塗布
位置での基板表面からの滴下高さを一定に調節すること
が困難であるため、加圧治具で半導体チップを加圧する
時、半導体チップの一定面がその滴下された形態及び高
さの不均一な光硬化性樹脂表面上に接触し、半導体チッ
プのバンプ間の空気が完全に脱気されなくて、光硬化性
樹脂層内に残りがちであるという問題点があった。光硬
化性樹脂層内に残存する空気は、樹脂が硬化した後、ボ
イドを形成し、このボイドはその後クラックを誘発して
パッケージ不良をもたらすという問題点が同様に存在し
た。
【０００６】従って、本発明は、フリップチップの実装
時、エポキシ樹脂層内のボイド生成を防止して、生産収
率を増大させパッケージの信頼性を向上させ、選択的段
階である先硬化段階の遂行時は、ボンディング時に加わ
る熱的ストレスをＡｕバンプと先硬化されたエポキシ樹
脂層で分担することによりＡｕバンプの変形ないし損傷
を最少にして品質を均質化させ生産収率を向上させる半
導体チップボンディング方法を提供することにその目的
がある。
【０００７】
【課題を解決するための手段】本発明は半導体チップ上
にＡｕバンプを溶着させてフリップチップを形成した
後、絶縁性エポキシ樹脂を基板上のリードフィンガー上
にスクリーン及びブレードを用いて所定厚さ及び面積に
均一に塗布し、先硬化（Precure ）させた後、フリップ
チップを基板上に覆して熱圧着ボンディングして永久硬
化させることにより前記目的を達成するものである。
【０００８】具体的に、本発明は、半導体チップ上のア
ルミニウムボンドパッド上にＡｕバンプを形成するフリ
ップチップ形成段階と；前記フリップチップが実装され
る基板部位に絶縁性エポキシ樹脂を塗布するエポキシ樹
脂塗布段階と；前記フリップチップ上の一面に形成され
たＡｕバンプとこれに対応する前記基板上の位置のリー
ドフィンガーを、電気的に接続されるように、位置を合
わせて熱圧着ボンディングさせる電気的接続段階と；オ
ーブン内を通過させて硬化させる永久硬化段階とから構
成され、前記エポキシ樹脂塗布段階は、開口部が形成さ
れた所定厚さのスクリーンを、前記開口部が半導体チッ
プの実装位置に置かれるように、前記基板上に位置さ
せ、前記開口部にエポキシ樹脂を滴下した後、プリンテ
ィングブレードを用いて所定厚さの一定面積にエポキシ
樹脂塗布層を形成させてなる半導体チップボンディング
方法を提供する。
【０００９】又、本発明は、前記半導体チップボンディ
ング方法において、エポキシ樹脂塗布段階で多段階硬化
エポキシ樹脂を塗布し、電気的接続段階に先だって先硬
化段階を遂行してバンプに対する熱的ストレスを緩和さ
せ得る半導体チップボンディング方法を提供する。
【００１０】本発明の半導体チップボンディング方法に
よると、スクリーンによりエポキシ樹脂塗布層の厚さを
均一にし得るので、フリップチップの実装時、エポキシ
樹脂層の内部にボイドが生ずるおそれがないとともに、
多段階硬化エポキシ樹脂を使用して段階的に硬化させる
ので、熱圧着ボンディング時及びその直後の熱的ストレ
スをＡｕバンプとエポキシ樹脂がともに分担することに
より、熱的ストレスによるＡｕバンプの損傷を最少化し
てパッケージの品質及び生産収率を大きく向上させるこ
とができる。
【００１１】
【発明の実施の形態】以下、本発明を添付図面を参照し
て詳細に説明する。先ず、フリップチップ１の形成段階
に関して説明すると、図１（Ａ）〜図１（Ｃ）に示すよ
うに、キャピラリ６０にＡｕワイヤー２１を貫挿させて
Ａｕワイヤーボール（バンプ）２２を形成した後、半導
体チップ１０上のアルミニウムボンドパッド１１上にＡ
ｕワイヤーバンプ２２を溶着させ、ワイヤークランプ７
０を用いて、溶着されたＡｕワイヤーバンプ２２の直上
方部でＡｕワイヤー２１をカッティングすることによ
り、半導体チップ１０上にＡｕバンプ２０が形成された
フリップチップ１を形成させる。
【００１２】次いで、後続のエポキシ樹脂塗布段階で
は、図１（Ｄ）に示すように、開口部５２が形成された
所定厚さのスクリーン５１が使用され、その開口部５２
が基板３０上の半導体チップ１０の実装位置に置かれる
ように基板３０上に位置させ、例えばディスペンサー
（図示せず）等でエポキシ樹脂４０を開口部５２内に滴
下してドッティング（Dotting ）した後、このドッティ
ングされたエポキシ樹脂をプリンティングブレード５３
で矢印方向に押していくことにより所定厚さにエポキシ
樹脂層４０を簡単に形成させることができる。
【００１３】又、半導体チップ１０が基板３０上に実装
される時、適量のエポキシ樹脂４０が半導体１０の下端
周縁部に押し出されて湿気の浸透を阻止する役割をする
フィレットを形成するように、スクリーン５１上の開口
部５２の面積を半導体チップ１０の面積とほぼ同一にす
るか、又は半導体チップ１０の面積よりやや大きく形成
することが好ましい。
【００１４】スクリーン５１は絶縁性エポキシ樹脂と非
相溶性（Noncompatible ）のものであれば、どんな材料
で製造されたものでも使用可能であり、例えばポリエス
テル薄板、鋼鉄又はアルミニウム薄板等が挙げられる。
又、スクリーン５１の厚さはフリップチップ１のＡｕバ
ンプ２０の高さによって適宜選択できるが、基板３０上
へのフリップチップ１の実装時、Ａｕバンプ２０の高さ
は多少低くなるので、エポキシ樹脂層４０内でのボイド
生成を効果的に防止するためにはスクリーン５１の厚さ
が少なくともフリップチップ１に形成されたＡｕバンプ
２０の高さより大きく選択されることが必須である。
【００１５】絶縁性エポキシ樹脂４０としてはそれぞれ
相違した温度で重合反応して硬化する相違した炭素数及
び置換基を有するモノマーが含有された、多段階硬化可
能なエポキシ樹脂を使用することがＡｕバンプ２０に熱
的ストレスが集中されることが防げるので望ましい。一
方、硬化時間の短縮及び工程単純化の側面で瞬間硬化
（SnapCure）エポキシ樹脂を使用することもできる。
又、フリップチップ１のＡｕバンプ２０を基板３０上の
パターンに電気的に接続する時、透明なエポキシタイプ
を使用することが工程上の容易性ないし効率性の側面で
望ましい。先に言及した透明な多段階硬化エポキシ樹脂
及び透明な瞬間硬化エポキシ樹脂の望ましい例として
は、ナショナルスターチアンドケミカル社（National S
tarch and Chemical Company）のＡＢＬＥＳＴＩＫ（登
録商標）ＸＰシリーズとＡＢＬＥＢＯＮＤＯ（登録商
標）シリーズがそれぞれ挙げられるが、その他多くの多
様な種類が当業界に知られているので、適宜選択して使
用でき、これに対する事項は本発明を逸脱するものでな
い。
【００１６】図１（Ｅ）は選択的な先硬化段階の一例を
示すもので、フリップチップ１を基板３０上に実装する
に先だって多段階硬化エポキシ樹脂４０を先硬化させ
て、フリップチップ１のボンディング過程上の熱的スト
レスがＡｕバンプ２０と先硬化されたエポキシ樹脂４０
に分散させることによりＡｕバンプ２０を効率的に保護
することができる。
【００１７】次いで、電気的接続段階に関して説明する
と、図１（Ｆ）に示すように、フリップチップ１上の一
面に形成されたＡｕバンプ２０とこれに対応する基板３
０上の位置のリードフィンガー３１を電気的に接続させ
るため、フリップチップ１を覆してその位置を合わせた
後、熱圧着ボンディングさせてＡｕバンプ２０と基板３
０を電気的に接続させることになる。最後に、永久硬化
段階では電気的に接続されたパッケージをオーブン等の
ような手段を用いて永久硬化させる。
【００１８】
【発明の効果】以上、詳細に説明したように、本発明の
半導体チップボンディング方法は、基板３０上の半導体
チップ１０実装部分にスクリーンプリンティングで所定
面積及び均一な塗布厚さにエポキシ樹脂層４０を形成さ
せることにより、半導体チップ１０の実装時、エポキシ
樹脂層４０内のボイド生成を防止し得るので、生産収率
及びパッケージ信頼性を向上させることは勿論、半導体
チップ１０と基板３０の熱圧着ボンディング時又はその
直後に加わる熱的ストレスをＡｕバンプ２０と先硬化さ
れたエポキシ樹脂４０で分担することによりＡｕバンプ
の変形ないし損傷を最少化し得るので品質の均質化及び
生産収率の向上を得ることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｆ）は、本発明による半導体チップ
ボンディング方法の工程段階を順次に示す説明図であ
る。
【図２】（Ａ）〜（Ｆ）は、従来の半導体チップボンデ
ィング方法の工程段階を順次に示す説明図である。
【符号の説明】 １ フリップチップ １０ 半導体チップ １１ アルミニウムボンドパッド ２０ Ａｕバンプ ２１ Ａｕワイヤー ２２ Ａｕワイヤーバンプ ３０ 基板 ３１ リードフィンガー ４０ エポキシ樹脂 ５１ スクリーン（マスク） ５２ 開口部 ５３ ブレード ６０ キャピラリ ７０ ワイヤークランプ
フロントページの続き (56)参考文献 特開 昭58−204546（ＪＰ，Ａ) 特開 昭63−307749（ＪＰ，Ａ) 特開 平２−256252（ＪＰ，Ａ) 特開 平４−72644（ＪＰ，Ａ) 特開 平２−96343（ＪＰ，Ａ) 特開 平６−333983（ＪＰ，Ａ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップ上のアルミニウムボンドパ
    ッド上にＡｕバンプを形成するフリップチップ（FlipCh
    ip）形成段階と；前記フリップチップが実装される基板
    部位に絶縁性エポキシ樹脂を塗布するエポキシ樹脂塗布
    段階と；前記フリップチップ上の一面に形成されたＡｕ
    バンプとこれに対応する前記基板上の位置のリードフィ
    ンガーを、電気的に接続されるように、位置を合わせて
    熱圧着ボンディングさせる電気的接続段階と；基板に電
    気的に接続された半導体チップのパッケージをオーブン
    内を通過させて硬化させる永久硬化段階とから構成さ
    れ、 前記エポキシ樹脂塗布段階は、開口部が形成された所定
    厚さのスクリーンを、前記開口部が半導体チップの実装
    位置に置かれるように、前記基板上に位置させ、前記開
    口部にエポキシ樹脂を滴下した後、プリンティングブレ
    ードを用いて所定厚さの一定面積にエポキシ樹脂塗布層
    を形成させることでなることを特徴とする半導体チップ
    ボンディング方法。
  2. 【請求項２】 エポキシ樹脂塗布段階で多段階硬化エポ
    キシ樹脂を使用し、電気的接続段階に先だって先硬化段
    階を遂行して、半導体チップと基板の熱圧着ボンディン
    グ時及びその直後に加わる熱的ストレスをＡｕバンプと
    先硬化されたエポキシ樹脂層で分担させることにより、
    Ａｕバンプの変形ないし損傷を最少化させることを特徴
    とする請求項１記載の半導体チップボンディング方法。
  3. 【請求項３】 エポキシ樹脂塗布段階で、硬化時間の短
    縮及び工程単純化のために瞬間硬化型（SnapCure）エポ
    キシ樹脂が使用されることを特徴とする請求項１記載の
    半導体チップボンディング方法。
  4. 【請求項４】 スクリーンの厚さが少なくともフリップ
    チップに形成されたＡｕバンプの高さより大きく選択さ
    れることを特徴とする請求項１記載の半導体チップボン
    ディング方法。
  5. 【請求項５】 スクリーン上の開口部面積を半導体チッ
    プの面積に等しいか又はそれよりやや大きく形成して、
    半導体チップが基板上に実装される時、適量のエポキシ
    樹脂が前記半導体チップの下端周縁部に押し出されて湿
    気の浸透を阻止する役割をするフィレット（Fillet）を
    形成するようにすることを特徴とする請求項４記載の半
    導体チップボンディング方法。
JP8243997A 1995-11-21 1996-08-28 半導体チップボンディング方法 Expired - Fee Related JP2727443B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950042561A KR0179644B1 (ko) 1995-11-21 1995-11-21 반도체 칩 본딩방법
KR1995P42561 1995-11-21

Publications (2)

Publication Number Publication Date
JPH09167785A JPH09167785A (ja) 1997-06-24
JP2727443B2 true JP2727443B2 (ja) 1998-03-11

Family

ID=19434972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8243997A Expired - Fee Related JP2727443B2 (ja) 1995-11-21 1996-08-28 半導体チップボンディング方法

Country Status (3)

Country Link
US (1) US5858149A (ja)
JP (1) JP2727443B2 (ja)
KR (1) KR0179644B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413797B2 (en) 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
JP3381601B2 (ja) 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
US6244499B1 (en) 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof
TW456008B (en) 2000-09-28 2001-09-21 Siliconware Precision Industries Co Ltd Flip chip packaging process with no-flow underfill method
EP1393368A2 (en) * 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
US6991970B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
US6841874B1 (en) 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
TWI241697B (en) * 2005-01-06 2005-10-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
KR100704969B1 (ko) * 2005-11-28 2007-04-09 삼성전기주식회사 적외선 차단필터 본딩 장치
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
CN103433171A (zh) * 2013-08-30 2013-12-11 深圳创维－Rgb电子有限公司 Led面光源的pcb的焊盘上涂覆胶粘剂的装置及方法
KR102208495B1 (ko) 2015-10-27 2021-01-27 한화정밀기계 주식회사 플립칩 본딩 장치
US10690868B1 (en) * 2018-05-29 2020-06-23 Cisco Technology, Inc. Thermal protection for modular components in a network device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module

Also Published As

Publication number Publication date
JPH09167785A (ja) 1997-06-24
US5858149A (en) 1999-01-12
KR0179644B1 (ko) 1999-04-15
KR970030538A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR100186752B1 (ko) 반도체 칩 본딩방법
JP2727443B2 (ja) 半導体チップボンディング方法
US20030111742A1 (en) Semiconductor device
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
JP2002270642A (ja) 半導体装置の製造方法
US5933708A (en) Lead-on-chip semiconductor package and method for making the same
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
US7284686B2 (en) Mounting method of bump-equipped electronic component and mounting structure of the same
JP3381563B2 (ja) 半導体装置の製造方法
JPH0888464A (ja) フリップチップ実装方法
JPH0689914A (ja) 半導体装置の封止方法
JP2001077295A (ja) 半導体装置の製造方法
JP3022910B2 (ja) 半導体装置の製造方法
JP2004253529A (ja) 半導体装置及びその製造方法
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JPH1098077A (ja) 半導体装置の製造方法
JPH07122591A (ja) 半導体装置の実装方法
JP3351091B2 (ja) 半導体装置の実装方法
JP3287233B2 (ja) 半導体装置の製造方法
JP3277830B2 (ja) 電子部品の組立て方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JP2005183561A (ja) 半導体装置の製造方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2003303844A (ja) 半導体構造およびボンディング方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees