CN107403755A - 芯片制作方法 - Google Patents

芯片制作方法 Download PDF

Info

Publication number
CN107403755A
CN107403755A CN201610335269.4A CN201610335269A CN107403755A CN 107403755 A CN107403755 A CN 107403755A CN 201610335269 A CN201610335269 A CN 201610335269A CN 107403755 A CN107403755 A CN 107403755A
Authority
CN
China
Prior art keywords
chip
extraction
extraction face
face
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610335269.4A
Other languages
English (en)
Inventor
胡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201610335269.4A priority Critical patent/CN107403755A/zh
Publication of CN107403755A publication Critical patent/CN107403755A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

本发明涉及提供一种芯片制作方法，包括：将半导体板平贴于载体上，用第一粘贴介质将所述半导体板粘贴于所述载体上，将所述半导体板分割成至少两片芯片；用提取装置的提取面贴靠其中一个所述芯片，消除或消弱对应的所述芯片上的第一粘贴介质的粘性，解除或削弱对应的所述芯片与所述载体之间的粘贴关系，所述提取装置通过所述提取面将半导体板提取；其中，所述芯片平贴于所述提取面上，所述芯片落入所述提取面的范围内。避免提取芯片的过程导致芯片碎裂，提高芯片的合格率。

Description

芯片制作方法
技术领域
本发明属于电子领域，具体涉及一种芯片制作方法。
背景技术
传统的流水化作业的芯片制作过程是：先制成整片的半导体板，再将半导体板在平板上切割成若干小的芯片，再采用提取装置将芯片提起，然后转移芯片至下一工序。但是，由于切割后的芯片边沿常产生细微裂纹，提取芯片时常导致芯片裂纹生长、芯片破裂，从而降低芯片合格率；特别是，当芯片厚度很薄的时候，裂纹更易生长，芯片合格率更低。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种芯片制作方法，避免提取芯片的过程导致芯片碎裂，提高芯片的合格率。
其技术方案如下：
一种芯片制作方法，包括：将半导体板平贴于载体上，用第一粘贴介质将所述半导体板粘贴于所述载体上，将所述半导体板分割成至少两片芯片；用提取装置的提取面贴靠其中一个所述芯片，消除或消弱对应的所述芯片上的第一粘贴介质的粘性，解除或削弱对应的所述芯片与所述载体之间的粘贴关系，所述提取装置通过所述提取面将半导体板提取；其中，所述芯片平贴于所述提取面上，所述芯片落入所述提取面的范围内。
在其中一个实施例中，在所述提取面上设置第二粘贴介质，当所述提取面贴靠所述芯片时，所述芯片被第二粘贴介质粘贴于所述提取面上。
在其中一个实施例中，在所述提取装置上设置真空设备，所述真空设备在所述提取面上形成负压，当所述提取面贴靠所述芯片时，所述芯片被吸附在于所述提取面上。
在其中一个实施例中，在所述提取装置上设置静电吸附器，所述静电吸附器在所述提取面上产生吸力，当所述提取面贴靠所述芯片时，所述芯片被静电吸附在于所述提取面上。
在其中一个实施例中，将所述半导体板分割为至少三个所述芯片，在所述提取装置上设置至少两个所述提取面，至少两个所述提取面同时贴靠对应的所述芯片，消除或消弱对应的至少两个所述芯片上的第一粘贴介质的粘性，解除或削弱对应的至少两个所述芯片与所述载体之间的粘贴关系，同时将至少两个所述芯片提取。
在其中一个实施例中，将所述芯片提取后，将所述提取装置上的至少两个所述芯片贴附于第一扩展片上，所述提取面释放对应的所述芯片。
在其中一个实施例中，芯片制作方法还包括：在所述半导体板上制作至少两个电路单元，所述电路单元与所述芯片对应。
在其中一个实施例中，芯片制作方法还包括：将所述芯片提取后，通过各向异性导电胶将所述芯片粘贴于第二扩展片上，其中，所述第二扩展片上设置扩展脚，所述电路单元的引脚与所述扩展脚对接。
在其中一个实施例中，所提取的芯片粘贴材料粘贴于线路基板上，并采用封装层覆盖所述芯片，使所述封装层和所述线路基板将所述芯片合围其间。
在其中一个实施例中，除去所述芯片连接的粘贴材料、以及线路基板，在所述芯片上通过金属积淀和绝缘积层的工艺生长，获得与所述芯片电联通的扩展互连线。
本发明的有益效果在于：
1、提取芯片时，消除或消弱对应的芯片上的第一粘贴介质的粘性，解除或削弱对应的芯片与载体之间的粘贴关系(以下称之为将芯片“释放”)，使得对应的芯片可以被提取装置提取；此时，与待提取的芯片相邻其他芯片上的第一粘贴介质的粘性没有被破坏，这些芯片仍然被粘贴于载体上，不能被提取装置提取(即芯片未被“释放”)；
当提取装置的提取面贴靠对应的芯片时，被释放的芯片被提取面提取，由于第一粘贴介质的粘性，未被释放的芯片保持粘贴于载体的状态，不会受到损坏，如此，可以方便的提取特定的芯片，而不损坏其周边的芯片；并且，被释放的芯片平铺于提取面，芯片落入提取面的提取范围内，可以是提取面的覆盖面大于或等于被释放的芯片，此时芯片全部被提取面覆盖、芯片的边沿也被贴附于提取面会是哪个，芯片整体受力，没有弯曲褶皱、没有应力集中，避免切割导致的细微裂纹恶化，防止芯片碎裂产生残次品，提高生产合格率。特别是，对于很薄的半导体板或芯片，例如厚度小于或等于10μm，提取芯片时需要将芯片从载体上分离，在重力的作用下，如果芯片不落入提取面的范围内，提取范围外的芯片常产生弯折，裂痕加深，容易使芯片碎裂，产生残次品。采用本发明的芯片制作方法后，能有效地在提取芯片的过程中保护芯片不受损，提高产品合格率。
另一方面，即使提取面的覆盖面大于被释放的芯片，此时提取面与未被释放的芯片接触，由于未被释放的芯片始终被第一粘贴介质粘贴于载体上，提取面不会对未被释放的芯片产生破坏。
通过释放待提取的芯片、不释放其余的芯片，实现芯片的选择性释放，利于使芯片的全部平贴于提取面上，避免被提取的芯片受损，同时保障未释放的芯片不被提取面提起、不受损坏。
2、在提取面上设置第二粘贴介质，通过粘贴将芯片粘贴于提取面上，提取装置结构简单，并且利于使芯片平贴于提取面上，减小芯片的形变，避免芯片受损；第二粘贴介质可以覆盖部分或全部被提取的芯片，优选地，第二粘贴介质使芯片的所有边沿粘贴于提取面上。
3、在提取装置上设置真空设备，真空设备在提取面上形成负压，采用真空吸附的方式使芯片被吸附在于提取面上，利于使芯片受力均匀，减小芯片的形变，避免芯片受损，同时真空方式不污染芯片，利于保护半导体、以及对芯片进行后续操作；真空吸附面可以覆盖部分或全部被提取的芯片，优选地，真空吸附面使芯片的所有边沿吸附于提取面上。
4、在所述提取装置上设置静电吸附器，所述静电吸附器在所述提取面上产生吸力，当所述提取面贴靠所述芯片时，所述芯片被静电吸附在于所述提取面上。采用静电吸附的方式使芯片被吸附在于提取面上，利于使芯片受力均匀，减小芯片的形变，避免芯片受损，同时静电吸附方式不污染芯片，利于保护半导体、以及对芯片进行后续操作；静电吸附吸附面可以覆盖部分或全部被提取的芯片，优选地，静电吸附吸附面使芯片的所有边沿吸附于提取面上。
5、将半导体板分割为至少三个芯片，在提取装置上设置至少两个提取面，至少两个提取面同时贴靠对应的芯片，消除或消弱对应的芯片上的第一粘贴介质的粘性，解除或削弱对应的芯片与载体之间的粘贴关系，同时将至少两个芯片提取；两个提取面可以是相互分离的，也可以是两个提取面相邻、并且融合成一体；
将所述芯片提取后，将所述提取装置上的至少两个所述芯片贴附于第一扩展片上，所述提取面释放对应的所述芯片，芯片就被放置于第一扩展片上。在将芯片从载体转移至第一扩展片的转运过程中，由于芯片始终贴附于提取面上，转运过程中被提取的两个或两个以上的芯片相互之间的位置关系不改变、相互之间的间距不改变，在半导体板上预定的位置切割为芯片，再将芯片转移至第一扩展片上，芯片相互之间的排布不发生改变，方便芯片的进一步加工。
6、芯片制作方法还包括：在半导体板上制作至少两个电路单元，电路单元与芯片对应。可以先在半导体板上制作电路单元，然后将半导体板平贴于载体上，然后将半导体板分割为芯片，便于流水化作业。电路单元可以是半导体板本身的材料制成，也可以是在半导体板上添加其他材料后制成。制作了电路单元的半导体板具备一定的电路功能，可以作为芯片转移到他处使用。不限于此，也可以先将半导体板平贴于，再将半导体板分割为芯片，然后在半导体板上制作电路单元。
7、芯片制作方法还包括：将芯片提取后，通过各向异性导电胶粘贴于第二扩展片上，其中第二扩展片上设置扩展脚，电路单元的引脚与扩展脚对接。芯片的电路单元一般面积较小，电路单元的引脚间隔很小，不便使用，还容易损坏，第二扩展片面积大于芯片，扩展脚间隔大于芯片上引脚的间隔，通过第二扩展片的扩展，便于使用，同时用扩展脚实现芯片与其他设备的联接，可以保护芯片，提高寿命。另一方面，通过各向异性导电胶来粘贴芯片和第二扩展片，采用很薄的各向异性导电胶就可以实现芯片和第二扩展片的对接，使芯片和第二扩展片所构成的整体更薄。
8、所提取的芯片粘贴材料粘贴于线路基板上，并采用封装层覆盖所述芯片，使所述封装层和所述线路基板将所述芯片合围其间；封装层可以保护芯片，优选地，封装层可以采用模压塑料材料，但不限于此，可以根据需要选择合适的封装层材料，
优选地，除去所述芯片连接的粘贴材料、以及线路基板，在所述芯片上通过金属积淀和绝缘积层的工艺生长，获得与所述芯片电联通的扩展互连线。通过扩展互连线实现芯片之间、或者芯片与其他电路的连接，可以保护芯片本身的引脚；优选地，扩展互连线的针脚间隔大于芯片上引脚的间隔，便于针脚的连接，比如焊接等操作可以更方便。同时，除去所述芯片连接的粘贴材料、以及线路基板后，封装层半包裹住芯片，可以给予芯片一定的定位作用，使芯片固定在预设的位置，如果同时提取两个以上的芯片、并将芯片转移至线路基板上同时将芯片粘贴于线路基板，芯片相互之间的问及关系不发生改变，可以根据预先设计，提取预设位置上的两个以上的芯片，芯片在封装层上的位置与预设位置一致，方便流水生产。
附图说明
图1为本发明实施例一中芯片制作方法示意图一；
图2为本发明实施例一中芯片制作方法示意图二；
图3为本发明实施例一中芯片制作方法示意图三；
图4为本发明实施例一中芯片制作方法示意图四；
图5为本发明实施例一中芯片制作方法示意图五；
图6为本发明实施例一中芯片制作方法示意图六；
图7为本发明实施例二中半导体基板的结构示意图；
图8为本发明实施例二中电路基板的结构图一；
图9为本发明实施例二中电路基板的结构图二；
图10为本发明实施例二中3D电路板的结构示意图一；
图11为本发明实施例二中3D电路板的结构示意图二；
图12为本发明实施例三线路板制作方法示意图一；
图13为本发明实施例三线路板制作方法示意图二；
图14为本发明实施例三线路板制作方法示意图三；
图15为本发明实施例三线路板制作方法示意图四；
图16为本发明实施例三线路板制作方法示意图五。
附图标记说明：
100、芯片，101、半导体层，102、隔离层，103、辅助层，104、芯片过孔，105、连接层，106、导电部，200、半导体板，210、载体，220、第一粘贴介质，230、提取面，310、线路基板，320、各向异性导电胶，330、过孔，340、封装层，350、弯曲间隙，360、独立触脚。
具体实施方式
下面对本发明作进一步详细说明，但本发明的实施方式不限于此。
实施例一
如图1至3所示，芯片制作方法，包括：将半导体板200平贴于载体210上，用第一粘贴介质220将所述半导体板200粘贴于所述载体210上，将所述半导体板200分割成至少两片芯片100，如图1所示；用提取装置的提取面230贴靠其中一个所述芯片100，消除或消弱对应的所述芯片100上的第一粘贴介质220的粘性，解除或削弱对应的所述芯片100与所述载体210之间的粘贴关系，如图2、3所示，所述提取装置通过所述提取面230将半导体板200提取；其中，所述芯片100平贴于所述提取面230上，所述芯片100落入所述提取面230的范围内。
提取芯片100时，消除或消弱对应的芯片100上的第一粘贴介质220的粘性，解除或削弱对应的芯片100与载体210之间的粘贴关系(以下称之为将芯片100“释放”)，使得对应的芯片100可以被提取装置提取；此时，与待提取的芯片100相邻其他芯片100上的第一粘贴介质220的粘性没有被破坏，这些芯片100仍然被粘贴于载体210上，不能被提取装置提取(即芯片100未被“释放”)；当提取装置的提取面230贴靠对应的芯片100时，被释放的芯片100被提取面230提取，由于第一粘贴介质220的粘性，未被释放的芯片100保持粘贴于载体210的状态，不会受到损坏，如此，可以方便的提取特定的芯片100，而不损坏其周边的芯片100；并且，被释放的芯片100平铺于提取面230，芯片100落入提取面230的提取范围内，可以是提取面230的覆盖面大于或等于被释放的芯片100，此时芯片100全部被提取面230覆盖、芯片100的边沿也被贴附于提取面230会是哪个，芯片100整体受力，没有弯曲褶皱、没有应力集中，避免切割导致的细微裂纹恶化，防止芯片100碎裂产生残次品，提高生产合格率。特别是，对于很薄的芯片100，例如厚度小于或等于10μm，提取芯片100时需要将芯片100从载体210上分离，如果芯片100不落入提取面230的范围内，芯片100位于提取范围内的部分被茜拉受力，提取范围外的芯片100常产生弯折，使得芯片100裂痕加深，容易使芯片100碎裂，产生残次品。采用本发明的芯片100制作方法后，能有效地在提取芯片100的过程中保护芯片100不受损，提高产品合格率。
另一方面，即使提取面230的覆盖面大于被释放的芯片100，此时提取面230与未被释放的芯片100接触，由于未被释放的芯片100始终被第一粘贴介质220粘贴于载体210上，提取面230不会对未被释放的芯片100产生破坏。
通过释放待提取的芯片100、不释放其余的芯片100，实现芯片100的选择性释放，利于使芯片100的全部平贴于提取面230上，避免被提取的芯片100受损，同时保障未释放的芯片100不被提取面230提起、不受损坏。
其中，用提取装置的提取面230贴靠其中一个所述芯片100、以及消除或消弱对应的所述芯片100上的第一粘贴介质220的粘性，两个步骤的顺序不分先后，可以根据现场情况、工艺流程设计情况任意安排先后。
第一粘贴介质220可以为光敏材料或热敏材料，可以通过控制第一粘贴介质220的光照或温度来控制第一粘贴介质220的粘性，本实施例中采用光敏材料(但不限于此，也可以是其他可以被消除或消弱粘性的材料)，当第一粘贴介质220接收符合条件的光照时(例如一定强度的紫外光)，第一粘贴介质220失去粘性，对应的芯片100被释放。可以在载体210上设置至少两个与芯片100的位置相对应的发光器，单独控制发光器照射对应的芯片100上的第一粘贴介质220，可以将对应的芯片100释放；也可以在照射第一粘贴介质220时，遮挡不需要释放的芯片100对应的第一粘贴介质220，实现芯片100的选择性释放。
一个被释放的芯片100被提取后，消除或消弱另一个芯片100上的第一粘贴介质220的粘性，解除或削弱该芯片100与载体210之间的粘贴关系，使得该芯片100被释放，然后用提取装置进行提取，可以是同一个提取面230再次提取，也可以是提取装置上的另一个提取面230进行提取；如此，通过对特定芯片100的选择性释放，实现提取特定的芯片100，同时保证被提取的芯片100不会碎裂、相邻的芯片100不受影响。
可以在提取面230上设置第二粘贴介质，当提取面230贴靠芯片100时，芯片100被第二粘贴介质粘贴于提取面230上。采用粘贴的方式提取芯片100，结构简单、维护方便，优选地，第二粘贴介质使芯片100的所有边沿粘贴于提取面230上。
也可以是，在提取装置上设置真空设备，真空设备在提取面230上形成负压，当提取面230贴靠芯片100时，芯片100被吸附在于提取面230上。真空方式不污染芯片100，利于保护半导体、以及对芯片100进行后续操作；真空吸附面可以覆盖部分或全部被提取的芯片100，优选地，真空吸附面使芯片100的所有边沿吸附于提取面230上，使芯片100更均匀。
还可以是，在所述提取装置上设置静电吸附器，所述静电吸附器在所述提取面上产生吸力，当所述提取面贴靠所述芯片时，所述芯片被静电吸附在于所述提取面上。采用静电吸附的方式使芯片被吸附在于提取面上，利于使芯片受力均匀，减小芯片的形变，避免芯片受损，同时静电吸附方式不污染芯片，利于保护半导体、以及对芯片进行后续操作；静电吸附吸附面可以覆盖部分或全部被提取的芯片，优选地，静电吸附吸附面使芯片的所有边沿吸附于提取面上。
芯片100制作方法还包括：在半导体板200上制作至少两个电路单元，电路单元与芯片100对应。可以先在半导体板200上制作电路单元，然后将半导体板200平贴于载体210上，然后将半导体板200分割为芯片100，便于流水化作业。电路单元可以是半导体板200本身的材料制成，也可以是在半导体板200上添加其他材料后制成。制作了电路单元的半导体板200具备一定的电路功能，可以作为芯片100转移到他处使用。不限于此，也可以先将半导体板200平贴于，再将半导体板200分割为芯片100，然后在半导体板200上制作电路单元。此后，芯片100制作方法还包括：将芯片100提取后，通过各向异性导电胶粘贴于第二扩展片上，其中第二扩展片上设置扩展脚，芯片100的电路单元的引脚与扩展脚对接。芯片100的电路单元一般面积较小，电路单元的引脚间隔很小，不便使用，还容易损坏，第二扩展片面积大于芯片100，扩展脚间隔大于芯片100上引脚的间隔，通过第二扩展片的扩展，便于使用，同时用扩展脚实现芯片100与其他设备的联接，可以保护芯片100，提高寿命。另一方面，通过各向异性导电胶来粘贴芯片100和第二扩展片，采用很薄的各向异性导电胶就可以实现芯片100和第二扩展片的对接，使芯片100和第二扩展片所构成的整体更薄。
也可以是，如图4至6所示，将半导体板200分割为至少三个芯片100，在提取装置上设置至少两个提取面230，至少两个提取面230同时贴靠对应的芯片100，消除或消弱对应的芯片100上的第一粘贴介质220的粘性，解除或削弱对应的芯片100与载体210之间的粘贴关系，同时将至少两个芯片100提取；两个提取面230可以是相互分离的，也可以是两个提取面230相邻、并且融合成一体。将所述芯片提取后，将所述提取装置上的至少两个所述芯片贴附于第一扩展片上，所述提取面释放对应的所述芯片，芯片就被放置于第一扩展片上。在将芯片从载体转移至第一扩展片的转运过程中，由于芯片始终贴附于提取面上，转运过程中被提取的两个或两个以上的芯片相互之间的位置关系不改变、相互之间的间距不改变，在半导体板上预定的位置切割为芯片，再将芯片转移至第一扩展片上，芯片相互之间的排布不发生改变，方便芯片的进一步加工。可以是，第一扩展片上可设置有扩展脚，芯片上设置电路单元，电路单元与扩展脚电联通；也可以是，第一扩展片上不设置扩展脚、并且第一扩展片与芯片的电路单元不是电联通，第一扩展片仅作为芯片的支撑，第一扩展片上可以设置两个以上的芯片，芯片与芯片之间电联通。
不限于上述操作，提取芯片后，还可以将所提取的芯片粘贴材料粘贴于线路基板上，并采用封装层覆盖所述芯片，使所述封装层和所述线路基板将所述芯片合围其间；封装层可以保护芯片，优选地，封装层可以采用模压塑料材料，但不限于此，可以根据需要选择合适的封装层材料；优选地，除去所述芯片连接的粘贴材料、以及线路基板，在所述芯片上通过金属积淀和绝缘积层的工艺生长，获得与所述芯片电联通的扩展互连线。通过扩展互连线实现芯片之间、或者芯片与其他电路的连接，可以保护芯片本身的引脚；优选地，扩展互连线的针脚间隔大于芯片上引脚的间隔，便于针脚的连接，比如焊接等操作可以更方便。同时，除去所述芯片连接的粘贴材料、以及线路基板后，封装层半包裹住芯片，可以给予芯片一定的定位作用，使芯片固定在预设的位置，如果同时提取两个以上的芯片、并将芯片转移至线路基板上同时将芯片粘贴于线路基板，芯片相互之间的问及关系不发生改变，可以根据预先设计，提取预设位置上的两个以上的芯片，芯片在封装层上的位置与预设位置一致，方便流水生产。
实施例二
实施例二与实施例一的区别在于：
本实施例中采用半导体基板制成半导体板，再由半导体板制作为芯片100。如图7所示，半导体基板包括：半导体层101、隔离层102、和预留被消减厚度的辅助层103，辅助层103的厚度大于半导体层101的厚度；其中，半导体层101、隔离层102、辅助层103依次层叠设置，辅助层103的厚度大于半导体层101的厚度。采用上述半导体基板的半导体板200制作方法包括：电路制作过程，在半导体层101上制作电路；降低厚度过程，对辅助层103进行磨削或者蚀刻，消减辅助层103的厚度，使半导体基板整体的厚度减小而获得整体厚度很小的电路基板；封装过程，对电路基板进行封装获得半导体板200。其中，半导体层101用于制作电路，作为电路基板的功能部分，例如在半导体层101上制作晶体管和互连线构成电路。
在半导体层101上制作电路时，辅助层103为半导体层101提供辅助支撑，使半导体层101不易变形，可以保证半导体电路的性能；当半导体层101的加工完成不再需要辅助层103做辅助支撑时，消减辅助层103的厚度，使半导体基板的厚度大幅下降成为电路基板。隔离层102用于保护半导体层101，一方面，在降低厚度过程中，可以对半导体层101进行防护，避免消减辅助层103时误伤半导体层101，另一方面，在使用半导体板200或电路基板时，可以防止本身很薄的半导体层101出现裂痕或断裂等损伤。进一步的，在保证电路性能的前提下，尽量减小半导体层101和隔离层102的厚度，可以进一步降低整个半导体板200的厚度。
降低厚度过程中，根据需要，可以将辅助层103全部去除，形成如图8所示的结构，也可以仅去除部分隔离层102，形成如图9所示的结构。
本实施例中，半导体层101为单晶硅制成(不限于本实施例，也可以是其他半导体材料)，辅助层103为硅制成，优选为单晶硅，隔离层102为二氧化硅制成。半导体层101与辅助层103为相同材料制成，辅助层103和半导体层101具有一样的物理特性，利于保持半导体层101的加工。不限于本实施例，辅助层103也可以采用其他的含硅材料制成。
降低厚度过程中，采用四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻辅助层103，隔离层102的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下辅助层103的材料被蚀刻的速度。当采用四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻辅助层103以消减辅助层103厚度时，当辅助层103厚度降低为0时，四甲基氢氧化铵溶液或者氢氧化钾溶液触碰到隔离层102，由于隔离层102被蚀刻的速度小于辅助层103被蚀刻的速度，可以防止四甲基氢氧化铵溶液或者氢氧化钾溶液向半导体层101蚀刻而破坏半导体电路。
对于本实施例，隔离层102(二氧化硅)被蚀刻的速度与辅助层103(硅)被蚀刻的速度相差10倍左右，当四甲基氢氧化铵溶液或者氢氧化钾溶液触碰到隔离层102，隔离层102被蚀刻的速度很慢，可以看做蚀刻在隔离层102被终止，隔离层102对半导体层101可以起到很好的保护作用。
不限于本实施例，也可以采用其他蚀刻溶液对辅助层103进行蚀刻；当辅助层103采用其他材料制作时，可以根据需要采用相应的蚀刻溶液；也可以采用物理方法消减辅助层103的厚度，例如激光蚀刻或者研磨等工艺。
将至少两个电路基板层叠设置后进行封装获得3D电路板。其中，至少两个电路基板层叠设置后，采用湿法蚀刻工艺制作芯片过孔104，如图10所示。由于对消减辅助层103厚度后，使得整个电路基板的厚度大幅减小，将多个电路基板层叠设置制成3D电路板，整个3D电路板的厚度依然很薄，可以采用操作更为方便、快捷的湿法蚀刻工艺制作芯片过孔104。如果采用传统的3D电路板制作方法，由于每一层电路基板的厚度很厚，所制得的3D电路板整体厚度很大，采用湿法蚀刻会使得在芯片过孔104横截面方向产生较宽的侵蚀，使芯片过孔104性能变坏，只能采用干法蚀刻制作芯片过孔104，但是干法蚀刻速度慢、操作复杂。相比之下，采用本实施例制作的3D电路板，使芯片过孔104的加工效率更高。还可以是，如图11所示，3D电路板的相邻两层电路基板之间设有连接层105，连接层105将相邻两层电路基板相粘接，并且连接层105内设有可以导电的导电部106，3D电路板内的各层电路基板(相邻或非相邻)上的电路层可以通过芯片过孔104、导电部106相互导通，实现3D电路板内各层电路基板的功能连通。
由本实施例的方法制成的电路基板的厚度小于或等于10μm，可以在电路基板上部分或全部覆盖树脂材料制成柔性电路板，整个柔性电路板厚度很薄，质地为柔性，能够弯曲扭转而不会损伤柔性电路板本身，可以制作可穿戴设备。
半导体层经过电路制作过程后成为半导体功能层，半导体功能层包括半导体三极管、金属互连线、以及绝缘层。半导体层经过电路制作过程后具有电路功能，可以将最终获得的半导体板可以当做芯片自己使用，也可以在电路制作过程中在半导体板制作多个电路单元，将半导体板切割为多个芯片来使用，电路单元与芯片一一对应。
实施例三
实施例三与实施例一的区别在于：
采用芯片制作线路板。如图12所示，线路板制作方法包括：芯片100安装于线路基板310上，在芯片100上设置芯片100引脚，在线路基板310上设置电路引脚，芯片100与线路基板310之间设置各向异性导电胶320，芯片100引脚与电路引脚通过各向异性导电胶320对接；封装层340覆盖芯片100，封装层340和线路基板310将芯片100合围其间。当线路基板310和封装层340随温度变化热胀冷缩时，由于封装层340覆盖芯片100、并且封装层340与线路基板310将芯片100合围其间；对于线路基板310上安装了芯片100的部分，线路基板310和封装层340从芯片100上下、以及四周周边同时挤压芯片100，芯片100同时受力，不会产生变形；对于线路基板310上没有安装芯片100的部分，线路基板310与封装层340同时热胀冷缩，避免变形，即使线路基板310做得很薄也不会发生变形影响性能；芯片100引脚与电路引脚通过各向异性导电胶320对接，各向异性导电胶320可以只需要很薄的一层就可以实现芯片100和线路基板310的电连接，可以进一步减小线路板的厚度。
线路板制作方法还包括：根据应力抵消条件选择封装层340或/和线路基板310的横截面大小；其中，应力抵消条件为：在与芯片100相错开、封装层340与线路基板310相层叠的截面上，封装层340的横截面与线路基板310的横截面满足：当温度在芯片100的工作温度范围内变化时，封装层340热胀冷缩在封装层340的横截面上产生的应力与线路基板310的热胀冷缩在线路基板310的横截面上产生的应力相对应抵消。芯片100、线路基板310通常为扁平的片状，其铺开的方向面积大、与铺开方向垂直的横截面的面积小，根据应力抵消条件选择封装层340或/和线路基板310的横截面大小，当温度在芯片100的工作温度范围内变化时，封装层340热胀冷缩在封装层340的横截面上产生的应力与线路基板310的热胀冷缩在线路基板310的横截面上产生的应力相对应抵消，进一步防止芯片100变形。
如图13所示，线路板制作方法还包括：在线路基板310上安装独立触脚360，使线路基板310位于独立触脚360与芯片100之间，在线路基板310上设置过孔330，将芯片100引脚通过过孔330与独立触脚360电连接。一般线路基板310上设有与的电路引脚点连接的外接引脚，芯片100通过外接引脚与外界设备连接，而单独在线路基板310上安装独立触脚360，将芯片100引脚通过过孔330与独立触脚360电连接，可以是芯片100直接通过过孔330与独立触脚与外界连接，可以支持芯片100的大功率通电，例如对芯片100的供电可以通过独立触脚进行，可以对芯片100提供更大的功率，也避免大功率通过线路基板310产生过高的能量损耗。
如图14所示，线路板制作方法还包括：芯片100为至少两个，封装层340为至少两个，每个封装层340至少覆盖一个芯片100，两个封装层340之间设有弯曲间隙。两个封装层340之间设有弯曲间隙350，可以减少封装层340的用量，降低线路板的平均厚度。
线路板制作方法还包括：线路基板310为柔性材料制成。尽量减小线路板的厚度有利于柔性电路板的柔性使用，两个封装层340之间设有弯曲间隙350，当弯曲线路板时，会在两个封装层340之间的弯曲间隙350部分弯折，避免芯片100弯折。
不限于此，如图15、16所示，根据需要，独立触脚360、以及弯曲间隙350可以同时使用也可以单独使用。
所获得的线路板结构如图12所示，线路板结构包括：线路基板310，线路基板310上设有电路引脚；芯片100，芯片100上设置芯片100引脚；封装层340；其中，芯片100安装于线路基板310上，芯片100引脚与电路引脚对接；封装层340覆盖芯片100，封装层340与线路基板310将芯片100合围其间；不限于此，也可以是，线路板结构还包括各向异性导电胶320，各向异性导电胶320设于线路基板310和芯片100之间，芯片100引脚与电路引脚通过各向异性导电胶320对接。
线路板结构还包括：在与芯片100相错开、封装层340与线路基板310相层叠的截面上，封装层340的横截面与线路基板310的横截面满足：当温度在芯片100的工作温度范围内变化时，封装层340热胀冷缩在封装层340的横截面上产生的应力与线路基板310的热胀冷缩在线路基板310的横截面上产生的应力相对应抵消。
如图13所示，线路板结构还包括有安装于线路基板310上的独立触脚360，线路基板310位于独立触脚360与芯片100之间，线路基板310上设有过孔330，芯片100引脚通过过孔330与独立触脚360电连接。
如图14所示，线路板结构还包括：芯片100为至少两个，封装层340为至少两个，每个封装层340至少覆盖一个芯片100，两个封装层340之间设有弯曲间隙350。
线路板结构还包括：线路基板310为柔性线路基板310。
优选地，上述芯片100的厚度小于10μm，上述线路基板310为柔性电路板，所获得的线路板柔性很好，可以做成可穿戴设备，封装层340可以有效保护芯片100不被外力损坏，也可以防止芯片100弯折。
上述芯片100可以是裸片或者已经经过封装的集成芯片100，但不限于此，也可以是其他具有电路功能的电子元件。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片制作方法，其特征在于，包括：
将半导体板平贴于载体上，用第一粘贴介质将所述半导体板粘贴于所述载体上，将所述半导体板分割成至少两片芯片；
用提取装置的提取面贴靠其中一个所述芯片，消除或消弱对应的所述芯片上的第一粘贴介质的粘性，解除或削弱对应的所述芯片与所述载体之间的粘贴关系，所述提取装置通过所述提取面将半导体板提取；
其中，所述芯片平贴于所述提取面上，所述芯片落入所述提取面的范围内。
2.根据权利要求1所述的芯片制作方法，其特征在于，在所述提取面上设置第二粘贴介质，当所述提取面贴靠所述芯片时，所述芯片被第二粘贴介质粘贴于所述提取面上。
3.根据权利要求1所述的芯片制作方法，其特征在于，在所述提取装置上设置真空设备，所述真空设备在所述提取面上形成负压，当所述提取面贴靠所述芯片时，所述芯片被吸附在于所述提取面上。
4.根据权利要求1所述的芯片制作方法，其特征在于，在所述提取装置上设置静电吸附器，所述静电吸附器在所述提取面上产生吸力，当所述提取面贴靠所述芯片时，所述芯片被静电吸附在于所述提取面上。
5.根据权利要求1所述的芯片制作方法，其特征在于，将所述半导体板分割为至少三个所述芯片，在所述提取装置上设置至少两个所述提取面，至少两个所述提取面同时贴靠对应的所述芯片，消除或消弱对应的至少两个所述芯片上的第一粘贴介质的粘性，解除或削弱对应的至少两个所述芯片与所述载体之间的粘贴关系，同时将对应的至少两个所述芯片提取。
6.根据权利要求5所述的芯片制作方法，其特征在于，还包括：将所述芯片提取后，将所述提取装置上的至少两个所述芯片贴附于第一扩展片上，所述提取面释放对应的至少两个所述芯片。
7.根据权利要求1至6任一项所述的芯片制作方法，其特征在于，还包括：在所述半导体板上制作至少一个电路单元，所述电路单元与所述芯片对应。
8.根据权利要求7所述的芯片制作方法，其特征在于，还包括：将所述芯片提取后，通过各向异性性导电胶将所述芯片粘贴于第二扩展片上，其中，在所述第二扩展片上设置扩展脚，所述电路单元的引脚与所述扩展脚对接。
9.根据权利要求1至6任一项所述的芯片制作方法，其特征在于，所提取的芯片粘贴材料粘贴于线路基板上，并采用封装层覆盖所述芯片，使所述封装层和所述线路基板将所述芯片合围其间。
10.根据权利要求9所述的芯片制作方法，其特征在于，除去所述芯片连接的粘贴材料、以及线路基板，在所述芯片上通过金属积淀和绝缘积层的工艺生长，获得与所述芯片电联通的扩展互连线。
CN201610335269.4A 2016-05-19 2016-05-19 芯片制作方法 Pending CN107403755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610335269.4A CN107403755A (zh) 2016-05-19 2016-05-19 芯片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610335269.4A CN107403755A (zh) 2016-05-19 2016-05-19 芯片制作方法

Publications (1)

Publication Number Publication Date
CN107403755A true CN107403755A (zh) 2017-11-28

Family

ID=60394512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610335269.4A Pending CN107403755A (zh) 2016-05-19 2016-05-19 芯片制作方法

Country Status (1)

Country Link
CN (1) CN107403755A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638068A (zh) * 2004-01-05 2005-07-13 芝浦机械电子株式会社 半导体芯片的拾取装置及其拾取方法
CN1992149A (zh) * 2005-12-31 2007-07-04 联诚光电股份有限公司 芯片粘合设备及其操作方法
CN101452828A (zh) * 2007-12-03 2009-06-10 株式会社迪思科 晶片的分割方法
CN101887841A (zh) * 2009-05-11 2010-11-17 株式会社迪思科 粘接带的扩展方法
CN102163559A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 堆叠装置的制造方法及装置晶片处理方法
CN102496594A (zh) * 2011-11-16 2012-06-13 扬州扬杰电子科技股份有限公司 一种适用于轻、薄片形元器件的提放吸嘴
US20130183811A1 (en) * 2011-09-30 2013-07-18 Disco Corporation Wafer processing method
CN104347435A (zh) * 2013-08-09 2015-02-11 株式会社日立高新技术仪器 吸附筒夹和芯片接合器
CN105304545A (zh) * 2014-05-28 2016-02-03 关光武 弧形工作面氟橡胶真空吸嘴
CN105428263A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体封装方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638068A (zh) * 2004-01-05 2005-07-13 芝浦机械电子株式会社 半导体芯片的拾取装置及其拾取方法
CN1992149A (zh) * 2005-12-31 2007-07-04 联诚光电股份有限公司 芯片粘合设备及其操作方法
CN101452828A (zh) * 2007-12-03 2009-06-10 株式会社迪思科 晶片的分割方法
CN101887841A (zh) * 2009-05-11 2010-11-17 株式会社迪思科 粘接带的扩展方法
CN102163559A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 堆叠装置的制造方法及装置晶片处理方法
US20130183811A1 (en) * 2011-09-30 2013-07-18 Disco Corporation Wafer processing method
CN102496594A (zh) * 2011-11-16 2012-06-13 扬州扬杰电子科技股份有限公司 一种适用于轻、薄片形元器件的提放吸嘴
CN104347435A (zh) * 2013-08-09 2015-02-11 株式会社日立高新技术仪器 吸附筒夹和芯片接合器
CN105304545A (zh) * 2014-05-28 2016-02-03 关光武 弧形工作面氟橡胶真空吸嘴
CN105428263A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体封装方法

Similar Documents

Publication Publication Date Title
JP6572495B2 (ja) 高密度有機ブリッジデバイスおよび方法
TWI729073B (zh) 電氣互連橋接技術
US9691698B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JPH10270638A (ja) 積層型半導体チップと積層型半導体チップパッケージ及びその製造方法
CN102548253A (zh) 多层电路板的制作方法
CN101740551A (zh) 用于半导体元件的叠层晶粒封装结构及其方法
CN107275240A (zh) 一种芯片封装方法及芯片封装结构
KR20180127045A (ko) 전사 부재를 이용한 전자 소자의 적층 구조 및 상기 전자 소자의 제조 방법
WO2020233008A1 (zh) 柔性显示母板及柔性显示母板制作方法
CN103579173B (zh) 半导体封装件的制法
JP2007109826A (ja) 配線基板、半導体装置及びその製造方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN107403755A (zh) 芯片制作方法
CN107403784A (zh) 线路板制作方法及结构
CN106711053B (zh) 薄芯片柔性封装方法及所制备的封装结构
CN104766855A (zh) 芯片装置及其制造方法
CN107403778A (zh) 半导体基板及半导体板制作方法
US9245814B2 (en) Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package
CN208538860U (zh) 一种埋入式光感模组
CN113161335A (zh) 心率模组封装结构及其制备方法、以及可穿戴电子设备
CN105023990B (zh) 一种基于无机物的复合led积层电路板的制造方法
CN106783633A (zh) 一种扇出的封装结构及其封装方法
CN105023991B (zh) 一种基于无机物的led积层电路板的制造方法
TWI538098B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128

RJ01 Rejection of invention patent application after publication