CN113161335A - 心率模组封装结构及其制备方法、以及可穿戴电子设备 - Google Patents
心率模组封装结构及其制备方法、以及可穿戴电子设备 Download PDFInfo
- Publication number
- CN113161335A CN113161335A CN202110202760.0A CN202110202760A CN113161335A CN 113161335 A CN113161335 A CN 113161335A CN 202110202760 A CN202110202760 A CN 202110202760A CN 113161335 A CN113161335 A CN 113161335A
- Authority
- CN
- China
- Prior art keywords
- chip
- plastic package
- package body
- packaged
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000004033 plastic Substances 0.000 claims abstract description 208
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000002131 composite material Substances 0.000 claims abstract description 57
- 239000010410 layer Substances 0.000 claims description 114
- 239000000463 material Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 230000005693 optoelectronics Effects 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910001220 stainless steel Inorganic materials 0.000 claims description 6
- 239000010935 stainless steel Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000000178 monomer Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 230000033764 rhythmic process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 235000011888 snacks Nutrition 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开一种心率模组封装结构及其制备方法、以及可穿戴电子设备，心率模组封装结构包括复合封装体和导接线组，复合封装体包括堆叠设置的第一封装层和第二封装层，第一封装层包括第一塑封体以及封装于第一塑封体内的LED芯片和光电芯片，第二封装层包括第二塑封体以及封装于第二塑封体内的数据处理芯片，LED芯片的感光区域和光电芯片的有源面背离数据处理芯片的有源面设置；导接线组布设于复合封装体的外部，且一端与第一塑封体内的芯片导接，另一端与第二塑封体内的芯片导接，以将LED芯片、光电芯片和数据处理芯片电性连接。本发明减小了封装结构的尺寸，提高了集成密度，更能够满足可穿戴电子设备小体积、高集成密度的封装要求。
Description
技术领域
本发明涉及半导体封装结构技术领域，具体涉及一种心率模组封装结构及其制备方法、以及可穿戴电子设备。
背景技术
目前，随着科技水平的不断提高，智能手环、运动手表等可穿戴设备受到广大人民的青睐。人们通常穿戴智能手环等来监测自身的健康状况，例如运动或睡眠中的心率变化等。在可穿戴设备的心率模组中，通常需要集成多个功能芯片，当前的心率模块通常采用塑料基板或陶瓷外壳作为承载载体，再通过塑封料或者围框实现包封，封装尺寸较大，集成密集度较低，无法满足可穿戴设备小尺寸、高密度集成的要求。
发明内容
本发明的主要目的是提出一种心率模组封装结构及其制备方法、以及可穿戴电子设备，旨在提高心率模组封装结构的集成密度。
为实现上述目的，本发明提出一种心率模组封装结构，包括：
复合封装体，包括堆叠设置的第一封装层和第二封装层，所述第一封装层包括第一塑封体以及封装于所述第一塑封体内的LED芯片和光电芯片，所述第二封装层包括第二塑封体以及封装于所述第二塑封体内的数据处理芯片，其中，所述LED芯片的感光区域和所述光电芯片的有源面背离所述数据处理芯片的有源面设置；以及，
导接线组，所述导接线组布设于所述复合封装体的外部，且一端与所述第一塑封体内的芯片导接，另一端与所述第二塑封体内的芯片导接，以将所述LED芯片、光电芯片和数据处理芯片电性连接。
可选地，所述第一塑封体背离所述第二塑封体的一侧设有第一介质层，所述第二塑封体背离所述第一塑封体的一侧设有第二介质层，所述导接线组包括：
第一导接线组，设于所述第一介质层内，所述第一导接线组包括第一导接线、第二导接线和第三导接线，所述第一导接线的一端与所述LED芯片连接，另一端外露于所述第一介质层，所述第二导接线的一端与所述光电芯片连接，另一端外露于所述第一介质层，第三导接线的两端分别与所述LED芯片和所述光电芯片连接，且至少一端外露于所述第一介质层；
第二导接线组，设于所述第二介质层内，所述第二导接线组的一端与所述数据处理芯片连接，另一端外露于所述第二介质层；以及，
侧边导接线组，连接所述第一导接线组和第二导接线组。
可选地，所述第一介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的至少一种；和/或，
所述第二介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的至少一种；和/或，
所述第一导接线组中的导接线的材质包括铜、铝和金中的任意一种；和/或，
所述第二导接线组中的导接线的材质包括铜、铝和金中的任意一种；和/或，
所述侧边导接线组中的导接线的材质包括金、不锈钢、铝中的任意一种。
可选地，所述复合封装体还包括连接层，所述连接层设于所述第一封装层和第二封装层之间，以连接所述第一封装层和第二封装层，所述连接层的材质为绝缘胶。
本发明还提出一种心率模组封装结构的制备方法，包括以下步骤：
提供待封装芯片和临时载片，所述待封装芯片包括LED芯片、光电芯片和数据处理芯片，然后将所述待封装芯片贴设在所述临时载片上，使所述LED芯片的感光区域、所述光电芯片和数据处理芯片的有源面均朝向所述临时载片设置；
对贴设于所述临时载片上的待封装芯片进行塑封形成塑封体，并且去除所述临时载片，使所述LED芯片的感光区域以及所述光电芯片和数据处理芯片的有源面显露出所述塑封体的一侧；
在所述塑封体显露出所述待封装芯片的一侧设置导接线，以将所述待封装芯片需要电性互连的导接部引出至显露于所述塑封体；
将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接，使所述LED芯片的感光区域和所述光电芯片的有源面背离所述数据处理芯片的有源面设置，形成复合塑封体；
在所述复合塑封体的外部设置侧边导接线，以将堆叠连接的两个塑封体内的芯片相互导接。
可选地，所述LED芯片、光电芯片和数据处理芯片贴设于同一临时载片上；
在所述塑封体显露出所述待封装芯片的一侧设置导接线的步骤之后，将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接的步骤之前，还包括：
对设置完导接线之后的所述塑封体进行切割，得到封装有所述LED芯片和光电芯片的塑封体、以及封装有所述数据处理芯片的塑封体。
可选地，在所述塑封体显露出所述待封装芯片的一侧设置导接线，以将所述待封装芯片需要电性互连的导接部引出至显露于所述塑封体的步骤，包括：
在所述塑封体显露出所述待封装芯片的一侧设置介质层以及设于所述介质层内的导接线，所述导接线的一端与所述待封装芯片连接，另一端外露于所述介质层；其中，所述介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的任意一种，所述导接线的材质包括铜、铝和金中的任意一种。
可选地，在所述复合塑封体外部设置侧边导接线，以将堆叠连接的两个塑封体内的芯片相互导接的步骤包括；
在所述复合塑封体的外部设置金属层，所述金属层覆盖所述复合塑封体的周侧面，然后去除无需互连的金属部分，形成将堆叠连接的两个塑封体内的芯片相互导接的侧边导接线。
可选地，将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接的步骤之后、在所述复合塑封体的外部设置金属层的步骤之前，还包括：
在所述复合塑封体显露出所述LED芯片的感光区域和所述光电芯片的有源面的一侧、以及显露出所述数据处理芯片的有源面的一侧均设置保护层；
去除无需互连的金属部分的步骤之后，还包括：
去除所述复合塑封体两侧设置的保护层。
本发明还提出一种可穿戴电子设备，包括如上所述的心率模组封装结构。
本发明提供的心率模组封装结构中，通过将LED芯片和光电芯片设于第一塑封体内，将数据处理芯片设于第二塑封体内，并将所述第一塑封体和第二塑封体堆叠连接形成复合封装体，然后在所述复合封装体的外部设置导接线组，实现第一塑封体和第二塑封体内的各芯片之间的相互导接，如此，减小了封装结构的尺寸，提高了集成密度，更有利于满足可穿戴电子设备小尺寸、高密度集成的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提供的心率模组封装结构的一实施例的结构示意图；
图2为图1提供的心率模组封装结构的侧视图；
图3为本发明提供的心率模组封装结构的制备方法的一实施例的流程示意图；
图4为图3中将待封装芯片贴设于临时载片上之后的结构示意图；
图5为图3中对贴设之后的待封装芯片进行塑封形成塑封体之后的结构示意图；
图6为图3中去除临时载片之后的结构示意图；
图7为图3中在塑封体的一侧设置介质层和导接线之后的结构示意图；
图8为图3中对设置完导接线之后的所述塑封体进行切割之后的结构示意图；
图9为图3中将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接之后，形成复合塑封体的结构示意图；
图10为图3中在复合塑封体两侧设置保护层之后的结构示意图；
图11为图3中在塑封体的周侧边设置金属层之后的截面示意图；
图12为图11中的金属层的另一角度视图；
图13为图3中去除无需互连的金属部分以及保护层之后的截面示意图。
附图标号说明：
| 100 | 心率模组封装结构 | 35 | 侧边导接线组 |
| 10 | 第一塑封体 | 36 | 第一介质层 |
| 11 | LED芯片 | 37 | 第二介质层 |
| 12 | 光电芯片 | 40 | 连接层 |
| 121 | 感光区域 | 50 | 焊脚 |
| 20 | 第二塑封体 | 60 | 临时载片 |
| 21 | 数据处理芯片 | 61 | 临时键合膜 |
| 31 | 第一导接线 | 70 | 塑封体 |
| 32 | 第二导接线 | 80 | 金属层 |
| 33 | 第三导接线 | 90 | 保护层 |
| 34 | 第二导接线组 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。此外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在可穿戴设备的心率模组中，通常需要集成多个功能芯片，当前的心率模块通常采用塑料基板或陶瓷外壳作为承载载体，再通过塑封料或者围框实现包封，封装尺寸较大，集成密集度较低，无法满足可穿戴设备小尺寸、高密度集成的要求。鉴于此，本发明提出一种心率模组封装结构，图1所示为本发明提供的新心率模组封装结构的具体实施例。
参阅图1和图2所示，在本发明提供的心率模组封装结构的一实施例中，所述心率模组封装结构100包括复合封装体以及导接线组，所述复合封装体包括堆叠设置的第一封装层和第二封装层，所述第一封装层包括第一塑封体10以及封装于所述第一塑封体10内的LED芯片11和光电芯片12，所述第二封装层包括第二塑封体20以及封装于所述第二塑封体20内的数据处理芯片21，其中，所述LED芯片11的感光区域和所述光电芯片12的有源面背离所述数据处理芯片21的有源面设置；所述导接线30组布设于所述复合封装体的外部，且一端与所述第一塑封体10内的芯片导接，另一端与所述第二塑封体20内的芯片导接，以将所述LED芯片11、光电芯片12和数据处理芯片21电性连接。
本发明提供的心率模组封装结构100中，通过将LED芯片11和光电芯片12设于第一塑封体10内，将数据处理芯片21设于第二塑封体20内，并将所述第一塑封体10和第二塑封体20堆叠连接形成复合封装体，然后在所述复合封装体的外部设置导接线组，实现第一塑封体10和第二塑封体20内的各芯片之间的相互导接，如此，减小了封装结构的尺寸，提高了集成密度，更有利于满足可穿戴电子设备小尺寸、高密度集成的要求。此外，在本实施例中，更优选为所述LED芯片11的有源面以及所述光电芯片12的感光区域外露于所述第一塑封体10背离所述第二塑封体20的一侧，所述数据处理芯片的有源面外露于所述第二塑封体20背离所述第一塑封体10的一侧，如此，在对芯片进行塑封之前不需要进行布线，在塑封完毕之后再来布线，将各芯片需要互相连接的信号通过所述导接线组引出至塑封体外部，避免了塑封过程对布线结构导接性能的影响。
所述导接线组包括将各芯片需要相互连接的信号引出至封装体外部的导接线以及实现两层封装层内的芯片互连的导接线，具体地，在本实施例中，参阅图1所示，所述第一塑封体10背离所述第二塑封体20的一侧设有第一介质层36，所述第二塑封体20背离所述第一塑封体10的一侧设有第二介质层37，所述导接线组包括第一导接线组、第二导接线组34以及侧边导接线组35，其中，所述第一导接线组设于所述第一介质层36内，所述第一导接线组包括第一导接线31、第二导接线32和第三导接线33，所述第一导接线31的一端与所述LED芯片11连接，另一端外露于所述第一介质层36，所述第二导接线32的一端与所述光电芯片12连接，另一端外露于所述第一介质层36，第三导接线33的两端分别与所述LED芯片11和所述光电芯片12连接，且至少一端外露于所述第一介质层356；所述第二导接线组34设于所述第二介质层37内，所述第二导接线组34的一端与所述数据处理芯片21连接，另一端外露于所述第二介质层37，更具体地，所述第二导接线组34包括多个导接线，用以将所述数据处理芯片21需要连接的信号引出至所述第二塑封体的外部；所述侧边导接线组35设于所述复合封装体的周侧边，且连接所述第一导接线组和第二导接线组34设置，以实现所述第一塑封体10内的芯片与所述第二塑封体20内的芯片的电性连接。通过所述第一介质层36和第二介质层37的设置，使得所述第一导接线组和第二导接线组34可采用重新布线(RDL布线)的方式进行布线，布线方式更为简便高效，且形成的布线结构更为稳定可靠。
进一步地，所述第一介质层36的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的至少一种；和/或，所述第二介质层37的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的至少一种。所述第一介质层36和第二介质层37的材质均可以选择上述介质材料中的任意一种或多种的混合物，且两者的材质可以相同，也可以不同，在此不做限定。在本发明提供的一优选实施例中，设置为两者的材质相同，更有利于简化所述心率模组封装结构100的制备工艺，在下文中将进一步结合所述心率模组封装结构100的制备方法进行进一步说明。此外，所述第一介质层36优选设置为不覆盖所述LED芯片11的有源面以及所述光电芯片12的感光区域，更有利于保障所述LED芯片11的发光效率以及保障所述光电芯片12的感光能力。
更进一步地，所述第一导接线组中的导接线的材质包括铜、铝和金中的任意一种；和/或，所述第二导接线组34中的导接线的材质包括铜、铝和金中的任意一种。所述第一导接线组中的导接线和第二导接线组34中的导接线的材质均可以选择上述材料中的任意一种，且两者的材质可以相同也可以不同，在此不做限定，通过选用铜、铝和金中的任意一种作为制备所述第一导接线组中的导接线和第二导接线组34中的导接线的材料，更便利于采用RDL布线的方式进行导接线的布设。在本发明提供的一优选实施例中，设置为两者的材质相同，更有利于简化所述心率模组封装结构100的制备工艺，在下文中将进一步结合所述心率模组封装结构100的制备方法进行进一步说明。
此外，所述侧边导接线组35中的导接线的材质包括金、不锈钢、铝中的任意一种。通过选用金、不锈钢和铝中的任意一种作为制备所述侧边导接线组35中的导接线的材质，更有利于采用溅射、蒸镀、化镀等方式进行所述侧边导接线组35的布设，更够保证更为高效稳定的电性连接。
所述第一塑封层和第二塑封层之间的连接方式不做限定，可以是分别对所述LED芯片11和光电芯片12进行塑封得到所述第一塑封单体，对所述数据处理芯片21进行塑封得到第二塑封单体，然后将两个塑封单体通过粘接形成所述复合封装体，也可以是先对一部分芯片进行塑封形成一个塑封体，然后直接在该塑封体上放置好剩余的芯片并进行第二次塑封，从而形成所述复合封装体。具体地，在本发明实施例中，所述复合封装体还包括连接层40，所述连接层40设于所述第一封装层和第二封装层之间，以连接所述第一封装层和第二封装层，如此，所述第一塑封体10和第二塑封体20可以同时成型，有利于简化所述心率模组封装结构100的制备工艺，也能保证所述第一封装层和第二封装层之间的稳固连接。同时，所述连接层的材质为绝缘胶，在保证所述第一封装层和第二封装层稳固连接的基础上，还能避免不必要的导接。另外，所述第二塑封体20远离所述第一塑封体10的一侧还设置有焊脚50，所述焊脚50对应设于所述第二导接线组34外露于所述第二介质层37的位置，以便于将所述心率模组封装结构100与其他的电子零部件进行连接。
为了尽量满足可穿戴设备小尺寸、高密度集成的要求，人们基于现有扇形封装技术以及塑封穿孔技术，提出了一种集成密度较高的集成方案，但是塑封穿孔技术需要采用激光打孔、电镀填充等复杂缓解，封装成本较高，同时会产生填充空洞、底部过刻蚀等问题，从而对封装结构的电性能产生不良的影响。鉴于此，本发明基于上述提供的心率模组封装结构100，提出一种心率模组封装结100的制备方法，图3至图13为本发明提供的心率模组封装结构100的制备方法的具体实施例。
参阅图3所示，在本发明提供的心率模组封装结构100的制备方法一实施例中，所述心率模组封装结构100的制备方法包括以下步骤：
步骤S10、提供待封装芯片和临时载片60，所述待封装芯片包括LED芯片11、光电芯片12和数据处理芯片21，然后将所述待封装芯片贴设在所述临时载片60上，使所述LED芯片11的感光区域、所述光电芯片12和数据处理芯片21的有源面均朝向所述临时载片60设置；
将所述待封装芯片贴设于所述临时载片60上，贴设时使所述LED芯片11的感光区域、所述光电芯片12和数据处理芯片21的有源面均朝向所述临时载片60设置。其中，所述临时载片60的材质包括但不限于为硅或玻璃等，将所述待封装芯片贴设于所述临时载片60上的方式可以利用临时键合膜61进行贴设，具体为先在所述临时载片上粘贴临时键合材料形成临时键合膜61，所述临时键合材料包括但不限于为激光解键合胶、热解键合胶中的任意一种，然后将所述待封装芯片按照上述朝向粘贴于所述临时键合膜61上，即完成所述待封装芯片的贴设。
此外，所述数据处理芯片21可以与所述LED芯片11和光电芯片12贴设于同一临时载片上，也可以分别贴设于两个临时载片上，当贴设于同一临时载片上，后续在塑封之后、堆叠连接之前，先对其进行切割，分别获得封装有所述LED芯片11和光电芯片12的一塑封单体，以及封装有所述数据处理芯片21的一塑封单体即可。当分别贴设于两个零食载片上时，则需要对两个临时载片上的芯片都进行一次塑封，分别获得封装有所述LED芯片11和光电芯片12的一塑封单体，以及封装有所述数据处理芯片21的一塑封单体。具体地，在本实施例中，所述待封装芯片贴设于同一临时载片60上，贴设之后的结构示意图如图4所示，如此，直接对贴设好的所有芯片进行一次塑封处理即可，无需分别进行塑封，简化了塑封工艺。
步骤S20、对贴设于所述临时载片60上的待封装芯片进行塑封形成塑封体70，并且去除所述临时载片60，使所述LED芯片11的感光区域以及所述光电芯片12和数据处理芯片21的有源面显露出所述塑封体70的一侧；
对贴设于所述临时载片60上的待封装芯片进行塑封形成塑封体70，确保整个结构可以被完全塑封包围，所述塑封体70的厚度按照实际的生产或使用需求进行设置，在此不做限定，封装形成所述塑封体70之后的结构示意图如图5所示。然后通过激光或加热等方式，使所述临时键合膜61与芯片分离，即可去除所述临时载片60，去除所述临时载片60之后的结构示意图如图6所示，此时，所述LED芯片11的感光区域以及所述光电芯片12和数据处理芯片21的有源面显露出所述塑封体70的一侧。
步骤S30、在所述塑封体70显露出所述待封装芯片的一侧设置导接线，以将所述待封装芯片需要电性互连的导接部引出至显露于所述塑封体70；
完成芯片的塑封之后，再在所述塑封体70显露出所述待封装芯片的一侧设置导接线，从而将所述待封装芯片需要电性互连的导接部引出至所述塑封体70的外部。具体地，在本实施例中，所述导接线的设置采用一般晶圆制作工艺制备再布线层，流程包括涂胶(即在所述塑封体70表面涂覆介质材料形成介质层)、曝光、显影、溅射、电镀等，从而在所述塑封体70的表面形成介质层以及设置于所述介质层内的导接线，所述导接线的一端与所述待封装芯片连接，另一端外露于所述介质层，结构如图7所示。其中，所述介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的任意一种，所述导接线的材质包括铜、铝和金中的任意一种。此外，导接线的布设层数根据实际需要电互连的数量而定，在此不做限定。
步骤S40、将封装有所述LED芯片11和光电芯片12的塑封体与封装有所述数据处理芯片21的塑封体堆叠连接，使所述LED芯片11的感光区域和所述光电芯片12的有源面背离所述数据处理芯片21的有源面设置，形成复合塑封体；
在本实施例中，由于所有的待封装芯片均贴设于同一所述临时载片60上，因此，在步骤S30之后、步骤S40之前，还包括：
步骤S40a、对设置完导接线之后的所述塑封体70进行切割，得到封装有所述LED芯片11和光电芯片12的塑封体(即为第一塑封体10)、以及封装有所述数据处理芯片21的塑封体(即为第二塑封体20)，各芯片需要互连的导接线外露于塑封体的侧边，切割完后的封装体结构如图8所示。
然后，再将所述第一塑封体10和第二塑封体20进行堆叠连接，形成复合塑封体，并且在堆叠连接时，使所述LED芯片11的感光区域和所述光电芯片12的有源面背离所述数据处理芯片21的有源面设置，同时保证需要互连的侧边线路的对齐精度。而且，此时对应设于所述第一塑封体10上的导接线构成所述第一导接线组，对应设于所述第二塑封体20上的导接线构成所述第二导接线组34.此外，将所述第一塑封体10和第二塑封体20进行堆叠连接的方式可以采用粘接胶层实现，在本实施例中为选用绝缘胶将两者进行堆叠连接，堆叠连接后的复合塑封体的结构如图9所示。
步骤S50、在所述复合塑封体的外部设置侧边导接线，以将堆叠连接的两个塑封体内的芯片相互导接。
在堆叠连接形成所述复合塑封体之后，再在所述复合塑封体的外部设置侧边导接线(即对应所述侧边导接线组35)，将所述第一塑封体10内的芯片与所述第二塑封体20内的芯片导接，即制备得到结构如图1所示的心率模组封装结构100，通过两层堆叠设置的方式，减小了封装结构的体积，提高了集成封装密度，更有利于满足可穿戴设备小体积、高集成密度的要求。此外，本发明提供的心率模组封装结构100的制备方法，相比于现有技术，省去了激光打孔、通孔填充等复杂工序，降低了封装成本，同时，通过所述侧边导接线的设置，更有利于精确控制导接线的线宽等尺寸，从而有利于减少信号的损耗；此外，所述第一塑封体10和第二塑封体20采用晶圆级扇出形封装，封装效率更高。
所述侧边导接线的设置方式不做限制，具体地，在本实施例中，步骤S50具体包括：
在所述复合塑封体的外部设置所述金属层80，所述金属层80覆盖所述复合塑封体的周侧面，所形成的结构如图11和图12所示。所述金属层80的设置方式可以采用溅射、蒸镀、化镀等方式，而针对上述方式，所述金属层80的材质优选为金、不锈钢和铝中的任意一种，所述金属层80的厚度根据实际使用需求而定，在此不做限定。如此，选用金、不锈钢或铝通过溅射、蒸镀或化镀等方式制备所述金属层80，有利于保证形成均匀覆盖所述复合塑封体周侧面的金属层80，且金属层80与所述复合塑封体之间的结合更为紧密。然后，在通过激光烧蚀等方式去除无需互连的金属部分，留下需要互连的金属部分，即形成将堆叠连接的两个塑封体内的芯片相互导接的侧边导接线，结构如图13和图2所示。
为了避免采用溅射、蒸镀或化镀等方式设置所述金属层80时，对所述复合塑封体显露出芯片的两个侧面的导接线造成影响，优选为在设置所述金属层80之前，对所述复合塑封体的两侧进行保护。具体地，在本实施例中，步骤S40之后、步骤S50之前，还包括：
步骤S50a、在所述复合塑封体显露出所述LED芯片11的感光区域和所述光电芯片12的有源面的一侧、以及显露出所述数据处理芯片21的有源面的一侧均设置保护层90，结构如图10所示。所述保护层90可以是在所述复合塑封体需要被保护的侧面设置保护胶或者保护膜，然后，在去除无需互连的金属部分的步骤之后，再通过撕膜或者显影等方式，去除所述复合塑封体两侧设置的保护层90，即得到结构如图1所示的心率模组封装结构100。
此外，本发明还提出一种可穿戴电子设备，所述可穿戴电子设备包括但不限于为智能手环、运动手表等，所述可穿戴电子设备包括心率模组封装结构100，所述心率模组封装结构100的具体结构参照上述实施例。可以理解的是，由于本发明可穿戴电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。
Claims (10)
1.一种心率模组封装结构，其特征在于，包括：
复合封装体，包括堆叠设置的第一封装层和第二封装层，所述第一封装层包括第一塑封体以及封装于所述第一塑封体内的LED芯片和光电芯片，所述第二封装层包括第二塑封体以及封装于所述第二塑封体内的数据处理芯片，其中，所述LED芯片的感光区域和所述光电芯片的有源面背离所述数据处理芯片的有源面设置；以及，
导接线组，所述导接线组布设于所述复合封装体的外部，且一端与所述第一塑封体内的芯片导接，另一端与所述第二塑封体内的芯片导接，以将所述LED芯片、光电芯片和数据处理芯片电性连接。
2.如权利要求1所述的心率模组封装结构，其特征在于，所述第一塑封体背离所述第二塑封体的一侧设有第一介质层，所述第二塑封体背离所述第一塑封体的一侧设有第二介质层，所述导接线组包括：
第一导接线组，设于所述第一介质层内，所述第一导接线组包括第一导接线、第二导接线和第三导接线，所述第一导接线的一端与所述LED芯片连接，另一端外露于所述第一介质层，所述第二导接线的一端与所述光电芯片连接，另一端外露于所述第一介质层，第三导接线的两端分别与所述LED芯片和所述光电芯片连接，且至少一端外露于所述第一介质层；
第二导接线组，设于所述第二介质层内，所述第二导接线组的一端与所述数据处理芯片连接，另一端外露于所述第二介质层；以及，
侧边导接线组，连接所述第一导接线组和第二导接线组。
3.如权利要求2所述的心率模组封装结构，其特征在于，所述第一介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的至少一种；和/或，
所述第二介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的至少一种；和/或，
所述第一导接线组中的导接线的材质包括铜、铝和金中的任意一种；和/或，
所述第二导接线组中的导接线的材质包括铜、铝和金中的任意一种；和/或，
所述侧边导接线组中的导接线的材质包括金、不锈钢、铝中的任意一种。
4.如权利要求1所述的心率模组封装结构，其特征在于，所述复合封装体还包括连接层，所述连接层设于所述第一封装层和第二封装层之间，以连接所述第一封装层和第二封装层，所述连接层的材质为绝缘胶。
5.一种心率模组封装结构的制备方法，其特征在于，包括以下步骤：
提供待封装芯片和临时载片，所述待封装芯片包括LED芯片、光电芯片和数据处理芯片，然后将所述待封装芯片贴设在所述临时载片上，使所述LED芯片的感光区域、所述光电芯片和数据处理芯片的有源面均朝向所述临时载片设置；
对贴设于所述临时载片上的待封装芯片进行塑封形成塑封体，并且去除所述临时载片，使所述LED芯片的感光区域以及所述光电芯片和数据处理芯片的有源面显露出所述塑封体的一侧；
在所述塑封体显露出所述待封装芯片的一侧设置导接线，以将所述待封装芯片需要电性互连的导接部引出至显露于所述塑封体；
将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接，使所述LED芯片的感光区域和所述光电芯片的有源面背离所述数据处理芯片的有源面设置，形成复合塑封体；
在所述复合塑封体的外部设置侧边导接线，以将堆叠连接的两个塑封体内的芯片相互导接。
6.如权利要求5所述的心率模组封装结构的制备方法，其特征在于，所述LED芯片、光电芯片和数据处理芯片贴设于同一临时载片上；
在所述塑封体显露出所述待封装芯片的一侧设置导接线的步骤之后，将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接的步骤之前，还包括：
对设置完导接线之后的所述塑封体进行切割，得到封装有所述LED芯片和光电芯片的塑封体、以及封装有所述数据处理芯片的塑封体。
7.如权利要求5所述的心率模组封装结构的制备方法，其特征在于，在所述塑封体显露出所述待封装芯片的一侧设置导接线，以将所述待封装芯片需要电性互连的导接部引出至显露于所述塑封体的步骤，包括：
在所述塑封体显露出所述待封装芯片的一侧设置介质层以及设于所述介质层内的导接线，所述导接线的一端与所述待封装芯片连接，另一端外露于所述介质层；其中，所述介质层的材质包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅中的任意一种，所述导接线的材质包括铜、铝和金中的任意一种。
8.如权利要求5所述的心率模组封装结构的制备方法，其特征在于，在所述复合塑封体的外部设置侧边导接线，以将堆叠连接的两个塑封体内的芯片相互导接的步骤包括；
在所述复合塑封体的外部设置金属层，所述金属层覆盖所述复合塑封体的周侧面，然后去除无需互连的金属部分，形成将堆叠连接的两个塑封体内的芯片相互导接的侧边导接线。
9.如权利要求8所述的心率模组封装结构的制备方法，其特征在于，将封装有所述LED芯片和光电芯片的塑封体与封装有所述数据处理芯片的塑封体堆叠连接的步骤之后、在所述复合塑封体的外部设置金属层的步骤之前，还包括：
在所述复合塑封体显露出所述LED芯片的感光区域和所述光电芯片的有源面的一侧、以及显露出所述数据处理芯片的有源面的一侧均设置保护层；
去除无需互连的金属部分的步骤之后，还包括：
去除所述复合塑封体两侧设置的保护层。
10.一种可穿戴电子设备，其特征在于，包括如权利要求1至4任意一项所述的心率模组封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110202760.0A CN113161335B (zh) | 2021-02-23 | 2021-02-23 | 心率模组封装结构及其制备方法、以及可穿戴电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110202760.0A CN113161335B (zh) | 2021-02-23 | 2021-02-23 | 心率模组封装结构及其制备方法、以及可穿戴电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113161335A true CN113161335A (zh) | 2021-07-23 |
| CN113161335B CN113161335B (zh) | 2022-09-20 |
Family
ID=76883595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110202760.0A Active CN113161335B (zh) | 2021-02-23 | 2021-02-23 | 心率模组封装结构及其制备方法、以及可穿戴电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161335B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023103964A1 (zh) * | 2021-12-06 | 2023-06-15 | 青岛歌尔智能传感器有限公司 | 封装结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040201087A1 (en) * | 2003-01-03 | 2004-10-14 | Dong-Ho Lee | Stack package made of chip scale packages |
| CN104701272A (zh) * | 2015-03-23 | 2015-06-10 | 矽力杰半导体技术(杭州)有限公司 | 一种芯片封装组件及其制造方法 |
| CN105140211A (zh) * | 2015-07-14 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 一种fan-out的封装结构及其封装方法 |
| CN109801894A (zh) * | 2018-12-28 | 2019-05-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构和封装方法 |
| CN111370395A (zh) * | 2020-03-24 | 2020-07-03 | 青岛歌尔智能传感器有限公司 | 心率模组的封装结构、封装方法及可穿戴设备 |
| CN111863794A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种半导体封装器件 |
-
2021
- 2021-02-23 CN CN202110202760.0A patent/CN113161335B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040201087A1 (en) * | 2003-01-03 | 2004-10-14 | Dong-Ho Lee | Stack package made of chip scale packages |
| CN104701272A (zh) * | 2015-03-23 | 2015-06-10 | 矽力杰半导体技术(杭州)有限公司 | 一种芯片封装组件及其制造方法 |
| CN105140211A (zh) * | 2015-07-14 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 一种fan-out的封装结构及其封装方法 |
| CN109801894A (zh) * | 2018-12-28 | 2019-05-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构和封装方法 |
| CN111370395A (zh) * | 2020-03-24 | 2020-07-03 | 青岛歌尔智能传感器有限公司 | 心率模组的封装结构、封装方法及可穿戴设备 |
| CN111863794A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种半导体封装器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023103964A1 (zh) * | 2021-12-06 | 2023-06-15 | 青岛歌尔智能传感器有限公司 | 封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113161335B (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101614960B1 (ko) | 반도체 다이 어셈블리 및 반도체 다이 준비 방법 | |
| TWI225696B (en) | Semiconductor package and method for manufacturing the same | |
| JP3544974B2 (ja) | 一体化積層体 | |
| US7892889B2 (en) | Array-processed stacked semiconductor packages | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US20150325561A1 (en) | Method of making a stacked microelectronic package | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| US20110053318A1 (en) | Fabrication method of package structure | |
| CN111370395B (zh) | 心率模组的封装结构、封装方法及可穿戴设备 | |
| TW200411891A (en) | High density multi-chip module structure and manufacturing method thereof | |
| US11670600B2 (en) | Panel level metal wall grids array for integrated circuit packaging | |
| CN113161335B (zh) | 心率模组封装结构及其制备方法、以及可穿戴电子设备 | |
| US7955953B2 (en) | Method of forming stacked die package | |
| US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
| CN107507816A (zh) | 扇出型晶圆级多层布线封装结构 | |
| CN112420641A (zh) | 一种功率元件封装结构及其制备方法 | |
| US7785928B2 (en) | Integrated circuit device and method of manufacturing thereof | |
| US11824001B2 (en) | Integrated circuit package structure and integrated circuit package unit | |
| CN111029260A (zh) | 扇出型三维封装结构的制备方法及扇出型三维封装结构 | |
| US11616017B2 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| US11894357B2 (en) | System-level packaging structure and method for LED chip | |
| CN212303700U (zh) | Led芯片系统级封装结构 | |
| CN114256170A (zh) | 扇出型封装结构及其制备方法 | |
| CN113880041A (zh) | 微系统模组芯片嵌入式封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |