CN113880041A - 微系统模组芯片嵌入式封装结构及封装方法 - Google Patents

Abstract

本发明提供一种微系统模组芯片嵌入式封装结构及封装方法，通过自上往下进行重新布线工艺的待封装芯片周围的光刻胶重新定形的方法，先在临时承载基底上制作重新布线结构，再将待封装芯片有芯片焊盘的一面与再布线结构上的电互连焊盘进行回流，之后再用厚膜光刻胶对待封装芯片的外层进行重新定形，最后将带有再布线结构的重新定形的待封装芯片扣到半导体基底的凹槽内，大大的减小了内埋芯片后硅空腔周边的剩余宽度，进而消除了悬空走线结构提高了模组整体的可靠性；避免了走线与芯片上的互连PAD偏离引起电互连失效，待封装芯片表面一次又一次承受强度较大的工艺及待封装芯片上表面的结构受到损坏等。

Description

微系统模组芯片嵌入式封装结构及封装方法

技术领域

本发明属于半导体封装技术领域，特别是涉及一种微系统模组芯片嵌入式封装结构及封装方法。

背景技术

随着硅基微机电(MEMS)和射频硅通孔(RF TSV)工艺技术的发展，三维异构集成微系统技术成为下一代军用高集成电子系统技术发展重要方向。三维异构集成是将不同尺寸质地的芯片埋入硅基衬底上的硅空腔通过后布线技术扇出，再通过硅通孔来实现高密度集成的集成方法。

然而，然而这样的先内埋再布线的自下往上的工艺流程存在诸多问题，例如，第一：由于后道芯片切割误差与前道刻蚀工艺相比，误差较大精度较小。故为了避免当芯片内埋时，芯片尺寸因切割而增大导致的无法内埋的问题，通常会在空腔刻蚀的时候增大刻蚀空腔的宽度，但是此多余宽度的引入会导致芯片内埋后再布线时出现悬空走线的问题，这种悬空走线会大大降低模组整体的可靠性。第二：芯片内埋过程涉及到采用后道工艺将芯片从晶圆上切割下来，再用贴片机贴到嵌入式硅空腔底部进行回流，之后再用前道工艺的光刻电镀等方法自下往上进行再布线扇出，自下而上的布置可以是：芯片埋入空腔以后，在芯片PAD与空腔表面生长下层金属和介质，之后再生长上层金属和介质。例如，如图26所示，芯片401埋入硅基板400的空腔以后，在芯片401的PAD与空腔表面生长下层金属402和下层介质403，之后再生长上层金属404。由于前后道工艺精度不同很容易造成回流过程中芯片偏离原来设定的标准位置，而下一步的光刻电镀等扇出工艺又以原来设定的标准位置作为参考位置，从而导致扇出金属走线与芯片上的互连PAD偏离引起电互连失效的问题。第三：许多内埋的功能芯片对芯片的上表面有环境要求，一般会要求上表面裸露在空气中，不可有二氧化硅介质层或者是PI胶介质层覆盖在其上，如此一来裸露的芯片上表面就将一遍又一遍的承受涂胶，显影，PVD溅射，湿法腐蚀去除种子层等一系列强度较大的工序。这些工序的反复进行会很容易导致芯片上表面的结构受到损坏而影响芯片性能。

因此，如何提供一种微系统模组芯片嵌入式封装结构及封装方法以解决现有技术中的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种微系统模组芯片嵌入式封装结构及封装方法，用于解决现有技术微系统模组芯片嵌入式封装中所造成的模组可靠性、焊盘偏离引起电互连失效以及芯片表面受损影响性能等问题。

为实现上述目的及其他相关目的，本发明提供一种微系统模组芯片嵌入式封装方法，所述封装方法包括如下步骤：

提供临时承载基底；

于所述临时承载基底上形成再布线结构，所述再布线结构表面形成有电互连焊盘；

提供具有相对的正面和背面的待封装芯片，所述正面形成有芯片焊盘；

将所述待封装芯片倒扣在所述再布线结构上，所述芯片焊盘与所述电互连焊盘相连；

于所述再布线结构上形成重整光刻胶层，所述重整光刻胶层环绕所述待封装芯片，且所述重整光刻胶层的上表面与所述待封装芯片的背面相平齐，得到重构连接结构；

提供半导体基板，所述半导体基板中形成有待嵌入空腔，所述重整光刻胶层的外缘尺寸与所述待嵌入空腔的尺寸相同；

将所述重构连接结构装载在所述半导体基板上，其中，所述待封装芯片及所述重整光刻胶层埋入所述待嵌入空腔中；以及

去除所述临时承载基底，得到芯片内嵌模组结构。

可选地，形成所述再布线结构的步骤包括：

于所述临时承载基底上形成临时键合层；

于所述临时键合层上形成重新布线层，所述重新布线层包括至少一层金属线层及至少一层介质层，所述金属线层位于所述介质层中形成金属互连结构；

于所述重新布线层上形成与所述金属互连结构电连接的所述电互连焊盘。

可选地，所述临时键合层包括热降解胶、紫外光降解胶及临时键合胶中的任意一种。

可选地，形成所述重新布线层及所述点互连焊盘的步骤包括：

于所述临时键合层上形成第一图形化介质层，所述第一图形化介质层上形成有若干个显露所述临时键合层的第一开口；

于所述第一图形化介质层表面及显露的临时键合层上形成连续的第一种子层；

于所述第一种子层上形成第一牺牲介质层，所述第一牺牲介质层上形成有若干个显露所述第一种子层的第一辅助开口，所述第一辅助开口与所述第一开口上下对应；

于所述第一辅助开口对应的所述第一种子层上形成第一金属布线层，并去除所述第一牺牲介质层及其下方对应的所述第一种子层，以显露对应位置的所述第一图形化介质层；

于所述第一图形化介质层及所述第一金属布线层上形成焊盘图形化介质层，所述焊盘图形化介质层上形成有若干个显露所述第一金属布线层的焊盘开口；

于所述焊盘图形化介质层表面及显露的第一金属布线层上形成连续的第二种子层；

于所述第二种子层上形成第二牺牲介质层，所述第二牺牲介质层上形成有若干个显露所述第二种子层的第二辅助开口，所述第二辅助开口与所述焊盘开口上下对应；

于所述第二辅助开口对应的所述第二种子层上形成所述电互连焊盘，并去除所述第二牺牲介质层及其下方对应的所述第二种子层，以显露对应位置的所述第二图形化介质层。

可选地，形成所述焊盘图形化介质层之前还包括形成至第N图形化介质层及第N金属布线层的步骤，其中，最上层的金属布线层与所述点互连焊盘电连接。

可选地，所述第一图形化介质层包括光刻胶层，所述第一图形化介质层的厚度介于5-10μm之间；所述第一种子层包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，所述第一种子层的厚度介于0.5-1.5μm之间；所述第一金属布线层的厚度介于5-10μm之间；所述焊盘图形化介质层包括光刻胶层，所述焊盘图形化介质层的厚度介于5-10μm之间；所述第二种子层包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，所述第二种子层的厚度介于0.5-1.5μm之间；所述电互连焊盘的厚度介于8-15μm之间。

可选地，形成有所述电互连焊盘的所述再布线结构的一面还形成有与所述电互连焊盘间具有间距的第一金属键合层，且所述重整光刻胶层形成于所述待封装芯片与所述第一键合金属层之间。

可选地，将所述重构连接结构装载在所述半导体基板上之前还包括步骤：于所述待嵌入空腔周围的所述半导体基板表面形成第二键合金属层以及于所述待嵌入空腔的底部形成焊料，其中，所述第一键合金属层与所述第二键合金属层相接合。

可选地，将所述重构连接结构装载在所述半导体基板上之前还包括步骤：于所述待嵌入空腔周围的所述半导体基板表面形成粘合层以及于所述待嵌入空腔的底部形成焊料，其中，所述重整光刻胶层周围的所述再布线结构与所述粘合层相接合。

可选地，所述重整光刻胶层包覆所述待封装芯片的侧部并填充所述待封装芯片与所述再布线结构之间的间隙，所述重整光刻胶层的厚度介于100-200μm之间。

可选地，所述待封装芯片上形成有空气桥，所述空气桥位于所述待封装芯片靠近所述芯片焊盘一侧。

本发明还提供一种微系统模组芯片嵌入式封装结构，其中，所述封装结构优选采用本发明的封装方法封装得到，当然，也可以采用其他方法封装，所述封装结构包括：

半导体基板，所述半导体基板中形成有待嵌入空腔；

待封装芯片，具有相对的正面和背面，所述待封装芯片的背面形成于所述待嵌入空腔底部，所述待封装芯片的正面形成有芯片焊盘；

再布线结构，具有相对的第一面及第二面，所述第一面靠近所述待封装芯片，且所述第一面形成有电互连焊盘，所述电互连焊盘与所述芯片焊盘相连；

重整光刻胶层，形成于所述待封装芯片外围，所述重整光刻胶层的外缘尺寸与所述待嵌入空腔的尺寸相同，且填充满所述待封装芯片与所述待嵌入空腔侧壁之间的间隙。

可选地，所述再布线结构包括重新布线层，其中，所述重新布线层包括至少一层金属线层及至少一层介质层，所述金属线层位于所述介质层中形成金属互连结构，所述电互连焊盘形成于所述重新布线层上并于所述金属互连结构电连接。

可选地，所述待嵌入空腔周围的所述半导体基板与所述重整光刻胶层周围的所述再布线结构之间形成有接合层，其中，所述接合层包括金属键合层及粘合层中的任意一种。

可选地，所述重整光刻胶层包覆所述待封装芯片的侧部并填充所述待封装芯片与所述再布线结构之间的间隙，所述重整光刻胶层的厚度介于100-200μm之间。

可选地，所述待封装芯片上具有空气桥，所述空气桥位于所述待封装芯片靠近所述芯片焊盘一侧。

如上所述，本发明的一种微系统模组芯片嵌入式封装结构及封装方法，通过自上往下进行重新布线工艺的待封装芯片周围的光刻胶重新定形的方法，先在临时承载基底上制作重新布线结构，再将待封装芯片有芯片焊盘的一面与再布线结构上的电互连焊盘进行回流，之后再用厚膜光刻胶对待封装芯片的外层进行重新定形，最后将带有再布线结构的重新定形的待封装芯片扣到半导体基底的凹槽内，采用厚膜光刻胶对芯片的外层进行重新定形可以将后道切割误差与前道刻蚀误差的匹配转化为前道光刻的误差与前道刻蚀的误差匹配，从而大大的减小了内埋芯片后硅空腔周边的剩余宽度，进而消除了悬空走线结构提高了模组整体的可靠性；先进行待封装芯片的芯片焊盘与再布线结构的互连，再内埋芯片，从而避免了走线与芯片上的互连PAD偏离引起电互连失效的问题；先制作再布线结构在把再布线结构与待封装芯片连接，从而避免了待封装芯片表面一次又一次的承受强度较大的工艺，避免了待封装芯片上表面的结构受到损坏。

附图说明

图1显示为本发明的微系统模组芯片嵌入式封装方法的流程图。

图2显示为本发明一示例中提供临时键合基底的结构示意图。

图3显示为本发明一示例中形成临时键合层的结构示意图。

图4显示为本发明一示例中形成第一图形化介质层的结构示意图。

图5显示为本发明一示例中形成第一种子层的结构示意图。

图6显示为本发明一示例中形成第一牺牲介质层的结构示意图。

图7显示为本发明一示例中形成第一金属布线层的结构示意图。

图8显示为本发明一示例中去除第一牺牲介质层及部分第一种子层的结构示意图。

图9显示为本发明一示例中形成焊盘图形化介质层的结构示意图。

图10显示为本发明一示例中形成第二种子层的结构示意图。

图11显示为本发明一示例中形成第二牺牲介质层的结构示意图。

图12显示为本发明一示例中形成电互连焊盘的结构示意图。

图13显示为本发明一示例中去除第二牺牲介质层及部分第二种子层的结构示意图。

图14显示为本发明另外一示例中第二牺牲介质层的结构示意图。

图15显示为本发明图14的示例中形成电互连焊盘沉积材料层的结构示意图。

图16显示为本发明图14的示例中形成电互连焊盘及第一金属键合层的结构示意图。

图17显示为本发明一示例中形成待封装芯片的结构示意图。

图18显示为本发明一示例中形成光刻胶层的结构示意图。

图19显示为本发明一示例中形成重整光刻胶层的结构示意图。

图20显示为本发明图14所示的示例中形成重整光刻胶层的结构示意图。

图21显示为本发明一示例中提供半导体基底的结构示意图。

图22显示为本发明一示例中形成接合层及焊料的结构示意图。

图23显示为本发明一示例中将待封装芯片埋入待嵌入空腔的结构示意图。

图24显示为本发明图14所示的将待封装芯片埋入待嵌入空腔的结构示意图。

图25示为本发明一示例中将临时承载基底剥离形成芯片内嵌模组结构的结构示意图。

图26显示为传统硅转接板的自下而上的芯片内埋互联工艺。

元件标号说明

100 临时承载基底

101 临时键合层

102 第一图形化介质层

102a 第一开口

103 第一种子层

104 第一牺牲介质层

104a 第一辅助开口

105 第一金属布线层

106 焊盘图形化介质层

106a 焊盘开口

107 第二种子层

108 第二牺牲介质层

108a 第二辅助开口

109 点互连焊盘

110 再布线结构

111 第一金属键合层

200 待封装芯片

201 空气桥

202 光刻胶层

203 重整光刻胶层

300 半导体基板

301 带嵌入空腔

302 接合层

303 焊料

S1～S7 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局形态也可能更为复杂。

如图1所示，本发明提供一种微系统模组芯片嵌入式封装方法，所述封装方法包括如下步骤：

S1：提供临时承载基底；

S2：于所述临时承载基底上形成再布线结构，所述再布线结构表面形成有电互连焊盘；

S3：提供具有相对的正面和背面的待封装芯片，所述正面形成有芯片焊盘，将所述待封装芯片倒扣在所述再布线结构上，所述芯片焊盘与所述电互连焊盘相连；

S4：于所述再布线结构上形成重整光刻胶层，所述重整光刻胶层环绕所述待封装芯片，且所述重整光刻胶层的上表面与所述待封装芯片的背面相平齐，得到重构连接结构；

S5：提供半导体基板，所述半导体基板中形成有待嵌入空腔，所述重整光刻胶层的外缘尺寸与所述待嵌入空腔的尺寸相同；

S6：将所述重构连接结构装载在所述半导体基板上，其中，所述待封装芯片及所述重整光刻胶层埋入所述待嵌入空腔中；以及

S7：去除所述临时承载基底，得到芯片内嵌模组结构。

下面将结合附图详细说明本发明的微系统模组芯片嵌入式封装方法，其中，需要说明的是，上述顺序并不严格代表本发明微系统模组芯片嵌入式封装方法的顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一种示例中的微系统模组芯片嵌入式封装方法的步骤。

首先，如图1中的S1及图2所示，进行步骤S1，提供临时承载基底100。所述临时承载基底100可以是临时载片晶圆，可以为本领域熟知的高阻硅片、低阻硅片、SOI晶圆、玻璃载片、氮化镓衬底以及砷化镓衬底等，在后续工艺中剥离以得到封装结构。

接着，如图1中的S2及图3-16所示，进行步骤S2，于所述临时承载基底100上形成再布线结构110，所述再布线结构110表面形成有电互连焊盘109。所述再布线结构110可以依据实际需求实现线路布置，可以依据实际需求实现芯片的电性引出以及电性连接等等。

作为示例，形成所述再布线结构110的步骤包括：

首先，如图3所示，于所述临时承载基底100上形成临时键合层101。其中，在一示例中，所述临时键合层101包括热降解胶(热可解除胶)、紫外光降解胶(紫外光可解除胶)中的任意一种，当然，所述临时键合层101也可以是临时键合胶，其中，临时键合胶是常用的半导体界的胶的种类，是液态的胶水类的胶。其中，在一示例中，可以是在所述临时承载基底100上涂上厚度范围为1-100μm之间的临时键合胶，可以是10μm、20μm、50μm，之后进行胶的固化，得到所述临时键合层101，所述临时键合层用于后续剥离。

接着，如图4-11及图14所示，于所述临时键合层上形成重新布线层，所述重新布线层包括至少一层金属线层(如第一金属线层105)及至少一层介质层(如第一图形化介质层102)，所述金属线层位于所述介质层中形成金属互连结构，所述金属互连结构可以是指所述重新布线层中不同层的金属线层依据实际需求穿过所述介质层相互电连接形成的金属导电结构。

最后，如图12、13及图15、16所示，于所述重新布线层上形成与所述金属互连结构电连接的所述电互连焊盘109。所述点互连焊盘109与所述金属互连结构电连接，从而可以基于所述点互连焊盘109实现与外部部件的连接，并基于金属互连结构实现需要的走线布置。

在一示例中，形成所述重新布线层及所述点互连焊盘的步骤包括：

首先，如图4所示，于所述临时键合层101上形成第一图形化介质层102，所述第一图形化介质层102上形成有若干个显露所述临时键合层101的第一开口102a。其中，所述第一图形化介质层102可以为图形化的光刻胶层，所述第一图形化介质层102的厚度介于5-10μm之间，可以是6μm、8μm、9μm，其中，所述第一开口102a可以是经过曝光显影得到，可以用于形成外互连PAD的图形。所述第一开口102a的数量及尺寸可以依据实际需求设定。另外，所述光刻胶可以为正胶也可以为负胶，涂胶方式可以为旋涂法也可以用干膜直接粘贴。

接着，如图5所示，于所述第一图形化介质层102表面及显露的临时键合层101上形成连续的第一种子层103。作为示例，所述第一种子层103包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，可以为其中的一种，也可以为上述材料层构成的叠层结构。所述第一种子层103的厚度介于0.5-1.5μm之间，可以是0.8μm、1μm、10.μm。另外，所述第一种子层103的形成方式可以为蒸镀、化学气相沉积、物理气相沉积等。

接着，如图6所示，于所述第一种子层103上形成第一牺牲介质层104，所述第一牺牲介质层104上形成有若干个显露所述第一种子层103的第一辅助开口104a，所述第一辅助开口104a与所述第一开口102a上下对应，其中，二者上下对应是指二者开口上下存在交叉的区域，在一示例中，所述第一辅助开口104a的尺寸大于所述第一开口102a的尺寸，即所述第一辅助开口104a相当于覆盖所述第一开口102a，参见图6结构所示。其中，所述第一牺牲介质层104的材料可以为光刻胶，光刻胶可为正胶也可为负胶，涂胶方式可以为旋涂法也可以用干膜直接粘贴，通过曝光显影形成所述第一辅助开口104a，并形成再布线RDL的光刻胶图形，得到所述第一牺牲介质层104。

接着，如图7-8所示，于所述第一辅助开口104a对应的所述第一种子层103上形成第一金属布线层105，并去除所述第一牺牲介质层104及其下方对应的所述第一种子层103，即去除所述第一辅助开口104a周围的所述第一牺牲介质层104的材料以及这一部分材料正下方的所述第一种子层103的材料，以显露对应位置的所述第一图形化介质层102。其中，所述第一金属层105的形成方式可以是电镀，所述第一金属布线层105的厚度介于5-10μm之间，可以是6μm、8μm、9μm，另外，对应所述第一种子层103的去除方式可以为干法刻蚀也可以为湿法刻蚀。

接着，如图9所示，于所述第一图形化介质层102及所述第一金属布线层105上形成焊盘图形化介质层106，所述焊盘图形化介质层106上形成有若干个显露所述第一金属布线层105的焊盘开口106a。其中，所述焊盘图形化介质层106可以为图形化的光刻胶层，所述焊盘图形化介质层106的厚度介于5-10μm之间，可以是6μm、8μm、9μm，其中，所述焊盘开口106a可以是经过曝光显影得到，可以用于形成外互连PAD的图形。另外，所述光刻胶可以为正胶也可以为负胶，涂胶方式可以为旋涂法也可以用干膜直接粘贴。

接着，如图10所示，于所述焊盘图形化介质层106表面及显露的第一金属布线层105上形成连续的第二种子层107，作为示例，所述第二种子层107包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，可以为其中的一种，也可以为上述材料层构成的叠层结构。所述第二种子层107的厚度介于0.5-1.5μm之间，可以是0.8μm、1μm、1.2μm。另外，所述第二种子层107的形成方式可以为蒸镀、化学气相沉积、物理气相沉积等。

接着，如图11所示，于所述第二种子层107上形成第二牺牲介质层108，所述第二牺牲介质层108上形成有若干个显露所述第二种子层107的第二辅助开口108a，所述第二辅助开口108a与所述焊盘开口106a上下对应，其中，二者上下对应是指二者开口上下存在交叉的区域，在一示例中，所述第二辅助开口108a的尺寸大于所述焊盘开口106a的尺寸，即所述第二辅助开口108a相当于覆盖所述焊盘开口106a，参见图11结构所示。其中，所述第二牺牲介质层108的材料可以为光刻胶，刻胶可为正胶也可为负胶，涂胶方式可以为旋涂法也可以用干膜直接粘贴，通过曝光显影形成所述第二辅助开口108a，并形成再布线RDL的光刻胶图形，得到所述第二辅助开口108a。

最后，如图12-13所示，于所述第二辅助开口108a对应的所述第二种子层107上形成所述电互连焊盘109，并去除所述第二牺牲介质层108及其下方对应的所述第二种子层107，即去除所述第二辅助开口108a周围的所述第二牺牲介质层108的材料以及这一部分材料正下方的所述第二种子层107的材料，以显露对应位置的所述第二图形化介质层106。其中，所述电互连焊盘109的形成方式可以是电镀，材料可为锡银，同时本领域技术人员可以理解此电镀步骤中所用到的材料可以任意选择以达到与后续步骤的良好配合。所述电互连焊盘109的厚度介于8-15μm之间，可以是10μm、12μm、13μm。另外，对应所述第二种子层107的去除方式可以为干法刻蚀也可以为湿法刻蚀。至此形成了具有电互连焊盘的再布线结构110。

作为示例，形成所述焊盘图形化介质层106之前还包括形成至第N图形化介质层及第N金属布线层的步骤，其中，最上层的金属布线层与所述点互连焊盘109电连接。也就是说，在形成完所述第一图形化介质层102及所述第一金属布线层105之后，还包括在其上形成第二图形化介质层、第二金属布线层的步骤，其中，第二金属布线层与所述第一金属布线层105依据实际设计电连接，所述第二金属布线层依据实际与电互连焊盘109电连接，形成金属互连结构。进一步，还包括继续形成至第N图形化介质层、第N金属布线层的步骤，其中，第二图形化介质层至第N图形化介质层的形成步骤可参考第一图形化介质层102的形成步骤，第二金属布线层至第N金属布线层的形成步骤可以参考第一金属布线层106的形成步骤，其中，N为大于或等于2的整数。

在另一示例中，如图14-16所示，形成有所述电互连焊盘109的所述再布线结构110的一面还形成有与所述电互连焊盘109间具有间距的第一金属键合层111。即，如图16所示，在所述再布线结构110的同一面上形成有电互连焊盘109和第一金属键合层111，且二者之间具有间距，其中，所述第一金属键合层111可以用于后续的键合工艺。

在一示例中，所述第一金属键合层111的形成步骤可以是：

如图14所示，在形成的第二牺牲介质层108中，不仅形成了第二辅助开口108a，还基于同一工艺形成了键合层开口108b；接着，如图15所述，形成所述电互连焊盘109的同时还在所述键合层开口108b对应的所述第二种子层107上形成所述第一金属键合层111，最后，如图16所示，去除所述第二辅助开口108a和所述键合层开口108b周围的所述第二牺牲介质层108的材料以及这一部分材料正下方的所述第二种子层107的材料。

接着，如图1中的S3及图17所示，进行步骤S3，提供具有相对的正面和背面的待封装芯片200，所述正面形成有芯片焊盘(图中未示出)，将所述待封装芯片200倒扣在所述再布线结构110上，所述芯片焊盘与所述电互连焊盘109相连。该步骤中，将所述待封装芯片200(如裸芯片)回流到临时载片晶圆再布线层上的PAD(所述电互连焊盘109)上，实现芯片PAD与RDL的PAD连接。

在一示例中，所述待封装芯片200上形成有空气桥201，所述空气桥201位于所述待封装芯片200靠近所述芯片焊盘一侧，所述待封装芯片200的正面具有空气桥201。通过本发明的自上而下的工艺结构方式，可以避免传统工艺制备中造成的对空气桥201的遮挡。

作为示例，所述芯片焊盘与所述电互连焊盘109相连之后还进行回流的步骤，在一示例中，将连好的RDL层与裸芯片整体放入回流炉中回流，通过上述回流工艺有利于将待封装芯片与电路进行稳定的电互联，可以将上下的金属层通过加热的方式使得两边金属融合在一起，有利于形成稳定的机械连接和电连接。另外，本领域技术人员可以理解到此回流步骤中所用到的温度曲线可以任意选择以达到良好互连结果。

接着，如图1中的S4及图18-20所示，进行步骤S4，于所述再布线结构110上形成重整光刻胶层203，所述重整光刻胶层203环绕所述待封装芯片200，且所述重整光刻胶层203的上表面与所述待封装芯片200的背面相平齐，并将芯片背表面露出，得到重构连接结构。该步骤中，所述待封装芯片200的芯片焊盘与所述再布线结构的电互连焊垫109电连接之后进行光刻胶重新定型。采用厚膜光刻胶对芯片的外层进行重新定形可以将后道切割误差与前道刻蚀误差的匹配转化为前道光刻的误差与前道刻蚀的误差匹配，从而大大的减小了内埋芯片后硅空腔周边的剩余宽度，进而消除了悬空走线结构提高了模组整体的可靠性。

在一示例中，可以是在形成有待封装芯片200的再布线结构上形成一层光刻胶层202，如图18所示，此处涂胶方式可以为旋涂也可为刮胶的方式；光刻胶可以为正胶也可以为负胶。所述光刻胶层202的上表面与待封装芯片200的背面相平齐，可选地，所述光刻胶层包覆所述待封装芯片200的外围，在一示例中，所述光刻胶层不仅环绕包覆所述待封装芯片的左右，还填充上下所述待封装芯片与所述再布线结构之间的间隙；接着，如图19所示，再对形成的光刻胶层进行曝光显影，得到所述重整光刻胶层203。

在一示例中，所述重整光刻胶层203的厚度介于100-200μm之间，例如可以是120μm、150μm。在一示例中，所述重整光刻胶层203的最小宽度大于芯片切割后道工艺的误差值，其中，所述重整光刻胶层203的最小宽度大于0，即保证芯片周围都形成有光刻胶层，进一步大于芯片切割后道工艺的误差值，有利于保证工艺的稳定性。所述重整光刻胶层203的最小宽度是指光刻胶层对应芯片外围宽度最小的位置宽度值，也就是对应芯片凸出最大位置的光刻胶厚度。例如，在一示例中，芯片切割由于用的是后道工艺比较粗糙，会造成切割出来的尺寸偏差例如在正负50um左右，而光刻胶曝光工艺用的是前道工艺工艺尺寸偏差例如在正负5微米左右，当芯片尺寸为1000*1000um时切出来的尺寸在1000*1000到1050*1050um之间变动，通过上述方案，通过加一步光刻胶，可以把偏差在1000*1000到1050*1050的芯片通过外面包裹一圈光刻胶的方法全部规范在例如1100*1100到1105*1105的尺寸内，或者是其他大于等于1050*1050的尺寸，从而可以避免了悬空走线的情况。

在另一示例中，如图20所示，当形成有所述第一金属键合层111时，所述重整光刻胶层203填充满所述第一金属键合层111与所述待封装芯片200之间的间隙。

接着，如图1中的S5及图21所示，进行步骤S5，提供半导体基板300，其中，所述半导体基板300可以是硅转接板，所述半导体基板300中形成有待嵌入空腔301(硅空腔)，所述重整光刻胶层203的外缘尺寸与所述待嵌入空腔201的尺寸相同，也就是说，所述重整光刻胶层203刚好可以进入到所述待嵌入空腔301中。先进行待封装芯片的芯片焊盘与再布线结构的互连再内埋芯片，避免了走线与芯片上的互连PAD偏离引起电互连失效的问题。先制作再布线结构在把再布线结构与待封装芯片连接，从而避免了待封装芯片表面一次又一次的承受强度较大的工艺，避免了待封装芯片上表面的结构受到损坏。

接着，如图1中的S6及图22-23所示，进行步骤S6，将所述重构连接结构装载在所述半导体基上，其中，所述待封装芯片200及所述重整光刻胶层203埋入所述待嵌入空腔中。

作为示例，如图22所示，将所述重构连接结构装载在所述半导体基板上之前还包括步骤：于所述待嵌入空腔301周围的所述半导体基板表面形成接合层302以及于所述待嵌入空腔301的底部形成焊料303，其中，所述重整光刻胶层周围的所述再布线结构110与所述接合层301相接合，也即，包围着所述待封装芯片的重整光刻胶层203刚好进入到所述待嵌入空腔301中时，所述重整光刻胶层203周的再布线结构的表面正好与接合层302进行接合，实现再布线结构与半导体基板之间的晶圆级键合。在带有硅空腔的硅转接板内涂上的所述焊料303可以依据实际进行选择。本领域技术人员可以理解到此处带有硅空腔的转接板可以包含不止硅空腔一种功能结构，还可以包括传导信号的TSV结构、微流道结构等一系列功能结构。

在一示例中，提供两种晶圆级键合的实施方式：

如图23所示，第一种键合方式为采用粘接方式进行晶圆级键合。其中，所述接合层302选择为粘合层，所述粘合层可以是粘接胶，在一示例中，在带有硅空腔的硅转接板(所述半导体基板300)上涂覆一层厚度为9-15微米厚的粘接胶，之后在硅空腔(所述待嵌入空腔301)底部加入焊料303，然后将带有RDL与重新定形的裸芯片的载片晶圆与所述半导体基板300进行压合与键合胶固化，之后放入回流炉中进行回流形成最后键合结构。此处粘接胶的涂覆方式可以是旋涂法也可以用干膜直接粘贴；所述待嵌入空腔301底部的焊料可以是焊膏也可以是焊料片。

如图24所示，另外一种键合方式为采用金属键合方式进行晶圆级键合。当形成有所述第一金属键合层111时，所述接合层302选择为第二键合金属层，在一示例中，在对带空腔的硅转接板(所述半导体基板300)上形成厚度为8到15微米的键合金属层，之后在空腔底部放入焊料303，最后将带有芯片RDL的载片晶圆和转接板晶圆进行压合回流得到最后的键合结构。此处的键合金属层材料可以为钛铜层，也可以加入镍、钯、金、锡、银等层。

最后，如图1中的S7及图24所示，进行步骤S7，去除所述临时承载基板100，得到芯片内嵌模组结构。在一示例中，所述临时承载基板100表面形成有临时键合层101，基于所述临时键合层101的分解实现所述临时承载基板与所述重新布线层的分离。

另外，本发明还提供一种微系统模组芯片嵌入式封装结构，其中，所述封装结构优选采用本发明的封装方法封装得到，当然，也可以采用其他方法封装，其中，所述封装结构的特征及相关描述可以参考上述封装方法中的描述，在此不再赘述。所述封装结构包括：

半导体基板300，所述半导体基板300中形成有待嵌入空腔301；

待封装芯片200，具有相对的正面和背面，所述待封装芯片200的背面形成于所述待嵌入空腔301底部，所述待封装芯片201的正面形成有芯片焊盘(图中未示出)；

再布线结构110，具有相对的第一面及第二面，所述第一面靠近所述待封装芯片200，且所述第一面形成有电互连焊盘109，所述电互连焊盘109与所述芯片焊盘相连；

重整光刻胶层203，形成于所述待封装芯片200外围，所述重整光刻胶层203的外缘尺寸与所述待嵌入空腔301的尺寸相同，且填充满所述待封装芯片200与所述待嵌入空腔301侧壁之间的间隙。

作为示例，所述再布线结构包括重新布线层，其中，所述重新布线层包括至少一层金属线层及至少一层介质层，所述金属线层位于所述介质层中形成金属互连结构，所述电互连焊盘109形成于所述重新布线层上并于所述金属互连结构电连接。

作为示例，所述待嵌入空腔301周围的所述半导体基板300表面与所述重整光刻胶层203周围的所述再布线结构之间形成有接合层302，其中，所述接合层302包括金属键合层及接合层中的任意一种。

作为示例，所述待封装芯片200上具有空气桥201，所述空气桥201位于所述待封装芯片200靠近所述芯片焊盘一侧。

作为示例，所述重整光刻胶层203包覆所述待封装芯片200的侧部并填充所述待封装芯片200与所述再布线结构110之间的间隙，所述重整光刻胶层的厚度介于100-200μm之间。

综上所述，本发明的一种微系统模组芯片嵌入式封装结构及封装方法，通过自上往下进行重新布线工艺的待封装芯片周围的光刻胶重新定形的方法，先在临时承载基底上制作重新布线结构，再将待封装芯片有芯片焊盘的一面与再布线结构上的电互连焊盘进行回流，之后再用厚膜光刻胶对待封装芯片的外层进行重新定形，最后将带有再布线结构的重新定形的待封装芯片扣到半导体基底的凹槽内，采用厚膜光刻胶对芯片的外层进行重新定形可以将后道切割误差与前道刻蚀误差的匹配转化为前道光刻的误差与前道刻蚀的误差匹配，从而大大的减小了内埋芯片后硅空腔周边的剩余宽度，进而消除了悬空走线结构提高了模组整体的可靠性；先进行待封装芯片的芯片焊盘与再布线结构的互连，再内埋芯片，从而避免了走线与芯片上的互连PAD偏离引起电互连失效的问题；先制作再布线结构在把再布线结构与待封装芯片连接，从而避免了待封装芯片表面一次又一次的承受强度较大的工艺，避免了待封装芯片上表面的结构受到损坏。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种微系统模组芯片嵌入式封装方法，其特征在于，所述封装方法包括如下步骤：

提供临时承载基底；

于所述临时承载基底上形成再布线结构，所述再布线结构表面形成有电互连焊盘；

提供具有相对的正面和背面的待封装芯片，所述正面形成有芯片焊盘，将所述待封装芯片倒扣在所述再布线结构上，所述芯片焊盘与所述电互连焊盘相连；

于所述再布线结构上形成重整光刻胶层，所述重整光刻胶层环绕所述待封装芯片，且所述重整光刻胶层的上表面与所述待封装芯片的背面相平齐，得到重构连接结构；

提供半导体基板，所述半导体基板中形成有待嵌入空腔，所述重整光刻胶层的外缘尺寸与所述待嵌入空腔的尺寸相同；

将所述重构连接结构装载在所述半导体基板上，其中，所述待封装芯片及所述重整光刻胶层埋入所述待嵌入空腔中；以及

去除所述临时承载基底，得到芯片内嵌模组结构。

2.根据权利要求1所述的微系统模组芯片嵌入式封装方法，其特征在于，形成所述再布线结构的步骤包括：

于所述临时承载基底上形成临时键合层；

于所述临时键合层上形成重新布线层，所述重新布线层包括至少一层金属线层及至少一层介质层，所述金属线层位于所述介质层中形成金属互连结构；

于所述重新布线层上形成与所述金属互连结构电连接的所述电互连焊盘。

3.根据权利要求2所述的微系统模组芯片嵌入式封装方法，其特征在于，形成所述重新布线层及所述电互连焊盘的步骤包括：

于所述临时键合层上形成第一图形化介质层，所述第一图形化介质层上形成有若干个显露所述临时键合层的第一开口；

于所述第一图形化介质层表面及显露的临时键合层上形成连续的第一种子层；

于所述第一种子层上形成第一牺牲介质层，所述第一牺牲介质层上形成有若干个显露所述第一种子层的第一辅助开口，所述第一辅助开口与所述第一开口上下对应；

于所述第一辅助开口对应的所述第一种子层上形成第一金属布线层，并去除所述第一牺牲介质层及其下方对应的所述第一种子层，以显露对应位置的所述第一图形化介质层；

于所述第一图形化介质层及所述第一金属布线层上形成焊盘图形化介质层，所述焊盘图形化介质层上形成有若干个显露所述第一金属布线层的焊盘开口；

于所述焊盘图形化介质层表面及显露的第一金属布线层上形成连续的第二种子层；

于所述第二种子层上形成第二牺牲介质层，所述第二牺牲介质层上形成有若干个显露所述第二种子层的第二辅助开口，所述第二辅助开口与所述焊盘开口上下对应；

于所述第二辅助开口对应的所述第二种子层上形成所述电互连焊盘，并去除所述第二牺牲介质层及其下方对应的所述第二种子层，以显露对应位置的所述第二图形化介质层。

4.根据权利要求3所述的微系统模组芯片嵌入式封装方法，其特征在于，形成所述焊盘图形化介质层之前还包括形成至第N图形化介质层及第N金属布线层的步骤，其中，最上层的金属布线层与所述点互连焊盘电连接。

5.根据权利要求3所述的微系统模组芯片嵌入式封装方法，其特征在于，所述第一图形化介质层包括光刻胶层，所述第一图形化介质层的厚度介于5-10μm之间；所述第一种子层包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，所述第一种子层的厚度介于0.5-1.5μm之间；所述第一金属布线层的厚度介于5-10μm之间；所述焊盘图形化介质层包括光刻胶层，所述焊盘图形化介质层的厚度介于5-10μm之间；所述第二种子层包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，所述第二种子层的厚度介于0.5-1.5μm之间；所述电互连焊盘的厚度介于8-15μm之间。

6.根据权利要求1所述的微系统模组芯片嵌入式封装方法，其特征在于，形成有所述电互连焊盘的所述再布线结构的一面还形成有与所述电互连焊盘间具有间距的第一金属键合层，且所述重整光刻胶层形成于所述待封装芯片与所述第一键合金属层之间。

7.根据权利要求6所述的微系统模组芯片嵌入式封装方法，其特征在于，将所述重构连接结构装载在所述半导体基板上之前还包括步骤：于所述待嵌入空腔周围的所述半导体基板表面形成第二键合金属层以及于所述待嵌入空腔的底部形成焊料，其中，所述第一键合金属层与所述第二键合金属层相接合。

8.根据权利要求1所述的微系统模组芯片嵌入式封装方法，其特征在于，将所述重构连接结构装载在所述半导体基板上之前还包括步骤：于所述待嵌入空腔周围的所述半导体基板表面形成粘合层以及于所述待嵌入空腔的底部形成焊料，其中，所述重整光刻胶层周围的所述再布线结构与所述粘合层相接合。

9.根据权利要求1所述的微系统模组芯片嵌入式封装方法，其特征在于，所述重整光刻胶层包覆所述待封装芯片的侧部并填充所述待封装芯片与所述再布线结构之间的间隙，所述重整光刻胶层的厚度介于100-200μm之间。

10.根据权利要求1-9中任意一项所述的微系统模组芯片嵌入式封装方法，其特征在于，所述待封装芯片上形成有空气桥，所述空气桥位于所述待封装芯片靠近所述芯片焊盘一侧。

11.一种微系统模组芯片嵌入式封装结构，其特征在于，所述封装结构包括：

半导体基板，所述半导体基板中形成有待嵌入空腔；

待封装芯片，具有相对的正面和背面，所述待封装芯片的背面形成于所述待嵌入空腔底部，所述待封装芯片的正面形成有芯片焊盘；

再布线结构，具有相对的第一面及第二面，所述第一面靠近所述待封装芯片，且所述第一面形成有电互连焊盘，所述电互连焊盘与所述芯片焊盘相连；

重整光刻胶层，形成于所述待封装芯片外围，所述重整光刻胶层的外缘尺寸与所述待嵌入空腔的尺寸相同，且填充满所述待封装芯片与所述待嵌入空腔侧壁之间的间隙。

12.根据权利要求11所述的微系统模组芯片嵌入式封装结构，其特征在于，所述再布线结构包括重新布线层，其中，所述重新布线层包括至少一层金属线层及至少一层介质层，所述金属线层位于所述介质层中形成金属互连结构，所述电互连焊盘形成于所述重新布线层上并于所述金属互连结构电连接。

13.根据权利要求11所述的微系统模组芯片嵌入式封装结构，其特征在于，所述待嵌入空腔周围的所述半导体基板与所述重整光刻胶层周围的所述再布线结构之间形成有接合层，其中，所述接合层包括金属键合层及粘合层中的任意一种。

14.根据权利要求11所述的微系统模组芯片嵌入式封装结构，其特征在于，所述重整光刻胶层包覆所述待封装芯片的侧部并填充所述待封装芯片与所述再布线结构之间的间隙，所述重整光刻胶层的厚度介于100-200μm之间。

15.根据权利要求12-14中任意一项所述的微系统模组芯片嵌入式封装结构，其特征在于，所述待封装芯片上具有空气桥，所述空气桥位于所述待封装芯片靠近所述芯片焊盘一侧。

Images