WO2024009498A1 - 半導体装置の製造方法、基板及び半導体素子 - Google Patents

半導体装置の製造方法、基板及び半導体素子 Download PDF

Info

Publication number
WO2024009498A1
WO2024009498A1 PCT/JP2022/027100 JP2022027100W WO2024009498A1 WO 2024009498 A1 WO2024009498 A1 WO 2024009498A1 JP 2022027100 W JP2022027100 W JP 2022027100W WO 2024009498 A1 WO2024009498 A1 WO 2024009498A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
substrate
manufacturing
semiconductor device
resin film
Prior art date
Application number
PCT/JP2022/027100
Other languages
English (en)
French (fr)
Inventor
志津 福住
Original Assignee
株式会社レゾナック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社レゾナック filed Critical 株式会社レゾナック
Priority to PCT/JP2022/027100 priority Critical patent/WO2024009498A1/ja
Publication of WO2024009498A1 publication Critical patent/WO2024009498A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers

Definitions

  • the present disclosure relates to a method for manufacturing a semiconductor device, a substrate, and a semiconductor element.
  • FC connection method FC connection method
  • BGA Bit Grid Array
  • CSP Chip Size Package
  • FC connection method COB (Chip On Board) type connection method
  • thermal stress resulting from the difference in thermal expansion coefficient between the semiconductor element and the substrate or between the semiconductor elements concentrates on the connection part, causing connection failure.
  • thermal stress resulting from the difference in thermal expansion coefficient between the semiconductor element and the substrate or between the semiconductor elements concentrates on the connection part, causing connection failure.
  • it is effective to seal gaps between two adjacent circuit members (semiconductor elements, substrates, etc.) with an adhesive composition.
  • semiconductor elements and substrates often use components with different coefficients of thermal expansion, it is required to improve thermal shock resistance by sealing semiconductor devices with adhesive compositions.
  • FC connection systems using adhesive compositions can be broadly classified into capillary-flow systems and pre-applied systems (see, for example, Patent Documents 2 to 6).
  • the capillary-flow method is a method in which a liquid adhesive composition is injected into the gap between the semiconductor element and the substrate by capillary action after the semiconductor element and the substrate are connected.
  • the Pre-Applied method is a method in which a paste or film adhesive composition is supplied onto the semiconductor element or substrate before the semiconductor element and the substrate are connected, and then the semiconductor element and the substrate are connected.
  • Japanese Patent Application Publication No. 2008-294382 Japanese Patent Application Publication No. 2001-223227 Japanese Patent Application Publication No. 2002-283098 Japanese Patent Application Publication No. 2005-272547 Japanese Patent Application Publication No. 2006-169407 Japanese Patent Application Publication No. 2006-188573
  • an underfill material is applied between a semiconductor element and a substrate, and the underfill material is cured by heating.
  • an underfill material is applied between a semiconductor element and a substrate and the underfill material is heated and hardened for each semiconductor device. Therefore, manufacturing of semiconductor devices using the current Pre-Applied type underfill material has poor production efficiency, and improving production efficiency has become an important issue.
  • the resin film may get caught between the tip of the protruding electrode and the electrode on the substrate, resulting in poor connection between the semiconductor element and the substrate.
  • the pressure applied when bonding the semiconductor element and the substrate tends to increase, and the pressurizing time also tends to increase.
  • the pitch of protruding electrodes is becoming narrower and smaller. Therefore, when a semiconductor element is temporarily mounted on a substrate and then soldered by reflow, the position of the connection portion may be shifted due to vibrations and handling of the substrate during the reflow connection process.
  • semiconductor elements are multi-staged using the TSV method, the semiconductor elements are extremely unstable after being temporarily mounted, and therefore positional deviations tend to occur at the connection portions.
  • the present disclosure has been made in view of the above-mentioned conventional circumstances, and provides a method for manufacturing a semiconductor device that can suppress biting of a resin film during connection between a semiconductor element and a substrate or connection between semiconductor elements, as well as a method for manufacturing a semiconductor device. It is an object of the present invention to provide a substrate and a semiconductor element that can be applied to a manufacturing method.
  • a semiconductor element comprising a protruding electrode having a solder layer at its tip; and a substrate comprising an electrode pad having a metal protrusion on a surface thereof on a surface opposite to a surface of the semiconductor element on which the protruding electrode is provided. laminating the semiconductor element on the substrate by bringing the solder layer of the semiconductor element into contact with the tip of the metal protrusion on the substrate with a resin film interposed therebetween; A method of manufacturing a semiconductor device, comprising: melting the solder layer by heating to connect the substrate and the semiconductor element.
  • the semiconductor element stacked on the substrate is provided with an electrode pad having a metal protrusion on the surface on a surface opposite to the surface on which the protruding electrode is provided,
  • a plurality of semiconductor elements each having a protruding electrode having a solder layer at a tip on one surface and an electrode pad having a metal convex portion on the other surface on the semiconductor element laminated on the substrate.
  • the protruding electrode has a pillar and the solder layer provided at the tip of the pillar, and the sum of the average height of the pillar and the average height of the metal protrusion is the average of the resin film.
  • ⁇ 5> The method for manufacturing a semiconductor device according to ⁇ 4>, wherein the average height of the pillars is 20 ⁇ m or less.
  • ⁇ 6> The method for manufacturing a semiconductor device according to any one of ⁇ 1> to ⁇ 5>, wherein the tip of the metal protrusion has an acute angle.
  • thermosetting resin includes at least one selected from the group consisting of epoxy resin, polyamic acid, and polyhydroxyamide.
  • thermoplastic resin is polyimide, polyamide, polycarbonate, polyacetal, polyphenylene ether, polybutylene terephthalate, polytetrafluoroethylene, polyphenylene sulfide, polysulfone, polyether sulfone, polyarylate, polyamideimide, polyetherimide, polyether
  • ether ketone acrylic resin, phenoxy resin, polyester, polyurethane, polybenzoxazole, and polybutadiene.
  • ⁇ 12> The method for manufacturing a semiconductor device according to ⁇ 11>, wherein the content of the inorganic filler is 10% by mass to 80% by mass based on the total amount of the resin film.
  • ⁇ 13> The method for manufacturing a semiconductor device according to any one of ⁇ 1> to ⁇ 12>, wherein the resin film has a viscosity at 130° C. of 500 mPa ⁇ s to 4000 mPa ⁇ s.
  • a semiconductor element including an electrode pad having a metal convex portion with an acute-angled tip on its surface.
  • a method for manufacturing a semiconductor device that can suppress biting of a resin film during connection between a semiconductor element and a substrate or connection between semiconductor elements, and a substrate and semiconductor element applicable to this manufacturing method. can be provided.
  • FIG. 3 is a diagram for explaining a method for manufacturing a semiconductor device according to a first embodiment.
  • FIG. 7 is a sectional view showing a cross section of a modified example of the substrate 10 according to the first embodiment.
  • FIG. 3 is a diagram for explaining a method for manufacturing a semiconductor device according to a first embodiment.
  • FIG. 3 is a diagram for explaining a method for manufacturing a semiconductor device according to a first embodiment.
  • FIG. 7 is a diagram for explaining a method for manufacturing a semiconductor device according to a second embodiment.
  • FIG. 7 is a diagram for explaining a method for manufacturing a semiconductor device according to a second embodiment.
  • FIG. 7 is a diagram for explaining a method for manufacturing a semiconductor device according to a second embodiment.
  • step includes not only a step that is independent from other steps, but also a step that cannot be clearly distinguished from other steps, as long as the purpose of the step is achieved.
  • numerical ranges indicated using “ ⁇ ” include the numerical values written before and after " ⁇ " as minimum and maximum values, respectively.
  • the upper limit or lower limit described in one numerical range may be replaced with the upper limit or lower limit of another numerical range described step by step.
  • each component may contain multiple types of applicable substances. If there are multiple types of substances corresponding to each component in the composition, the content rate or content of each component is the total content rate or content of the multiple types of substances present in the composition, unless otherwise specified. means quantity.
  • the particles corresponding to each component may include multiple types of particles.
  • the particle diameter of each component means a value for a mixture of the plurality of types of particles present in the composition, unless otherwise specified.
  • the term “layer” or “film” refers to the case where the layer or film is formed only in a part of the region, in addition to the case where the layer or film is formed in the entire region when observing the region where the layer or film is present. This also includes cases where it is formed.
  • laminate refers to stacking layers, and two or more layers may be bonded, or two or more layers may be removable.
  • the average thickness of a layer or film is a value given as the arithmetic mean value of the thicknesses measured at five points of the target layer or film.
  • the thickness of a layer or film can be measured using a micrometer or the like. In the present disclosure, when the thickness of a layer or film can be directly measured, it is measured using a micrometer. On the other hand, when measuring the thickness of one layer or the total thickness of a plurality of layers, it may be measured by observing a cross section of the measurement target using an electron microscope.
  • a method for manufacturing a semiconductor device includes a semiconductor element including a protruding electrode having a solder layer at a tip thereof, and a metal protrusion formed on a surface of the semiconductor element on a side opposite to a surface on which the protruding electrode is provided.
  • the solder layer of the semiconductor element and the tip of the metal convex part of the substrate are brought into contact with each other with a resin film interposed between the semiconductor element and the substrate having an electrode pad, and the semiconductor element is placed on the substrate. (hereinafter sometimes referred to as a contacting process), and melting the solder layer by heating to connect the substrate and the semiconductor element (hereinafter sometimes referred to as a connecting process). and has.
  • the method for manufacturing a semiconductor device of the present disclosure it is possible to suppress the resin film from getting caught during connection between a semiconductor element and a substrate or connection between semiconductor elements. Although the reason is not clear, it is inferred as follows.
  • a semiconductor element including a protruding electrode having a solder layer at its tip and a substrate including an electrode pad having a metal protrusion on its surface are used.
  • connection refers to electrical connection between a semiconductor element and a substrate or between semiconductor elements via a protruding electrode and an electrode pad.
  • FIG. 1 is a sectional view showing a cross section of a substrate 10 and a semiconductor element 20 used in the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 1 shows a state before the semiconductor element 20 and the substrate 10 are connected.
  • the semiconductor element 20 includes a semiconductor element body 21, a plurality of protruding electrodes 26 including a pillar 22 disposed on one surface of the semiconductor element body 21, and a solder layer 24 provided at the tip of the pillar 22. .
  • the substrate 10 also includes a substrate body 11, an electrode pad body 12 disposed on a surface of the substrate body 11 opposite to a surface on which the protruding electrode 26 of the semiconductor element 20 is provided, and an electrode pad body 12 provided on the surface of the electrode pad body 12. and a plurality of electrode pads 16 having metal convex portions 14 . Further, a resin film 30 is disposed on one surface of the semiconductor element 20 (that is, the surface facing the substrate 10), and the resin film 30 is interposed between the semiconductor element 20 and the substrate 10. It becomes.
  • the type of the semiconductor element body 21 is not particularly limited, and elemental semiconductors made of the same type of elements such as silicon and germanium, compound semiconductors such as gallium arsenide, and indium phosphide can be used. Examples include a chip (die) itself that is not packaged with resin or the like, or a semiconductor package called CSP, BGA, etc. that is packaged with resin or the like.
  • the protruding electrode 26 is not particularly limited as long as it has the solder layer 24 at its tip.
  • the protruding electrode 26 is configured by a combination of the pillar 22 and the solder layer 24 provided at the tip of the pillar 22, but the configuration of the protruding electrode 26 is not limited to this.
  • the spacing between the protruding electrodes 26 is not particularly limited, and is preferably, for example, 1 ⁇ m to 100 ⁇ m, more preferably 10 ⁇ m to 70 ⁇ m, and even more preferably 30 ⁇ m to 50 ⁇ m.
  • the thickness of the solder layer 24 is not particularly limited, and is preferably, for example, 0.1 ⁇ m to 50 ⁇ m, more preferably 1 ⁇ m to 30 ⁇ m, and even more preferably 5 ⁇ m to 20 ⁇ m. If the thickness of the solder layer 24 is 0.1 ⁇ m or more, a sufficient amount of penetration of the metal convex portion 14 into the solder layer 24 can be ensured, and the temporary fixing force is unlikely to become small.
  • the semiconductor element 20 tends to be less likely to be misaligned in subsequent steps. If the thickness of the solder layer 24 is 50 ⁇ m or less, the processing time for melting the solder layer 24 by heating and connecting the substrate 10 and the semiconductor element 20 tends not to be long. Further, when connecting the substrate 10 and the semiconductor element 20, electrical short circuits between adjacent electrodes tend to be less likely to occur.
  • the average height of the pillars 22 is not particularly limited, and is preferably 20 ⁇ m or less, more preferably 0.1 ⁇ m to 20 ⁇ m, and even more preferably 2 ⁇ m to 10 ⁇ m. By setting the average height of the pillars 22 to 20 ⁇ m or less, the height of the entire semiconductor device when the semiconductor elements 20 are stacked tends to be suppressed.
  • the solder layer 24 provided at the tip of the protruding electrode 26 and the tip of the metal protrusion 14 are brought into contact with each other, so that the tip of the metal protrusion 14 penetrates into the solder layer 24. It becomes possible to absorb variations in the individual heights of the pillars 22, and the connection reliability tends to be further improved.
  • the pillar 22 has a metal layer mainly composed of gold, silver, copper, tin, nickel, etc. However, it may be formed by plating, for example.
  • the metal layer constituting the pillar 22 may contain a single component or a plurality of components. Further, the metal layer may have a single layer structure or a laminated structure in which a plurality of metal layers are laminated.
  • copper can be preferably used because it has low electrical resistance and relatively high corrosion resistance.
  • solder material constituting the solder layer 24 examples include tin-silver solder, tin-lead solder, tin-bismuth solder, tin-copper solder, gold-copper solder, tin-silver-copper solder, etc.
  • lead-free solders such as gold-copper solder, tin-copper solder, tin-bismuth solder, tin-silver solder, and tin-silver-copper solder are preferably used. can do.
  • solder layer 24 When forming the solder layer 24 on the copper pillar 22, from the viewpoint of improving connection reliability, a nickel layer is formed between the copper pillar 22 and the solder layer 24 to suppress diffusion between metal components. You can. Further, in order to make it easier for the metal protrusions 14 of the electrode pads 16 to penetrate into the solder layer 24, after forming the solder layer 24 on the tip of the pillar 22 by plating, printing, etc., the solder layer 24 is subjected to heat treatment. It is not necessary.
  • the type of the substrate body 11 is not particularly limited, and may include organic substrates containing fiber base materials such as FR4 and FR5, build-up type organic substrates not containing fiber base materials, organic films such as polyimide and polyester, alumina, glass, and silicon.
  • Examples include wiring boards in which conductor wiring including connection electrodes is formed on a base material containing an inorganic material such as . Circuits, substrate electrodes, etc. may be formed on the substrate body 11 by a semi-additive method, a subtractive method, or the like.
  • the substrate body 11 may be made of silicon (Si).
  • the size, thickness, etc. of the silicon (Si) substrate are not limited.
  • Examples of silicon (Si) substrates include wafers on the surface of which conductor wiring including connection electrodes is formed.
  • wiring, transistors, other electronic elements, through-hole electrodes (TSV), etc. may be formed on the silicon (Si) substrate.
  • the electrode pad main body 12 may be a conductor wiring formed on the surface of the substrate main body 11 by a method such as a semi-additive method or a subtractive method.
  • the metal protrusion 14 may be formed on the surface of the electrode pad body 12 using photolithography.
  • a photosensitive photoresist is applied to the surface of the electrode pad body 12 with the seed layer remaining, exposed, developed, It can be formed through a process of plating, stripping the photoresist, and etching the seed layer.
  • the method for forming the metal protrusion 14 on the surface of the electrode pad body 12 is not limited to the above method.
  • a method of forming the metal protrusion 14 in addition to the method of forming using photolithography, a metal wire of gold, copper, etc.
  • a method of cutting with a 3D printer, a method of forming using a 3D printer, a method of forming by cutting, etc. can also be used.
  • the material of the metal protrusion 14 is not particularly limited, and various metals such as copper and nickel may be used.
  • copper is used as the material of the metal convex portion 14, the heat dissipation effect at the connection portion between the substrate 10 and the semiconductor element 20 tends to be improved, and the connection resistance tends to be lowered.
  • the surface of the metal protrusion 14 may be subjected to gold plating, nickel/gold plating, OSP (Organic Solderability Preservatives) treatment, or the like.
  • the shape of the metal protrusion 14 is not particularly limited. Examples of the shape of the metal protrusion 14 include columns such as a cylinder, a rectangular parallelepiped, and a triangular prism. Further, the metal convex portion 14 may have a shape in which at least two cylinders, rectangular parallelepipeds, triangular prisms, etc. are stacked in the height direction. Furthermore, the tip of the metal protrusion 14 may have an acute angle. Examples of the metal convex portion 14 having an acute-angled tip include, but are not limited to, pyramids such as a cone, triangular pyramid, and square pyramid, and shapes in which a pyramid is placed on a column.
  • FIG. 2 is a cross-sectional view showing a modified example of the substrate 10 according to the first embodiment.
  • the metal protrusion 14 is shaped like a cone. Note that among the components constituting the resin film, an inorganic filler can be cited as a component that is likely to be mixed between the protruding electrode and the electrode pad. If the tip of the metal protrusion 14 has an acute angle, even if a resin film with a high content of inorganic filler is used, biting of the resin film tends to be more easily suppressed.
  • the metal protrusion 14 having an acute-angled tip it is likely that the content of the inorganic filler in the resin film 30 can be increased. From this point of view, the content of the inorganic filler in the resin film 30 may be 50% by mass to 90% by mass based on the total amount of the resin film 30. Further, the metal protrusion 14 easily penetrates into the solder layer 24, and the engagement between the metal protrusion 14 and the solder layer 24 of the protruding electrode 26 is improved, and the strength against external force during reflow processing is increased, resulting in a subsequent process. The semiconductor element 20 tends to be less likely to be misaligned.
  • the electrode pad 16 may have two or more metal protrusions 14 on the surface of the electrode pad body 12.
  • the shape of each metal protrusion 14 may be the same or different.
  • the thickness of the solder layer 24 of the protruding electrode 26 is greater than the height of the metal protrusion 14 on the electrode pad 16. This makes it easier for the metal protrusion 14 to penetrate into the solder layer 24.
  • the average height of the metal protrusions 14 is not particularly limited, and from the viewpoint of increasing the amount of penetration of the metal protrusions 14 into the solder layer 24 and from the viewpoint of industrial productivity, the average height is 0.1 ⁇ m to 50 ⁇ m.
  • a gold-containing layer containing gold as a main component may be formed on the outermost surface of the metal protrusion 14. .
  • the method for forming the gold-containing layer is not particularly limited, and methods such as plating and sputtering can be used.
  • the composition of the resin film 30 is not particularly limited, and may be a resin composition containing a thermoplastic resin, a thermosetting resin, an inorganic filler, etc.
  • the resin composition constituting the resin film 30 may contain a flux component for improving the connectivity between the protruding electrode and the electrode pad, if necessary.
  • thermoplastic resin examples include polyimide, polyamide, polycarbonate, polyacetal, polyphenylene ether, polybutylene terephthalate, polytetrafluoroethylene, polyphenylene sulfide, polysulfone, polyether sulfone, polyarylate, and polyamide. It is preferable to contain at least one member selected from the group consisting of imide, polyetherimide, polyetheretherketone, acrylic resin, phenoxy resin, polyester, polyurethane, polybenzoxazole, and polybutadiene.
  • the thermosetting resin contains at least one selected from the group consisting of epoxy resin, polyamic acid, and polyhydroxyamide.
  • polyimide is produced by the curing reaction of polyamic acid.
  • the curing reaction of polyhydroxyamide produces polybenzoxazole.
  • examples of the inorganic filler include insulating inorganic fillers such as glass, silica, alumina, titanium oxide, mica, and boron nitride, and conductive inorganic fillers such as carbon black. .
  • insulating inorganic fillers such as glass, silica, alumina, titanium oxide, and boron nitride
  • conductive inorganic fillers such as carbon black.
  • Inorganic fillers may be whiskers, examples of which include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, and boron nitride.
  • the resin film 30 may contain a resin filler (organic filler).
  • an inorganic filler may or may not be used together.
  • the resin filler include polyurethane resin, polyimide resin, methyl methacrylate resin, and methyl methacrylate-butadiene-styrene copolymer resin (MBS). These resin fillers can be used alone or in combination of two or more.
  • the inorganic filler and resin filler may have their physical properties adjusted appropriately by surface treatment.
  • the resin film 30 contains an epoxy resin from the viewpoint of an excellent balance of various properties such as workability, moldability, electrical properties, moisture resistance, heat resistance, mechanical properties, and adhesiveness. Below, a case where the resin film 30 contains an epoxy resin will be described.
  • the epoxy resin is not particularly limited as long as it has two or more epoxy groups in the molecule.
  • epoxy resins include bisphenol A epoxy resin, bisphenol F epoxy resin, naphthalene epoxy resin, phenol novolac epoxy resin, cresol novolac epoxy resin, phenol aralkyl epoxy resin, biphenyl epoxy resin, and triphenylmethane epoxy resin.
  • Various polyfunctional epoxy resins such as resins and dicyclopentadiene type epoxy resins can be used. These can be used alone or in combination of two or more.
  • the weight average molecular weight of the epoxy resin is not particularly limited, but is preferably less than 10,000.
  • the weight average molecular weight is measured by gel permeation chromatography (GPC) and calculated using a standard polystyrene calibration curve. The conditions for GPC are as shown below.
  • the content of the epoxy resin is, for example, 5% to 75% by mass, preferably 10% to 50% by mass, and more preferably 15% to 35% by mass, based on the total amount of the resin film 30. .
  • the resin film 30 may contain a curing agent.
  • the curing agent include phenolic resin curing agents, acid anhydride curing agents, amine curing agents, imidazole curing agents, and phosphine curing agents.
  • the curing agent may be a phenolic resin curing agent or an acid anhydride curing agent.
  • the curing agent preferably contains at least one selected from a curing agent, an amine curing agent, and an imidazole curing agent. Each curing agent will be explained below.
  • the phenolic resin curing agent is not particularly limited as long as it has two or more phenolic hydroxyl groups in the molecule, and examples thereof include phenol novolak resin, cresol novolak resin, phenol aralkyl resin, and cresol naphthol formaldehyde polycondensation. Examples include triphenylmethane type polyfunctional phenol resins and various polyfunctional phenol resins. These can be used alone or as a mixture of two or more.
  • the equivalent ratio (phenolic hydroxyl group/epoxy group, molar ratio) of the phenolic resin curing agent to the epoxy resin is preferably 0.3 to 1.5 from the viewpoint of good curability, adhesiveness, and storage stability. .4 to 1.0 is more preferable, and 0.5 to 1.0 is even more preferable.
  • the equivalence ratio is 0.3 or more, curability tends to improve and adhesive strength improves, and when it is 1.5 or less, unreacted phenolic hydroxyl groups do not remain excessively, and the water absorption rate decreases. This tends to be suppressed to a low level, and the insulation reliability of semiconductor devices tends to be improved.
  • the equivalent ratio is 0.3 to 1.5, it is easy to adjust the gel time to an appropriate range.
  • acid anhydride curing agent examples include methylcyclohexanetetracarboxylic dianhydride, trimellitic anhydride, pyromellitic anhydride, benzophenonetetracarboxylic dianhydride, and ethylene glycol bisanhydrotrimellitate. These can be used alone or as a mixture of two or more.
  • the equivalent ratio (acid anhydride group/epoxy group, molar ratio) of the acid anhydride curing agent to the epoxy resin is preferably 0.3 to 1.5 from the viewpoint of good curability, adhesiveness, and storage stability. , 0.4 to 1.0 is more preferable, and 0.5 to 1.0 is even more preferable.
  • the equivalence ratio is 0.3 or more, curability tends to improve and adhesive strength improves, and when it is 1.5 or less, unreacted acid anhydride does not remain excessively, and the water absorption rate decreases. This tends to be suppressed to a low level, and the insulation reliability of semiconductor devices tends to be improved.
  • the equivalent ratio is 0.3 to 1.5, it is easy to adjust the gel time to an appropriate range.
  • amine curing agent for example, dicyandiamide can be used.
  • the equivalent ratio (amino group/epoxy group, molar ratio) of the amine curing agent to the epoxy resin is preferably 0.3 to 1.5, and 0.4 to 1.5 from the viewpoint of good curability, adhesiveness, and storage stability. 1.0 is more preferable, and 0.5 to 1.0 is even more preferable.
  • the equivalence ratio is 0.3 or more, curing properties tend to improve and adhesive strength improves, and when it is 1.5 or less, unreacted amine does not remain excessively, improving the insulation reliability of semiconductor devices. There is a tendency for sexual performance to improve.
  • the equivalent ratio is 0.3 to 1.5, it is easy to adjust the gel time to an appropriate range.
  • imidazole curing agent examples include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole.
  • the imidazole curing agent may be selected from the group consisting of 2-phenylimidazole isocyanuri
  • the content of the imidazole curing agent is preferably 0.1 parts by mass to 20 parts by mass, more preferably 0.1 parts by mass to 10 parts by mass, and 3.2 parts by mass to 5 parts by mass, based on 100 parts by mass of the epoxy resin. .5 parts by mass is more preferred.
  • the content of the imidazole curing agent is 0.1 parts by mass or more, the curability of the resin film 30 tends to improve, and when the content is 20 parts by mass or less, connection failures tend to be less likely to occur.
  • the content of the imidazole curing agent is 0.1 parts by mass to 20 parts by mass, it is easy to adjust the gel time to an appropriate range.
  • phosphine curing agent examples include triphenylphosphine, tetraphenylphosphonium tetraphenylborate, tetraphenylphosphonium tetra(4-methylphenyl)borate, and tetraphenylphosphonium (4-fluorophenyl)borate.
  • the content of the phosphine curing agent is preferably 0.1 parts by mass to 10 parts by mass, more preferably 0.1 parts by mass to 5 parts by mass, based on 100 parts by mass of the epoxy resin.
  • the content of the phosphine curing agent is 0.1 parts by mass or more, the curability of the resin film 30 tends to improve, and when the content is 10 parts by mass or less, connection failures tend to be less likely to occur.
  • the phenolic resin curing agent, the acid anhydride curing agent, and the amine curing agent can each be used singly or as a mixture of two or more.
  • the imidazole curing agent and the phosphine curing agent may be used alone, or may be used together with a phenol resin curing agent, an acid anhydride curing agent, or an amine curing agent.
  • the resin film 30 may contain a fluxing agent.
  • the flux agent is preferably a compound having two carboxy groups (dicarboxylic acid).
  • a compound having two carboxy groups is less likely to volatilize even at high temperatures during connection than a compound having one carboxy group (monocarboxylic acid), and can further suppress the generation of voids.
  • the increase in viscosity of the resin film 30 during storage, connection work, etc. can be further suppressed compared to the case where a compound having three or more carboxyl groups is used. can. As a result, the connection reliability of the semiconductor device can be further improved.
  • fluxing agents include dicarboxylic acids selected from succinic acid, glutaric acid, adipic acid, pimelic acid, suberic acid, azelaic acid, sebacic acid, undecanedioic acid, and dodecanedioic acid, which have an electron-donating group at the 2-position. Substituted compounds can be used.
  • the melting point of the fluxing agent is preferably 150°C or lower, more preferably 140°C or lower, and even more preferably 130°C or lower. Such a fluxing agent fully exhibits fluxing activity before the curing reaction between the epoxy resin and the curing agent occurs. Therefore, according to the resin film 30 containing such a fluxing agent, a semiconductor device with even better connection reliability can be realized. Further, the fluxing agent is preferably solid at room temperature, and the melting point of the fluxing agent is preferably 25°C or higher, more preferably 50°C or higher. The melting point of a fluxing agent can be measured, for example, with a double-tube thermometer attached to a capillary tube filled with a sample and heated in a hot bath.
  • the content of the fluxing agent is preferably 0.5% by mass to 10% by mass, more preferably 0.5% by mass to 5% by mass, based on the total amount of the resin film 30.
  • the resin film 30 may further contain a polymer component.
  • the polymer component is composed of a polymer different from the epoxy resin. Examples of such polymer components include phenoxy resin, polyimide, polyamide, polycarbodiimide, cyanate ester, acrylic resin, polyester, polyethylene, polyether sulfone, polyetherimide, polyvinyl acetal, polyurethane, and acrylic rubber. From the viewpoint of excellent heat resistance and film-forming properties, the polymer component is preferably phenoxy resin, polyimide, acrylic rubber, cyanate ester, and polycarbodiimide, and more preferably phenoxy resin, polyimide, and acrylic rubber. These polymer components can be used alone or as a mixture or copolymer of two or more.
  • the weight average molecular weight of the polymer component is not particularly limited, but is preferably 10,000 or more.
  • the resin film 30 containing a polymer component is even more excellent in terms of heat resistance and film formability.
  • the weight average molecular weight of the polymer component is 30,000 or more from the viewpoint of imparting good film forming properties to the resin film 30 alone and easily retaining the shape of the resin film 30 to efficiently manufacture semiconductor devices. It is preferably 40,000 or more, more preferably 50,000 or more.
  • the ratio Ca/Cd (mass ratio) of the content Ca of the epoxy resin to the content Cd of the polymer component having a weight average molecular weight of 10,000 or more is , preferably from 0.01 to 5, more preferably from 0.05 to 3, even more preferably from 0.1 to 2.
  • the ratio Ca/Cd is 0.01 or more, better curability and adhesive strength can be obtained.
  • the ratio Ca/Cd is set to 5 or less, better film formability can be obtained in the resin film 30.
  • the resin film 30 contains an inorganic filler
  • specific examples of the inorganic filler are as described above.
  • the content of the inorganic filler is preferably 10% by mass to 80% by mass, and 15% by mass to 80% by mass, based on the total amount of the resin film 30. More preferably, it is 60% by mass.
  • the resin film 30 may further contain other components such as an ion trapper, an antioxidant, a silane coupling agent, a titanium coupling agent, and a leveling agent. These may be used alone or in combination of two or more. The amounts of these additives may be adjusted as appropriate so that the effects of each additive are exhibited.
  • the average thickness of the resin film 30 is not particularly limited, and the gap space volume between the substrate 10 and the semiconductor element 20 when the substrate 10 and the semiconductor element 20 are connected to form a semiconductor device, It can be set as appropriate in consideration of the volume of the fillet formed by leaking around the element 20, etc.
  • the average thickness of the resin film 30 may be set such that the sum of the average height of the pillars 22 and the average height of the metal protrusions 14 is smaller than the average thickness of the resin film 30.
  • the average thickness of the resin film 30 is, for example, preferably 1 ⁇ m to 100 ⁇ m, more preferably 5 ⁇ m to 70 ⁇ m, and even more preferably 10 ⁇ m to 50 ⁇ m.
  • the viscosity of the resin film 30 at 130° C. is preferably 500 mPa ⁇ s to 4000 mPa ⁇ s, more preferably 700 mPa ⁇ s to 3000 mPa ⁇ s, and 1000 mPa ⁇ s to 2000 mPa ⁇ s. More preferably, it is s.
  • the viscosity of the resin film 30 at 130° C. is measured using a rheometer AR2000 (manufactured by TA Instruments, aluminum cone 40 mm, shear rate 32.5/sec).
  • the resin film 30 is made by coating a base film with a resin varnish containing components constituting the resin film 30 such as an epoxy resin, a curing agent, an inorganic filler, and a fluxing agent, as well as an organic solvent and other components as necessary. It can be manufactured by a method in which a coating film is formed by drying the coating film and the coating film is dried.
  • the resin varnish is prepared by mixing components constituting the resin film 30, such as an epoxy resin, a curing agent, an inorganic filler, and a flux agent, with an organic solvent, and dissolving or dispersing them by stirring or kneading.
  • the resin varnish is applied onto a base film that has been subjected to a release treatment using, for example, a knife coater, a roll coater, an applicator, a die coater, or a comma coater. Thereafter, the organic solvent is reduced from the resin varnish coating by heating, that is, the coating is dried to form the resin film 30 on the base film.
  • the resin film 30 may be formed on the semiconductor wafer by forming a resin varnish film on the semiconductor wafer or the like by a method such as spin coating, and then drying the coating film.
  • the organic solvent used for preparing the resin varnish is preferably one having the property of uniformly dissolving or dispersing each component, such as dimethylformamide, dimethylacetamide, N-methyl-2-pyrrolidone, dimethyl sulfoxide, diethylene glycol dimethyl ether, Mention may be made of toluene, benzene, xylene, methyl ethyl ketone, tetrahydrofuran, ethyl cellosolve, ethyl cellosolve acetate, butyl cellosolve, dioxane, cyclohexanone and ethyl acetate. These organic solvents can be used alone or in combination of two or more. Stirring and kneading during the preparation of the resin varnish can be carried out using, for example, a stirrer, a miller, a three-roll mill, a ball mill, a bead mill, or a homodisper.
  • each component such as dimethyl
  • the base film is not particularly limited as long as it has heat resistance that can withstand the heating conditions used to volatilize the organic solvent, and polyolefin films such as polypropylene film and polymethylpentene film, polyethylene terephthalate film, and polyethylene naphthalate film can be used. Examples include polyester films, polyimide films, polyetherimide films, etc.
  • the base film is not limited to a single layer made of these films, but may be a multilayer film made of two or more types of materials.
  • the heating performed to volatilize the organic solvent from the resin varnish after application may be heating at 50° C. to 200° C. for 0.1 minute to 90 minutes.
  • the organic solvent may be removed until the remaining amount is 1.5% by mass or less, within a range that does not substantially affect the suppression of void generation and viscosity adjustment.
  • the method of arranging the resin film 30 on the surface of the semiconductor element 20 facing the substrate 10 is not particularly limited.
  • the resin film 30 is placed on the surface of the semiconductor element 20 corresponding to the side on which the resin film 30 is placed so as to cover the protruding electrodes 26, and then the dicing is performed. You may use the semiconductor element 20 with the resin film 30 obtained by this process.
  • the resin film 30 is arranged on the side of the semiconductor element 20 that faces the substrate 10, but the resin film 30 is arranged on the side of the substrate 10 that faces the semiconductor element 20. Good too.
  • the location where the resin film 30 is placed may be appropriately selected in consideration of the arrangement of the protruding electrodes 26 on the semiconductor element 20 or the electrode pads 16 on the substrate 10, and the layout of the solder resist that can be applied to the substrate 10.
  • the resin film 30 is disposed on the side of the semiconductor element 20 facing the substrate 10 from the viewpoint of embedding the unevenness of the protruding electrodes 26, the electrode pads 16, etc. and ensuring uniform thickness of the layer derived from the resin film 30. It is preferable that
  • hot roll lamination, diaphragm lamination, hot plate lamination, etc. can be used, and a single method or a combination of a plurality of these methods may be selected.
  • the lamination process itself may be performed in a reduced pressure environment.
  • the protruding electrode 26 and the metal protrusion 14 provided on the electrode pad 16 facing the protruding electrode 26 are aligned. Furthermore, in the contact process, as shown in FIG. 3, pressure is applied in a state where the protruding electrode 26 and the electrode pad 16 having the metal convex part 14 are facing each other, so that the metal convex part of the electrode pad 16 is applied to the solder layer 24 of the protruding electrode 26. 14 to temporarily mount the semiconductor element 20 on the substrate 10.
  • the semiconductor element 20 can be temporarily mounted on the substrate 10 using a flip chip bonder or the like. By temporarily mounting the semiconductor element 20 on the substrate 10 with the resin film 30 interposed therebetween, the occurrence of misalignment of the semiconductor element 20 tends to be suppressed.
  • the magnitude of the pressure applied during pressurization is not particularly limited. As in the general flip-chip mounting process, the settings should be made in consideration of the number of protruding electrodes 26, variations in the height of the protruding electrodes 26, the amount of deformation of the protruding electrodes 26 or the wiring on the substrate 10 due to pressure, etc. Can be done. Specifically, for example, it is preferable to set the load applied to each protruding electrode to be approximately 1 gf (0.0098 N) to 20 gf (0.196 N). Further, for example, it is preferable to set the load applied to one semiconductor element 20 to be about 5N to 200N.
  • the load applied to each protruding electrode is 0.0098N or more, or if the load applied to the semiconductor element 20 is 5N or more, the temporary fixing force of the semiconductor element 20 to the substrate 10 is sufficient, and the force for temporarily fixing the semiconductor element 20 to the substrate 10 is sufficient. Misalignment of the semiconductor element 20 tends to be less likely to occur. If the load applied to each protruding electrode is 0.196N or less or the load applied to the semiconductor element 20 is 200N or less, damage to the semiconductor element 20 due to excessive load tends to be suppressed. .
  • At least one of the substrate 10 and the semiconductor element 20 may be heated when pressurizing the solder layer 24 and the metal protrusion 14 in contact with each other. From the viewpoint of productivity, it is preferable to bring the solder layer 24 and the tip of the metal protrusion 14 into contact with the resin film 30 interposed therebetween while heating under conditions below the melting temperature of the solder constituting the solder layer 24. , it is more preferable to make the contact at a temperature of 210°C or less, and it is even more preferable to make the contact at a temperature of 200°C or less.
  • a gap is created between the resin film 30 and the semiconductor element 20 and at least one of the resin film 30 and the substrate 10. Sometimes. If this gap remains as it is, it will remain as a void in the semiconductor device. The voids can be eliminated by compressing the resin film 30 by applying pressure.
  • the solder layer 24 is melted using a heating device such as a reflow system, and the protruding electrodes 26 of the semiconductor element 20 are connected to the substrate.
  • the substrate 10 and the semiconductor element 20 are connected by soldering the electrode pads 16 having ten metal protrusions 14.
  • a semiconductor device in which the metal convex portion 14 penetrates the solder layer 24 as shown in FIG. 4 is manufactured.
  • the resin film 30 is cured with solder connection, and a cured resin layer 32 is formed between the semiconductor element 20 and the substrate 10.
  • the heating device is not limited to a reflow oven, and a hot plate, oven, etc. can be used.
  • the heating temperature in the connection step is preferably a temperature at which the solder melts, more preferably 220°C or higher, and even more preferably 230°C or higher.
  • the connection step is preferably performed in a nitrogen atmosphere in order to prevent oxidation of the protruding electrode 26 and the electrode pad 16 having the metal protrusion 14.
  • the connection step may be performed while applying pressure. By connecting the substrate 10 and the semiconductor element 20 while applying pressure, the biting of the resin film 30 tends to be further suppressed. Pressurizing conditions are not particularly limited.
  • a method for manufacturing a semiconductor device according to a second embodiment of the present disclosure will be described based on FIGS. 5 to 7.
  • four semiconductor elements are stacked in the thickness direction of the substrate.
  • a semiconductor element body 21 has a metal protrusion 14 on the surface opposite to the surface on which the protruding electrode 26 having the solder layer 24 at the tip is provided.
  • the electrode pad 16 has an electrode pad 16.
  • the protruding electrode 26 and the electrode pad 16 may be connected to each other in a TSV structure (not shown).
  • a plurality of semiconductor elements 20 are stacked on a substrate by repeatedly bringing the tips of the metal protrusions 14 into contact with one semiconductor element 20 and another semiconductor element 20 and stacking them with the resin film 30 interposed between them.
  • the semiconductor element 20 is stacked on top of the semiconductor element 10 . Note that among the semiconductor elements stacked on the substrate 10, the semiconductor element 20 (semiconductor element 20A) farthest from the substrate 10 side does not need to be provided with an electrode pad.
  • a semiconductor device in which the metal protrusion 14 penetrates the solder layer 24 as shown in FIG. 7 is manufactured. is manufactured.
  • the resin film 30 hardens with solder connection, and a hardened resin layer 32 is formed between the semiconductor element 20 and the substrate 10 and between the semiconductor element 20. is formed.
  • the details of the semiconductor element, the substrate, and the resin film used in the method for manufacturing the semiconductor device according to the second embodiment, as well as the conditions for the contact step, connection step, and other steps, are as follows: The same is true for the method. Note that in the second embodiment, the substrate 10 and the plurality of semiconductor elements 20 are connected together by heating, but a semiconductor device may also be manufactured by repeating the stacking and connection of the substrate 10 and the semiconductor elements 20 individually. can.
  • the substrate of the present disclosure includes an electrode pad having a metal protrusion with an acute tip on its surface.
  • the details of the substrate of the present disclosure are as mentioned in the method for manufacturing a semiconductor device according to the first embodiment.
  • a semiconductor device of the present disclosure includes an electrode pad having a metal convex portion with an acute-angled tip on its surface.
  • the details of the semiconductor element of the present disclosure are as mentioned in the method for manufacturing a semiconductor device according to the first embodiment and the second embodiment.
  • Substrate 11 Substrate body 12
  • Electrode pad body 14 Metal protrusion 16
  • Electrode pad 20 Semiconductor element 21
  • Solder layer 26 Projection electrode 30
  • Resin film 32 Cured resin layer

Abstract

半導体装置の製造方法は、先端部にはんだ層を有する突起電極を備える半導体素子と、前記半導体素子の前記突起電極を備える側の面と対向する側の面に金属凸部を表面に有する電極パッドを備える基板との間に、樹脂フィルムを介在させた状態で、前記半導体素子における前記はんだ層と前記基板における前記金属凸部の先端とを接触させて、前記半導体素子を前記基板上に積層することと、加熱により前記はんだ層を溶融して前記基板と前記半導体素子とを接続することと、を有する。

Description

半導体装置の製造方法、基板及び半導体素子
　本開示は、半導体装置の製造方法、基板及び半導体素子に関する。
　従来、半導体素子を基板に実装する方法として、金ワイヤ等の金属細線を用いるワイヤーボンディング接続方式が知られている。一方、半導体装置に対する小型化、薄型化、高機能化、高集積化、高速化等の要求に対応するため、半導体素子に設けられたバンプと呼ばれる突起電極を介して半導体素子と基板上の電極とを接続するフリップチップ接続方式（ＦＣ接続方式）が広まりつつある。ＦＣ接続方式は、半導体素子と基板とを接続するために、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）等に盛んに用いられている。ＣＯＢ（Ｃｈｉｐ　Ｏｎ　Ｂｏａｒｄ）型の接続方式もＦＣ接続方式に該当する。また、ＦＣ接続方式は、半導体素子間を接続するＣＯＣ（Ｃｈｉｐ　Ｏｎ　Ｃｈｉｐ）型の接続方式にも広く用いられている（例えば、特許文献１参照）。
　半導体装置の更なる小型化、薄型化及び高機能化の要求に対応するため、上述した接続方式によって積層化及び多段化したチップスタック型パッケージ並びにＰＯＰ（Ｐａｃｋａｇｅ　Ｏｎ　Ｐａｃｋａｇｅ）が普及している。また、ＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）方式も広く普及し始めている。このような積層化及び多段化技術は、半導体素子等を三次元的に配置することから、半導体素子等を二次元的に配置する手法と比較してパッケージ面積を小さくできる。特に、ＴＳＶ技術は、半導体の性能向上、ノイズ低減、実装面積の削減及び省電力化にも有効であり、次世代の半導体配線技術として注目されている。
　また、ＦＣ接続方式で半導体装置を製造する際、半導体素子と基板との熱膨張係数の差又は半導体素子同士の熱膨張係数の差に由来する熱応力が接続部に集中して接続不良を起こすことがある。熱膨張係数の差に由来する接続不良を起こさないようにするために、隣接する二つの回路部材（半導体素子、基板等）の空隙を接着剤組成物で封止することが有効である。特に、半導体素子と基板とでは熱膨張係数の異なる成分が用いられることが多いため、接着剤組成物により半導体装置を封止して耐熱衝撃性を向上させることが求められる。
　接着剤組成物を用いたＦＣ接続方式は、Ｃａｐｉｌｌａｒｙ－Ｆｌｏｗ方式と、Ｐｒｅ－Ａｐｐｌｉｅｄ方式に大別できる（例えば、特許文献２～６参照）。Ｃａｐｉｌｌａｒｙ－Ｆｌｏｗ方式は、半導体素子及び基板の接続後に、半導体素子及び基板間の空隙に液状の接着剤組成物を毛細管現象によって注入する方式である。Ｐｒｅ－Ａｐｐｌｉｅｄ方式は、半導体素子及び基板の接続前に、半導体素子又は基板上に、ペースト状又はフィルム状の接着剤組成物を供給した後、半導体素子と基板とを接続する方式である。
特開２００８－２９４３８２号公報 特開２００１－２２３２２７号公報 特開２００２－２８３０９８号公報 特開２００５－２７２５４７号公報 特開２００６－１６９４０７号公報 特開２００６－１８８５７３号公報
　一般に、接着剤組成物（アンダーフィル材）を用いたＰｒｅ－Ａｐｐｌｉｅｄ方式における半導体装置の製造では、半導体素子と基板との間へのアンダーフィル材の付与及びアンダーフィル材の加熱硬化が行われる。現在、この方式では、一つの半導体装置ごとに半導体素子と基板との間へのアンダーフィル材の付与及びアンダーフィル材の加熱硬化が行われている。そのため、現行のＰｒｅ－Ａｐｐｌｉｅｄ方式のアンダーフィル材を用いた半導体装置の製造は、生産効率が悪く、生産効率の向上が重要な課題になっている。
　特に、アンダーフィル材として樹脂フィルムを用いた場合に、突起電極の先端と基板上の電極との間に樹脂フィルムが噛み込み、半導体素子と基板との間の接続不良が生ずることがある。また、樹脂フィルムの噛み込みを抑制するために、半導体素子と基板とを接合する際に印加される圧力が高くなる傾向にあり、加圧時間も長くなる傾向にある。
　また、近年の半導体装置の小型化の進展に伴って、突起電極の狭ピッチ化及び小型化が進んでいる。そのため、半導体素子を基板に仮搭載後、リフローによりはんだ接続を行うと、接続工程であるリフローの際の振動及び基板のハンドリングで接続部の位置ずれが生じてしまう場合がある。ＴＳＶ方式で半導体素子を多段化したものは仮搭載後に半導体素子が非常に不安定であるため、接続部で位置ずれが生じやすい傾向にある。
　本開示は上記従来の事情に鑑みてなされたものであり、半導体素子と基板との接続又は半導体素子間の接続の際の樹脂フィルムの噛み込みを抑制可能な半導体装置の製造方法、並びに、この製造方法に適用可能な基板及び半導体素子を提供することを目的とする。
　前記課題を達成するための具体的手段は以下の通りである。
　　＜１＞　先端部にはんだ層を有する突起電極を備える半導体素子と、前記半導体素子の前記突起電極を備える側の面と対向する側の面に金属凸部を表面に有する電極パッドを備える基板との間に、樹脂フィルムを介在させた状態で、前記半導体素子における前記はんだ層と前記基板における前記金属凸部の先端とを接触させて、前記半導体素子を前記基板上に積層することと、
　加熱により前記はんだ層を溶融して前記基板と前記半導体素子とを接続することと、を有する半導体装置の製造方法。
　　＜２＞　前記基板上に積層された前記半導体素子が、前記突起電極を備える側の面とは反対側の面に、金属凸部を表面に有する電極パッドを備えており、
　前記基板上に積層された前記半導体素子上に、先端部にはんだ層を有する突起電極を一の面側に備え金属凸部を表面に有する電極パッドを他の面側に備える複数の半導体素子を、一の半導体素子におけるはんだ層と、他の半導体素子における金属凸部の先端とを、前記樹脂フィルムを一の半導体素子と他の半導体素子との間に介在させた状態で接触させて積層することを繰り返して、複数の半導体素子を前記基板上に積層された前記半導体素子上に積層し、
　加熱により前記はんだ層を溶融して前記基板と複数の前記半導体素子とを一括して接続する＜１＞に記載の半導体素子の製造方法。
　　＜３＞　前記はんだ層を構成するはんだの溶融温度以下の条件で加熱しながら、前記はんだ層と前記金属凸部の先端とを前記樹脂フィルムを介在させた状態で接触させる＜１＞又は＜２＞に記載の半導体装置の製造方法。
　　＜４＞　前記突起電極が、ピラーと前記ピラーの先端に設けられる前記はんだ層とを有し、前記ピラーの平均高さと前記金属凸部の平均高さとの合計の値が、前記樹脂フィルムの平均厚みの値よりも小さい＜１＞～＜３＞のいずれか１項に記載の半導体装置の製造方法。
　　＜５＞　前記ピラーの平均高さが、２０μｍ以下である＜４＞に記載の半導体装置の製造方法。
　　＜６＞　前記金属凸部の先端が、鋭角である＜１＞～＜５＞のいずれか１項に記載の半導体装置の製造方法。
　　＜７＞　前記樹脂フィルムが、熱硬化性樹脂を含む＜１＞～＜６＞のいずれか１項に記載の半導体装置の製造方法。
　　＜８＞　前記熱硬化性樹脂が、エポキシ樹脂、ポリアミック酸及びポリヒドロキシアミドからなる群より選択される少なくとも１種を含む＜７＞に記載の半導体装置の製造方法。
　　＜９＞　前記樹脂フィルムが、熱可塑性樹脂を含む＜１＞～＜６＞のいずれか１項に記載の半導体装置の製造方法。
　　＜１０＞　前記熱可塑性樹脂が、ポリイミド、ポリアミド、ポリカーボネート、ポリアセタール、ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリテトラフルオロエチレン、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルスルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、アクリル樹脂、フェノキシ樹脂、ポリエステル、ポリウレタン、ポリベンゾオキサゾール及びポリブタジエンからなる群より選択される少なくとも１種を含む＜９＞に記載の半導体装置の製造方法。
　　＜１１＞　前記樹脂フィルムが、無機充填材を含む＜１＞～＜１０＞のいずれか１項に記載の半導体装置の製造方法。
　　＜１２＞　前記無機充填材の含有率が、前記樹脂フィルムの全量基準で１０質量％～８０質量％である＜１１＞に記載の半導体装置の製造方法。
　　＜１３＞　前記樹脂フィルムの１３０℃での粘度が、５００ｍＰａ・ｓ～４０００ｍＰａ・ｓである＜１＞～＜１２＞のいずれか１項に記載の半導体装置の製造方法。
　　＜１４＞　先端が鋭角の金属凸部を表面に有する電極パッドを備える基板。
　　＜１５＞　先端が鋭角の金属凸部を表面に有する電極パッドを備える半導体素子。
　本開示によれば、半導体素子と基板との接続又は半導体素子間の接続の際の樹脂フィルムの噛み込みを抑制可能な半導体装置の製造方法、並びに、この製造方法に適用可能な基板及び半導体素子を提供することができる。
第一実施形態に係る半導体装置の製造方法を説明するための図である。 第一実施形態に係る基板１０の変形例の断面を示す断面図である。 第一実施形態に係る半導体装置の製造方法を説明するための図である。 第一実施形態に係る半導体装置の製造方法を説明するための図である。 第二実施形態に係る半導体装置の製造方法を説明するための図である。 第二実施形態に係る半導体装置の製造方法を説明するための図である。 第二実施形態に係る半導体装置の製造方法を説明するための図である。
　以下、本開示の実施形態について詳細に説明する。但し、本開示は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合を除き、必須ではない。数値及びその範囲についても同様であり、本開示を制限するものではない。
　本開示において「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
　本開示において「～」を用いて示された数値範囲には、「～」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
　本開示中に段階的に記載されている数値範囲において、一つの数値範囲で記載された上限値又は下限値は、他の段階的な記載の数値範囲の上限値又は下限値に置き換えてもよい。
　本開示において、各成分には、該当する物質が複数種含まれていてもよい。組成物中に各成分に該当する物質が複数種存在する場合、各成分の含有率又は含有量は、特に断らない限り、組成物中に存在する当該複数種の物質の合計の含有率又は含有量を意味する。
　本開示において、各成分に該当する粒子には、複数種の粒子が含まれていてもよい。組成物中に各成分に該当する粒子が複数種存在する場合、各成分の粒子径は、特に断らない限り、組成物中に存在する当該複数種の粒子の混合物についての値を意味する。
　本開示において「層」又は「膜」との語には、当該層又は膜が存在する領域を観察したときに、当該領域の全体に形成されている場合に加え、当該領域の一部にのみ形成されている場合も含まれる。
　本開示において「積層」との語は、層を積み重ねることを示し、二以上の層が結合されていてもよく、二以上の層が着脱可能であってもよい。
　本開示において、層又は膜の平均厚みは、対象となる層又は膜の５点の厚みを測定し、その算術平均値として与えられる値とする。
　層又は膜の厚みは、マイクロメーター等を用いて測定することができる。本開示において、層又は膜の厚みを直接測定可能な場合には、マイクロメーターを用いて測定する。一方、１つの層の厚み又は複数の層の総厚みを測定する場合には、電子顕微鏡を用いて、測定対象の断面を観察することで測定してもよい。
＜半導体装置の製造方法＞
　本開示の半導体装置の製造方法は、先端部にはんだ層を有する突起電極を備える半導体素子と、前記半導体素子の前記突起電極を備える側の面と対向する側の面に金属凸部を表面に有する電極パッドを備える基板との間に、樹脂フィルムを介在させた状態で、前記半導体素子における前記はんだ層と前記基板における前記金属凸部の先端とを接触させて、前記半導体素子を前記基板上に積層すること（以下、接触工程と称することがある。）と、加熱により前記はんだ層を溶融して前記基板と前記半導体素子とを接続すること（以下、接続工程と称することがある。）と、を有する。
　本開示の半導体装置の製造方法によれば、半導体素子と基板との接続又は半導体素子間の接続の際の樹脂フィルムの噛み込みを抑制可能となる。その理由は明確ではないが、以下のように推察される。
　本開示の半導体装置の製造方法では、接触工程において、先端部にはんだ層を有する突起電極を備える半導体素子及び金属凸部を表面に有する電極パッドを備える基板が用いられる。基板が備える電極パッドの表面には金属凸部が存在することから、半導体素子における突起電極の先端に設けられたはんだ層と基板における金属凸部の先端とを接触させる際に、金属凸部の先端が樹脂フィルムを押しのけながらはんだ層と接触する。そのため、半導体素子が備える突起電極と基板が備える電極パッドとの間に樹脂フィルムが噛み込まれにくくなると推察される。半導体素子間を接続する場合にも、同様の理由から、突起電極と電極パッドとの間に樹脂フィルムが噛み込まれにくくなると推察される。
　突起電極と電極パッドとの間に樹脂フィルムが噛み込まれにくくなることで、接続不良の発生がより抑制されやすくなる傾向にある。
　本開示において「接続」とは、半導体素子及び基板又は半導体素子間が突起電極と電極パッドとを介して電気的に接続することをいう。
　以下、図面を参照しながら本開示の半導体装置の製造方法の一実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
［第一実施形態］
　図１～図４に基づいて、本開示の第一実施形態に係る半導体装置の製造方法について説明する。第一実施形態に係る半導体装置の製造方法では、基板の厚み方向に半導体素子が１つ積層される。
　図１は、第一実施形態に係る半導体装置の製造方法で用いられる基板１０及び半導体素子２０の断面を示す断面図である。図１は、半導体素子２０及び基板１０が接続される前の状態を示している。
　半導体素子２０は、半導体素子本体２１と、半導体素子本体２１の一方の面に配置されたピラー２２とピラー２２の先端部に設けられたはんだ層２４とを備える複数の突起電極２６と、を有する。
　また、基板１０は、基板本体１１と、基板本体１１における半導体素子２０の突起電極２６を備える側の面と対向する側の面に配置された電極パッド本体１２と電極パッド本体１２の表面に設けられた金属凸部１４とを有する複数の電極パッド１６と、を有する。
　さらに、半導体素子２０の一方の面（つまり、基板１０と対向する側の面）には、樹脂フィルム３０が配置されており、半導体素子２０と基板１０との間に樹脂フィルム３０が介在した状態となっている。
　半導体素子本体２１の種類は特に制限されず、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などを用いることができる。樹脂等によってパッケージングされていないチップ（ダイ）そのもの、樹脂等によってパッケージングされているＣＳＰ、ＢＧＡ等と呼ばれている半導体パッケージなども挙げることができる。
　突起電極２６としては、先端部にはんだ層２４を有するものであれば特に限定されない。第一実施形態では、ピラー２２とピラー２２の先端に設けられたはんだ層２４との組み合わせにより突起電極２６が構成されているが、突起電極２６の構成は、これに限定されない。
　突起電極２６の間隔は特に限定されるものではなく、例えば、１μｍ～１００μｍであることが好ましく、１０μｍ～７０μｍであることがより好ましく、３０μｍ～５０μｍであることがさらに好ましい。
　はんだ層２４の厚みは特に限定されるものではなく、例えば、０．１μｍ～５０μｍであることが好ましく、１μｍ～３０μｍであることがより好ましく、５μｍ～２０μｍであることがさらに好ましい。はんだ層２４の厚みが０．１μｍ以上であれば、金属凸部１４のはんだ層２４への貫入量を十分に確保でき、仮固定力が小さくなりにくい。そのため、後段の工程での半導体素子２０の位置ずれが生じにくい傾向にある。はんだ層２４の厚みが５０μｍ以下であれば、加熱によりはんだ層２４を溶融して基板１０と半導体素子２０とを接続するための処理時間が長くなりにくい傾向にある。また、基板１０と半導体素子２０とを接続する際の、隣接する電極間の電気的短絡が生じにくい傾向にある。
　ピラー２２の平均高さは特に限定されるものではなく、例えば、２０μｍ以下であることが好ましく、０．１μｍ～２０μｍであることがより好ましく、２μｍ～１０μｍであることがさらに好ましい。ピラー２２の平均高さを２０μｍ以下とすることで、半導体素子２０を積層した際の半導体装置全体としての高さを抑制できる傾向にある。なお、ピラー２２の平均高さを２０μｍ以下とすると、ピラー２２の個々の高さばらつきが相対的に大きくなりやすい。本開示の半導体装置の製造方法では突起電極２６の先端に設けられたはんだ層２４と金属凸部１４の先端とを接触させることから、金属凸部１４の先端がはんだ層２４に貫入することでピラー２２の個々の高さばらつきを吸収できるようになり、接続信頼性がさらに向上する傾向にある。
　突起電極２６がピラー２２とピラー２２の先端に設けられたはんだ層２４とを有する構成である場合には、金、銀、銅、スズ、ニッケル等を主な成分とする金属層を有するピラー２２が、例えばメッキにより形成されていてもよい。ピラー２２を構成する金属層は単一の成分を含むものであっても、複数の成分を含むものであってもよい。また、金属層は、単層構造であってもよく、複数の金属層が積層された積層構造をしていてもよい。ピラー２２の材質としては、電気抵抗が小さく比較的耐蝕性が高いことから銅を好ましく用いることができる。
　はんだ層２４を構成するはんだ材料としては、スズ－銀系はんだ、スズ－鉛系はんだ、スズ－ビスマス系はんだ、スズ－銅系はんだ、金－銅系はんだ、スズ－銀－銅系はんだ等が使用でき、環境問題及び安全性の観点から、金－銅系はんだ、スズ－銅系はんだ、スズ－ビスマス系はんだ、スズ-銀系はんだ、スズ－銀－銅系はんだ等の無鉛はんだを好ましく使用することができる。
　銅製のピラー２２上にはんだ層２４を形成する場合は、接続信頼性を向上する観点から、金属成分間の拡散を抑制するためニッケル層を銅製のピラー２２とはんだ層２４との間に形成してもよい。また、はんだ層２４に電極パッド１６の金属凸部１４を貫入しやすくさせるために、めっき、印刷等ではんだ層２４をピラー２２の先端部に形成後、はんだ層２４に対して加熱処理を行わなくともよい。
　基板本体１１の種類は特に制限されず、ＦＲ４、ＦＲ５等の繊維基材を含む有機基板、繊維基材を含まないビルドアップ型の有機基板、ポリイミド、ポリエステル等の有機フィルム、アルミナ、ガラス、シリコン等の無機材料を含む基材などに、接続用の電極を含む導体配線が形成された配線板を挙げることができる。基板本体１１には、セミアディティブ法、サブトラクティブ法等の手法により、回路、基板電極等が形成されていてもよい。
　基板本体１１はシリコン（Ｓｉ）でもよい。シリコン（Ｓｉ）製の基板は、サイズ、厚み等について制限されない。シリコン（Ｓｉ）製の基板としては、表面に接続用の電極を含む導体配線が形成されたウェハーを挙げることができる。また、シリコン（Ｓｉ）製の基板には、配線、トランジスター、その他の電子素子、貫通電極（ＴＳＶ）等が形成されていてもよい。
　電極パッド本体１２は、基板本体１１の表面にセミアディティブ法、サブトラクティブ法等の手法により形成された導体配線であってもよい。
　金属凸部１４は、電極パッド本体１２の表面にフォトリソグラフィーを用いて形成されたものであってもよい。
　金属凸部１４を電極パッド本体１２の表面にフォトリソグラフィー技術を用いて形成する場合、シード層を残した電極パッド本体１２の表面に、感光性のフォトレジストを付与し、露光し、現像し、めっきし、フォトレジストを剥離し、シード層をエッチングするプロセスを経て形成することができる。金属凸部１４を電極パッド本体１２の表面に形成する方法については、上記方法に限定されない。
　金属凸部１４を形成する方法として、フォトリソグラフィーを用いて形成する方法以外に、ボールボンダーを用いて金、銅等の金属ワイヤーを電極パッド上に溶接し、柱状に形成し、特定の長さで切断する方法、３Ｄプリンターを用いて形成する方法、切削加工により形成する方法なども用いることができる。
　金属凸部１４の材質は、特に制限されず、銅、ニッケル等の各種金属を用いてもよい。金属凸部１４の材質に銅を用いた場合は、基板１０と半導体素子２０との接続部における放熱効果が向上し、接続抵抗が低くなる傾向にある。
　また、基板１０と半導体素子２０との接続を確実にするために、金属凸部１４の表面に、金メッキ、ニッケル／金メッキ、ＯＳＰ（Ｏｒｇａｎｉｃ　Ｓｏｌｄｅｒａｂｉｌｉｔｙ　Ｐｒｅｓｅｒｖａｔｉｖｅｓ）処理等を施してもよい。
　金属凸部１４の形状は特に限定されない。金属凸部１４の形状としては、円柱、直方体、三角柱等の柱体が挙げられる。また、金属凸部１４は、円柱、直方体、三角柱等を高さ方向に少なくとも２つ重ねた形状としてもよい。
　また、金属凸部１４の先端は、鋭角であってもよい。先端が鋭角の金属凸部１４としては、円錐、三角錐、四角錐等の錐体、柱体の上に錐体が配置された形状などが挙げられるが、これらに限定されるものではない。金属凸部１４の先端が鋭角であると、樹脂フィルムの噛み込みがさらに抑制されやすくなる傾向にある。図２は、第一実施形態に係る基板１０の変形例の断面を示す断面図である。図２に示す基板１０では、金属凸部１４は錐体とされている。
　なお、樹脂フィルムを構成する成分の中でも、突起電極と電極パッドとの間に噛み混まれやすい成分として無機充填材が挙げられる。金属凸部１４の先端が鋭角であると、無機充填材の含有率が高い樹脂フィルムを用いても、樹脂フィルムの噛み込みがより抑制されやすい傾向にある。そのため、先端が鋭角の金属凸部１４を用いることで、樹脂フィルム３０中の無機充填材の含有率を高くすることができる傾向にある。このような観点から、樹脂フィルム３０中の無機充填材の含有率は、樹脂フィルム３０の全量基準で、５０質量％～９０質量％としてもよい。
　また、金属凸部１４がはんだ層２４へ貫入しやすくなり、金属凸部１４と突起電極２６のはんだ層２４との噛み合いが良好になり、リフロー処理の際の外力に対する強度が高くなり後段の工程での半導体素子２０の位置ずれが生じにくい傾向にある。
　また、電極パッド１６は、電極パッド本体１２の表面に金属凸部１４を２つ以上有していてもよい。表面に金属凸部１４を２つ以上有する場合、各金属凸部１４の形状は同じであっても異なっていてもよい。
　突起電極２６のはんだ層２４の厚みの値は、電極パッド１６における金属凸部１４の高さの値よりも大きいことが望ましい。これにより、金属凸部１４がはんだ層２４に貫入しやすくなる。
　金属凸部１４ができるだけ深くはんだ層２４に貫入された方が仮固定力の強度を大きくすることができ、接続部の位置ずれをより抑制することができる傾向にある。金属凸部１４の平均高さは、特に限定されるものではなく、金属凸部１４のはんだ層２４への貫入量を大きくできるという観点及び工業的な生産性の観点から、０．１μｍ～５０μｍであることが好ましく、０．５μｍ～３０μｍであることがより好ましく、１μｍ～１０μｍであることがさらに好ましい。はんだ溶融による金属凸部１４と突起電極２６との接続形成時のはんだの濡れ性を向上するために、金属凸部１４の最表面に金を主成分とする金含有層を形成することもできる。金含有層の形成方法は特に限定されず、めっき、スパッタリング等の方法を用いることができる。
　樹脂フィルム３０の組成は特に限定されるものではなく、熱可塑性樹脂、熱硬化性樹脂、無機充填材等を含む樹脂組成物であってもよい。樹脂フィルム３０を構成する樹脂組成物には、必要に応じて突起電極と電極パッドとの接続性を向上させるためのフラックス成分が含まれていてもよい。
　樹脂フィルム３０が熱可塑性樹脂を含む場合、熱可塑性樹脂としては、ポリイミド、ポリアミド、ポリカーボネート、ポリアセタール、ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリテトラフルオロエチレン、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルスルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、アクリル樹脂、フェノキシ樹脂、ポリエステル、ポリウレタン、ポリベンゾオキサゾール及びポリブタジエンからなる群より選択される少なくとも１種を含むことが好ましい。
　樹脂フィルム３０が熱硬化性樹脂を含む場合、熱硬化性樹脂としては、エポキシ樹脂、ポリアミック酸及びポリヒドロキシアミドからなる群より選択される少なくとも１種を含むことが好ましい。ここで、ポリアミック酸の硬化反応により、ポリイミドが生ずる。ポリヒドロキシアミドの硬化反応により、ポリベンゾオキサゾールが生ずる。
　樹脂フィルム３０が無機充填材を含む場合、無機充填材としては、ガラス、シリカ、アルミナ、酸化チタン、マイカ、窒化ホウ素等の絶縁性無機フィラ、及び、カーボンブラックなどの導電性無機フィラが挙げられる。これらの中でも、シリカ、アルミナ、酸化チタン及び窒化ホウ素から選ばれる絶縁性無機フィラ、又は、シリカ、アルミナ及び窒化ホウ素から選ばれる絶縁性無機フィラを用いることが好ましい。無機充填材はウィスカーであってもよく、その例としては、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム及び窒化ホウ素が挙げられる。これらの無機充填材は単独で又は２種以上の組み合わせとして用いることもできる。
　樹脂フィルム３０は、樹脂フィラ（有機フィラ）を含有してもよい。樹脂フィルム３０が樹脂フィラを含有する場合、無機充填材を併用してもよいし無機充填材を併用しなくてもよい。樹脂フィラの例としては、ポリウレタン樹脂、ポリイミド樹脂、メタクリル酸メチル樹脂、メタクリル酸メチル－ブタジエン－スチレン共重合樹脂（ＭＢＳ）が挙げられる。これらの樹脂フィラは単独で又は２種以上の組み合わせとして用いることもできる。
　無機充填材及び樹脂フィラは、表面処理によって物性を適宜調整されたものであってもよい。
　樹脂フィルム３０は、作業性、成形性、電気特性、耐湿性、耐熱性、機械特性、接着性等の諸特性のバランスに優れる観点から、エポキシ樹脂を含むことが好ましい。
　以下に、樹脂フィルム３０がエポキシ樹脂を含む場合について説明する。
　エポキシ樹脂は、分子内に２個以上のエポキシ基を有するものであれば特に制限されない。エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等の各種多官能エポキシ樹脂等を用いることができる。これらは単独で又は２種以上を組み合わせて用いることができる。
　エポキシ樹脂の重量平均分子量は、特に制限されるものではないが、１００００未満であることが好ましい。
　本開示において、重量平均分子量は、ゲルパーミエーションクロマトグラフィー法（ＧＰＣ）によって測定し、標準ポリスチレンの検量線を用いて換算することにより導出する。ＧＰＣの条件は、以下に示すとおりである。
－ＧＰＣ条件－
　ポンプ：日立　Ｌ－６０００型（株式会社日立製作所製）
　カラム：以下の計３本
　Ｇｅｌｐａｃｋ　ＧＬ－Ｒ４２０
　Ｇｅｌｐａｃｋ　ＧＬ－Ｒ４３０
　Ｇｅｌｐａｃｋ　ＧＬ－Ｒ４４０
　　（以上、昭和電工マテリアルズ株式会社製、商品名）
　溶離液：テトラヒドロフラン
　測定温度：２５℃
　流量：２．０５ｍＬ／分
　検出器：日立　Ｌ－３３００型ＲＩ（株式会社日立製作所製）
　エポキシ樹脂の含有率は、樹脂フィルム３０の全量基準で、例えば５質量％～７５質量％であり、好ましくは１０質量％～５０質量％であり、より好ましくは１５質量％～３５質量％である。
　樹脂フィルム３０がエポキシ樹脂を含む場合、樹脂フィルム３０は硬化剤を含有してもよい。
　硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤が挙げられる。突起電極２６又は電極パッド１６に酸化膜が生じることを抑制するフラックス活性を示し、接続信頼性及び絶縁信頼性を向上させる観点からは、硬化剤がフェノール性樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤及びイミダゾール系硬化剤から選ばれる少なくとも一種を含むことが好ましい。以下、各硬化剤について説明する。
　フェノール樹脂系硬化剤は、分子内に２個以上のフェノール性水酸基を有するものであれば特に制限はなく、その例としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール樹脂及び各種多官能フェノール樹脂が挙げられる。これらは単独で又は２種以上の混合物として用いることができる。
　エポキシ樹脂に対するフェノール樹脂系硬化剤の当量比（フェノール性水酸基／エポキシ基、モル比）は、良好な硬化性、接着性及び保存安定性の観点から、０．３～１．５が好ましく、０．４～１．０がより好ましく、０．５～１．０がさらに好ましい。当量比が０．３以上であると、硬化性が向上し接着力が向上する傾向があり、１．５以下であると未反応のフェノール性水酸基が過剰に残存することがなく、吸水率が低く抑えられ、半導体装置の絶縁信頼性が向上する傾向がある。当量比が０．３～１．５であると、ゲルタイムを適切な範囲に調整し易い。
　酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物及びエチレングリコールビスアンヒドロトリメリテートが挙げられる。これらは単独で又は２種以上の混合物として用いることができる。
　エポキシ樹脂に対する酸無水物系硬化剤の当量比（酸無水物基／エポキシ基、モル比）は、良好な硬化性、接着性及び保存安定性の観点から、０．３～１．５が好ましく、０．４～１．０がより好ましく、０．５～１．０がさらに好ましい。当量比が０．３以上であると、硬化性が向上し接着力が向上する傾向があり、１．５以下であると未反応の酸無水物が過剰に残存することがなく、吸水率が低く抑えられ、半導体装置の絶縁信頼性が向上する傾向がある。当量比が０．３～１．５であると、ゲルタイムを適切な範囲に調整し易い。
　アミン系硬化剤としては、例えば、ジシアンジアミドを用いることができる。
　エポキシ樹脂に対するアミン系硬化剤の当量比（アミノ基／エポキシ基、モル比）は、良好な硬化性、接着性及び保存安定性の観点から０．３～１．５が好ましく、０．４～１．０がより好ましく、０．５～１．０がさらに好ましい。当量比が０．３以上であると、硬化性が向上し接着力が向上する傾向があり、１．５以下であると未反応のアミンが過剰に残存することがなく、半導体装置の絶縁信頼性が向上する傾向がある。当量比が０．３～１．５であると、ゲルタイムを適切な範囲に調整し易い。
　イミダゾール系硬化剤としては、例えば、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。優れた硬化性、保存安定性及び接続信頼性の観点からは、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール及び２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールからイミダゾール系硬化剤を選択してもよい。これらは単独で又は２種以上を併用して用いることができる。これらを含むマイクロカプセルを潜在性硬化剤として用いることもできる。
　イミダゾール系硬化剤の含有量は、エポキシ樹脂１００質量部に対して、０．１質量部～２０質量部が好ましく、０．１質量部～１０質量部がより好ましく、３．２質量部～５．５質量部がさらに好ましい。イミダゾール系硬化剤の含有量が０．１質量部以上であると樹脂フィルム３０の硬化性が向上する傾向があり、２０質量部以下であると、接続不良が発生しにくくなる傾向がある。イミダゾール系硬化剤の含有量が０．１質量部～２０質量部であると、ゲルタイムを適切な範囲に調整し易い。
　ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ（４－メチルフェニル）ボレート及びテトラフェニルホスホニウム（４－フルオロフェニル）ボレートが挙げられる。
　ホスフィン系硬化剤の含有量は、エポキシ樹脂１００質量部に対して、０．１質量部～１０質量部が好ましく、０．１質量部～５質量部がより好ましい。ホスフィン系硬化剤の含有量が０．１質量部以上であると樹脂フィルム３０の硬化性が向上する傾向があり、１０質量部以下であると、接続不良が発生しにくい傾向がある。
　フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ１種を単独で又は２種以上の混合物として用いることができる。イミダゾール系硬化剤及びホスフィン系硬化剤はそれぞれ単独で用いてもよいが、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。
　樹脂フィルム３０は、フラックス剤を含んでもよい。フラックス剤は、カルボキシ基を２つ有する化合物（ジカルボン酸）であることが好ましい。カルボキシ基を２つ有する化合物は、カルボキシ基を１つ有する化合物（モノカルボン酸）と比較して、接続時の高温によっても揮発し難く、ボイドの発生を一層抑制できる。また、カルボキシ基を２つ有する化合物を用いると、カルボキシ基を３つ以上有する化合物を用いた場合と比較して、保管時及び接続作業時等における樹脂フィルム３０の粘度上昇を一層抑制することができる。その結果、半導体装置の接続信頼性を一層向上させることができる。
　フラックス剤としては、例えば、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ウンデカン二酸及びドデカン二酸から選択されるジカルボン酸の２位に電子供与性基が置換した化合物を用いることができる。
　フラックス剤の融点は、１５０℃以下であることが好ましく、１４０℃以下であることがより好ましく、１３０℃以下であることがさらに好ましい。このようなフラックス剤は、エポキシ樹脂と硬化剤との硬化反応が生じる前にフラックス活性が十分に発現する。そのため、このようなフラックス剤を含有する樹脂フィルム３０によれば、接続信頼性に一層優れる半導体装置を実現できる。また、上記フラックス剤は、室温で固形であるものが好ましく、フラックス剤の融点は、２５℃以上であることが好ましく、５０℃以上であることがより好ましい。フラックス剤の融点は、例えば二重管式温度計に試料を詰めた毛細管を取り付けて温浴で加温する装置により測定することができる。
　フラックス剤の含有率は、樹脂フィルム３０の全量基準で、０．５質量％～１０質量％であることが好ましく、０．５質量％～５質量％であることがより好ましい。
　樹脂フィルム３０は、高分子成分をさらに含有していてもよい。
　高分子成分は、エポキシ樹脂とは異なる高分子で構成される。このような高分子成分としては、例えば、フェノキシ樹脂、ポリイミド、ポリアミド、ポリカルボジイミド、シアネートエステル、アクリル樹脂、ポリエステル、ポリエチレン、ポリエーテルスルホン、ポリエーテルイミド、ポリビニルアセタール、ポリウレタン及びアクリルゴムが挙げられる。耐熱性及びフィルム形成性に優れる観点から、高分子成分としては、フェノキシ樹脂、ポリイミド、アクリルゴム、シアネートエステル及びポリカルボジイミドが好ましく、フェノキシ樹脂、ポリイミド及びアクリルゴムがより好ましい。これらの高分子成分は単独で又は２種以上の混合物又は共重合体として使用することもできる。
　高分子成分の重量平均分子量は、特に制限されるものではないが、１００００以上であることが好ましい。この場合、高分子成分を含有する樹脂フィルム３０は、耐熱性及びフィルム形成性の点で一層優れる。
　高分子成分の重量平均分子量は、樹脂フィルム３０に単独で良好なフィルム形成性を付与し、樹脂フィルム３０の形状を保持しやすくして半導体装置を効率よく製造する観点からは、３００００以上であることが好ましく、４００００以上であることがより好ましく、５００００以上であることがさらに好ましい。
　樹脂フィルム３０が重量平均分子量が１００００以上の高分子成分を含有する場合、重量平均分子量が１００００以上の高分子成分の含有量Ｃｄに対するエポキシ樹脂の含有量Ｃａの比Ｃａ／Ｃｄ（質量比）は、０．０１～５であることが好ましく、０．０５～３であることがより好ましく、０．１～２であることがさらに好ましい。比Ｃａ／Ｃｄを０．０１以上とすることで、より良好な硬化性及び接着力が得られる。また、比Ｃａ／Ｃｄを５以下とすることで樹脂フィルム３０において、より良好なフィルム形成性が得られる。
　樹脂フィルム３０が無機充填材を含む場合における、無機充填材の具体例は既述の通りである。
　無機充填材の含有率は、樹脂フィルム３０の最低溶融粘度を適切な範囲に調整する観点から、樹脂フィルム３０の全量基準で、１０質量％～８０質量％であることが好ましく、１５質量％～６０質量％であることがより好ましい。
　樹脂フィルム３０は、イオントラッパー、酸化防止剤、シランカップリング剤、チタンカップリング剤、及びレベリング剤等の他の成分をさらに含んでもよい。これらは１種を単独で用いてもよいし、２種以上組み合わせて用いてもよい。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
　樹脂フィルム３０の平均厚みは特に限定されず、基板１０と半導体素子２０とを接続して半導体装置としたときの基板１０と半導体素子２０との間のギャップ空間容積、樹脂フィルム３０の成分を半導体素子２０の周囲に漏出させて形成するフィレットの体積等に鑑みて適宜設定できる。
　例えば、ピラー２２の平均高さと金属凸部１４の平均高さとの合計の値が、樹脂フィルム３０の平均厚みの値よりも小さくなるように、樹脂フィルム３０の平均厚みを設定してもよい。
　樹脂フィルム３０の平均厚みは、例えば、１μｍ～１００μｍであることが好ましく、５μｍ～７０μｍであることがより好ましく、１０μｍ～５０μｍであることがさらに好ましい。
　樹脂フィルム３０の１３０℃での粘度は、流動性の観点から、５００ｍＰａ・ｓ～４０００ｍＰａ・ｓであることが好ましく、７００ｍＰａ・ｓ～３０００ｍＰａ・ｓであることがより好ましく、１０００ｍＰａ・ｓ～２０００ｍＰａ・ｓであることがさらに好ましい。
　樹脂フィルム３０の１３０℃での粘度は、レオメーターＡＲ２０００（ＴＡインストルメント製、アルミコーン４０ｍｍ、せん断速度３２．５／ｓｅｃ）により測定される。
　樹脂フィルム３０は、エポキシ樹脂、硬化剤、無機充填材、フラックス剤等の樹脂フィルム３０を構成する成分、及び、必要に応じて有機溶媒その他の成分を含む樹脂ワニスを基材フィルム上に塗布して塗膜を形成し、塗膜を乾燥させる方法によって製造することができる。
　樹脂ワニスは、エポキシ樹脂、硬化剤、無機充填材、フラックス剤等の樹脂フィルム３０を構成する成分を有機溶媒と混合し、それらを攪拌又は混練により溶解又は分散させて調製される。樹脂ワニスは、離型処理を施した基材フィルム上に、例えばナイフコーター、ロールコーター、アプリケーター、ダイコーター、又はコンマコーターを用いて塗布される。その後、加熱により樹脂ワニスの塗膜から有機溶媒を減少させて、すなわち塗膜を乾燥させて、基材フィルム上に樹脂フィルム３０を形成する。樹脂ワニスの膜を半導体ウエハ等の上にスピンコート等の方法によって形成し、その後、塗膜を乾燥する方法で、半導体ウエハ上に樹脂フィルム３０を形成してもよい。
　樹脂ワニスの調製に用いる有機溶媒としては、各成分を均一に溶解又は分散し得る特性を有するものが好ましく、例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ－メチル－２－ピロリドン、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、トルエン、ベンゼン、キシレン、メチルエチルケトン、テトラヒドロフラン、エチルセロソルブ、エチルセロソルブアセテート、ブチルセロソルブ、ジオキサン、シクロヘキサノン及び酢酸エチルが挙げられる。これらの有機溶媒は、単独で又は２種類以上を組み合わせて使用することができる。樹脂ワニス調製の際の攪拌及び混練は、例えば、攪拌機、らいかい機、３本ロール、ボールミル、ビーズミル又はホモディスパーを用いて行うことができる。
　基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリプロピレンフィルム、ポリメチルペンテンフィルム等のポリオレフィンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム等のポリエステルフィルム、ポリイミドフィルム、ポリエーテルイミドフィルムなどを例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、２種以上の材料からなる多層フィルムであってもよい。
　塗布後の樹脂ワニスから有機溶媒を揮発させるために行われる加熱は、具体的には、５０℃～２００℃、０．１分間～９０分間の加熱であってもよい。ボイド発生の抑制及び粘度調製に実質的に影響しない範囲で、残存量が１．５質量％以下になるまで有機溶媒を除去してもよい。
　半導体素子２０の基板１０と対向する側の面に樹脂フィルム３０を配置する方法は特に限定されない。
　例えば、ダイシング加工前のウエハサイズの状態で、半導体素子２０の樹脂フィルム３０を配置する側の面に相当する面上に突起電極２６を覆う様に樹脂フィルム３０の配置を行い、その後ダイシングを行う事で得た樹脂フィルム３０付き半導体素子２０を用いてもよい。
　なお、図１では、半導体素子２０の基板１０と対向する側の面に樹脂フィルム３０が配置されているが、基板１０の半導体素子２０と対向する側の面に樹脂フィルム３０が配置されていてもよい。
　樹脂フィルム３０を配置する箇所は、半導体素子２０における突起電極２６又は基板１０における電極パッド１６の配置、基板１０へ付与されうるソルダーレジストのレイアウト状況を勘案して適宜選択してもよい。
　突起電極２６、電極パッド１６等の凹凸の埋め込み性、樹脂フィルム３０由来の層の膜厚均一性の確保の観点から、樹脂フィルム３０は、半導体素子２０の基板１０と対向する側の面に配置されることが好ましい。
　樹脂フィルム３０を半導体素子２０又は基板１０上に配置するために、熱ロールラミネート、ダイアフラムラミネート、熱板ラミネート等を用いることができ、これらを単一又は複数組み合わせた方式を選択してもよい。ラミネート性を向上し安定化する為に、ラミネート加工自体を減圧環境下で行ってもよい。
　次いで、接触工程において、突起電極２６と、突起電極２６に対向する電極パッド１６に設けられた金属凸部１４との位置合わせを行う。さらに、接触工程では、図３に示すように、突起電極２６と金属凸部１４を有する電極パッド１６が対向した状態で加圧して、突起電極２６のはんだ層２４に電極パッド１６の金属凸部１４を貫入させて半導体素子２０を基板１０に仮搭載する。半導体素子２０の基板１０への仮搭載は、フリップチップボンダー等を用いて行うことができる。樹脂フィルム３０を介在させた状態で半導体素子２０を基板１０に仮搭載することで、半導体素子２０の位置ずれの発生が抑制される傾向にある。
　加圧する際に付与される圧力の大きさは、特に限定されるものではない。一般的なフリップチップの実装工程と同様に、突起電極２６の数、突起電極２６の高さのばらつき、加圧による突起電極２６又は基板１０上の配線の変形量等を考慮して設定することができる。具体的には、例えば、突起電極１個あたりに受ける荷重が１ｇｆ（０．００９８Ｎ）～２０ｇｆ（０．１９６Ｎ）程度になるように設定することが好ましい。また、例えば、一つの半導体素子２０に掛かる荷重が５Ｎ～２００Ｎ程度になるように設定することが好ましい。
　突起電極１個あたりに受ける荷重が０．００９８Ｎ以上であるか又は半導体素子２０に掛かる荷重が５Ｎ以上であれば、半導体素子２０の基板１０への仮固定力が十分となり、後段の工程での半導体素子２０の位置ずれが生じにくい傾向にある。突起電極１個あたりに受ける荷重が０．１９６Ｎ以下であるか又は半導体素子２０に掛かる荷重が２００Ｎ以下であれば、荷重が大きすぎることによる半導体素子２０の損傷の発生が抑制される傾向にある。
　はんだ層２４と金属凸部１４とが接触した状態で加圧する際に、基板１０及び半導体素子２０の少なくとも一方を加熱してもよい。生産性の観点から、はんだ層２４を構成するはんだの溶融温度以下の条件で加熱しながら、はんだ層２４と金属凸部１４の先端とを樹脂フィルム３０を介在させた状態で接触させることが好ましく、２１０℃以下の温度で接触させることがより好ましく、２００℃以下の温度で接触させることがさらに好ましい。
　はんだ層２４と金属凸部１４とが接触した状態で加圧する際に、樹脂フィルム３０と半導体素子２０との間、及び、樹脂フィルム３０と基板１０との間の少なくとも一方には、空隙が生ずることがある。この空隙がそのまま残ると、半導体装置においてボイドとして残ることになる。空隙は、加圧して樹脂フィルム３０を圧縮させることによって消滅させることが可能である。
　その後、接続工程において、半導体素子２０を基板１０上に積層して仮搭載した状態で、リフローに代表される加熱装置を用いて、はんだ層２４を溶融させ、半導体素子２０の突起電極２６と基板１０の金属凸部１４を有する電極パッド１６とをはんだ接続させることで、基板１０と半導体素子２０とを接続する。以上の工程を経ることで、図４に示すような金属凸部１４がはんだ層２４に貫入している半導体装置が製造される。また、樹脂フィルム３０として熱硬化性樹脂を含む樹脂フィルムを用いた場合、はんだ接続に伴って樹脂フィルム３０が硬化して半導体素子２０と基板１０との間に硬化樹脂層３２が形成される。
　加熱装置はリフロー炉に限られず、ホットプレート、オーブン等を用いることができる。
　接続工程における加熱温度は、はんだが溶融する温度であることが好ましく、２２０℃以上であることがより好ましく、２３０℃以上であることがさらに好ましい。
　接続工程は、突起電極２６と金属凸部１４を有する電極パッド１６の酸化を防止するため、窒素雰囲気で行われることが好ましい。
　接続工程は、加圧しながら行ってもよい。加圧しながら基板１０と半導体素子２０とを接続することで、樹脂フィルム３０の噛み込みがさらに抑制されやすい傾向にある。加圧条件は特に限定されない。
［第二実施形態］
　次に、図５～図７に基づいて、本開示の第二実施形態に係る半導体装置の製造方法について説明する。第二実施形態に係る半導体装置の製造方法では、基板の厚み方向に半導体素子が４つ積層される。
　第二実施形態では、図５に示すように、半導体素子本体２１が、先端部にはんだ層２４を有する突起電極２６を備える側の面とは反対側の面に、金属凸部１４を表面に有する電極パッド１６を備えている。
　第二実施形態に係る半導体素子２０では、突起電極２６と電極パッド１６とは、不図示のＴＳＶ構造で相互に接続されていてもよい。
　第二実施形態では、図６に示すように、基板１０上に積層された半導体素子２０上に、複数の半導体素子２０を、一の半導体素子２０におけるはんだ層２４と、他の半導体素子２０における金属凸部１４の先端とを、樹脂フィルム３０を一の半導体素子２０と他の半導体素子２０との間に介在させた状態で接触させて積層することを繰り返して、複数の半導体素子２０を基板１０上に積層された半導体素子２０上に積層する。なお、基板１０上に積層された半導体素子のうち、基板１０側から最も離れた半導体素子２０（半導体素子２０Ａ）には、電極パッドを設けなくともよい。
　次いで、加熱によりはんだ層２４を溶融して基板１０と複数の半導体素子２０とを一括して接続することで、図７に示すような金属凸部１４がはんだ層２４に貫入している半導体装置が製造される。また、樹脂フィルム３０として熱硬化性樹脂を含む樹脂フィルムを用いた場合、はんだ接続に伴って樹脂フィルム３０が硬化して半導体素子２０と基板１０との間及び半導体素子２０間に硬化樹脂層３２が形成される。
　第二実施形態に係る半導体装置の製造方法で用いられる半導体素子、基板及び樹脂フィルムの詳細、並びに、接触工程接続工程及びその他の工程についての諸条件は、第一実施形態に係る半導体装置の製造方法の場合と同様である。
　なお、第二実施形態では、基板１０と複数の半導体素子２０とを加熱により一括して接続したが、基板１０と半導体素子２０との積層及び接続を個々に繰り返して半導体装置を製造することもできる。
＜基板及び半導体素子＞
　本開示の基板は、先端が鋭角の金属凸部を表面に有する電極パッドを備える。本開示の基板の詳細は、第一実施形態に係る半導体装置の製造方法で言及した通りである。
　本開示の半導体素子は、先端が鋭角の金属凸部を表面に有する電極パッドを備える。本開示の半導体素子の詳細は、第一実施形態及び第二実施形態に係る半導体装置の製造方法で言及した通りである。
　本明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に援用されて取り込まれる。
１０　基板
１１　基板本体
１２　電極パッド本体
１４　金属凸部
１６　電極パッド
２０　半導体素子
２１　半導体素子本体
２２　ピラー
２４　はんだ層
２６　突起電極
３０　樹脂フィルム
３２　硬化樹脂層

Claims (15)

  1. 　先端部にはんだ層を有する突起電極を備える半導体素子と、前記半導体素子の前記突起電極を備える側の面と対向する側の面に金属凸部を表面に有する電極パッドを備える基板との間に、樹脂フィルムを介在させた状態で、前記半導体素子における前記はんだ層と前記基板における前記金属凸部の先端とを接触させて、前記半導体素子を前記基板上に積層することと、
    　加熱により前記はんだ層を溶融して前記基板と前記半導体素子とを接続することと、を有する半導体装置の製造方法。
  2. 　前記基板上に積層された前記半導体素子が、前記突起電極を備える側の面とは反対側の面に、金属凸部を表面に有する電極パッドを備えており、
    　前記基板上に積層された前記半導体素子上に、先端部にはんだ層を有する突起電極を一の面側に備え金属凸部を表面に有する電極パッドを他の面側に備える複数の半導体素子を、一の半導体素子におけるはんだ層と、他の半導体素子における金属凸部の先端とを、前記樹脂フィルムを一の半導体素子と他の半導体素子との間に介在させた状態で接触させて積層することを繰り返して、複数の半導体素子を前記基板上に積層された前記半導体素子上に積層し、
    　加熱により前記はんだ層を溶融して前記基板と複数の前記半導体素子とを一括して接続する請求項１に記載の半導体素子の製造方法。
  3. 　前記はんだ層を構成するはんだの溶融温度以下の条件で加熱しながら、前記はんだ層と前記金属凸部の先端とを前記樹脂フィルムを介在させた状態で接触させる請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 　前記突起電極が、ピラーと前記ピラーの先端に設けられる前記はんだ層とを有し、前記ピラーの平均高さと前記金属凸部の平均高さとの合計の値が、前記樹脂フィルムの平均厚みの値よりも小さい請求項１～請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 　前記ピラーの平均高さが、２０μｍ以下である請求項４に記載の半導体装置の製造方法。
  6. 　前記金属凸部の先端が、鋭角である請求項１～請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 　前記樹脂フィルムが、熱硬化性樹脂を含む請求項１～請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 　前記熱硬化性樹脂が、エポキシ樹脂、ポリアミック酸及びポリヒドロキシアミドからなる群より選択される少なくとも１種を含む請求項７に記載の半導体装置の製造方法。
  9. 　前記樹脂フィルムが、熱可塑性樹脂を含む請求項１～請求項６のいずれか１項に記載の半導体装置の製造方法。
  10. 　前記熱可塑性樹脂が、ポリイミド、ポリアミド、ポリカーボネート、ポリアセタール、ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリテトラフルオロエチレン、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルスルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、アクリル樹脂、フェノキシ樹脂、ポリエステル、ポリウレタン、ポリベンゾオキサゾール及びポリブタジエンからなる群より選択される少なくとも１種を含む請求項９に記載の半導体装置の製造方法。
  11. 　前記樹脂フィルムが、無機充填材を含む請求項１～請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 　前記無機充填材の含有率が、前記樹脂フィルムの全量基準で１０質量％～８０質量％である請求項１１に記載の半導体装置の製造方法。
  13. 　前記樹脂フィルムの１３０℃での粘度が、５００ｍＰａ・ｓ～４０００ｍＰａ・ｓである請求項１～請求項１２のいずれか１項に記載の半導体装置の製造方法。
  14. 　先端が鋭角の金属凸部を表面に有する電極パッドを備える基板。
  15. 　先端が鋭角の金属凸部を表面に有する電極パッドを備える半導体素子。
PCT/JP2022/027100 2022-07-08 2022-07-08 半導体装置の製造方法、基板及び半導体素子 WO2024009498A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/027100 WO2024009498A1 (ja) 2022-07-08 2022-07-08 半導体装置の製造方法、基板及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/027100 WO2024009498A1 (ja) 2022-07-08 2022-07-08 半導体装置の製造方法、基板及び半導体素子

Publications (1)

Publication Number Publication Date
WO2024009498A1 true WO2024009498A1 (ja) 2024-01-11

Family

ID=89453203

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/027100 WO2024009498A1 (ja) 2022-07-08 2022-07-08 半導体装置の製造方法、基板及び半導体素子

Country Status (1)

Country Link
WO (1) WO2024009498A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243714A (ja) * 2004-02-24 2005-09-08 Japan Science & Technology Agency 電極バンプ及びその製造並びにその接続方法
JP2008021751A (ja) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2015032637A (ja) * 2013-07-31 2015-02-16 日立化成株式会社 電子部品装置の製造方法及び電子部品装置
WO2019054509A1 (ja) * 2017-09-15 2019-03-21 日立化成株式会社 半導体素子の実装構造及び半導体素子と基板との組み合わせ
JP2019054115A (ja) * 2017-09-15 2019-04-04 日立化成株式会社 半導体装置の製造方法
WO2020105432A1 (ja) * 2018-11-21 2020-05-28 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる複数のチップ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243714A (ja) * 2004-02-24 2005-09-08 Japan Science & Technology Agency 電極バンプ及びその製造並びにその接続方法
JP2008021751A (ja) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2015032637A (ja) * 2013-07-31 2015-02-16 日立化成株式会社 電子部品装置の製造方法及び電子部品装置
WO2019054509A1 (ja) * 2017-09-15 2019-03-21 日立化成株式会社 半導体素子の実装構造及び半導体素子と基板との組み合わせ
JP2019054115A (ja) * 2017-09-15 2019-04-04 日立化成株式会社 半導体装置の製造方法
WO2020105432A1 (ja) * 2018-11-21 2020-05-28 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる複数のチップ

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
JP7196841B2 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
TWI721150B (zh) 半導體裝置的製造方法
WO2013125685A1 (ja) 半導体装置及びその製造方法
JP7226498B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
JP7259219B2 (ja) 樹脂組成物及びその硬化物、並びに半導体装置の製造方法
WO2024009498A1 (ja) 半導体装置の製造方法、基板及び半導体素子
JP7363798B2 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
WO2020196430A1 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
WO2020157828A1 (ja) 樹脂組成物、半導体装置の製造方法及び半導体装置
CN111801781B (zh) 半导体用粘接剂及使用了其的半导体装置的制造方法
TWI834852B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP2021061276A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22950292

Country of ref document: EP

Kind code of ref document: A1