CN118136525A - 一种半导体封装结构及其制备方法 - Google Patents

一种半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN118136525A
CN118136525A CN202410559063.4A CN202410559063A CN118136525A CN 118136525 A CN118136525 A CN 118136525A CN 202410559063 A CN202410559063 A CN 202410559063A CN 118136525 A CN118136525 A CN 118136525A
Authority
CN
China
Prior art keywords
layer
conductive
nanowire
oxide layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410559063.4A
Other languages
English (en)
Other versions
CN118136525B (zh
Inventor
陈晓林
孙国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Weihai Co ltd
Original Assignee
Riyuexin Semiconductor Weihai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riyuexin Semiconductor Weihai Co ltd filed Critical Riyuexin Semiconductor Weihai Co ltd
Priority to CN202410559063.4A priority Critical patent/CN118136525B/zh
Publication of CN118136525A publication Critical patent/CN118136525A/zh
Application granted granted Critical
Publication of CN118136525B publication Critical patent/CN118136525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装结构及其制备方法,涉及半导体技术领域,在本发明的半导体封装结构的制备方法中,先在半导体芯片的上表面和侧面形成第一氧化硅层和第一氧化铝层,由于形成第一氧化铝层的反应气体包括封端剂,在后续的热处理工艺可以使得使得所述第一氧化铝层的表面形成凹坑,并在所述第一氧化铝层上涂覆形成纳米线层,然后再形成模塑层。由于第一氧化铝层的存在,形成模塑层的过程中可以增大二者之间的接触面积,增大机械接合力,且制备工艺简单,无需额外的刻蚀工序。

Description

一种半导体封装结构及其制备方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种半导体封装结构及其制备方法。
背景技术
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装所述后测试组成。而半导体封装工艺是为了保护半导体芯片。常规的半导体封装结构包括双列直插式封装、球栅阵列封装、塑料方型扁平式封装、塑料扁平组件式封装、插针网格阵列封装、多芯片模块封装以及芯片尺寸封装等封装结构。在现有的半导体封装结构的制备过程中,为了提高模塑封装层与半导体芯片的接合紧密性,在封装基板上设置半导体芯片后,需要对半导体芯片进行刻蚀处理以在半导体芯片的表面形成凹凸结构,而刻蚀处理会损伤半导体芯片,进而造成半导体芯片的稳定性降低。如何省略刻蚀处理半导体芯片的工序,且确保模塑封装层与半导体芯片的接合紧密性,这引起了业界的广泛关注。
发明内容
本发明的目的是克服上述现有技术的不足,提供一种半导体封装结构及其制备方法。
为实现上述目的,本发明提供了一种半导体封装结构的制备方法,所述半导体封装结构的制备方法包括以下步骤:提供一导电基板,所述导电基板具有导电焊盘。提供半导体芯片,所述半导体芯片具有导电凸块,将所述半导体芯片设置在所述导电基板上,使得所述导电凸块与所述导电基板上的所述导电焊盘电连接;形成底部填充层,所述底部填充层填充在所述半导体芯片与所述导电基板之间的区域,且所述底部填充层包裹所述导电凸块和所述导电焊盘;形成第一氧化硅层,所述第一氧化硅层覆盖所述半导体芯片的上表面和侧面;利用原子层沉积工艺形成第一氧化铝层,形成第一氧化铝层的具体方法为:向腔室中依次循环通入第一反应气体以及第二反应气体,第一反应气体包括铝源以及封端剂,第二反应气体为氧源,以形成第一氧化铝层,然后对所述第一氧化铝层进行热处理,使得所述第一氧化铝层的表面形成凹坑;接着在所述第一氧化铝层上涂覆形成纳米线层;接着在所述导电基板上形成模塑层,所述模塑层的一部分透过所述纳米线层而嵌入到所述凹坑中,以形成所述半导体封装结构。
作为优选的实施例,所述导电基板包括绝缘基材以及位于所述绝缘基材中的导电线路,所述导电线路与所述导电焊盘电连接。
作为优选的实施例,所述导电焊盘表面具有多个凹坑,所述导电焊盘和所述导电凸块之间通过导电焊料电连接,所述导电焊料填满多个所述凹坑。
作为优选的实施例,所述第一氧化硅层通过化学气相沉积法或原子层沉积工艺形成。
作为优选的实施例,所述第一反应气体中封端剂的占比为20-30%。
作为优选的实施例,所述热处理具体为:利用激光照射所述第一氧化铝层的表面,使得封端剂分解,从而形成具有凹坑的第一氧化铝层。
作为优选的实施例,通过喷涂工艺形成所述纳米线层,所述纳米线为硅纳米线、银纳米线、铜纳米线、二氧化硅纳米线、二氧化钛纳米线中的一种。
本发明还提出一种半导体封装结构,所述半导体封装结构采用任意一上述制备方法制备形成的。
相较于现有技术,本发明的半导体封装结构及其制备方法有如下的有益效果:在本发明中,为了省略刻蚀处理半导体芯片的工序,且同时提高模塑封装层与半导体芯片的接合紧密性,形成模塑层之前,预先在半导体芯片的上表面和侧面形成第一氧化硅层和第一氧化铝层,由于形成第一氧化铝层的反应气体包括封端剂,在后续的热处理工艺可以使得使得所述第一氧化铝层的表面形成凹坑,并在所述第一氧化铝层上涂覆形成纳米线层,然后再形成模塑层,由于第一氧化铝层的存在,形成模塑层的过程中可以增大二者之间的接触面积,增大机械接合力,且制备工艺简单,无需额外的刻蚀工序,为了进一步提高塑封层与半导体芯片之间的接合稳定性,进一步在第一氧化铝层的表面还设置有纳米线层,使得所述模塑层的一部分透过所述纳米线层而嵌入到所述凹坑中,可以进一步提高模塑层与导电基板、半导体芯片的机械接合力。
附图说明
图1为本发明的半导体封装结构的制备方法中将半导体芯片设置在导电基板上的结构示意图。
图2为本发明的半导体封装结构的制备方法中形成形成第一氧化硅层、第一氧化铝层以及纳米线层的结构示意图。
图3为本发明的半导体封装结构的制备方法中在导电基板上形成模塑层的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1~图3。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1~图3所示,本实施例提供一种半导体封装结构的制备方法,所述半导体封装结构的制备方法包括以下步骤:
如图1所示,提供一导电基板10,所述导电基板10具有导电焊盘11。
在具体的实施例中,所述导电基板10包括绝缘基材以及位于所述绝缘基材中的导电线路12,所述导电线路12与所述导电焊盘11电连接。
在具体的实施例中,所述导电焊盘11表面具有多个凹坑(未图示),该些凹坑的存在可以容纳更多的焊料,进而在后续的半导体芯片与导电基板10电连接的工序中,可以便于提高电连接的稳固性。
在具体的实施例中,所述导电基板10的绝缘基材包括塑料基材或陶瓷基材,更具体的可以为PET、PEN、PC、PMMA、环氧树脂、氮化铝陶瓷、氧化铝陶瓷等合适的材料,进而可以通过层压工艺形成所述导电基板10。
在具体的实施例中,所述导电焊盘11为铜焊盘或铝焊盘,进而通过激光处理所述导电焊盘11的表面,以形成所述凹坑。
如图1所示,提供半导体芯片20,所述半导体芯片20具有导电凸块21,将所述半导体芯片20设置在所述导电基板10上,使得所述导电凸块21与所述导电基板10上的所述导电焊盘11电连接。
在具体的实施例中,所述导电焊盘11和所述导电凸块21之间通过导电焊料22电连接,所述导电焊料22填满多个所述凹坑。
在具体的实施例中,所述导电凸块21为金属合金凸块,更具体的,所述导电凸块21的金属材料包括铜、铝、钛、镍、钯、银、金、锡、铟中的至少两种金属的合金。
在更具体的实施例中,将半导体芯片20连接在导电基板10上的具体工艺为,在所述半导体芯片20的所述导电凸块21上设置导电焊料,接着将该半导体芯片20设置在该导电基板10上,然后通过回流焊工艺,使得所述导电焊盘11和所述导电凸块21电连接。
如图1所示,形成底部填充层30,所述底部填充层30填充在所述半导体芯片20与所述导电基板10之间的区域,且所述底部填充层包裹所述导电凸块21和所述导电焊盘11。
在具体的实施例中,该底部填充层30的主体材料为环氧树脂,同时该底部填充层30还包括固化剂、填料、偶联剂等合适的助剂。
如图2所示,形成第一氧化硅层40,所述第一氧化硅层40覆盖所述半导体芯片20的上表面和侧面。
在具体的实施例中,所述第一氧化硅层40通过化学气相沉积法或原子层沉积工艺形成。
在更优选的实施例中,采用原子层沉积工艺形成所述第一氧化硅层40,使得该第一氧化硅层40致密的形成在所述半导体芯片20的上表面和侧面,更进一步的,所述第一氧化硅层40还覆盖所述导电基板10的上表面,致密的第一氧化硅层40的存在可以有效钝化保护所述半导体芯片20,且大大增加了第一氧化硅层40与所述半导体芯片20的接合紧密性,且当采用原子层沉积工艺形成第一氧化硅层40时,可以在同一设备中进行后续的工艺步骤,大大降低了制造成本。
在具体的实施例中,第一氧化硅层40的具体制备工艺为:向原子层沉积设备的反应腔室中交替通入硅源气体和氧源气体,在通入硅源气体之后并在通入氧源气体之前,用吹扫气进行吹扫,以形成第一氧化硅层40,其中,所述硅源气体包括四甲氧基硅烷或氯化硅,所述氧源为去离子水、氧气、臭氧以及双氧水中的任意一种。
如图2所示,利用原子层沉积工艺形成第一氧化铝层50,形成第一氧化铝层50的具体方法为:向腔室中依次循环通入第一反应气体以及第二反应气体,第一反应气体包括铝源以及封端剂,第二反应气体为氧源,以形成第一氧化铝层50,然后对所述第一氧化铝层50进行热处理,使得所述第一氧化铝层50的表面形成凹坑。
在具体的实施例中,所述第一反应气体中封端剂的占比为20-30%,更优选的,封端剂的占比为25%。
在具体的实施例中,所述铝源气体为三甲基铝,所述封端剂为聚二甲基硅氧烷、三甲基氯硅烷、三甲基甲氧基硅烷中的一种,所述氧源为去离子水、氧气、臭氧以及双氧水中的任意一种。
在具体的实施例中,所述第一氧化铝层50的具体制备工艺为:在200-300℃的条件下,向原子层沉积设备的反应腔室中交替通入第一反应气体以及第二反应气体,其中,每次通入第一反应气体的流量为120-200sccm,每次通气时间为5-10秒;每次通入第二反应气体的流量为100-180sccm,每次通气时间为5-10秒;且通入第一反应气体和通入第二反应气体的间隙通入吹扫气体,吹扫气体可以为氩气或氦气,吹扫时间为10-20秒,交替循环100-300次,以获得第一氧化铝层50,然后对所述第一氧化铝层50进行热处理,更具体的,利用激光照射所述第一氧化铝层50的表面,使得封端剂分解,从而形成具有凹坑的第一氧化铝层50。
在具体的实施例中,激光照射的功率为20-300W,优选的为100-200W,该激光可以为紫外波段的激光或可见光波段的激光,例如355纳米波长的激光器或532纳米波长的激光器,通过使用合适功率的激光器照射第一氧化铝层50的表面,可以使得封端剂快速分解,且不会损伤半导体芯片20和底部填充层30。
如图2所示,接着在所述第一氧化铝层50上涂覆形成纳米线层60。
在具体的实施例中,通过喷涂工艺形成所述纳米线层60,所述纳米线为硅纳米线、银纳米线、铜纳米线、二氧化硅纳米线、二氧化钛纳米线中的一种。
在具体的实施例中,通过喷涂纳米线的悬浮液,其中溶剂可以为去离子水、乙醇、异丙醇等任意合适的溶剂,且纳米线的悬浮液中纳米线的浓度为10-50 mg/ml,更优选的,纳米线的浓度为30-40 mg/ml,喷涂的次数为5-20次,以形成合适厚度的纳米线层60。
如图3所示,接着在所述导电基板10上形成模塑层70,所述模塑层70的一部分透过所述纳米线层60而嵌入到所述凹坑中,以形成所述半导体封装结构。
在具体的实施例中,所述模塑层70为环氧树脂,且由于第一氧化铝层50和纳米线层60的存在,可以有效提高模塑层与导电基板、半导体芯片的机械接合力,进而可以有效防止模塑层剥离、水汽侵入。
如图3所示,本发明还提出一种半导体封装结构,所述半导体封装结构采用任意一上述制备方法制备形成的。
在其他实施例中,本发明提出的一种半导体封装结构的制备方法,所述半导体封装结构的制备方法包括以下步骤:
提供一导电基板,所述导电基板具有导电焊盘。
提供半导体芯片,所述半导体芯片具有导电凸块,将所述半导体芯片设置在所述导电基板上,使得所述导电凸块与所述导电基板上的所述导电焊盘电连接。
形成底部填充层,所述底部填充层填充在所述半导体芯片与所述导电基板之间的区域,且所述底部填充层包裹所述导电凸块和所述导电焊盘。
形成第一氧化硅层,所述第一氧化硅层覆盖所述半导体芯片的上表面和侧面。
利用原子层沉积工艺形成第一氧化铝层,形成第一氧化铝层的具体方法为:向腔室中依次循环通入第一反应气体以及第二反应气体,第一反应气体包括铝源以及封端剂,第二反应气体为氧源,以形成第一氧化铝层,然后对所述第一氧化铝层进行热处理,使得所述第一氧化铝层的表面形成凹坑。
接着在所述第一氧化铝层上涂覆形成纳米线层。
接着在所述导电基板上形成模塑层,所述模塑层的一部分透过所述纳米线层而嵌入到所述凹坑中,以形成所述半导体封装结构。
根据本发明的一个优选实施方式,所述导电基板包括绝缘基材以及位于所述绝缘基材中的导电线路,所述导电线路与所述导电焊盘电连接。
根据本发明的一个优选实施方式,所述导电焊盘表面具有多个凹坑,所述导电焊盘和所述导电凸块之间通过导电焊料电连接,所述导电焊料填满多个所述凹坑。
根据本发明的一个优选实施方式,所述第一氧化硅层通过化学气相沉积法或原子层沉积工艺形成。
根据本发明的一个优选实施方式,所述第一反应气体中封端剂的占比为20-30%。
根据本发明的一个优选实施方式,所述热处理具体为:利用激光照射所述第一氧化铝层的表面,使得封端剂分解,从而形成具有凹坑的第一氧化铝层。
根据本发明的一个优选实施方式,通过喷涂工艺形成所述纳米线层,所述纳米线为硅纳米线、银纳米线、铜纳米线、二氧化硅纳米线、二氧化钛纳米线中的一种。
根据本发明的一个优选实施方式,本发明还提出一种半导体封装结构,所述半导体封装结构采用任意一上述制备方法制备形成的。
在本发明中,为了省略刻蚀处理半导体芯片的工序,且同时提高模塑封装层与半导体芯片的接合紧密性,形成模塑层之前,预先在半导体芯片的上表面和侧面形成第一氧化硅层和第一氧化铝层,由于形成第一氧化铝层的反应气体包括封端剂,在后续的热处理工艺可以使得使得所述第一氧化铝层的表面形成凹坑,并在所述第一氧化铝层上涂覆形成纳米线层,然后再形成模塑层,由于第一氧化铝层的存在,形成模塑层的过程中可以增大二者之间的接触面积,增大机械接合力,且制备工艺简单,无需额外的刻蚀工序,为了进一步提高塑封层与半导体芯片之间的接合稳定性,进一步在第一氧化铝层的表面还设置有纳米线层,使得所述模塑层的一部分透过所述纳米线层而嵌入到所述凹坑中,可以进一步提高模塑层与导电基板、半导体芯片的机械接合力。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种半导体封装结构的制备方法,其特征在于:所述半导体封装结构的制备方法包括以下步骤:
提供一导电基板,所述导电基板具有导电焊盘;
提供半导体芯片,所述半导体芯片具有导电凸块,将所述半导体芯片设置在所述导电基板上,使得所述导电凸块与所述导电基板上的所述导电焊盘电连接;
形成底部填充层,所述底部填充层填充在所述半导体芯片与所述导电基板之间的区域,且所述底部填充层包裹所述导电凸块和所述导电焊盘;
形成第一氧化硅层,所述第一氧化硅层覆盖所述半导体芯片的上表面和侧面;
利用原子层沉积工艺形成第一氧化铝层,形成第一氧化铝层的具体方法为:向腔室中依次循环通入第一反应气体以及第二反应气体,第一反应气体包括铝源以及封端剂,第二反应气体为氧源,以形成第一氧化铝层,然后对所述第一氧化铝层进行热处理,使得所述第一氧化铝层的表面形成凹坑;
接着在所述第一氧化铝层上涂覆形成纳米线层;
接着在所述导电基板上形成模塑层,所述模塑层的一部分透过所述纳米线层而嵌入到所述凹坑中,以形成所述半导体封装结构。
2.根据权利要求1所述的半导体封装结构的制备方法,其特征在于:所述导电基板包括绝缘基材以及位于所述绝缘基材中的导电线路,所述导电线路与所述导电焊盘电连接。
3.根据权利要求1所述的半导体封装结构的制备方法,其特征在于:所述导电焊盘表面具有多个凹坑,所述导电焊盘和所述导电凸块之间通过导电焊料电连接,所述导电焊料填满多个所述凹坑。
4.根据权利要求1所述的半导体封装结构的制备方法,其特征在于:所述第一氧化硅层通过化学气相沉积法或原子层沉积工艺形成。
5.根据权利要求1所述的半导体封装结构的制备方法,其特征在于:所述第一反应气体中封端剂的占比为20-30%。
6.根据权利要求1所述的半导体封装结构的制备方法,其特征在于:所述热处理具体为:利用激光照射所述第一氧化铝层的表面,使得封端剂分解,从而形成具有凹坑的第一氧化铝层。
7.根据权利要求1所述的半导体封装结构的制备方法,其特征在于:通过喷涂工艺形成所述纳米线层,所述纳米线为硅纳米线、银纳米线、铜纳米线、二氧化硅纳米线、二氧化钛纳米线中的一种。
8.一种半导体封装结构,其特征在于:所述半导体封装结构采用权利要求1-7中任一项的制备方法制备形成的。
CN202410559063.4A 2024-05-08 2024-05-08 一种半导体封装结构及其制备方法 Active CN118136525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410559063.4A CN118136525B (zh) 2024-05-08 2024-05-08 一种半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410559063.4A CN118136525B (zh) 2024-05-08 2024-05-08 一种半导体封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN118136525A true CN118136525A (zh) 2024-06-04
CN118136525B CN118136525B (zh) 2024-07-23

Family

ID=91248282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410559063.4A Active CN118136525B (zh) 2024-05-08 2024-05-08 一种半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN118136525B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118380336A (zh) * 2024-06-21 2024-07-23 日月新半导体(威海)有限公司 一种扇出型半导体封装构件及其形成方法
CN118380337A (zh) * 2024-06-25 2024-07-23 日月新半导体(威海)有限公司 一种半导体晶片的封装结构及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023819A1 (en) * 2006-07-25 2008-01-31 Phoenix Precision Technology Corporation Package structure having semiconductor chip embedded therein and method for fabricating the same
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
CN111584375A (zh) * 2020-05-21 2020-08-25 徐彩芬 一种半导体封装及其制备方法
CN111883433A (zh) * 2020-07-03 2020-11-03 徐彩芬 一种半导体晶片封装及其形成方法
CN111952198A (zh) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 一种半导体封装及其制备方法
CN112382575A (zh) * 2020-11-11 2021-02-19 济南南知信息科技有限公司 一种用于5g设备的半导体存储封装及其制备方法
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023819A1 (en) * 2006-07-25 2008-01-31 Phoenix Precision Technology Corporation Package structure having semiconductor chip embedded therein and method for fabricating the same
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
CN111584375A (zh) * 2020-05-21 2020-08-25 徐彩芬 一种半导体封装及其制备方法
CN111883433A (zh) * 2020-07-03 2020-11-03 徐彩芬 一种半导体晶片封装及其形成方法
CN111952198A (zh) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 一种半导体封装及其制备方法
CN112382575A (zh) * 2020-11-11 2021-02-19 济南南知信息科技有限公司 一种用于5g设备的半导体存储封装及其制备方法
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118380336A (zh) * 2024-06-21 2024-07-23 日月新半导体(威海)有限公司 一种扇出型半导体封装构件及其形成方法
CN118380337A (zh) * 2024-06-25 2024-07-23 日月新半导体(威海)有限公司 一种半导体晶片的封装结构及其形成方法
CN118380337B (zh) * 2024-06-25 2024-09-06 日月新半导体(威海)有限公司 一种半导体晶片的封装结构及其形成方法

Also Published As

Publication number Publication date
CN118136525B (zh) 2024-07-23

Similar Documents

Publication Publication Date Title
CN118136525B (zh) 一种半导体封装结构及其制备方法
US6348738B1 (en) Flip chip assembly
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US20030001286A1 (en) Semiconductor package and flip chip bonding method therein
US20010037568A1 (en) Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
CN118156152B (zh) 一种半导体装置及其形成方法
KR20030023571A (ko) 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
KR20050118706A (ko) 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법
JP2000150561A (ja) 半導体デバイスおよび集積回路チップを有機基板に取り付ける方法
US20150243534A1 (en) Copper Wire Bonding Apparatus Using A Purge Gas to Enhance Ball Bond Reliability
KR20010030703A (ko) 반도체 패키지 및 그에 있어서의 플립 칩 접합 방법
CN112530896A (zh) 一种用于半导体封装的引线框架及其制备方法
US8815651B2 (en) Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier
KR100874925B1 (ko) 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템
JP5984044B2 (ja) 金属触媒下及び不活性ガス雰囲気下で有機酸ガスを用いた表面酸化物除去方法及び接合装置
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
JP2000138255A (ja) 半導体装置の製造方法と製造装置
TWI744825B (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
US20100102457A1 (en) Hybrid Semiconductor Chip Package
CN107275303A (zh) 半导体装置及其制造方法
CN110164785A (zh) 一种键合丝打线后焊点的保护方法
KR100790450B1 (ko) Fbga 패키지의 재가공 방법
TW501242B (en) Semiconductor package and flip chip bonding method of semiconductor package
TW202010078A (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant