KR20030023571A - 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법 - Google Patents

반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법 Download PDF

Info

Publication number
KR20030023571A
KR20030023571A KR1020020055698A KR20020055698A KR20030023571A KR 20030023571 A KR20030023571 A KR 20030023571A KR 1020020055698 A KR1020020055698 A KR 1020020055698A KR 20020055698 A KR20020055698 A KR 20020055698A KR 20030023571 A KR20030023571 A KR 20030023571A
Authority
KR
South Korea
Prior art keywords
plasma
polymer
wafer
chip
substrate
Prior art date
Application number
KR1020020055698A
Other languages
English (en)
Other versions
KR100908747B1 (ko
Inventor
마빈더블유.코웬
마수드뮤트자
비누야무넌
찰스오드가드
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR20030023571A publication Critical patent/KR20030023571A/ko
Application granted granted Critical
Publication of KR100908747B1 publication Critical patent/KR100908747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

폴리머 코팅되고 복수의 전기적 커플링 부재들(103)을 갖는 활성 표면(101a) 및 비활성 표면(101b)을 갖는 집적 회로 칩(101)과, 절연성 언더필 물질(120) 간의 접착력을 개선하는 플라즈마 처리 방법이 개시된다. 본 방법은 플라즈마 코팅된 표면이 플라즈마 공급원에 대향하도록 플라즈마 장치의 진공챔버 내에 복수의 집적 회로와 커플링 부재를 포함하는 웨이퍼를 위치시키는 단계를 포함한다. 다음으로, 플라즈마 처리가 개시되고, 이온들이 소정의 에너지로 웨이퍼 표면에 도달하도록 이온의 평균 자유 경로가 제어된다. 다음으로, 폴리머 표면을 거칠게 하고, 폴리머 표면으로부터 유기 오염물질을 세정하며, 접착에 대한 표면 친화력을 향상시키기에 충분한 시간 동안 웨이퍼 표면이 플라즈마에 노출된다. 따라서, 유기 언더필 물질에 대한 이러한 표면 접착력이 강화된다.

Description

반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선 방법{IMPROVED ADHESION BY PLASMA CONDITIONING OF SEMICONDUCTOR CHIP SURFACES}
본 발명은 2001년 4월 10일자로 공고된 미국특허 제6,213,347호(Thomas, "Low Stress Method and Apparatus of Underfilling Flip-chip Electronoc Devices") 및 2001년 5월 8일자로 공고된 미국특허 제6,228,680호(Thomas, "LowStress Method and Apparatus for Underfilling Flip-chip Electronic Devices")와 관련된다.
본 발명은 일반적으로 전자시스템 및 반도체 장치 분야에 관한 것으로서, 특히 언더필(underfill) 물질, 반도체 칩, 및 기판 간에 강한 접착력이 요구되는, 언더필 처리를 한 플립-칩형 어셈블리 분야에 관한 것이다.
플립-칩 어셈블리에 있어서, 집적 회로를 포함하는 반도체 칩의 활성 표면은 보통 일측은 칩에, 반대측은 기판에 부착된 솔더볼(solder ball)과 같은 커플링 부재들에 의해 기판으로 하향하여(face-down) 접속된다. 따라서, 이러한 솔더볼들은 칩과 기판 사이에 갭을 만든다.
1960년대에 IBM 연구원들에 의해 반도체 칩의 플립-칩 어셈블리의 중요한 단면들이 연구되었고, 일련의 출간물들(IBM Journal for Research and Development, vol.13, pp. 226-296, 1969년 5월)이 발간되었다. 반도체 칩(주로 실리콘)과 기판(주로 세라믹 또는 적층 플라스틱) 사이의 열팽창 계수의 불일치가 커플링 부재(주로 솔더볼)와 그 접합부에 변형을 일으키고, 그에 따른 응력을 발생시키는 것이 발견되었다. 그 후, 소위 C-4 기술에서, IBM 사는 칩, 기판, 및 솔더볼들 사이의 갭에 폴리머 물질을 위치시키고, 이 갭을 완전히 충진시킴으로써 이러한 응력들을 감소시켰다.
이러한 언더필 물질(underfill material)을 적용하기 위한 장비 및 이러한 물질을 중합화하고 "경화"하는 공정들은 예컨대 미국특허 제6,213,347호(2001.4.10) 및 제6,228,680호(2001.5.8)(Thomas, "Low StressMethod and Apparatus for Underfilling Flip-chip Electronic Devices")에 기재되어 있다. 다양한 언더필 조제 기술들이 "Emerging Trends Drive Evolution of Underfill Dispensing"(S.J. Adamson, W. Walters, D. L. Gibson, 및 S. Q. Nees, Advanced Packaging Vol.9, no.6, 2000년 6월)에서 검토되었다.
공지 기술에서, 반도체 칩 및 채용된 다양한 기판들에 언더필 물질을 신뢰성 있게 접착하는 문제는 논의되지 않았다. 반면, 1980년대 후반 및 1990년대 초반, 와이어 본딩 품질 및 신뢰성을 향상시키기 위한 노력들이 국가표준기술연구소 뿐만 아니라 반도체 산업에 의해서 이루어졌다. 이전 공정인 윈도우 개구 단계에서부터 패드 상에 잔류하는 포토레지스트 잔여물들을 실리콘 집적 회로 칩의 알루미늄 본딩 패드로부터 세정하기 위한 시도였다. 그 후, 배선의 골드볼(gold ball)이 균일한 금/알루미늄 금속간 결합을 형성할 수 있었다. 연구된 세정방법은 포토레지스트 잔여물을 스퍼터링하여 플라즈마에 실리콘 웨이퍼를 노출시키는 단계("애싱(ashing)")를 포함하였다. 관련 기술이 1998년 3월 24일 공고된 미국특허 제 5,731,243호("Method of Cleaning Residue on a Semiconductor Wafer Bonding Pad")에 개시되어 있다.
공지 기술에서, 비금속성 표면 등의 세정방법, 특히 금속 또는 비금속 물질의 접착 품질을 개선하기 위한 연구에 대한 노력은 없었다. 따라서, 반도체-폴리머 및 폴리머-폴리머 표면 간의 접착력을 강화하기 위한 효율적이면서도 저비용의 방법이 절박하게 요구되었다. 이러한 방법이 반도체 장치에 적용되는 경우에는 우수한 전기적 성능, 기계적 안정성 및 높은 신뢰성을 제공하여야 한다. 제조 방법이 간단하면서도, 다른 반도체 제품류에 적용하기에도 충분히 호환성이 있으며, 광범위한 설계 및 공정 편차를 가져야 한다. 바람직하게는, 이러한 신기술 도입이 제조 사이클 시간을 연장하지 않고, 장착된 장비를 사용하여 수행되어, 새로운 제조기계에 대한 투자가 요구되지 않도록 수행되어야 한다.
본 발명의 목적은, 폴리머 코팅되고 복수의 전기적 커플링 부재를 갖는 활성 표면과 비활성 표면을 갖는 집적 회로 칩과, 절연성의 언더필 물질 간의 접착 성능을 개선하는 플라즈마 처리 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 분야를 나타내는 도면으로서, 플립-칩 형태로 조립된 칩과 언더필 물질을 갖는 볼 그리드 어레이형 반도체 장치의 개략 단면도.
도 2a는 본 발명에 따른 플라즈마 처리 공정 전에, 커플링 부재가 부착되고, 폴리머 코팅된, 활성 칩 표면의 일부 단면을 나타낸 개략 단면도로서, 도금된 구리 범프 위에 도금된 솔더 범프를 나타낸 개략 단면도.
도 2b는 본 발명에 따른 플라즈마 처리 공정 전에, 커플링 부재가 부착되고, 폴리머 코팅된, 활성 칩 표면의 일부 단면을 나타낸 개략 단면도로서, 스크린 프린트 된 솔더범프를 나타낸 개략 단면도.
도 3은 변화하는 범프 밀도에서의 범프 레이아웃을 나타내기 위한 IC 칩의 개략 상면도.
도 4a는 활성 칩 표면상의 폴리머 코팅 부분을 나타낸 마이크로사진(microphotograph)으로서, 플라즈마 처리 공정 전의 폴리머 표면을 나타낸 마이크로사진.
도 4b는 활성 칩 표면상의 폴리머 코팅의 부분을 나타낸 마이크로사진으로서, 플라즈마 처리 공정 후의 폴리머 표면을 나타낸 마이크로사진.
도 5a는 칩 표면상의 다양한 위치와 다양한 솔더 범프 밀도에서, 플라즈마 처리 공정 후의 활성 칩 표면상의 폴리머 코팅 부분을 나타내기 위한 마이크로사진으로서, 도 3의 중간 정도의 범프 밀도를 갖는 A 부분에서 찍힌 마이크로사진.
도 5b는 칩 표면상의 다양한 위치와 다양한 솔더 범프 밀도에서, 플라즈마 처리 공정 후의 활성 칩 표면상의 폴리머 코팅 부분을 나타내기 위한 마이크로사진으로서, 도 3의 높은 범프 밀도를 갖는 B 부분에서 찍힌 마이크로사진.
도 5c는 칩 표면상의 다양한 위치와 다양한 솔더 범프 밀도에서, 플라즈마 처리 공정 후의 활성 칩 표면상의 폴리머 코팅의 부분을 나타내기 위한 마이크로사진으로서, 도 3의 낮은 범프 밀도를 갖는 C 부분에서 찍힌 마이크로사진.
도 6a는 다양한 플라즈마 처리 시간 후에 취해진, 플라즈마 처리 공정 후의 활성 칩 표면상의 폴리머 코팅 부분을 나타내기 위한 마이크로사진으로서, 12분의 플라즈마 처리 후에 찍힌 마이크로사진.
도 6b는 다양한 플라즈마 처리 시간 후에 취해진, 플라즈마 처리 공정 후의 활성 칩 표면상의 폴리머 코팅 부분을 나타내기 위한 마이크로사진으로서, 14분의 플라즈마 처리 후에 찍힌 마이크로사진.
도 6c는 다양한 플라즈마 처리 시간 후에 취해진, 플라즈마 처리 공정 후의 활성 칩 표면상의 폴리머 코팅 부분을 나타내기 위한 마이크로사진으로서, 16분의 플라즈마 처리 후에 찍힌 마이크로사진.
도 7a는 본 발명의 제1 실시예의 활성 칩 표면의 폴리머 코팅에서 네거티브 포토레지스트 폴리이미드의 구조를 나타낸 도면으로서, 에스테르형 폴리이미드에적용된 도면.
도 7b는 본 발명의 제1 실시예의 활성 칩 표면상의 폴리머 코팅에서 네거티브 포토레지스트 폴리이미드의 구조를 나타낸 도면으로서, 이온형 폴리이미드에 적용된 도면.
도 8은 본 발명의 제2 실시예의 활성 칩 표면상의 폴리머 코팅에서 폴리-벤조옥사졸의 구조를 나타낸 도면.
도 9는 본 발명에 따른 반도체 웨이퍼의 플라즈마 처리에 적합한 다양한 플라즈마 장치를 나타내기 위한 개략 단면도로서, 반응성 이온 에칭 애셔를 나타낸 개략 단면도.
도 10은 본 발명에 따른 반도체 웨이퍼의 플라즈마 처리에 적합한 다양한 플라즈마 장치를 나타내기 위한 개략 단면도로서, 유도(inductively) 결합형 플라즈마 애셔를 나타낸 개략 단면도.
도 11a는 본 발명에 따른 반도체 웨이퍼의 플라즈마 처리에 적합한 다양한 플라즈마 장치를 나타내기 위한 개략 단면도로서, 배럴형 애셔(barrel asher)를 나타내며, 웨이퍼의 상면를 나타내기 위해 배럴 축에 수직한 단면을 나타낸 개략 단면도.
도 11b는 본 발명에 따른 반도체 웨이퍼의 플라즈마 처리에 적합한 다양한 플라즈마 장치를 나타내기 위한 개략 단면도로서, 배럴형 애셔를 나타내며, 웨이퍼의 단면을 나타내기 위해 배럴 축을 따른 단면을 나타낸 개략 단면도.
<도면의 부호에 대한 간단한 설명>
100: 볼 그리드 어레이형 반도체 장치101: 반도체 칩
101a: 활성 표면101b: 비활성 표면
102: 폴리머 코팅103: 커플링 부재
110: 기판130: 캡슐화 물질
131: 열확산기140: 솔더볼
201: 최종 접속 구리층202, 212: 보호 오버코팅
203: 커버층204, 214: 범프 하부 금속화층
205: 폴리머 코팅206: 구리 범프
207: 솔더 범프211: 알루미늄층
901: 보호용기902: 받침대
903: 전극905:웨이퍼
1001: 챔버1002: 받침대
103: 플라즈마 튜브1201: 튜브
1202: 보트
본 발명에서는 폴리머 코팅되고 복수의 전기적 커플링 부재를 갖는 활성 표면과 비활성 표면을 갖는 집적 회로 칩과, 절연성 언더필 물질 간의 접착 성능을 개선하는 플라즈마 처리 방법을 설명한다. 본 발명의 방법은, 플라즈마 코팅된 표면이 플라즈마 공급원에 대향하도록 플라즈마 장치의 진공챔버 내에 복수의 집적 회로를 갖고, 커플링 부재들을 포함하는 웨이퍼를 위치시키는 단계를 포함한다. 다음으로, 플라즈마 처리가 시작되고, 이온들이 소정의 에너지로 웨이퍼 표면에 도달하도록 이온의 평균 자유 경로가 제어된다. 다음으로, 폴리머 표면을 거칠게 하고, 폴리머 표면으로부터 유기 오염물질을 세정하며, 접착에 대한 표면 친화력을 향상시키기에 충분한 시간 동안, 웨이퍼 표면이 플라즈마에 노출된다. 따라서, 유기 언더필 물질에 대한 이러한 표면의 접착 성능이 강화된다.
또한, IC에 커플링 부재들을 부착하기 전에, 웨이퍼 상에 플라즈마 처리 공정이 수행되는 경우에도 만족스러운 접착 성능 개선을 달성할 수 있다. 이러한 경우, 폴리머 코팅된 표면의 거칠기가 다소 덜하다.
제1 실시예에서, 폴리머 코팅은 폴리이미드로 구성되고; 제2 실시예에서, 코팅이 폴리-벤조옥사졸(poly-benzoxasol, 이하 PBO)로 구성된다. 플라즈마는 산소/아르곤 혼합물 또는 산소/질소 혼합물로 이루어질 수 있다.
플라즈마 처리의 효과는, 마이크로사진 분석에서 명백하게 볼 수 있듯이, 폴리머 코팅 표면을 기계적으로 거칠게 하며; 표면의 물방울 시험의 접촉각(contact angle)으로 명백히 측정되는 바와 같이, 그 표면의 특히 유기 오염물질을 세정한다. 또한, 폴리머 코팅 표면의 화학 작용이 변형되어, 표면 에너지가 증대된다. 또한, 이러한 효과들이 결합되어, 반도체 칩의 플립-칩 조립 후에 채용되는 언더필 물질에 대한 폴리머 코팅 표면의 접착 성능을 향상시킨다.
폴리머 코팅된 반도체 칩과 언더필 물질 사이의 향상된 접착력은, 그 기판으로부터 조립된 플립-칩을 파괴시키려는 작용으로 외부에서 장치에 힘을 가하는 시험에 의해 확인된다. 시험 결과로부터 알 수 있듯이, 플라즈마 처리된 장치에서 파괴되는 것은 폴리머 코팅된 칩과 언더필 사이의 계면, 또는 언더필과 기판 사이의 계면이 아니라 기판이다.
본 발명에서 나타나는 기술적 진보와 그 다양한 면들은, 첨부된 도면들과 첨부된 청구범위에 한정한 신규 특성들과 연계하여 고려될 때, 본 발명의 바람직한 실시예의 이하 설명으로부터 명백할 것이다.
도 1은 본 발명을 적용하기에 아주 적합한 반도체 장치 형태의 일례를 나타낸다. 도 1은 볼 그리드 어레이형 반도체 장치(100)의 개략 단면도이다. 반도체 칩(101)은 집적 회로를 포함하는 활성 표면(101a)과 비활성 표면(101b)를 갖는다. 반도체 칩(101)은 실리콘, 실리콘 게르마늄(silicon germanium), 갈륨 아세나이드(gallium arsenide), 또는 전자장치 제조에 사용되는 기타 반도체 물질로 이루어질 수 있다.
활성 표면(101a)은 폴리머 코팅(102)으로 피복된다. 이러한 폴리머 코팅은 폴리이미드(이하, PIQ)로 이루어질 수 있으며, 또는 2 내지 8㎛의 두께 범위에서는 폴리-벤조옥사졸(이하, PBO)이 바람직하다. PIQ 및 PBO의 구성은 미국의 다우코닝(Dow corning)사에서 상용화되고 있다.
활성 표면(101a)은 복수의 전기적 커플링 부재(103)를 더 포함한다. 이러한 커플링 부재들은 주석/은, 인듐, 주석/인듐, 주석/비스무스, 주석/납, 도전성 접착제, 및 솔더 코팅된 구체 등으로 이루어진 군에서 선택된 솔더 범프일 수 있다. 바람직하게는, 약 50 내지 200㎛의 직경을 갖는다. 솔더 범프는 반구형, 하프돔(half-dome)형, 또는 절단된 콘(cone)형 등의 다양한 형태를 가질 수 있으며, 정확한 형상은 퇴적(deposition) 및 리플로(reflow) 기술과 물질 조성의 함수이다.
기타의 장치에서는, 이러한 커플링 부재들은 직경 10 내지 100㎛ 범위의 금, 구리, 구리 합금, 또는 구리/니켈/팔라듐 적층으로 이루어진 군에서 선택된 범프 일 수 있다. 또는, 커플링 부재는 z축 도전성 에폭시로 이루어질 수 있다. 범프는 예컨대 직사각형, 사각형, 원형, 또는 하프돔형 등의 다양한 형태를 가질 수 있다.
커플링 부재의 일례로서, 도 2a 및 도 2b는 솔더 리플로(reflow) 후의 용융 주석/납 솔더 범프의 두 가지의 다양한 예를 나타낸다. IC 구리 금속화층을 나타내는 도 2a의 개략 단면도에 도시된 바와 같이, 최종 접속 구리층(201)은 윈도우가 개구되어 있는 보호 오버코팅(202)(통상, 실리콘 나이트라이드)으로 피복된다. 범프 하부 금속화층(204)과 금속합금적 친화력이 있고, 구리에도 부착되는, 커버층(203)이 구리층(201) 위에 위치된다. 다음으로, 폴리머 코팅(205)은 상기 커버층(203) 위에 위치되며, 범프 하부 금속화층(204)과 접촉하도록 개구된 윈도우를 갖는다. 솔더 범프(207)의 퇴적 전에 비교적 두꺼운 구리 범프(206)가 도금된다.
IC 알루미늄 금속화층을 도시한 도 2b의 개략 단면도에 도시된 바와 같이, 최종 접속 알루미늄층(211)이 윈도우가 개구된 보호 오버코팅(212)(통상 실리콘 나이트라이드)에 의해 피복된다. 상기 보호 오버코팅층(212) 위에 폴리머 코팅(215)이 위치되며, 오버코팅 윈도우에 의해 생기는 윈도우를 갖는다. 범프 하부 금속화층(214)은 이 윈도우를 통해 알루미늄과 접촉하고 있다. 퇴적된 용융 솔더는 리플로 후에 범프(217)로서 도시된다.
도 1을 참조하면, 이하 상술되는 바와 같이, 커플링 부재(103)가 부착되기 전에 폴리머 코팅(102) 상에서 플라즈마 처리 공정이 양호한 결과로 수행될 수 있는 반면, 본 발명의 바람직한 실시예에서는 커플링 부재(103)를 부착하고 난 후에 공정이 수행된다. 후자의 경우, 범프의 밀도는 질적 및 양적으로 상기 결과에 영향을 미친다. 커플링 부재가 솔더 범프인 경우, 솔더 범프의 중심간 거리가 약 100 내지 500㎛ 일 때 바람직한 결과가 얻어진다.
많은 IC 칩에 있어서, 커플링 부재 밀도는 칩 표면 상에서 크게 변화한다. 일례가 도 3의 상면도에 도시된다. 이는 특정 IC 장치의 실제 솔더 범프 분포를 나타낸다. 영역 1의 평균 범프 밀도는 중간 정도이며, 영역 2에서는 높고, 영역 3에서는 낮다.
이하 설명되는 플라즈마 처리 공정은 웨이퍼 형태에서 수행된다. 플라즈마 단계의 완료후에, 칩은 웨이퍼로부터 각편화되어, 기판에 조립된다. 도 1에서, 칩(101)과 그 커플링 부재(103)들이 2개의 금속층 기판(110)상으로 하향하여 조립(플립-칩 공정)된다. 반면, 금속층의 수는 1에서 10 이상으로 광범위하게 변화될 수 있다. 기판(110)은 바람직하게는 40 내지 80㎛ 의 두께 범위를 갖는 폴리이미드와 같은 전기적으로 절연성의 물질로 이루어지며, 어떤 경우에는 더 두꺼울 수 있다. 다른 적합한 물질로는 KaptonTM, UpilexTM, PCB 수지, FR-4(에폭시 수지), 또는 시안산염 에스테르 수지(때때로, 짜여진(weave) 유리섬유로 강화될 수 있음)를 포함한다. 이러한 물질들은 예컨대 미국에서는 3-M, DuPont, 및 Sheldahl; 일본에서는 Shinko, Shindo, Sumitomo, Mitsui, 및 Ube Industries Ltd; 홍콩에서는 Compass 등의 회사에서 상용화 되어 있다.
하향하여 조립하는 공정에서, 커플링 부재(103)는 폴리머 코팅(102)과 기판(110) 사이에 갭을 형성한다. 칩 조립후에, 폴리머 언더필 물질(120)이 이러한 갭을 메우기 위해 사용된다. 언더필용 장치 및 방법의 바람직한 기술은 2001년 4월 10일자 공고된 미국특허 제6,213,347호 및 2001년 5월 8일자 공고된 미국특허 제6,228,680호(Thomas, "Low Stress Method and Apparatus for Underfilling Flip-chip Electronic Device")에 설명되어 있다. 언더필용 물질은 보론 나이트라이드(boron nitride) 또는 알루미늄 나이트라이드로 충진된 에폭시로서; 상기 에폭시는 무수물 교결제를 갖는 비스페놀A인 것이 바람직하다. 에폭시의 구성은 Dexter, USA 에서 상용화 되어 있다.
이러한 언더필 물질(120)은 폴리머 코팅(102) 및 기판(110) 모두에 부착한다. 폴리머 코팅(102)을 위한 플라즈마 처리를 완료한 후에는, 코팅(102) 및 기판(110)에 대한 언더필(120)의 접합이 너무 강해서 외부에서 작용된 힘은 언더필(120)과 폴리머 코팅(102) 사이의 계면 또는 언더필(120)과 기판(110) 사이의 계면이 아니라, 기판(110)을 파괴시킨다.
도 1의 장치는 갭슐화 물질(130)을 더 구비하며, 바람직하게는 이송식 주형 공정(transfer molding)에 의해 적용된다. 캡슐화 물질(130)은 칩(101)의 비활성 표면(101b) 및 부착된 칩(101)에 의해 피복되지 않은 기판(110)의 최소한의 부분(111)을 보호한다. 캡슐화 물질(130)은 중합화가능한 에폭시일 수 있어서, 장치(100)의 안정성 및 견고성도 제공할 수도 있다. 열확산기(131)가 캡슐화 물질(130)에 포함될 수 있다.
도 1에서, 부착된 칩(101) 및 캡슐화 물질(130)의 반대쪽 기판(11)에 복수의 솔더볼(140)이 부착된다. 솔더볼(140)은 프린트형 배선 보드 또는 전기 부품에 대한 볼 그리드 어레이형 접속기로 역할한다.
본 발명의 플라즈마 처리 공정은 활성 웨이퍼 표면이 PIQ층 또는 PBO층으로 코팅된 웨이퍼 형태에서 수행된다. 바람직한 실시예에서는, 복수의 전기적 커플링 부재가 플라즈마 공정 시작전에 활성 웨이퍼 표면에 부착된다. 대안으로, 커플링 부재들이 플라즈마 처리후에 부착된다. 플라즈마 처리의 결과는, PIQ 또는 PBO 표면을 거칠게 하고, 불필요한 유기 또는 무기 오염물질을 PIQ 또는 PBO 표면에서 세정하고, 접착에 대한 폴리머의 표면 친화력를 개선하게 된다. 이러한 성분들 모두는 에폭시 기반의 언더필 물질에 대한 PIQ 또는 PBO 표면의 접착 성능강화에 기여한다.
PIQ 또는 PBO 표면 러프닝(roughening)
PIQ 또는 PBO 표면을 기계적으로 거칠게 하는 것이 접착 성능을 가장 크게 할 수 있다. 도 4a 및 도 4b의 마이크로사진은 그 이유를 설명한다. 도 4a는 플라즈마 처리 전의 PIQ 표면을 60,000x 배율로 확대한 사진이다. 도시된 바와 같이, 그 배율에서는 표면이 부드럽게 나타난다. 따라서, 언더필 물질에 대한 이러한 PIQ 표면의 접착성이 빈약하다.
반대로, 도 4b는 플라즈마 처리 후의 PIQ 표면을 60,000x 배율로 확대한 사진이다. 도시된 바와 같이, 그 표면이 거칠다. 이 마이크로사진과 다음 마이크로사진들의 고저차(peak-to-valley texture)는 PIQ 층 두께의 약 0.1% 내지 3%이다. 따라서, PIQ 표면의 언더필 물질의 접착 성능이 우수하다.
도 5a 내지 5C는 플라즈마 처리에 의해 얻어진 PIQ 표면의 표면 거칠기에 대한 솔더 범프 밀도의 효과를 나타낸다. 모든 사진에서, PIQ 표면의 확대는 60,000x 배율이다. 도 5a는 중간 정도의 솔더 범프 밀도(도 3의 영역 1) 부근에서 플라즈마 처리후의 PIQ 표면 거칠기를 나타낸다. 도 5b는 높은 솔더 범프 밀도(도 3의 영역 2) 부근에서 플라즈마 처리후의 PIQ 표면 거칠기를 나타낸다. 도 5c는 낮은 솔더 범프 밀도(도 3의 영역 3) 부근에서 플라즈마 처리후의 PIQ 표면 거칠기를 나타낸다. 각 경우에서, 플라즈마에 의해서 표면의 거칠기가 확실히 얻어질 수 있어, 언더필 물질에 대한 접착력을 크게 개선할 수 있으나, 명백한 플라즈마 처리후의 표면 거칠기에 대하여 높은 솔더 범프 밀도가 유리하게 영향을 끼침을 도 5a, 도 5b, 및 도 5c는 분명하게 나타낸다.
플라즈마 처리된 PIQ 또는 PBO 표면의 오제이 분석(Auger Analysis)으로 주석/납 솔더 범프 주위에 많은 주석 또는 납 퇴적물들을 확인하였다. 이러한 퇴적물들은 더 이상의 플라즈마 충격으로부터 하부의 PIQ 또는 PBO 물질들을 보호하여, 계속된 플라즈마 충격에 의해 부식됨으로 인해 그 모양에서 PIQ 또는 PBO의 급격한 경사가 생성된다. 도 6a는 일례로 범프 근처 영역에서 12분의 플라즈마 노출후, 결과되는 거친 표면 윤곽을 나타낸다(60,000x 배율).
범프 주위에 높은 밀도의 주석/납 퇴적물들이 발생될 때, 계속된 플라즈마 노출이 얼마나 급격하게 폴리머 표면에 윤곽을 생기게 하는지, 도 6b의 일례(14분의 플라즈마 처리)에 도시되어 있다. 도 6b에 도시된 것과 같은 거친 표면은 후속되는 에폭시 기반의 물질에 대하여 강한 접착력을 부여하기에 적합하다는 것은 자명하다.
도 6c는 또 다른 예로서 더 작은 농도의 주석/납 퇴적물에 의해 생성되는 표면을 나타낸다(16분의 플라즈마 노출). 도 6c는 도 5b와 유사하다. 이러한 예들에서 접착력이 매우 우수한 반면, 도 5c와 같이 정해진 표면 윤곽이 더 적더라도, 크게 개선된 코팅-언더필 접착력에 유리한 조건을 생성하는 것이 자명하다.
PIQ 또는 PBO 표면 세정
전술한 바와 같이, 1980년대 후반에 콘택트 윈도우 개구 공정 단계에서부터 잔류하는 포토레지스트 잔여물들이 신뢰성 있고, 생산성 높은 금-알루미늄 와이어 본딩을 생성하는데 있어 문제를 발생시켰었다. 오제이 분석으로 이러한 불규칙적이고, 기계적으로 견고한 퇴적물을 확인하면서 얻어진 경험은 도 2a 및 도 2b에 도시된 윈도우-개구 공정 단계에서부터의 어떠한 포토레지스트 잔여물이라도 확인하는데 채용될 수 있다. 다음으로, 이러한 오염물들을 신뢰성 있게 제거하기 위해 PIQ 또는 PBO 처리에 사용되는 플라즈마 파라미터들이 조정될 수 있으며, 플라즈마 공정에 대해서는 하기에 설명된다.
폴리머 표면의 청결도에 대한 간단하지만 민감한 시험은 소위 물방울 시험이다. 청결한 표면에 있어서, 물방울의 접촉각은 10°보다 훨씬 작다. 반면, 필름 또는 파편으로 오염된 표면은 종종 30°이상의 접촉각을 나타낸다.
PIQ 또는 PBO 표면의 접착 친화도
도 7a 및 도 7b는 제1 실시예의 활성 칩 표면상의 폴리머 코팅에서 네거티브 포토레지스트 폴리이미드 구조를 나타낸다. 에스테르형 폴리이미드에 해당하는 도 7a는 "P"로 나타낸 광반응기를 도시하고 있다. 플라즈마 처리로화학결합손("dangling bonds")의 수와 접착 위치를 늘림으로써 접착력에 대한 표면 친화력의 개선에 기여한다.
이온형 폴리이미드에 해당하는 도 7b는 이온성 결합의 위치들에 포함된 전하들을 나타낸다. 여기서 다시, "P"는 광반응기를 나타낸다. 플라즈마 처리로 화학결합손의 수와 접착 위치를 늘림으로써 접착력에 대한 표면 친화력의 개선에 기여한다.
도 8은 제2 실시예의 활성 칩 표면상의 폴리머 코팅에서 폴리-벤조옥사졸의 구조를 나타낸다. 그 구조식은 베이스 폴리머(base polymer)를 CRC-8000 계열의 선구물질로 나타낸다. 그 후, 열처리에 의해 베이스 폴리머를 폴리머의 포스트 베이크(post-bake) 처리후의 구조식으로서 폴리-벤조옥사졸로 변환시키고 있다.
도 9 내지 도 11a 및 도 11b는 다수의 다른 플라즈마 장치의 개략 단면도로서, 본 발명에 따른 전체 반도체 웨이퍼의 플라즈마 처리에 모두 적합한 공정이 된다. 강조하고 싶은 것으로서, 본 발명의 플라즈마 처리 방법은 개개의 칩으로 잘라내기 전 또는 개개의 칩으로 각편화한 후의 모든 웨이퍼에 대하여 동일하게 성공적이라는 것이었다. 후자의 경우에 있어서, 복수의 칩은 지지 테이프(견고한 프레임 내에 유지되는 소위 "블루 테이프")에 여전히 부착되어 있게 된다.
도 9의 장치는 "반응성 이온형 에칭 애셔(reactive ion etch asher)"이다. 도 9에서, 보호용기(901, bell jar) 내부에 전극(903) 및 전체 웨이퍼(905)용 받침대(902)가 있다. 받침대(902)는 수냉식 받침판으로서, 플라즈마 처리중에 웨이퍼의 온도조절을 할 수 있도록 한다. 화살표(904)는 가스 흐름을 나타낸다. 보호용기(901)에 의해 정해진 챔버 크기는 통상, 30㎝ 직경과 10 내지 25㎝의 길이를 갖는다. 웨어퍼(905)와 전극(903) 간 거리는 약 2 내지 12㎝ 로 변화할 수 있다. 웨이퍼와 전극간에 인가되는 바이어스 전압은 300 내지 450V로 변화할 수 있다.
플라즈마는 산소와 아르곤의 혼합물, 또는 산소와 질소의 혼합물을 포함한다. PIQ 표면의 처리에 있어서, 2 내지 3 Torr의 압력에서 산소의 흐름은 2000 내지 3000 sccm으로, 아르곤의 흐름은 700 내지 1200 sccm 으로 플라즈마가 제어되는 것이 바람직하다. 플라즈마 노출시간은 150 내지 250 초의 기간으로 제어되는 것이 바람직하지만, 더 긴 기간 또한 성공적으로 채용되었었다.
PBO 표면의 처리에 있어서, 2 내지 3 Torr의 압력에서 산소의 흐름은 2000 내지 3000 sccm 으로, 아르곤의 흐름은 800 내지 1100 sccm 으로 플라즈마가 제어되는 것이 바람직하다. 플라즈마 노출시간은 130 내지 200 초의 기간으로 제어되는 것이 바람직하지만, 더 긴 기간 또한 성공적으로 채용되었었다.
도 10의 장치는 "유도 결합형 플라즈마 애셔(inductively coupled plasma asher)"이다. 도 10에서, 보호용기(1001)내부에 플라즈마 튜브(1003) 및 전체 웨이퍼(1005)용의 하나 이상의 받침대(1002)가 있다. 받침대(1002)는 냉각식 받침판으로서, 플라즈마 처리 동안 웨이퍼의 온도 제어(예컨대 60℃)를 담당한다. 보호용기(1001)에 의해 정해진 챔버 크기는 통상 90×40cm의 면적에 10 내지 15cm의 길이를 갖는다. 챔버(1001) 위의 플라즈마 석영 튜브(1003)는 통상 22cm의 직경과 12cm의 길이를 갖는다.
도 11a 및 도 11b의 장치는 "배럴형 애셔(barrel asher)"로 참조된다. 도11a 및 도 11b에서, 튜브(1201) 내부에 복수의 웨이퍼(1205)용 보트(1202)가 있다. 화살표(1204)는 가스 흐름을 나타낸다. 튜브(1201)에 의해 정해진 챔버 크기는 통상 30 내지 35cm의 직경과 30 내지 35cm의 길이를 갖는다. 보트(1202)는 1 내지 10개 이상의 웨이퍼를 담을 수 있다. 플라즈마 처리는 전술한 바와 같다.
플라즈마 처리의 효과는, 마이크로사진 분석에서 명백하게 볼 수 있듯이, 폴리머 코팅 표면을 기계적으로 거칠게 하며; 표면의 물방울 시험의 접촉각으로 명백히 측정되는 바와 같이, 그 표면의 특히 유기 오염물질을 세정한다. 또한, 폴리머 코팅 표면의 화학 구조가 개조되고, 표면 에너지가 증대된다. 또한, 이러한 효과들이 결합되어, 반도체 칩의 플립-칩 조립 후에 채용되는 언더필 물질에 대한 폴리머 코팅 표면의 접착 성능을 향상시킨다.
폴리머 코팅된 반도체 칩과 언더필 물질 사이의 향상된 접착력은, 그 기판으로부터 조립된 플립-칩을 파괴시키기 위해 외부에서 장치에 힘을 인가하는 시험에 의해 확인된다. 시험에서 나타난 바에 의하면, 플라즈마 처리된 장치에서 파괴되는 것은 폴리머 코팅된 칩과 언더필 사이의 계면, 또는 언더필과 기판 사이의 계면이 아니라 기판이다.
본 발명이 도시된 실시예를 참조하여 설명되었는 바, 이러한 설명은 한정적 의미를 내포하고 있지는 않다. 본 발명의 다른 실시예 뿐만 아니라, 도시된 실시예의 다양한 변형예와 개조예가 설명을 참조하면 당업자에게 자명할 것이다. 따라서, 그러한 변형예와 개조예는 첨부된 청구범위에 포함된다 할 것이다.

Claims (10)

  1. 폴리머 코팅되고 복수의 전기적 커플링 부재를 갖는 활성 표면 및 비활성 표면을 갖는 집적 회로 칩과 절연성 언더필(underfill) 물질 간의 접착 성능 개선 방법에 있어서,
    상기 폴리머 코팅된 표면이 플라즈마 공급원에 대향하도록, 플라즈마 장치의 진공 챔버내에, 상기 커플링 부재를 포함하는 복수의 집적 회로를 포함하는 웨이퍼를 위치시키는 단계;
    플라즈마 처리를 시작하고 이온의 평균 자유 경로를 제어하여, 상기 이온들이 상기 웨이퍼 표면에 소정의 에너지로 도달하도록 하는 단계; 및
    상기 폴리머 표면을 거칠게 하고, 상기 폴리머 표면의 유기 오염물질을 세정하고, 상기 표면의 접착 친화력을 개선하기에 충분한 시간 동안 상기 웨이퍼 표면을 상기 플라즈마에 노출시키는 단계
    를 포함함으로써, 상기 유기 언더필 물질에 대한 상기 표면의 접착 성능이 향상되는 접착 성능 개선 방법.
  2. 제1항에 있어서,
    상기 웨이퍼는 개개의 칩으로 절단되지 않는 접착 성능 개선 방법.
  3. 제1항에 있어서,
    상기 웨이퍼는 개개의 칩으로 절단되었으나, 여전히 지지 테이프에 부착되어 있는 접착 성능 개선 방법.
  4. 제1항에 있어서,
    상기 플라즈마는 산소와 아르곤의 혼합물 또는 산소와 질소의 혼합물인 접착 성능 개선 방법.
  5. 제1항에 있어서,
    PIQ에 대한 상기 플라즈마 제어는 2 내지 3 Torr의 압력에서 산소 2000 내지 3000 sccm(Standard Cubic centimeter) 및 아르곤 700 내지 1200 sccm의 흐름을 포함하고, PIQ에 대한 노출 시간은 150 내지 250 초인 접착 성능 개선 방법.
  6. 제1항에 있어서,
    PBO에 대한 상기 플라즈마 제어는 2 내지 3 Torr의 압력에서 산소 2000 내지 3000 sccm 및 아르곤 800 내지 1100 sccm의 흐름을 포함하고, 노출시간은 130 내지 200 초인 접착 성능 개선 방법.
  7. 제1항에 있어서,
    상기 플라즈마 처리된 칩을 상기 웨이퍼로부터 각편화하는(singulate) 단계;
    상기 각편화 된 칩들을 상기 커플링 부재들에 의한 갭만큼의 공간을 두고 이격시켜 기판에 부착하는 단계; 및
    상기 커플링 부재들, 폴리머 코팅 및 기판 사이의 상기 갭을 상기 폴리머 코팅과 상기 기판에 접착하는 폴리머 언더필 물질로 충진시키는 단계를 더 포함하는 접착 성능 개선 방법.
  8. 제7항에 있어서,
    상기 칩의 비활성 표면과 상기 부착된 칩에 의해 덮혀지지 않은 상기 기판 표면의 적어도 일부분을 폴리머 화합물로 캡슐화(encapsulate)함으로써, 견고한 복합구조를 생성하는 단계; 및
    상기 칩과 캡슐화 물질의 반대편의 상기 기판 표면에 솔더볼을 부착하는 단계
    를 더 포함하는 접착 성능 개선 방법.
  9. 폴리머 코팅된 활성 표면 및 비활성 표면을 갖는 집적 회로 칩과, 절연성 언더필 물질 간의 접착 성능 개선 방법에 있어서,
    상기 폴리머 코팅된 표면이 플라즈마 공급원에 대향하도록 플라즈마 장치의 진공 챔버내에 복수의 집적 회로를 포함하는 웨이퍼를 위치시키는 단계;
    플라즈마 처리를 시작하고, 이온의 평균 자유 경로를 제어하여 상기 이온들이 상기 웨이퍼 표면에 소정의 에너지로 도달하도록 하는 단계; 및
    상기 폴리머 표면을 거칠게 하고, 상기 폴리머 표면의 유기 오염물질을 세정하고, 상기 표면의 접착 친화력을 개선하기에 충분한 시간 동안 상기 웨이퍼 표면을 상기 플라즈마에 노출시키는 단계
    를 포함함으로써, 상기 유기 언더필 물질에 대한 상기 표면의 접착 성능을 개선시키는 접착 성능 개선 방법.
  10. 제9항에 있어서,
    복수의 전기적 커플링 부재를 상기 활성 칩 표면에 부착하는 단계;
    상기 플라즈마 처리된 칩들을 상기 웨이퍼로부터 각편화하는 단계;
    상기 각편화된 칩들을 상기 커플링 부재들에 의한 갭만큼의 공간을 두고 이격시켜 기판에 부착하는 단계; 및
    상기 커플링 부재들, 폴리머 코팅 및 기판 간의 상기 갭을 상기 폴리머 코팅과 상기 기판에 접착하는 폴리머 언더필 물질로 충진시키는 단계를 더 포함하는 접착 성능 개선 방법.
KR1020020055698A 2001-09-14 2002-09-13 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법 KR100908747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/952,454 2001-09-14
US09/952,454 US6869831B2 (en) 2001-09-14 2001-09-14 Adhesion by plasma conditioning of semiconductor chip surfaces

Publications (2)

Publication Number Publication Date
KR20030023571A true KR20030023571A (ko) 2003-03-19
KR100908747B1 KR100908747B1 (ko) 2009-07-22

Family

ID=25492933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020055698A KR100908747B1 (ko) 2001-09-14 2002-09-13 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법

Country Status (3)

Country Link
US (5) US6869831B2 (ko)
JP (1) JP2003115504A (ko)
KR (1) KR100908747B1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US20020160597A1 (en) * 2001-04-30 2002-10-31 Wen-Kun Yang Wafer level package and the process of the same
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6727594B2 (en) * 2002-01-02 2004-04-27 Intel Corporation Polybenzoxazine based wafer-level underfill material
US6899960B2 (en) * 2002-03-22 2005-05-31 Intel Corporation Microelectronic or optoelectronic package having a polybenzoxazine-based film as an underfill material
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
JP4381191B2 (ja) * 2004-03-19 2009-12-09 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及び半導体装置の製造方法
JP2006140432A (ja) * 2004-10-15 2006-06-01 Nippon Steel Corp ウェハレベルパッケージの製造方法
US7451436B2 (en) * 2004-11-23 2008-11-11 National Instruments Corporation Aggregate handling of operator overloading
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
JP4691417B2 (ja) * 2005-08-22 2011-06-01 日立化成デュポンマイクロシステムズ株式会社 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US20080026505A1 (en) * 2006-07-28 2008-01-31 Nirupama Chakrapani Electronic packages with roughened wetting and non-wetting zones
TWI309880B (en) 2006-09-11 2009-05-11 Siliconware Precision Industries Co Ltd Semiconductor chip and package structure and fabrication method thereof
US20080067502A1 (en) * 2006-09-14 2008-03-20 Nirupama Chakrapani Electronic packages with fine particle wetting and non-wetting zones
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
US8446008B2 (en) * 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
US7938976B2 (en) * 2007-02-27 2011-05-10 International Business Machines Corporation Method of removing graphitic and/or fluorinated organic layers from the surface of a chip passivation layer having Si-containing compounds
US7771541B2 (en) * 2007-03-22 2010-08-10 International Business Machines Corporation Method of removing metallic, inorganic and organic contaminants from chip passivation layer surfaces
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US7439170B1 (en) * 2008-03-07 2008-10-21 International Business Machines Corporation Design structure for final via designs for chip stress reduction
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US20110193211A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface Preparation of Die for Improved Bonding Strength
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8629053B2 (en) 2010-06-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma treatment for semiconductor devices
JP2012009713A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP2013105973A (ja) * 2011-11-16 2013-05-30 Seiko Epson Corp 発光装置およびその製造方法、並びに、プロジェクター
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
DE102015100521B4 (de) * 2015-01-14 2020-10-08 Infineon Technologies Ag Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
US10388541B2 (en) * 2015-04-20 2019-08-20 Xintec Inc. Wafer coating system and method of manufacturing chip package
DE102016105243A1 (de) 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
JP2765673B2 (ja) * 1992-06-04 1998-06-18 インターナショナル・ビジネス・マシーンズ・コーポレイション メタライゼーション層及びその形成方法
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5882423A (en) * 1994-02-03 1999-03-16 Harris Corporation Plasma cleaning method for improved ink brand permanency on IC packages
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
TW386235B (en) * 1995-05-23 2000-04-01 Tokyo Electron Ltd Method for spin rinsing
US5731243A (en) * 1995-09-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cleaning residue on a semiconductor wafer bonding pad
US5686846A (en) * 1996-06-07 1997-11-11 Hewlett-Packard Company Time duration trigger
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US6191952B1 (en) * 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same
KR100643105B1 (ko) * 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
US6099959A (en) * 1998-07-01 2000-08-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6249039B1 (en) * 1998-09-10 2001-06-19 Bourns, Inc. Integrated inductive components and method of fabricating such components
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP3994262B2 (ja) * 1999-10-04 2007-10-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6372622B1 (en) * 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
US6391762B1 (en) * 1999-11-12 2002-05-21 Motorola, Inc. Method of forming a microelectronic assembly with a particulate free underfill material and a microelectronic assembly incorporation the same
US6320155B1 (en) * 2000-01-11 2001-11-20 Geomat Insights, Llc Plasma enhanced wire bonder
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
US6853087B2 (en) * 2000-09-19 2005-02-08 Nanopierce Technologies, Inc. Component and antennae assembly in radio frequency identification devices
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6798074B2 (en) * 2002-03-04 2004-09-28 Motorola, Inc. Method of attaching a die to a substrate
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice

Also Published As

Publication number Publication date
US20080050860A1 (en) 2008-02-28
US7271494B2 (en) 2007-09-18
JP2003115504A (ja) 2003-04-18
US20050161834A1 (en) 2005-07-28
US20030052414A1 (en) 2003-03-20
US6869831B2 (en) 2005-03-22
US7319275B2 (en) 2008-01-15
KR100908747B1 (ko) 2009-07-22
US7445960B2 (en) 2008-11-04
US7276401B2 (en) 2007-10-02
US20070128881A1 (en) 2007-06-07
US20050212149A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
KR100908747B1 (ko) 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법
KR100681985B1 (ko) 반도체 장치 및 그 제조 방법
US6972249B2 (en) Use of nitrides for flip-chip encapsulation
US6605524B1 (en) Bumping process to increase bump height and to create a more robust bump structure
US6696644B1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
US8513818B2 (en) Semiconductor device and method for fabricating the same
US6306683B1 (en) Method of forming a flip chip assembly, and a flip chip assembly formed by the method
US20020151164A1 (en) Structure and method for depositing solder bumps on a wafer
US6424037B1 (en) Process to make a tall solder ball by placing a eutectic solder ball on top of a high lead solder ball
TW200924090A (en) Protected solder ball joints in wafer level chip-scale packaging
US20020130397A1 (en) Direct attachment semiconductor chip to organic substrate
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
US7264991B1 (en) Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
JP2000138260A (ja) 半導体装置の製造方法
US7042070B2 (en) Direct attachment of semiconductor chip to organic substrate
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JPH05152378A (ja) テープキヤリアパツケージ
JP2010263137A (ja) 半導体装置及びその製造方法
JPH11274374A (ja) 半導体パッケージ及びその製造方法
JP2001127094A (ja) 半導体装置およびその製造方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
CN118748152A (zh) 接合组件的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 11