JP2868167B2 - 多重レベル高密度相互接続構造体及び高密度相互接続構造体 - Google Patents
多重レベル高密度相互接続構造体及び高密度相互接続構造体Info
- Publication number
- JP2868167B2 JP2868167B2 JP4175743A JP17574392A JP2868167B2 JP 2868167 B2 JP2868167 B2 JP 2868167B2 JP 4175743 A JP4175743 A JP 4175743A JP 17574392 A JP17574392 A JP 17574392A JP 2868167 B2 JP2868167 B2 JP 2868167B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- high density
- density interconnect
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12542—More than one such component
- Y10T428/12549—Adjacent to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12556—Organic component
- Y10T428/12569—Synthetic resin
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12632—Four or more distinct components with alternate recurrence of each type component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31721—Of polyimide
Description
【０００１】
【産業上の利用分野】本発明は、製造プロセス中の構造
の完全性や長期間の信頼性等の相互接続デバイス性能を
改良するために、低ＴＣＥポリイミド絶縁体／誘電体及
び不動態化層内に、銅、アルミニウム／銅、タングステ
ン及び他の金属導体パターンを有する高密度の多層相互
接続構造体に関するものである。また、本発明は、半導
体（通常はシリコン）基板及び多層セラミック基板上の
低ＴＣＥ（熱膨脹率）、低比誘電率のポリイミド絶縁体
に相互接続金属パターンが埋め込まれた平面化（平坦
化）多重層を連続的に組み立てて、低界面応力、低比誘
電率ポリイミド絶縁体、低欠陥密度を有すると共にクラ
ッキング問題のない複合パッケージング構造体を形成す
ることに関する。ＴＣＥが整合しない異種の高応力材料
では、通常、このクラッキング問題が発生する。
の完全性や長期間の信頼性等の相互接続デバイス性能を
改良するために、低ＴＣＥポリイミド絶縁体／誘電体及
び不動態化層内に、銅、アルミニウム／銅、タングステ
ン及び他の金属導体パターンを有する高密度の多層相互
接続構造体に関するものである。また、本発明は、半導
体（通常はシリコン）基板及び多層セラミック基板上の
低ＴＣＥ（熱膨脹率）、低比誘電率のポリイミド絶縁体
に相互接続金属パターンが埋め込まれた平面化（平坦
化）多重層を連続的に組み立てて、低界面応力、低比誘
電率ポリイミド絶縁体、低欠陥密度を有すると共にクラ
ッキング問題のない複合パッケージング構造体を形成す
ることに関する。ＴＣＥが整合しない異種の高応力材料
では、通常、このクラッキング問題が発生する。
【０００２】
【従来の技術】通常使用される無機誘電材料と比較して
有機ポリマーベース絶縁体の比誘電率は低いので、高密
度ＩＣデバイスの電気性能特性を部分的に改良するため
に超小型電子装置でパッシベーション及び層間誘電体用
に選択されるポリマーとして、ポリイミドが認められて
いる。また、ポリイミド絶縁体の使用は、プロセスを簡
単化すると共に、特定の要件を満たすことができる材料
特性を広く選択できるという利点を提供する。高密度集
積回路では、いくつかの重要な事柄の間の信号伝播はよ
り速く、クロストークレベルは低い。従って、比較的低
い比誘電率を有し、多数の優れた熱特性及び機械的特性
を示すポリイミドは、無機誘電体よりも好ましいとされ
る。
有機ポリマーベース絶縁体の比誘電率は低いので、高密
度ＩＣデバイスの電気性能特性を部分的に改良するため
に超小型電子装置でパッシベーション及び層間誘電体用
に選択されるポリマーとして、ポリイミドが認められて
いる。また、ポリイミド絶縁体の使用は、プロセスを簡
単化すると共に、特定の要件を満たすことができる材料
特性を広く選択できるという利点を提供する。高密度集
積回路では、いくつかの重要な事柄の間の信号伝播はよ
り速く、クロストークレベルは低い。従って、比較的低
い比誘電率を有し、多数の優れた熱特性及び機械的特性
を示すポリイミドは、無機誘電体よりも好ましいとされ
る。
【０００３】しかしながら、ピロメリト酸二無水物−
4, 4'−オキシジアニリン（ＰＭＤＡ−ＯＤＡ）、 3,
3'− 4, 4'−ビフェニルテトラカルボン酸二無水物−
4, 4'−オキシジアニリン（ＢＰＤＡ−ＯＤＡ）、 3,
3'− 4, 4'−ベンゾフェノンテトラカルボン酸二無水物
− 4, 4'−オキシジアニリン（ＢＴＤＡ−ＯＤＡ）、又
は3, 3'− 4, 4'−ベンゾフェノンテトラカルボン酸二
無水物−ビスアミノフェノキシベンゼン−３−アミノフ
ェニルアセチレン（ＢＴＤＡ−ＡＰＢ−ＡＰＡ）（サー
ミッド−イソイミド型−− National Starch and Chemi
cal Co. の商標名）等、非直線性の芳香族ジアミン及び
／又は二酸無水物の前駆体から誘導される従来のポリイ
ミドは、比較的高い熱膨脹率（ＴＣＥ）を有する。シリ
コン、セラミック、酸化シリコン及び窒化シリコン等の
デバイス、基板又はパッケージで使用される無機材料
（非金属）の場合には２乃至３ ppm deg-1であり、通常
使用される金属の場合には５乃至２５ ppm deg-1である
のに対して、従来のポリイミドの熱膨脹率は３０乃至６
０ ppm deg-1の範囲にあるのが一般的である。デバイス
及びパッケージング薄膜多層構造体においてポリイミド
絶縁体と無機材料との間でＴＣＥが整合しないので、製
造サイクルの高温プロセス中に熱応力が高まり、フィル
ムクラッキング／層間剥離の問題が生じることがある。
これは、最終製品の性能の信頼性に懸念を与えるもので
ある。さらに、可撓性鎖状ポリイミドに関しては、Ｎ−
メチルピロリドン（ＮＭＰ）のような極性溶媒中で過度
に膨潤するという問題もある。これは、鋭いコーナー等
の臨界ジオメトリーにおいて応力が集中する原因とな
り、クラッキング／クレイジング現象が起こり得る。特
に、窒化シリコン又は酸化シリコン等の追従しない（no
n-compliant)剛性層が下層のポリイミドと接している場
合、ポリイミドの膨潤は、薄膜製造プロセス中、極めて
有害であることが判っている。このような場合、無機フ
ィルムは、下層ポリイミドの過剰な膨潤によってクラッ
クを発生することが観察されている。また、クラックパ
ターンがポリイミド内に複製化されることは、窒化シリ
コンの除去後、観察されている。また、可撓性鎖状ポリ
イミドは、性能劣化の原因となる水分吸収率が比較的高
い（２乃至３％に達する）。これによって、金属／絶縁
体の層間剥離が生じたり、接触金属が腐敗したりする。
4, 4'−オキシジアニリン（ＰＭＤＡ−ＯＤＡ）、 3,
3'− 4, 4'−ビフェニルテトラカルボン酸二無水物−
4, 4'−オキシジアニリン（ＢＰＤＡ−ＯＤＡ）、 3,
3'− 4, 4'−ベンゾフェノンテトラカルボン酸二無水物
− 4, 4'−オキシジアニリン（ＢＴＤＡ−ＯＤＡ）、又
は3, 3'− 4, 4'−ベンゾフェノンテトラカルボン酸二
無水物−ビスアミノフェノキシベンゼン−３−アミノフ
ェニルアセチレン（ＢＴＤＡ−ＡＰＢ−ＡＰＡ）（サー
ミッド−イソイミド型−− National Starch and Chemi
cal Co. の商標名）等、非直線性の芳香族ジアミン及び
／又は二酸無水物の前駆体から誘導される従来のポリイ
ミドは、比較的高い熱膨脹率（ＴＣＥ）を有する。シリ
コン、セラミック、酸化シリコン及び窒化シリコン等の
デバイス、基板又はパッケージで使用される無機材料
（非金属）の場合には２乃至３ ppm deg-1であり、通常
使用される金属の場合には５乃至２５ ppm deg-1である
のに対して、従来のポリイミドの熱膨脹率は３０乃至６
０ ppm deg-1の範囲にあるのが一般的である。デバイス
及びパッケージング薄膜多層構造体においてポリイミド
絶縁体と無機材料との間でＴＣＥが整合しないので、製
造サイクルの高温プロセス中に熱応力が高まり、フィル
ムクラッキング／層間剥離の問題が生じることがある。
これは、最終製品の性能の信頼性に懸念を与えるもので
ある。さらに、可撓性鎖状ポリイミドに関しては、Ｎ−
メチルピロリドン（ＮＭＰ）のような極性溶媒中で過度
に膨潤するという問題もある。これは、鋭いコーナー等
の臨界ジオメトリーにおいて応力が集中する原因とな
り、クラッキング／クレイジング現象が起こり得る。特
に、窒化シリコン又は酸化シリコン等の追従しない（no
n-compliant)剛性層が下層のポリイミドと接している場
合、ポリイミドの膨潤は、薄膜製造プロセス中、極めて
有害であることが判っている。このような場合、無機フ
ィルムは、下層ポリイミドの過剰な膨潤によってクラッ
クを発生することが観察されている。また、クラックパ
ターンがポリイミド内に複製化されることは、窒化シリ
コンの除去後、観察されている。また、可撓性鎖状ポリ
イミドは、性能劣化の原因となる水分吸収率が比較的高
い（２乃至３％に達する）。これによって、金属／絶縁
体の層間剥離が生じたり、接触金属が腐敗したりする。
【０００４】周知のポリイミドを使用する際はこのよう
な限界があるため、近年、これらの材料の他の適用に加
えて、超小型電子装置における応力のかからない多重レ
ベル相互接続構造体を生成することを目的とする、低Ｔ
ＣＥ／低応力のポリイミドの開発に多大な関心が持たれ
ている。
な限界があるため、近年、これらの材料の他の適用に加
えて、超小型電子装置における応力のかからない多重レ
ベル相互接続構造体を生成することを目的とする、低Ｔ
ＣＥ／低応力のポリイミドの開発に多大な関心が持たれ
ている。
【０００５】Y. Misawa らによる”IEEE Transactions
on Electron Devices, Vol. ED-34,No. 3, 1987年 3
月”は、プラズマ酸化シリコン及び低熱膨脹性ポリイミ
ド（ＰＩＱ−Ｌ１００）の多層誘電体を用いるサブミク
ロンのＶＬＳＩ用の多重レベル相互接続システムについ
て記載している。これは、プラズマＣＶＤＳｉＯ2 と共
に使用される。表面の平面化については、エッチングバ
ック技法が記載されている。この適用例で使用される低
ＴＣＥポリイミドＰＩＱ−Ｌ１００は、可撓性鎖状ポリ
イミドと比較して表１に挙げられるような特性を有する
ものであると記載されている。
on Electron Devices, Vol. ED-34,No. 3, 1987年 3
月”は、プラズマ酸化シリコン及び低熱膨脹性ポリイミ
ド（ＰＩＱ−Ｌ１００）の多層誘電体を用いるサブミク
ロンのＶＬＳＩ用の多重レベル相互接続システムについ
て記載している。これは、プラズマＣＶＤＳｉＯ2 と共
に使用される。表面の平面化については、エッチングバ
ック技法が記載されている。この適用例で使用される低
ＴＣＥポリイミドＰＩＱ−Ｌ１００は、可撓性鎖状ポリ
イミドと比較して表１に挙げられるような特性を有する
ものであると記載されている。
【０００６】米国特許第４、６９０、９９９号は、特別
な特性を有する一軸延伸の低熱膨脹性ポリイミド、及び
これを用いる複合成形品を開示している。
な特性を有する一軸延伸の低熱膨脹性ポリイミド、及び
これを用いる複合成形品を開示している。
【０００７】
【表１】
【０００８】米国特許第４、８８０、６８４号は、気密
性を提供するために両面に捕獲パッドを有するガラス−
セラミック基板を用いる多重レベル構造体を開示してい
る。可撓性鎖状ポリイミド（ＰＭＤＡ−ＯＤＡ及びＢＴ
ＤＡ−ＡＰＢ）と相互接続金属の多重層は、基板の両面
に形成された捕獲パッドが基板バイア（通路）と位置合
わせされるように、さらに下敷きのパッド金属、デバイ
スチップ又は層表面へ接合されたピンの間でポリイミド
被覆層を通って相互接続金属と位置合わせされるよう
に、ガラス−セラミック上に形成される。
性を提供するために両面に捕獲パッドを有するガラス−
セラミック基板を用いる多重レベル構造体を開示してい
る。可撓性鎖状ポリイミド（ＰＭＤＡ−ＯＤＡ及びＢＴ
ＤＡ−ＡＰＢ）と相互接続金属の多重層は、基板の両面
に形成された捕獲パッドが基板バイア（通路）と位置合
わせされるように、さらに下敷きのパッド金属、デバイ
スチップ又は層表面へ接合されたピンの間でポリイミド
被覆層を通って相互接続金属と位置合わせされるよう
に、ガラス−セラミック上に形成される。
【０００９】米国特許第４、７８９、６４８号は、基板
上に多重レベルの金属／ポリイミド絶縁体フィルムを生
成し、スタッドバイアと同時にパターン化導電ラインを
形成する方法を開示している。
上に多重レベルの金属／ポリイミド絶縁体フィルムを生
成し、スタッドバイアと同時にパターン化導電ラインを
形成する方法を開示している。
【００１０】超小型電子装置の製造で可撓性鎖状ポリイ
ミド絶縁体を使用する際、熱膨脹率が大きく異なるため
に、これらのポリマーはデバイス構造体内の無機及び金
属接触材料と基本的に合致しないことが認識されてい
る。従って、製造サイクル中、熱にさらしたりあるいは
Ｔ／Ｈ（温度／湿度）又は溶媒にさらしたりする信頼性
テスト条件下に最終デバイスがおかれた場合、クラッキ
ング／クレイジング及び／又は層間剥離の問題が生じる
ことが多い。処理及び最終使用の全てのレベルにおける
界面の完全性等の製品性能を考慮すると、熱膨脹の一
致、熱安定性、機械特性、接触層との接着性、低比誘電
率、低水分吸収、ＮＭＰ中での膨潤が最小限であるこ
と、及び他の所望の特徴に関して、ポリイミド絶縁体は
最適な機能特性を有することが重要である。更に、問題
の無い製造及び一貫した製品性能を提供するために、特
性が異なる接触材料と共にポリイミドを使用して多重レ
ベル金属構造体を首尾よく製造する場合には、最適な一
連のプロセス条件が開発されることが必要である。
ミド絶縁体を使用する際、熱膨脹率が大きく異なるため
に、これらのポリマーはデバイス構造体内の無機及び金
属接触材料と基本的に合致しないことが認識されてい
る。従って、製造サイクル中、熱にさらしたりあるいは
Ｔ／Ｈ（温度／湿度）又は溶媒にさらしたりする信頼性
テスト条件下に最終デバイスがおかれた場合、クラッキ
ング／クレイジング及び／又は層間剥離の問題が生じる
ことが多い。処理及び最終使用の全てのレベルにおける
界面の完全性等の製品性能を考慮すると、熱膨脹の一
致、熱安定性、機械特性、接触層との接着性、低比誘電
率、低水分吸収、ＮＭＰ中での膨潤が最小限であるこ
と、及び他の所望の特徴に関して、ポリイミド絶縁体は
最適な機能特性を有することが重要である。更に、問題
の無い製造及び一貫した製品性能を提供するために、特
性が異なる接触材料と共にポリイミドを使用して多重レ
ベル金属構造体を首尾よく製造する場合には、最適な一
連のプロセス条件が開発されることが必要である。
【００１１】
【発明が解決しようとする課題】本発明の目的は、問題
の無い製造、並びに最終製品の長期間の性能及び信頼性
のために、低熱膨脹性のポリイミド絶縁体／層間誘電体
を有する高密度相互接続金属構造体を提供することであ
る。
の無い製造、並びに最終製品の長期間の性能及び信頼性
のために、低熱膨脹性のポリイミド絶縁体／層間誘電体
を有する高密度相互接続金属構造体を提供することであ
る。
【００１２】また、本発明の目的は、セラミック又はシ
リコン基板の上に各金属化ポリイミド層を連続的に組み
立てることによって、絶縁体として低ＴＣＥポリイミド
を有する多層金属構造体の製造方法を提供することであ
る。本発明による低ＴＣＥポリイミドは、物理的及び機
械的特性が改良されると共に金属構造ネットワークにお
ける絶縁体及びパッシベーション層としての性能が改良
されたポリアミック酸又は対応のポリアミック酸エステ
ル組成物を硬化させることによって製造される。以下の
特別な特性を有する低ＴＣＥポリイミド組成物は米国特
許出願第０７／５０３、４０１号に開示されており、そ
の開示はここに参照として本発明に組入れられている。
その特性とは、低比誘電率、低水分吸収、ＮＭＰ等の溶
媒中での膨潤が最小限であるか又は全く膨潤しないこ
と、低熱膨脹率、破壊点での伸び（Ｅｂ）の増大、高弾
性率及び最大引張り強度、耐磨耗性、並びに生成した平
面化構造体における優れた研磨性能等である。
リコン基板の上に各金属化ポリイミド層を連続的に組み
立てることによって、絶縁体として低ＴＣＥポリイミド
を有する多層金属構造体の製造方法を提供することであ
る。本発明による低ＴＣＥポリイミドは、物理的及び機
械的特性が改良されると共に金属構造ネットワークにお
ける絶縁体及びパッシベーション層としての性能が改良
されたポリアミック酸又は対応のポリアミック酸エステ
ル組成物を硬化させることによって製造される。以下の
特別な特性を有する低ＴＣＥポリイミド組成物は米国特
許出願第０７／５０３、４０１号に開示されており、そ
の開示はここに参照として本発明に組入れられている。
その特性とは、低比誘電率、低水分吸収、ＮＭＰ等の溶
媒中での膨潤が最小限であるか又は全く膨潤しないこ
と、低熱膨脹率、破壊点での伸び（Ｅｂ）の増大、高弾
性率及び最大引張り強度、耐磨耗性、並びに生成した平
面化構造体における優れた研磨性能等である。
【００１３】更に、本発明の目的は、ポリイミド／ポリ
イミド、金属／ポリイミド、及び無機基板（例えば、ア
ルミナセラミック、ガラスセラミック、アルミナ、ムラ
イト、シリコン、窒化アルミニウム、ＳｉＯ2 又はＳｉ
3 Ｎ4 ）／ポリイミド等を含む全ての接触表面において
複合構造体の接着性が改良されるように、Ｃｕ又はＡｌ
−Ｃｕ配線並びに金属／ポリイミド相互接続用のＣｕ、
Ａｌ−Ｃｕ又はタングステンのバイア金属と共に、ＢＰ
ＤＡ−ＰＤＡから誘導される低ＴＣＥポリイミドを絶縁
体及びパッシベーション層として使用して、多層金属構
造体を提供することである。また、本発明の目的は、製
造プロセス中、あるいは温度／湿度（サイクリング）に
さらしたり、チップ結合操作に先立って例えばキシレン
／イソプロパノールにさらしたりする溶媒洗浄操作等の
信頼性テスト環境下において、ブリスタリング、クラッ
キング、クレイジング、膨潤又は層間剥離の問題を呈さ
ない低ＴＣＥポリイミドを有する多層金属構造体を提供
することである。
イミド、金属／ポリイミド、及び無機基板（例えば、ア
ルミナセラミック、ガラスセラミック、アルミナ、ムラ
イト、シリコン、窒化アルミニウム、ＳｉＯ2 又はＳｉ
3 Ｎ4 ）／ポリイミド等を含む全ての接触表面において
複合構造体の接着性が改良されるように、Ｃｕ又はＡｌ
−Ｃｕ配線並びに金属／ポリイミド相互接続用のＣｕ、
Ａｌ−Ｃｕ又はタングステンのバイア金属と共に、ＢＰ
ＤＡ−ＰＤＡから誘導される低ＴＣＥポリイミドを絶縁
体及びパッシベーション層として使用して、多層金属構
造体を提供することである。また、本発明の目的は、製
造プロセス中、あるいは温度／湿度（サイクリング）に
さらしたり、チップ結合操作に先立って例えばキシレン
／イソプロパノールにさらしたりする溶媒洗浄操作等の
信頼性テスト環境下において、ブリスタリング、クラッ
キング、クレイジング、膨潤又は層間剥離の問題を呈さ
ない低ＴＣＥポリイミドを有する多層金属構造体を提供
することである。
【００１４】また更に、本発明の目的は、スクラッチの
無い平面化ポリイミド層が研磨又は化学機械的研磨、も
しくは他の平面化技法によって形成されるようにする低
ＴＣＥポリイミド絶縁体を有する多層金属構造体を提供
することである。導電金属被覆フォトレジストを除去す
るための化学機械的研磨技法は公知の技術である。米国
特許第４、７０２、７９２号では、アルミナ粉体及び希
ＨＮＯ3 （ｐＨ３）のスラリーを用いて、ＰＭＤＡ−Ｏ
ＤＡポリイミド層を覆うフォトレジスト及びＡｌ−Ｃｕ
合金の導電材料を同時に研磨することが記載されてい
る。米国特許第４、９５４、１４２号は、ガラスセラミ
ック基板、銅スタッド及びポリイミドフィルムを含む電
子コンポーネント基板を化学機械的に研磨する方法を開
示している。
無い平面化ポリイミド層が研磨又は化学機械的研磨、も
しくは他の平面化技法によって形成されるようにする低
ＴＣＥポリイミド絶縁体を有する多層金属構造体を提供
することである。導電金属被覆フォトレジストを除去す
るための化学機械的研磨技法は公知の技術である。米国
特許第４、７０２、７９２号では、アルミナ粉体及び希
ＨＮＯ3 （ｐＨ３）のスラリーを用いて、ＰＭＤＡ−Ｏ
ＤＡポリイミド層を覆うフォトレジスト及びＡｌ−Ｃｕ
合金の導電材料を同時に研磨することが記載されてい
る。米国特許第４、９５４、１４２号は、ガラスセラミ
ック基板、銅スタッド及びポリイミドフィルムを含む電
子コンポーネント基板を化学機械的に研磨する方法を開
示している。
【００１５】
【課題を解決するための手段及び作用】本発明による
と、処理条件下での溶媒膨潤、ブリスタリング、クラッ
キング又は層間剥離や、最終使用関連の応力露出に関す
る問題なく、低残留応力を有すると共に全体の性能が改
良された多層金属構造体が提供される。これらの構造体
は、絶縁体としてＢＰＤＡ−ＰＤＡ低ＴＣＥポリイミド
及び関連材料を用いて製造される。本発明の好ましい実
施例によると、相互接続金属ネットワークの製造に使用
されるＢＰＤＡ−ＰＤＡポリアミック酸組成物は、 3,
3'− 4, 4'−ビフェニルテトラカルボン酸二無水物とｐ
−フェニレンジアミン（ＢＰＤＡ−ＰＤＡ）の縮合反応
から誘導される。これらの組成物は、米国特許出願第０
７／５０３、４０１号に記載された手順に従って、直線
性芳香族ジアミン１００モルに対して９７乃至９９．５
モルの割合の芳香族の二酸無水物を用いるオフセット化
学量論的反応によって調製される。反応が完結すると、
得られたポリアミック酸組成物は、反応で使用される過
剰ジアミンから与えられる残余アミン群を有する。これ
らの反応性アミン群は、芳香族酸無水物の添加によって
安定化即ち非活性化される。芳香族酸無水物はアミン群
と反応して、末端アミック酸官能基を形成する。キャッ
プされたポリアミック酸は、残余アミンの反応性部分が
無く、安定に貯蔵できるようになる。残余アミンの反応
性部分があると、付加、鎖の切断、酸化又は他の化学変
化等の反応を起こし、製品品質にとって有害となり、ポ
リアミック酸フィルムを形成した後硬化させて対応のポ
リイミドを形成するための組成物の使用を妨害する。Ｂ
ＰＤＡ−ＰＤＡポリアミック酸及びそれから誘導される
完全に硬化したポリイミドの特性を表２に示す。
と、処理条件下での溶媒膨潤、ブリスタリング、クラッ
キング又は層間剥離や、最終使用関連の応力露出に関す
る問題なく、低残留応力を有すると共に全体の性能が改
良された多層金属構造体が提供される。これらの構造体
は、絶縁体としてＢＰＤＡ−ＰＤＡ低ＴＣＥポリイミド
及び関連材料を用いて製造される。本発明の好ましい実
施例によると、相互接続金属ネットワークの製造に使用
されるＢＰＤＡ−ＰＤＡポリアミック酸組成物は、 3,
3'− 4, 4'−ビフェニルテトラカルボン酸二無水物とｐ
−フェニレンジアミン（ＢＰＤＡ−ＰＤＡ）の縮合反応
から誘導される。これらの組成物は、米国特許出願第０
７／５０３、４０１号に記載された手順に従って、直線
性芳香族ジアミン１００モルに対して９７乃至９９．５
モルの割合の芳香族の二酸無水物を用いるオフセット化
学量論的反応によって調製される。反応が完結すると、
得られたポリアミック酸組成物は、反応で使用される過
剰ジアミンから与えられる残余アミン群を有する。これ
らの反応性アミン群は、芳香族酸無水物の添加によって
安定化即ち非活性化される。芳香族酸無水物はアミン群
と反応して、末端アミック酸官能基を形成する。キャッ
プされたポリアミック酸は、残余アミンの反応性部分が
無く、安定に貯蔵できるようになる。残余アミンの反応
性部分があると、付加、鎖の切断、酸化又は他の化学変
化等の反応を起こし、製品品質にとって有害となり、ポ
リアミック酸フィルムを形成した後硬化させて対応のポ
リイミドを形成するための組成物の使用を妨害する。Ｂ
ＰＤＡ−ＰＤＡポリアミック酸及びそれから誘導される
完全に硬化したポリイミドの特性を表２に示す。
【００１６】
【実施例】セラミック基板上に低ＴＣＥポリイミド誘電
体を有する薄膜多層金属構造体を形成する１つの方法
は、以下のプロセスシーケンスを含む。
体を有する薄膜多層金属構造体を形成する１つの方法
は、以下のプロセスシーケンスを含む。
【００１７】Ｃｒ／Ｃｕ／Ｃｒを含む第１レベルの金属
又は捕獲パッドをスパッタリングによって付着させ、標
準のサブエッチングによってフォトレジストマスクを介
してパターン形成する。第１レベルの金属を有する基板
表面をＯ2 プラズマでクリーニングした後、接着促進剤
としてのシランカップリング剤で処理する。シランカッ
プリング剤は、例えば、０．１％のガンマ−アミノプロ
ピルトリエトキシシラン（Ａ１１００）のアルコール溶
液、水溶液又はその混合溶液（９５：５エタノール−水
が好ましい）等である。次に、ＢＰＤＡ−ＰＤＡポリマ
ーを回転塗布し、８５℃／４５分、１４０乃至１５０℃
／４５分、２３０乃至２５０℃／４５分、３００℃／４
５分、及び３５０℃又は４００℃／６０分から成る温度
サイクルに従って、３５０乃至４００℃まで温度を上昇
させてベーク／硬化させる。その後、研磨又は他の平面
化技法によって処理する。必要に応じて、完全に硬化し
た第１のポリイミド層の上に第２のポリイミド層を形成
する。この場合、２つの層の間の十分な接着性を保証す
るために、第１の平面化ポリイミド表面を、酸素反応性
イオンエッチング（Ｏ2 ＲＩＥ）で２乃至５分間処理す
る。その条件は、例えば、２００乃至３００ワット、１
００ sccm 、１００乃至３００ミリトール酸素圧である
が、このプロセス又はツールのパラメータを満足させる
ようにこれらの条件は当業者によって変更されるであろ
う。次に、接着促進剤（０．１％Ａ１１００）を塗布
し、第２のＢＰＤＡ−ＰＤＡ層を回転塗布して、上記と
同様にベーク／硬化する。続いて、研磨又は他の平面化
技法を実施して、所望のレベルの平面化を得る。レーザ
・アブレーション又はＲＩＥ（消耗性マスクを使用する
反応性イオンエッチング法又は当該技術で公知のＭＬＲ
法）によって、バイア孔を形成するためにポリイミドを
パターン化する。レーザ・アブレーションを使用する場
合、削られた屑片（debris）をＯ2 プラズマアッシング
（灰化）によって除去する。ＲＦスパッタリングによっ
てＣｒを接着層としてブランケット付着した後、Ｃｕス
パッタ付着又は蒸着を行い、ポリイミド及びＣｕバイア
パターンが露出して実質的に平面化されるまで化学機械
的に研磨して被覆金属を除去する。あるいは、金属化プ
ロセスにおいて、Ｃｒ／Ｃｕシード層を付着させた後、
銅をめっき（plate-up）し、上記と同様に平面化するこ
ともできる。
又は捕獲パッドをスパッタリングによって付着させ、標
準のサブエッチングによってフォトレジストマスクを介
してパターン形成する。第１レベルの金属を有する基板
表面をＯ2 プラズマでクリーニングした後、接着促進剤
としてのシランカップリング剤で処理する。シランカッ
プリング剤は、例えば、０．１％のガンマ−アミノプロ
ピルトリエトキシシラン（Ａ１１００）のアルコール溶
液、水溶液又はその混合溶液（９５：５エタノール−水
が好ましい）等である。次に、ＢＰＤＡ−ＰＤＡポリマ
ーを回転塗布し、８５℃／４５分、１４０乃至１５０℃
／４５分、２３０乃至２５０℃／４５分、３００℃／４
５分、及び３５０℃又は４００℃／６０分から成る温度
サイクルに従って、３５０乃至４００℃まで温度を上昇
させてベーク／硬化させる。その後、研磨又は他の平面
化技法によって処理する。必要に応じて、完全に硬化し
た第１のポリイミド層の上に第２のポリイミド層を形成
する。この場合、２つの層の間の十分な接着性を保証す
るために、第１の平面化ポリイミド表面を、酸素反応性
イオンエッチング（Ｏ2 ＲＩＥ）で２乃至５分間処理す
る。その条件は、例えば、２００乃至３００ワット、１
００ sccm 、１００乃至３００ミリトール酸素圧である
が、このプロセス又はツールのパラメータを満足させる
ようにこれらの条件は当業者によって変更されるであろ
う。次に、接着促進剤（０．１％Ａ１１００）を塗布
し、第２のＢＰＤＡ−ＰＤＡ層を回転塗布して、上記と
同様にベーク／硬化する。続いて、研磨又は他の平面化
技法を実施して、所望のレベルの平面化を得る。レーザ
・アブレーション又はＲＩＥ（消耗性マスクを使用する
反応性イオンエッチング法又は当該技術で公知のＭＬＲ
法）によって、バイア孔を形成するためにポリイミドを
パターン化する。レーザ・アブレーションを使用する場
合、削られた屑片（debris）をＯ2 プラズマアッシング
（灰化）によって除去する。ＲＦスパッタリングによっ
てＣｒを接着層としてブランケット付着した後、Ｃｕス
パッタ付着又は蒸着を行い、ポリイミド及びＣｕバイア
パターンが露出して実質的に平面化されるまで化学機械
的に研磨して被覆金属を除去する。あるいは、金属化プ
ロセスにおいて、Ｃｒ／Ｃｕシード層を付着させた後、
銅をめっき（plate-up）し、上記と同様に平面化するこ
ともできる。
【００１８】
【表２】
【００１９】 ＊クロスヘッド速度（歪み速度）＝０．５〜２ mm/min. ガラス転移温度＞４００℃ ＴＭＡ法で測定した熱膨脹 １００℃における平均ＴＣＥ＝５〜６ ppm／℃（７５〜
１２５℃の範囲で計算）
１２５℃の範囲で計算）
【００２０】周囲湿度（５０％ＲＨ）にさらしたときの
平衡状態（２４時間）における水分吸収＜０．５％ 同一の条件下でＰＭＤＡ−ＯＤＡは、２％のＨ2 Ｏ吸収
を示した。（熱重量分析法による測定）
平衡状態（２４時間）における水分吸収＜０．５％ 同一の条件下でＰＭＤＡ−ＯＤＡは、２％のＨ2 Ｏ吸収
を示した。（熱重量分析法による測定）
【００２１】Ａｌ−Ｃｕ／ポリイミド絶縁体／Ａｌ−Ｃ
ｕドットを用いるコンデンサ技法によって測定した比誘
電率：１ＭＨｚ乃至１０ＭＨｚにおいて、Ｅｒ＝２．９ １０ＫＨｚ乃至１００ＫＨｚにおいて、Ｅｒ＝３．０ 同一の条件下で損失係数＝０．００２ ＰＭＤＡ−ＯＤＡ誘導ポリイミドの比誘電率は３．４乃
至３．５
ｕドットを用いるコンデンサ技法によって測定した比誘
電率：１ＭＨｚ乃至１０ＭＨｚにおいて、Ｅｒ＝２．９ １０ＫＨｚ乃至１００ＫＨｚにおいて、Ｅｒ＝３．０ 同一の条件下で損失係数＝０．００２ ＰＭＤＡ−ＯＤＡ誘導ポリイミドの比誘電率は３．４乃
至３．５
【００２２】４００℃硬化したＢＰＤＡ−ＰＤＡポリイ
ミドの、４００℃Ｎ2 中での等温ＴＧＡは、重量損失が
０．０１％／時よりも遅いことを示した。またこのポリ
イミドのダイナミックＴＧＡ（温度の関数として重量損
失をモニターする）は、Ｎ2雰囲気中で５５０℃まで上
昇させても重量損失は検出されなかった。
ミドの、４００℃Ｎ2 中での等温ＴＧＡは、重量損失が
０．０１％／時よりも遅いことを示した。またこのポリ
イミドのダイナミックＴＧＡ（温度の関数として重量損
失をモニターする）は、Ｎ2雰囲気中で５５０℃まで上
昇させても重量損失は検出されなかった。
【００２３】これらのポリイミドフィルムは、金属化Ｂ
ＰＤＡ−ＰＤＡ形状の頂部の導電層を除去してスクラッ
チのないポリイミド／金属のプレーナ構造を生成するた
めに、化学機械的研磨等の研磨技法又は他の平面化方法
によって平面化することができる。これは、ＰＭＤＡ−
ＯＤＡのような可撓性鎖状ポリイミドでは、同様の研磨
条件下において、スクラッチし易いこと、及び研磨速度
が遅いことと対比される。
ＰＤＡ−ＰＤＡ形状の頂部の導電層を除去してスクラッ
チのないポリイミド／金属のプレーナ構造を生成するた
めに、化学機械的研磨等の研磨技法又は他の平面化方法
によって平面化することができる。これは、ＰＭＤＡ−
ＯＤＡのような可撓性鎖状ポリイミドでは、同様の研磨
条件下において、スクラッチし易いこと、及び研磨速度
が遅いことと対比される。
【００２４】また、シリコンウェハ上で硬化したこれら
のＢＰＤＡ−ＰＤＡポリイミドフィルムの残留応力（Ｘ
線ウェハ曲げ技法によって測定）は、ＢＰＤＡ−ＰＤＡ
では０乃至１０００ｐｓｉであることがわかった。これ
に対して、ジアミンセグメントにおける可撓性リンケー
ジのため非直線性鎖状セグメントを有するポリイミドフ
ィルム（典型的にはＰＭＤＡ−ＯＤＡ）では３０００乃
至４０００ｐｓｉである。また、ＢＴＤＡ−ＯＤＡから
誘導されるポリイミド、及び使用されるジアミン及びジ
アンヒドライドの両方において可撓性リンケージを有す
る関連のポリイミドでは、５０００乃至６０００ｐｓｉ
である。
のＢＰＤＡ−ＰＤＡポリイミドフィルムの残留応力（Ｘ
線ウェハ曲げ技法によって測定）は、ＢＰＤＡ−ＰＤＡ
では０乃至１０００ｐｓｉであることがわかった。これ
に対して、ジアミンセグメントにおける可撓性リンケー
ジのため非直線性鎖状セグメントを有するポリイミドフ
ィルム（典型的にはＰＭＤＡ−ＯＤＡ）では３０００乃
至４０００ｐｓｉである。また、ＢＴＤＡ−ＯＤＡから
誘導されるポリイミド、及び使用されるジアミン及びジ
アンヒドライドの両方において可撓性リンケージを有す
る関連のポリイミドでは、５０００乃至６０００ｐｓｉ
である。
【００２５】ＢＰＤＡ−ＰＤＡポリイミド絶縁体を用い
る多層金属構造体は、各金属化層の連続的な組み立てに
従って製造した。これによって、既に完全硬化した導体
パターン付きポリイミド層の上にまずポリマーコーティ
ングを形成して、次の層がそれぞれ組み立てられる。Ｐ
ＭＤＡ−ＯＤＡから誘導されるポリイミドのように高Ｔ
ｇポリイミドが、次のコーティングが４００℃硬化され
たポリイミド上へ形成されるときにはいつでも、ポリイ
ミド間の接着という問題を有していることは、当該技術
において一般に認められている。優れたポリイミド間の
接着を得ることに関するこの問題は、低ＴＣＥポリイミ
ド（典型的には、ｓＢＰＤＡ−ｐＰＤＡ、ｓＢＰＤＡ−
ベンジジン、ＰＭＤＡ−ｐＰＤＡ、ＰＭＤＡ−ベンジジ
ン、及びプレーナ剛直棒状前駆体から誘導される関連材
料）の場合には、より著しくなることが明らかになっ
た。ポリイミドの２つのクラス間の接着特性に関するこ
れらの差異は、完全に硬化したＢＰＤＡ−ＰＤＡ及び関
連の低ＴＣＥポリイミドのフィルム表面が比較的不活性
で且つ低エネルギであるためである。
る多層金属構造体は、各金属化層の連続的な組み立てに
従って製造した。これによって、既に完全硬化した導体
パターン付きポリイミド層の上にまずポリマーコーティ
ングを形成して、次の層がそれぞれ組み立てられる。Ｐ
ＭＤＡ−ＯＤＡから誘導されるポリイミドのように高Ｔ
ｇポリイミドが、次のコーティングが４００℃硬化され
たポリイミド上へ形成されるときにはいつでも、ポリイ
ミド間の接着という問題を有していることは、当該技術
において一般に認められている。優れたポリイミド間の
接着を得ることに関するこの問題は、低ＴＣＥポリイミ
ド（典型的には、ｓＢＰＤＡ−ｐＰＤＡ、ｓＢＰＤＡ−
ベンジジン、ＰＭＤＡ−ｐＰＤＡ、ＰＭＤＡ−ベンジジ
ン、及びプレーナ剛直棒状前駆体から誘導される関連材
料）の場合には、より著しくなることが明らかになっ
た。ポリイミドの２つのクラス間の接着特性に関するこ
れらの差異は、完全に硬化したＢＰＤＡ−ＰＤＡ及び関
連の低ＴＣＥポリイミドのフィルム表面が比較的不活性
で且つ低エネルギであるためである。
【００２６】本発明による多層配線構造体の製造におけ
るポリイミド間の接着は、完全に硬化した第１のＢＰＤ
Ａ−ＰＤＡポリイミド表面をＯ2 ＲＩＥで活性化した
後、ガンマ−アミノプロピルトリエトキシシラン（Ａ１
１００）を０．１％水性アルコール溶液（典型的には９
５：５エタノール−Ｈ2 Ｏ混合液）として塗布するか、
あるいは表面活性化フィルムをフレオン蒸気中でＡ１１
００−ＨＭＤＳ（Ａ１１００−ヘキサメチルジシラザ
ン）へさらすことによって達成されている。
るポリイミド間の接着は、完全に硬化した第１のＢＰＤ
Ａ−ＰＤＡポリイミド表面をＯ2 ＲＩＥで活性化した
後、ガンマ−アミノプロピルトリエトキシシラン（Ａ１
１００）を０．１％水性アルコール溶液（典型的には９
５：５エタノール−Ｈ2 Ｏ混合液）として塗布するか、
あるいは表面活性化フィルムをフレオン蒸気中でＡ１１
００−ＨＭＤＳ（Ａ１１００−ヘキサメチルジシラザ
ン）へさらすことによって達成されている。
【００２７】例１ （ａ）基板の裏面での低ＴＣＥポリイミドコーティング
（応力緩和層／パッシベーション層）： グローチャンバ（又は下流側アッシャー）内に基板を配
置することによって、２００乃至５００ワットで１０乃
至１５分間、予め清浄にしたセラミック基板をＯ2 プラ
ズマへさらす。室温まで冷却した後、接着促進剤のガン
マ−ＡＰＳ（ガンマ−アミノプロピルトリエトキシシラ
ン即ちＡ１１００）を０．１％エタノール−水（９５：
５）溶液として回転塗布した。そして、動粘度が約３
０、０００ｃＳｔ、固有粘度が１．１乃至１．７ｄｌ／
ｇ、及び固形分（solid ）が１４乃至１５％であるＢＰ
ＤＡ−ＰＤＡポリアミック酸を、２０００ｒｐｍで６０
秒間回転塗布し、８５℃で４５分間及び１４０乃至１５
０℃で４５分間、ホットブレート上又はＮ2 でパージさ
れたオーブン中でベークして、２３０乃至２５０℃で３
０分間、そして次に３００℃で３０分間、更に３５０乃
至４００℃で６０分間、ドライＮ2 又はフォーミングガ
ス（Ｎ2 ＋Ｈ2 ）でパージされたオーブン又は電子制御
式の炉内で硬化させた。完全に硬化したポリイミドの厚
さは、一般的に１０乃至１２μｍである。
（応力緩和層／パッシベーション層）： グローチャンバ（又は下流側アッシャー）内に基板を配
置することによって、２００乃至５００ワットで１０乃
至１５分間、予め清浄にしたセラミック基板をＯ2 プラ
ズマへさらす。室温まで冷却した後、接着促進剤のガン
マ−ＡＰＳ（ガンマ−アミノプロピルトリエトキシシラ
ン即ちＡ１１００）を０．１％エタノール−水（９５：
５）溶液として回転塗布した。そして、動粘度が約３
０、０００ｃＳｔ、固有粘度が１．１乃至１．７ｄｌ／
ｇ、及び固形分（solid ）が１４乃至１５％であるＢＰ
ＤＡ−ＰＤＡポリアミック酸を、２０００ｒｐｍで６０
秒間回転塗布し、８５℃で４５分間及び１４０乃至１５
０℃で４５分間、ホットブレート上又はＮ2 でパージさ
れたオーブン中でベークして、２３０乃至２５０℃で３
０分間、そして次に３００℃で３０分間、更に３５０乃
至４００℃で６０分間、ドライＮ2 又はフォーミングガ
ス（Ｎ2 ＋Ｈ2 ）でパージされたオーブン又は電子制御
式の炉内で硬化させた。完全に硬化したポリイミドの厚
さは、一般的に１０乃至１２μｍである。
【００２８】（ｂ）基板の上面での低ＴＣＥポリイミド
コーティング（レベル間の誘電体パッシベーション
層）：基板をグローチャンバ内又はグローの下流側に配
置することによって、３００乃至５００ワットで１０乃
至１５分間、基板の上面をＯ2 プラズマで清浄化する。
基板を室温まで冷却した後、接着促進剤として０．１％
Ａ１１００溶液を回転塗布し、続いて、上記と同様にＢ
ＰＤＡ−ＰＤＡポリアミック酸を塗布して、不活性雰囲
気（Ｎ2 又はフォーミングガス）下で３５０乃至４００
℃まで昇温させてベーク／硬化する。こうして形成した
第１のポリイミド層を研磨して、実質的に平面化された
表面を得る。必要に応じて、以下のプロセスに従って第
２のポリイミドコーティングを形成する。
コーティング（レベル間の誘電体パッシベーション
層）：基板をグローチャンバ内又はグローの下流側に配
置することによって、３００乃至５００ワットで１０乃
至１５分間、基板の上面をＯ2 プラズマで清浄化する。
基板を室温まで冷却した後、接着促進剤として０．１％
Ａ１１００溶液を回転塗布し、続いて、上記と同様にＢ
ＰＤＡ−ＰＤＡポリアミック酸を塗布して、不活性雰囲
気（Ｎ2 又はフォーミングガス）下で３５０乃至４００
℃まで昇温させてベーク／硬化する。こうして形成した
第１のポリイミド層を研磨して、実質的に平面化された
表面を得る。必要に応じて、以下のプロセスに従って第
２のポリイミドコーティングを形成する。
【００２９】層間接着を良くするために、２００乃至３
００ワット、１００乃至３００ミリトール、１００ｓｃ
ｃｍＯ2 流量で２乃至５分間、第１の層をＯ2 ＲＩＥで
処理すると、表面層の一部は除去され、酸素が化合した
炭素種の重量が多い活性化ポリイミド表面が残る。接着
促進剤、０．１％Ａ１１００溶液を塗布し（任意のステ
ップとして、その後８５℃で１０分間乾燥する）、ＢＰ
ＤＡ−ＰＤＡポリアミック酸の第２の層を塗布し、第１
の層と同様に３５０乃至４００℃まで昇温させてベーク
／硬化させる。
００ワット、１００乃至３００ミリトール、１００ｓｃ
ｃｍＯ2 流量で２乃至５分間、第１の層をＯ2 ＲＩＥで
処理すると、表面層の一部は除去され、酸素が化合した
炭素種の重量が多い活性化ポリイミド表面が残る。接着
促進剤、０．１％Ａ１１００溶液を塗布し（任意のステ
ップとして、その後８５℃で１０分間乾燥する）、ＢＰ
ＤＡ−ＰＤＡポリアミック酸の第２の層を塗布し、第１
の層と同様に３５０乃至４００℃まで昇温させてベーク
／硬化させる。
【００３０】次に、複合ポリイミド層に研磨操作を施
し、必要な平面化が達成されるまでこの操作を続ける。
研磨の後、脱イオン水、イソプロピルアルコール及び再
度脱イオン水で洗浄することによって、ポリイミド表面
を清浄化した後、約２００℃に昇温したオーブ中で乾燥
する。レーザ・アブレーションによって、ポリイミド層
にバイア孔を形成する。アブレーションからの残留炭素
は、Ｏ2 プラズマアッシング又はＯ2 ＲＩＥによって除
去する。ブランケット金属化によって導電金属パターン
を形成する。これは、まず２００乃至４００オングスト
ロームの接着金属（Ｃｒ、Ｔａ又はＴｉ、もしくはＣｒ
−Ｃｕ合金等）を付着した後、Ｃｕを付着させ、最終的
な厚さが約１２乃至１５μｍの低ＴＣＥポリイミド誘電
体層とバイア金属とが同一平面になるように、化学機械
的に研磨する。
し、必要な平面化が達成されるまでこの操作を続ける。
研磨の後、脱イオン水、イソプロピルアルコール及び再
度脱イオン水で洗浄することによって、ポリイミド表面
を清浄化した後、約２００℃に昇温したオーブ中で乾燥
する。レーザ・アブレーションによって、ポリイミド層
にバイア孔を形成する。アブレーションからの残留炭素
は、Ｏ2 プラズマアッシング又はＯ2 ＲＩＥによって除
去する。ブランケット金属化によって導電金属パターン
を形成する。これは、まず２００乃至４００オングスト
ロームの接着金属（Ｃｒ、Ｔａ又はＴｉ、もしくはＣｒ
−Ｃｕ合金等）を付着した後、Ｃｕを付着させ、最終的
な厚さが約１２乃至１５μｍの低ＴＣＥポリイミド誘電
体層とバイア金属とが同一平面になるように、化学機械
的に研磨する。
【００３１】次レベルの金属 ２００乃至４００オングストロームの薄い接着金属（例
えば、Ｃｒ）層（又はＣｒ／Ｃｕ／Ｃｒ層を使用するこ
ともできる）を、上記の第１レベルの金属／ポリイミド
構造体の上にブランケット付着させる。金属表面をＡｒ
＋イオン衝撃（又はスパッタ洗浄）した後、接着促進剤
として０．１％Ａ１１００を塗布する。そして、チバガ
イギーのプロブイミド（ Probimide）又はデュポンのＲ
Ｃ２５６６のようなリフトオフ（剥離）ポリイミド層を
回転塗布し、２３０℃までベークする。Ｏ2 ＲＩＥバリ
ヤ層（典型的には、プラズマ重合ヘキサメチルジシラザ
ン（ＨＭＤＳ）又はジビニルテトラメチルジシロキサン
（ＤＶＳ））をリフトオフポリイミドの上に付着させ
る。次に、ＡＺ１３５０Ｊのようなフォトレジストを、
塗布及びプリベークし、標準的な露光／現像シーケンス
に従ってパターン形成する。レジストがマスクとして機
能すると、ＣＦ4 又はＣＦ4 ／Ｏ2 ＲＩＥによって、レ
ジストパターンは下側のバリヤ層へ転写される。その
後、Ｏ2 ＲＩＥを実行し、バリヤバターンをリフトオフ
ポリイミドへ複製化する。７：１の緩衝ＨＦ中で１０乃
至３０秒間洗浄し、更に脱イオン水で徹底的に洗浄する
ことによって、ＲＩＥ残渣を除去する。次に、スパッタ
リング又は蒸着によるブランケット金属付着（例えばＣ
ｕ／Ｎｉ／Ａｕ／Ｃｒ）によって金属化を実行する。攪
拌しながら又は攪拌せずに高温のＮＭＰ（典型的には８
５℃）中に浸漬することによって、低ＴＣＥポリイミド
誘電体に埋め込まれたバイアレベルの金属の上の第１の
ブランケット金属と接触する第２レベルの金属を残し
て、リフトオフ・ステンシルを除去する。第２レベルの
金属複合体の厚さは、一般的に、７乃至１０μｍの範囲
である。レジスト層を塗布及びプリベークし、第２レベ
ルの金属パターンが保護されたままで残りの領域にブラ
ンケットＣｒ（又はＣｒ／Ｃｕ／Ｃｒ）が露出されるよ
うに、画像露光及び現像する。露出した金属を標準的な
サブエッチング技法によって除去した後、保護レジスト
を除去する。この後、レーザ・アブレーション（又は消
耗性マスク法を用いるＲＩＥ）によって低ＴＣＥポリイ
ミドに底面バイア孔を形成し、削られた屑片をＯ2 ＲＩ
Ｅ又はプラズマアッシングによって除去する。Ｃｒ／Ｃ
ｕ／Ｔｉ／Ａｕ等の接合金属をマスクを介して蒸着し、
Ｉ／Ｏパッドを形成する。この後、ＢＰＤＡ−ＰＤＡポ
リアミック酸を塗布し、ベーク／硬化させて、第２レベ
ル金属のためのパッシベーション層としての低ＴＣＥポ
リイミドを形成する。レーザ・アブレーション（又は消
耗性マスク法を用いるＲＩＥ）によってバイア孔をこの
ポリイミド層に形成し、削られた屑片をＯ2 ＲＩＥ又は
プラズマアッシングによって除去する。露出されたＣｒ
フィルムは、標準的なＣｒエッチングプロセスによって
除去する。この後、ピンのろう付け及びチップの接合を
実行し、誘電体及びパッシベーション層として低ＴＣＥ
ポリイミドを有する多重レベルの金属構造体が完成され
る。
えば、Ｃｒ）層（又はＣｒ／Ｃｕ／Ｃｒ層を使用するこ
ともできる）を、上記の第１レベルの金属／ポリイミド
構造体の上にブランケット付着させる。金属表面をＡｒ
＋イオン衝撃（又はスパッタ洗浄）した後、接着促進剤
として０．１％Ａ１１００を塗布する。そして、チバガ
イギーのプロブイミド（ Probimide）又はデュポンのＲ
Ｃ２５６６のようなリフトオフ（剥離）ポリイミド層を
回転塗布し、２３０℃までベークする。Ｏ2 ＲＩＥバリ
ヤ層（典型的には、プラズマ重合ヘキサメチルジシラザ
ン（ＨＭＤＳ）又はジビニルテトラメチルジシロキサン
（ＤＶＳ））をリフトオフポリイミドの上に付着させ
る。次に、ＡＺ１３５０Ｊのようなフォトレジストを、
塗布及びプリベークし、標準的な露光／現像シーケンス
に従ってパターン形成する。レジストがマスクとして機
能すると、ＣＦ4 又はＣＦ4 ／Ｏ2 ＲＩＥによって、レ
ジストパターンは下側のバリヤ層へ転写される。その
後、Ｏ2 ＲＩＥを実行し、バリヤバターンをリフトオフ
ポリイミドへ複製化する。７：１の緩衝ＨＦ中で１０乃
至３０秒間洗浄し、更に脱イオン水で徹底的に洗浄する
ことによって、ＲＩＥ残渣を除去する。次に、スパッタ
リング又は蒸着によるブランケット金属付着（例えばＣ
ｕ／Ｎｉ／Ａｕ／Ｃｒ）によって金属化を実行する。攪
拌しながら又は攪拌せずに高温のＮＭＰ（典型的には８
５℃）中に浸漬することによって、低ＴＣＥポリイミド
誘電体に埋め込まれたバイアレベルの金属の上の第１の
ブランケット金属と接触する第２レベルの金属を残し
て、リフトオフ・ステンシルを除去する。第２レベルの
金属複合体の厚さは、一般的に、７乃至１０μｍの範囲
である。レジスト層を塗布及びプリベークし、第２レベ
ルの金属パターンが保護されたままで残りの領域にブラ
ンケットＣｒ（又はＣｒ／Ｃｕ／Ｃｒ）が露出されるよ
うに、画像露光及び現像する。露出した金属を標準的な
サブエッチング技法によって除去した後、保護レジスト
を除去する。この後、レーザ・アブレーション（又は消
耗性マスク法を用いるＲＩＥ）によって低ＴＣＥポリイ
ミドに底面バイア孔を形成し、削られた屑片をＯ2 ＲＩ
Ｅ又はプラズマアッシングによって除去する。Ｃｒ／Ｃ
ｕ／Ｔｉ／Ａｕ等の接合金属をマスクを介して蒸着し、
Ｉ／Ｏパッドを形成する。この後、ＢＰＤＡ−ＰＤＡポ
リアミック酸を塗布し、ベーク／硬化させて、第２レベ
ル金属のためのパッシベーション層としての低ＴＣＥポ
リイミドを形成する。レーザ・アブレーション（又は消
耗性マスク法を用いるＲＩＥ）によってバイア孔をこの
ポリイミド層に形成し、削られた屑片をＯ2 ＲＩＥ又は
プラズマアッシングによって除去する。露出されたＣｒ
フィルムは、標準的なＣｒエッチングプロセスによって
除去する。この後、ピンのろう付け及びチップの接合を
実行し、誘電体及びパッシベーション層として低ＴＣＥ
ポリイミドを有する多重レベルの金属構造体が完成され
る。
【００３２】例２ スタッドレベル上の配線レベルの製造：絶縁体（例えば
低ＴＣＥポリイミド）に埋め込まれたスタッド（例えば
タングステン）のプレーナ・アレイを有する構造体から
始めて、５００オングストロームのＴｉをスパッタ蒸着
し、次に金属ＲＩＥエッチングバリヤとして機能する１
０００オングストロームのタングステンを蒸着する。こ
の上に、配線金属を付着させる。配線金属は、Ｔｉ（２
５０Å）／Ａｌ−Ｃｕ（０．９μｍ）／Ｔｉ（２５０
Å）／Ａｌ−Ｃｕ（２５０Å）であるのが一般的である
（上記Ａｌ−Ｃｕは９９．５％のＡｌと０．５％のＣｕ
である）。次に、ＡＺ１３５０Ｊのようなフォトレジス
トを塗布、プリベーク、及び露光／現像して、所望の配
線レベルのネガティブパターンを形成する。画像が形成
されたレジストを紫外線硬化させた後、Ａｌ−Ｃｕのた
めに金属ＲＩＥ操作し、Ｏ2 ＲＩＥによってレジストを
除去し、メタケイ酸ナトリウム及びＳＦ6 ＲＩＥで表面
を清浄化し、露出タングステン金属を除去する。
低ＴＣＥポリイミド）に埋め込まれたスタッド（例えば
タングステン）のプレーナ・アレイを有する構造体から
始めて、５００オングストロームのＴｉをスパッタ蒸着
し、次に金属ＲＩＥエッチングバリヤとして機能する１
０００オングストロームのタングステンを蒸着する。こ
の上に、配線金属を付着させる。配線金属は、Ｔｉ（２
５０Å）／Ａｌ−Ｃｕ（０．９μｍ）／Ｔｉ（２５０
Å）／Ａｌ−Ｃｕ（２５０Å）であるのが一般的である
（上記Ａｌ−Ｃｕは９９．５％のＡｌと０．５％のＣｕ
である）。次に、ＡＺ１３５０Ｊのようなフォトレジス
トを塗布、プリベーク、及び露光／現像して、所望の配
線レベルのネガティブパターンを形成する。画像が形成
されたレジストを紫外線硬化させた後、Ａｌ−Ｃｕのた
めに金属ＲＩＥ操作し、Ｏ2 ＲＩＥによってレジストを
除去し、メタケイ酸ナトリウム及びＳＦ6 ＲＩＥで表面
を清浄化し、露出タングステン金属を除去する。
【００３３】次のスタッドレベル 第１の配線レベルが組み立てられると、接着促進剤とし
てのＡ１１００（９５：５ＥｔＯＨ−Ｈ2 Ｏ又はＭｅＯ
Ｈ−Ｈ2 Ｏ中に０．１％）で表面を処理する。そして、
ＢＰＤＡ−ＰＤＡポリアミック酸（動粘度が約２４００
ｃＳｔ、固有粘度が１．１乃至１．５５、及び固形分が
１１乃至１２％であるように形成）を３０００ｒｐｍで
６０秒間回転塗布し、１１０℃で２０分間（ホットプレ
ートで）ベークし、２００℃で３０分間、３００℃で３
０分間、そして４００℃で６０分間、フォーミングガス
でパージされた電子制御式の炉の中で硬化させる。エポ
キシノボラックのような低Ｔｇポリマーを含む平面層
を、硬化した低ＴＣＥポリイミド上に塗布し、２００乃
至２３０℃へベークする。低Ｔｇ平面層に対する追加要
件は、Ｏ2 ＲＩＥ速度が下層のポリイミドと実質的に同
一であることである。次の操作では、平面化ポリイミド
層が約１．５μｍの厚さになるまで、Ｏ2 ＲＩＥを用い
てエッチングバックを行うことが必要である。続いて、
窒化シリコン（２０００オングストローム）等の研磨ス
トップ層を付着させ、その上に、ＡＺ１３５０Ｊ（１μ
ｍ）等のフォトレジストを塗布する。レジストをパター
ン露光し、現像して、所望のバイアパターンのポジティ
ブ型画像を形成し、ＣＦ4 ＲＩＥ、及びその後Ｏ2 ＲＩ
Ｅで窒化シリコン研磨ストップを介してエッチングし
て、下方のＡｌ（Ｃｕ）コンタクトパッドへ向かってバ
イアパターンをポリイミドへ転写する。次のステップで
は、７：１緩衝ＨＦで１０秒間洗浄した後、脱イオン水
で徹底的に清浄化する。そして、Ａｒ＋イオン衝撃でス
パッタ洗浄し、１００オングストロームのＴｉ／ＷをＡ
ｌ（Ｃｕ）パッド上に付着させる。次に、１．４μｍの
ＣＶＤタングステンを付着させ、研磨して、研磨ストッ
プが依然定位置にあるプレーナ構造体を形成する。
てのＡ１１００（９５：５ＥｔＯＨ−Ｈ2 Ｏ又はＭｅＯ
Ｈ−Ｈ2 Ｏ中に０．１％）で表面を処理する。そして、
ＢＰＤＡ−ＰＤＡポリアミック酸（動粘度が約２４００
ｃＳｔ、固有粘度が１．１乃至１．５５、及び固形分が
１１乃至１２％であるように形成）を３０００ｒｐｍで
６０秒間回転塗布し、１１０℃で２０分間（ホットプレ
ートで）ベークし、２００℃で３０分間、３００℃で３
０分間、そして４００℃で６０分間、フォーミングガス
でパージされた電子制御式の炉の中で硬化させる。エポ
キシノボラックのような低Ｔｇポリマーを含む平面層
を、硬化した低ＴＣＥポリイミド上に塗布し、２００乃
至２３０℃へベークする。低Ｔｇ平面層に対する追加要
件は、Ｏ2 ＲＩＥ速度が下層のポリイミドと実質的に同
一であることである。次の操作では、平面化ポリイミド
層が約１．５μｍの厚さになるまで、Ｏ2 ＲＩＥを用い
てエッチングバックを行うことが必要である。続いて、
窒化シリコン（２０００オングストローム）等の研磨ス
トップ層を付着させ、その上に、ＡＺ１３５０Ｊ（１μ
ｍ）等のフォトレジストを塗布する。レジストをパター
ン露光し、現像して、所望のバイアパターンのポジティ
ブ型画像を形成し、ＣＦ4 ＲＩＥ、及びその後Ｏ2 ＲＩ
Ｅで窒化シリコン研磨ストップを介してエッチングし
て、下方のＡｌ（Ｃｕ）コンタクトパッドへ向かってバ
イアパターンをポリイミドへ転写する。次のステップで
は、７：１緩衝ＨＦで１０秒間洗浄した後、脱イオン水
で徹底的に清浄化する。そして、Ａｒ＋イオン衝撃でス
パッタ洗浄し、１００オングストロームのＴｉ／ＷをＡ
ｌ（Ｃｕ）パッド上に付着させる。次に、１．４μｍの
ＣＶＤタングステンを付着させ、研磨して、研磨ストッ
プが依然定位置にあるプレーナ構造体を形成する。
【００３４】次の配線レベル 上記構造体の上にＡｌ（Ｃｕ）を付着させ、プロセス工
程を繰り返して、レベル間誘電体及びパッシベーション
層として低ＴＣＥポリイミドを有する交互のスタッド及
び配線レベルのデバイスが完成される。
程を繰り返して、レベル間誘電体及びパッシベーション
層として低ＴＣＥポリイミドを有する交互のスタッド及
び配線レベルのデバイスが完成される。
【００３５】例３ セラミック基板上の低ＴＣＥポリイミド誘電体に金属ス
タッド（典型的にはＣｕ）のアレイを有するプレーナ構
造体から始めて、薄いシード層金属（典型的にはＣｒ／
Ｃｕ（２００乃至３００オングストローム／１０００乃
至２０００オングストローム））をスパッタ蒸着する。
次に、ＡＺ１３５０Ｊ等のフォトレジスト層を塗布及び
プリベークし、所望の次レベルの金属パターンに対応し
てパターン露光及び現像する。そして、標準のめっき技
法を用いてＣｕをめっきし、６乃至８μｍのめっき金属
を付着させる。レジストを除去し、露出したシード金属
を湿式エッチングによって除去する。めっきされた金属
が露出され、レジストが固着し、Ｃｒが蒸着され、レジ
ストが除去されるように、レジスト塗布及びリソグラフ
ィーに関する標準的方法に従って、Ｃｕ金属パターンを
Ｃｒ等の接着金属（あるいは、交互の接着金属／拡散バ
リヤ）でキャップする。Ｏ2 プラズマ処理によって表面
を清浄化し、接着促進剤として、０．１％Ａ１１００溶
液を回転塗布する。次に、例１（ａ）で使用されるもの
より粘度の高いＢＰＤＡ−ＰＤＡポリアミック酸を金属
形状の上に回転塗布し、１４５乃至１７５℃でベーク
し、室温まで冷却させる。そして、同一特性の第２のコ
ートを塗布し、上記例１及び例２で説明したように、３
５０乃至４００℃までベーク／硬化させる。得られる構
造体は、金属形状同士の間のポリイミド誘電体と、金属
形状の上のポリイミド層とを有する。その厚さの違い
は、平面化の程度によるものである。完全に平面化され
た構造体を形成するために、次の操作では、金属パター
ンの上のポリイミド層が除去されて金属形状が露出し、
金属形状間のポリイミド誘電体と共平面になるまで研磨
を行う。
タッド（典型的にはＣｕ）のアレイを有するプレーナ構
造体から始めて、薄いシード層金属（典型的にはＣｒ／
Ｃｕ（２００乃至３００オングストローム／１０００乃
至２０００オングストローム））をスパッタ蒸着する。
次に、ＡＺ１３５０Ｊ等のフォトレジスト層を塗布及び
プリベークし、所望の次レベルの金属パターンに対応し
てパターン露光及び現像する。そして、標準のめっき技
法を用いてＣｕをめっきし、６乃至８μｍのめっき金属
を付着させる。レジストを除去し、露出したシード金属
を湿式エッチングによって除去する。めっきされた金属
が露出され、レジストが固着し、Ｃｒが蒸着され、レジ
ストが除去されるように、レジスト塗布及びリソグラフ
ィーに関する標準的方法に従って、Ｃｕ金属パターンを
Ｃｒ等の接着金属（あるいは、交互の接着金属／拡散バ
リヤ）でキャップする。Ｏ2 プラズマ処理によって表面
を清浄化し、接着促進剤として、０．１％Ａ１１００溶
液を回転塗布する。次に、例１（ａ）で使用されるもの
より粘度の高いＢＰＤＡ−ＰＤＡポリアミック酸を金属
形状の上に回転塗布し、１４５乃至１７５℃でベーク
し、室温まで冷却させる。そして、同一特性の第２のコ
ートを塗布し、上記例１及び例２で説明したように、３
５０乃至４００℃までベーク／硬化させる。得られる構
造体は、金属形状同士の間のポリイミド誘電体と、金属
形状の上のポリイミド層とを有する。その厚さの違い
は、平面化の程度によるものである。完全に平面化され
た構造体を形成するために、次の操作では、金属パター
ンの上のポリイミド層が除去されて金属形状が露出し、
金属形状間のポリイミド誘電体と共平面になるまで研磨
を行う。
【００３６】例４ 金属スタッド（典型的にはＣｒ／Ｃｕ／Ｃｒ、ここでＣ
ｕは主要な導体であり、Ｃｒの薄層は接着のために使用
される）のアレイを、標準的なＭＬＲ又は消耗性マスク
法によってセラミック基板上に形成する。この技法に従
って、厚いリフトオフポリマー層（例えばチバガイギー
のプロブイミドＸＵ２８４）を基板上に塗布し、２３０
℃へベークした後、Ｏ2 ＲＩＥバリヤ層及びその次にレ
ジスト層（ＡＺ１３５０Ｊ等）を塗布する。ＣＦ4 又は
ＣＦ4 ／Ｏ2 ＲＩＥによって、バリヤ層にエッチングさ
れることが望まれるパターンに従ってレジストを露光及
び現像する。次に、Ｏ2 ＲＩＥによってパターンを下層
のリフトオフポリイミドへ複製化する。７：１緩衝ＨＦ
中で１０乃至３０秒間洗浄し、更に脱イオン水で徹底的
に洗浄することによって、ＲＩＥ後の残渣を除去し、１
００℃で３０分間ベークする。Ｃｒ／Ｃｕ／Ｃｒ等のス
タッド金属をスパッタ蒸着した後、ＮＭＰ（室温又は８
５℃、攪拌または攪拌せず）中に浸漬することによって
リフトオフステンシルを除去し、イソプロパノールで洗
浄し、Ｎ2 でブロー乾燥し、１００℃でオーブン乾燥す
る。金属スタッド形状の上に、ＢＰＤＡ−ＰＤＡポリア
ミック酸を塗布し、３５０乃至４００℃までベーク／硬
化させて、スタッドパターン間にポリイミド絶縁体層を
形成する。平面化の程度によってスタッドの頂部にもい
くらかの厚さのポリイミド層が形成される（約５μｍよ
り厚い金属スタッドについては、例３で使用されたよう
な約１４５乃至１７５℃ベーク中間コーティングで、ポ
リアミック酸が２回塗布されるのが好ましい）。続い
て、スタッド金属が露出され、スタッド間のポリイミド
誘電層と共平面になるまで、研磨操作を実行する。
ｕは主要な導体であり、Ｃｒの薄層は接着のために使用
される）のアレイを、標準的なＭＬＲ又は消耗性マスク
法によってセラミック基板上に形成する。この技法に従
って、厚いリフトオフポリマー層（例えばチバガイギー
のプロブイミドＸＵ２８４）を基板上に塗布し、２３０
℃へベークした後、Ｏ2 ＲＩＥバリヤ層及びその次にレ
ジスト層（ＡＺ１３５０Ｊ等）を塗布する。ＣＦ4 又は
ＣＦ4 ／Ｏ2 ＲＩＥによって、バリヤ層にエッチングさ
れることが望まれるパターンに従ってレジストを露光及
び現像する。次に、Ｏ2 ＲＩＥによってパターンを下層
のリフトオフポリイミドへ複製化する。７：１緩衝ＨＦ
中で１０乃至３０秒間洗浄し、更に脱イオン水で徹底的
に洗浄することによって、ＲＩＥ後の残渣を除去し、１
００℃で３０分間ベークする。Ｃｒ／Ｃｕ／Ｃｒ等のス
タッド金属をスパッタ蒸着した後、ＮＭＰ（室温又は８
５℃、攪拌または攪拌せず）中に浸漬することによって
リフトオフステンシルを除去し、イソプロパノールで洗
浄し、Ｎ2 でブロー乾燥し、１００℃でオーブン乾燥す
る。金属スタッド形状の上に、ＢＰＤＡ−ＰＤＡポリア
ミック酸を塗布し、３５０乃至４００℃までベーク／硬
化させて、スタッドパターン間にポリイミド絶縁体層を
形成する。平面化の程度によってスタッドの頂部にもい
くらかの厚さのポリイミド層が形成される（約５μｍよ
り厚い金属スタッドについては、例３で使用されたよう
な約１４５乃至１７５℃ベーク中間コーティングで、ポ
リアミック酸が２回塗布されるのが好ましい）。続い
て、スタッド金属が露出され、スタッド間のポリイミド
誘電層と共平面になるまで、研磨操作を実行する。
【００３７】例５ 別の薄膜相互接続構造体は以下のプロセスによって形成
される。
される。
【００３８】（ａ）裏面処理 Ｃｕ金属貫通バイア及び金属捕獲パッド（又は接合パッ
ド）がセラミック基板の底面に配置されたセラミック基
板。バイア位置を完全にカバーすることを保証するため
に、パッド直径はバイア寸法よりも大きい。次に、裏面
の表面を、Ｏ2プラズマグローにさらすか、又は下流側
アッシングによって清浄化する。そして、０．１％のＡ
１１００のエタノール：水（９５：５）溶液を含む接着
促進剤を塗布する。ＢＰＤＡ−ＰＤＡポリアミック酸又
はポリアミック酸エステルの層を処理表面へ塗布し、コ
ーティングをベーク及び硬化させて、例１で説明したよ
うにポリイミドを形成する。
ド）がセラミック基板の底面に配置されたセラミック基
板。バイア位置を完全にカバーすることを保証するため
に、パッド直径はバイア寸法よりも大きい。次に、裏面
の表面を、Ｏ2プラズマグローにさらすか、又は下流側
アッシングによって清浄化する。そして、０．１％のＡ
１１００のエタノール：水（９５：５）溶液を含む接着
促進剤を塗布する。ＢＰＤＡ−ＰＤＡポリアミック酸又
はポリアミック酸エステルの層を処理表面へ塗布し、コ
ーティングをベーク及び硬化させて、例１で説明したよ
うにポリイミドを形成する。
【００３９】（ａ）上面処理 同様の方法で、適切な直径の金属捕獲パッドを、セラッ
ミック貫通バイアと位置合わせしてセラミック基板の上
面に形成する。次に、上面の表面を、Ｏ2 プラズマ又は
下流側アッシングで処理し、Ａ１１００接着促進剤の
０．１％溶液を塗布する。そして、ＢＰＤＡ−ＰＤＡポ
リアミック酸又はポリアミック酸エステルをの第１層を
この面の上に塗布し、３５０乃至４００℃まで硬化させ
てポリイミドを形成する。この第１の上面ポリイミド層
を研磨して平面化表面を形成した後、脱イオン水及びイ
ソプロパノールを用いて清浄化工程を実行し、粒状屑片
を除去する。第２のポリイミド層を形成するために、第
１の研磨ポリイミド層へＯ2ＲＩＥ（反応性イオンエッ
チング）を実行した後、上記のＡ１１００接着促進剤の
０．１％溶液を塗布する。次に、第２のＢＰＤＡ−ＰＤ
Ａポリアミック酸又はポリアミック酸エステル層を、表
面処理された研磨ポリイミド層の上に付着させ、硬化さ
せてポリイミドを形成する。続いて、研磨工程を実行し
て、所望レベルの平面化を達成する。更に、上記のよう
に表面清浄化操作を実行して、残留粒子を除去する。次
に、レーザ・アブレーションによってバイア孔を上面複
合ポリイミド層の上に形成する。アブレーションプロセ
スからの屑片は、Ｏ2 プラズマ又は下流側アッシングに
よって除去する。次に、パターン化層へＡｒ＋イオン衝
撃、ＲＦスパッタ洗浄が実施され、２００乃至４００オ
ングストロームのＣｒ接着層の連続スパッタ付着によっ
てブランケット金属化し、Ｃｕのバルク付着を行う。続
いて、化学機械的研磨工程を実行して、過剰の金属を除
去し、捕獲パッドと位置合わせされたＣｕバイアがＢＰ
ＤＡ−ＰＤＡ誘電体層と同一平面になるように、構造体
を平面化する。
ミック貫通バイアと位置合わせしてセラミック基板の上
面に形成する。次に、上面の表面を、Ｏ2 プラズマ又は
下流側アッシングで処理し、Ａ１１００接着促進剤の
０．１％溶液を塗布する。そして、ＢＰＤＡ−ＰＤＡポ
リアミック酸又はポリアミック酸エステルをの第１層を
この面の上に塗布し、３５０乃至４００℃まで硬化させ
てポリイミドを形成する。この第１の上面ポリイミド層
を研磨して平面化表面を形成した後、脱イオン水及びイ
ソプロパノールを用いて清浄化工程を実行し、粒状屑片
を除去する。第２のポリイミド層を形成するために、第
１の研磨ポリイミド層へＯ2ＲＩＥ（反応性イオンエッ
チング）を実行した後、上記のＡ１１００接着促進剤の
０．１％溶液を塗布する。次に、第２のＢＰＤＡ−ＰＤ
Ａポリアミック酸又はポリアミック酸エステル層を、表
面処理された研磨ポリイミド層の上に付着させ、硬化さ
せてポリイミドを形成する。続いて、研磨工程を実行し
て、所望レベルの平面化を達成する。更に、上記のよう
に表面清浄化操作を実行して、残留粒子を除去する。次
に、レーザ・アブレーションによってバイア孔を上面複
合ポリイミド層の上に形成する。アブレーションプロセ
スからの屑片は、Ｏ2 プラズマ又は下流側アッシングに
よって除去する。次に、パターン化層へＡｒ＋イオン衝
撃、ＲＦスパッタ洗浄が実施され、２００乃至４００オ
ングストロームのＣｒ接着層の連続スパッタ付着によっ
てブランケット金属化し、Ｃｕのバルク付着を行う。続
いて、化学機械的研磨工程を実行して、過剰の金属を除
去し、捕獲パッドと位置合わせされたＣｕバイアがＢＰ
ＤＡ−ＰＤＡ誘電体層と同一平面になるように、構造体
を平面化する。
【００４０】配線及びスタッド形状の交互の層を有する
追加の金属レベルは、例１で説明したプロセスに従って
このプレーナ構造体の上に製造され、誘電体及びパッシ
ベーション層として低ＴＣＥポリイミドを有する多層薄
膜相互接続構造体が形成される。
追加の金属レベルは、例１で説明したプロセスに従って
このプレーナ構造体の上に製造され、誘電体及びパッシ
ベーション層として低ＴＣＥポリイミドを有する多層薄
膜相互接続構造体が形成される。
【００４１】
【発明の効果】以上説明したように、誘電体及びパッシ
ベーション層として低ＴＣＥポリイミドを有する本発明
の高密度多層相互接続構造体は、処理条件下での溶媒膨
潤、ブリスタリング、クラッキング又は層間剥離等の問
題がなく、長期的な性能及び信頼性が改良されている。
ベーション層として低ＴＣＥポリイミドを有する本発明
の高密度多層相互接続構造体は、処理条件下での溶媒膨
潤、ブリスタリング、クラッキング又は層間剥離等の問
題がなく、長期的な性能及び信頼性が改良されている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン ピー． ヒューメル アメリカ合衆国12585、ニューヨーク州 ヴァーバンク、ピー． オー． ボック ス 120 (72)発明者 サンダー エム． カマス アメリカ合衆国12538、ニューヨーク州 ハイドパーク、ルーティー ドライヴ 60 (72)発明者 ロバート ニール ラング アメリカ合衆国12569、ニューヨーク州 プレザント ヴァレイ、ボックス 286、 アールディー ２ (72)発明者 アントン ネンダイク アメリカ合衆国12571、ニューヨーク州 レッドフック、マナー ロード 62 (72)発明者 チャールズ エイチ． ペリー アメリカ合衆国12603、ニューヨーク州 パキプシ、スパイ ヒル ロード 14 (72)発明者 ハーバンズ サチデヴ アメリカ合衆国12533、ニューヨーク州 ホープウェル ジャンクション、ファー ビュー ドライヴ 23 (56)参考文献 特開 昭58−125859（ＪＰ，Ａ) 特開 昭63−24650（ＪＰ，Ａ) 特開 平３−41757（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/52 H01L 23/14 C08G 73/10
Claims (6)
- 【請求項１】半導体デバイス又はパッケージで使用する
ための多重レベル高密度相互接続構造体であって、 少なくとも１つの導電形状をその中に有する基板と、 前記基板に接着された低熱膨脹率、低応力、高靱性、低
比誘電率のポリイミド組成物のフィルムと、 前記基板の前記導電形状と接触し、前記ポリイミドフィ
ルム内に配置された少なくとも１つの相互接続導電金属
形状と、 を備え、 前記ポリイミド組成物が、 （１）（ａ）ｐ−フェニレンジアミン、４，４’−ジア
ミノビフェニル、２，２’−ジトリフルオロメチル−
４，４’−ジアミノビフェニル、４，４''−ジアミノト
リフェニル、ジトリフルオロメチル−４，４''−ジアミ
ノトリフェニル、３，３’−ジメチル−４，４’−ジア
ミノビフェニル、及び３，３’，５，５’−テトラメチ
ル−４，４’−ジアミノビフェニルから成るグループか
ら選択される芳香族ジアミン （ｂ）ピロメリト酸二無水物及び３，３’，４，４’−
ビフェニルテトラカルボン酸二無水物から成るグループ
から選択される芳香族の二酸無水物前記（ａ）芳香族ジ
アミンと、（ｂ）芳香族の二酸無水物と、の反応によっ
て調整されるポリアミック酸組成物から誘導され、又は （２）前記（ａ）芳香族ジアミンと、（ｂ）芳香族の二
酸無水物から誘導されるハーフエステル酸クロライド
（片方がエステルでもう片方が塩化アシル）と、の反応
によって調製されるポリアミック酸エステル組成物から
誘導され、 （１）又は（２）において、ポリアミック酸の固有粘度
／分子量、並びにポリアミック酸から誘導されるポリイ
ミドの物理特性及び機能特性を制御するために、化学量
論オフセットを用いる場合には、アミン末端基と反応す
るための芳香族の酸無水物は、フタル酸無水物又は置換
フタル酸無水物であることを特徴とする多重レベル高密
度相互接続構造体。 - 【請求項２】前記ポリイミド組成物は、１００℃におけ
る面内膨張率が約２乃至１０ｐｐｍ／℃であり、１０Ｋ
Ｈｚ乃至１０ＭＨｚの周波数範囲における比誘電率が約
３．２より低い、請求項１記載の多重レベル高密度相互
接続構造体。 - 【請求項３】前記ポリイミド組成物は、Ｎ−メチル−２
−ピロリドン（ＮＭＰ）、２−メトキシエチルエーテル
（ジグリム）、ガンマ−ブチロラクトン、キシレン又は
イソプロピルアルコール（ＩＰＡ）中で、ほとんど膨潤
しない、請求項１記載の多重レベル高密度相互接続構造
体。 - 【請求項４】前記ポリイミドフィルムは、Ｎ−メチル−
２−ピロリドン（ＮＭＰ）中で、１００モル対９８．０
乃至９９．５モルの割合のｐ−フェニレンジアミンと
３，３’，４，４’−ビフェニルテトラカルボン酸二無
水物とから誘導されるポリアミック酸組成物を前記基板
上で熱硬化させることによって形成され、 前記組成物は９乃至２０％の固形分を含み、重量平均分
子量が２０，０００乃至５０，０００であり、動粘度が
２２００乃至３６，０００センチストークスであり、固
有粘度が１．０乃至１．７ｄｌ／ｇである、 請求項１記載の多重レベル高密度相互接続構造体。 - 【請求項５】半導体デバイス又は半導体パッケージで使
用するための、実質的にプレーナ構造の高密度相互接続
構造体であって、 少なくとも１つの導電形状をその中に有する基板と、 前記基板へ接着された低熱膨脹率、低応力、高靱性、低
比誘電率の請求項１に記載のポリイミド組成物のフィル
ムと、 前記基板内の前記導電形状と接触し、前記ポリイミドフ
ィルム内に配置された少なくとも１つの相互接続導電形
状と、 を含む高密度相互接続構造体。 - 【請求項６】更に、前記相互接続導電形状と接触する導
電接合パッドを含む、請求項５記載の高密度相互接続構
造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74076091A | 1991-08-05 | 1991-08-05 | |
| US740760 | 1991-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251626A JPH05251626A (ja) | 1993-09-28 |
| JP2868167B2 true JP2868167B2 (ja) | 1999-03-10 |
Family
ID=24977962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175743A Expired - Lifetime JP2868167B2 (ja) | 1991-08-05 | 1992-07-02 | 多重レベル高密度相互接続構造体及び高密度相互接続構造体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5976710A (ja) |
| EP (1) | EP0527100A3 (ja) |
| JP (1) | JP2868167B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3478012B2 (ja) * | 1995-09-29 | 2003-12-10 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6211073B1 (en) | 1998-02-27 | 2001-04-03 | Micron Technology, Inc. | Methods for making copper and other metal interconnections in integrated circuits |
| US6807328B2 (en) * | 1998-04-17 | 2004-10-19 | John Farah | Polished polyimide substrate |
| US6284656B1 (en) * | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6147000A (en) * | 1998-08-11 | 2000-11-14 | Advanced Micro Devices, Inc. | Method for forming low dielectric passivation of copper interconnects |
| US6288442B1 (en) | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| US6277203B1 (en) | 1998-09-29 | 2001-08-21 | Lam Research Corporation | Method and apparatus for cleaning low K dielectric and metal wafer surfaces |
| US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
| US6479900B1 (en) * | 1998-12-22 | 2002-11-12 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US20020127845A1 (en) * | 1999-03-01 | 2002-09-12 | Paul A. Farrar | Conductive structures in integrated circuits |
| US6174824B1 (en) | 1999-03-04 | 2001-01-16 | International Business Machines Corporation | Post-processing a completed semiconductor device |
| DE19955969A1 (de) * | 1999-11-19 | 2001-05-31 | Inst Mikrotechnik Mainz Gmbh | Verwendung von Polyimid für Haftschichten und lithographisches Verfahren zur Herstellung von Mikrobauteilen |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US20020163062A1 (en) * | 2001-02-26 | 2002-11-07 | International Business Machines Corporation | Multiple material stacks with a stress relief layer between a metal structure and a passivation layer |
| US6710450B2 (en) * | 2001-02-28 | 2004-03-23 | International Business Machines Corporation | Interconnect structure with precise conductor resistance and method to form same |
| US20020130103A1 (en) * | 2001-03-15 | 2002-09-19 | Zimmerman Scott M. | Polyimide adhesion enhancement to polyimide film |
| US6730602B2 (en) * | 2001-03-30 | 2004-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming aluminum bumps by sputtering and chemical mechanical polishing |
| US6869831B2 (en) * | 2001-09-14 | 2005-03-22 | Texas Instruments Incorporated | Adhesion by plasma conditioning of semiconductor chip surfaces |
| US7512297B2 (en) * | 2003-05-02 | 2009-03-31 | John Farah | Polymide substrate bonded to other substrate |
| TW586676U (en) * | 2003-06-16 | 2004-05-01 | Via Tech Inc | Hybrid IC package substrate |
| US7220665B2 (en) | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| KR101125567B1 (ko) * | 2009-12-24 | 2012-03-22 | 삼성모바일디스플레이주식회사 | 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법 |
| KR101728486B1 (ko) * | 2010-03-31 | 2017-04-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치 |
| EP2596949A4 (en) * | 2010-07-22 | 2014-01-15 | Ube Industries | METHOD FOR PRODUCING A POLYIMIDE FILM COATING AND POLYIMIDE FILM COATING |
| US9881894B2 (en) * | 2012-03-08 | 2018-01-30 | STATS ChipPAC Pte. Ltd. | Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration |
| US9508674B2 (en) * | 2012-11-14 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Warpage control of semiconductor die package |
| US9087832B2 (en) * | 2013-03-08 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Warpage reduction and adhesion improvement of semiconductor die package |
| US9548188B2 (en) * | 2014-07-30 | 2017-01-17 | Lam Research Corporation | Method of conditioning vacuum chamber of semiconductor substrate processing apparatus |
| US9650471B2 (en) | 2015-04-07 | 2017-05-16 | International Business Machines Corporation | Polyhexahydrotriazine dielectrics |
| US9828467B2 (en) | 2016-02-05 | 2017-11-28 | International Business Machines Corporation | Photoresponsive hexahydrotriazine polymers |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125859A (ja) * | 1982-01-22 | 1983-07-27 | Hitachi Ltd | 半導体装置 |
| DE3486131T2 (de) * | 1983-08-01 | 1993-10-28 | Hitachi Ltd | Harzmaterial mit geringer thermischer Ausdehnung für Verdrahtungsisolationsfolie. |
| JPS61187346A (ja) * | 1985-02-15 | 1986-08-21 | Hitachi Ltd | 絶縁膜構造および半導体装置 |
| US4702792A (en) * | 1985-10-28 | 1987-10-27 | International Business Machines Corporation | Method of forming fine conductive lines, patterns and connectors |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| JPS63221629A (ja) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | 電子装置 |
| US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
| US5041520A (en) * | 1988-07-05 | 1991-08-20 | Mitsui Toatsu Chemicals, Inc. | Process for preparing polyimide having excellent high temperature stability |
| JP2592308B2 (ja) * | 1988-09-30 | 1997-03-19 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
| US4954142A (en) * | 1989-03-07 | 1990-09-04 | International Business Machines Corporation | Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor |
| JP3090453B2 (ja) * | 1989-07-10 | 2000-09-18 | 株式会社日立製作所 | 厚膜薄膜積層基板およびそれを用いた電子回路装置 |
| US5171828A (en) * | 1989-10-26 | 1992-12-15 | Occidental Chemical Corporation | Copolyimide ODPA/BPDA/4,4'-ODA or P-PDA |
| US5059273A (en) * | 1989-10-26 | 1991-10-22 | E. I. Du Pont De Nemours And Company | Process for preparing polyimide composites |
| US5106667A (en) * | 1990-02-05 | 1992-04-21 | E. I. Du Pont De Nemours And Company | Coated, heat-sealable aromatic polyimide film having superior compressive strength |
| US5260413A (en) * | 1990-02-05 | 1993-11-09 | E. I. Du Pont De Nemours And Company | Coated, heat-sealable aromatic polyimide film having superior compressive strength |
| US5115090A (en) * | 1990-03-30 | 1992-05-19 | Sachdev Krishna G | Viscosity stable, essentially gel-free polyamic acid compositions |
| US5372891A (en) * | 1990-08-22 | 1994-12-13 | Industrial Technology Research Institute | Flexible copper/polyimide and barbituric acid modified bismaleimide blend/polyimide laminate |
-
1992
- 1992-07-02 JP JP4175743A patent/JP2868167B2/ja not_active Expired - Lifetime
- 1992-07-10 EP EP19920480100 patent/EP0527100A3/en not_active Withdrawn
-
1997
- 1997-04-10 US US08/838,757 patent/US5976710A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0527100A3 (en) | 1993-08-11 |
| EP0527100A2 (en) | 1993-02-10 |
| US5976710A (en) | 1999-11-02 |
| JPH05251626A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868167B2 (ja) | 多重レベル高密度相互接続構造体及び高密度相互接続構造体 | |
| JP2589950B2 (ja) | 金属バイア形成方法 | |
| US5374503A (en) | Method of forming patterned polyimide films | |
| US7892635B2 (en) | Precursors for porous low-dielectric constant materials for use in electronic devices | |
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| US5108825A (en) | Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it | |
| KR100516534B1 (ko) | 향상된 접착력 및 저 결함 밀도를 갖는 ｂｅｏｌ인터커넥트를 위한 저 유전 상수 레벨간 유전체 필름의제조 방법 | |
| KR20020075876A (ko) | 저유전상수 중합체 물질용 폴리카르보실란 접착 촉진제 | |
| EP0455032A2 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| US4699803A (en) | Method for forming electrical components comprising cured vinyl and/or acetylene terminated copolymers | |
| EP0150403B1 (en) | Multilevel metal structure and process for making same | |
| EP0434311B1 (en) | An epoxy/polyimide copolymer blend dielectric in multilayered circuits | |
| JP3797073B2 (ja) | 高密度実装用配線基板およびその製造方法 | |
| US5514449A (en) | Multi-chip substrate | |
| US5102718A (en) | Multi-chip substrate | |
| JPH07307114A (ja) | ポリイミド絶縁膜の形成方法 | |
| US20020076543A1 (en) | Layered dielectric nanoporous materials and methods of producing same | |
| Kusunoki et al. | Low temperature curable photosensitive dielectric materials for WLP applications | |
| JPH05230213A (ja) | ポリイミド及びそれを用いた配線構造体 | |
| JPH10144672A (ja) | 半導体装置の絶縁膜形成方法及び絶縁膜形成材料 | |
| JP2604533B2 (ja) | 低熱膨張ポリイミドを用いた半導体装置 | |
| Feger et al. | Selection criteria for multichip module dielectrics | |
| JPH0581077B2 (ja) | ||
| JPH02209757A (ja) | 配線基板 | |
| JPH0521705A (ja) | ポリイミド層間絶縁膜のパターニング方法 |