JP2010263137A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010263137A JP2010263137A JP2009114280A JP2009114280A JP2010263137A JP 2010263137 A JP2010263137 A JP 2010263137A JP 2009114280 A JP2009114280 A JP 2009114280A JP 2009114280 A JP2009114280 A JP 2009114280A JP 2010263137 A JP2010263137 A JP 2010263137A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- filler
- semiconductor device
- bump electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】バンプ電極と絶縁膜との間に隙間が発生することを防止し、バンプ電極を備える半導体装置の信頼性を向上させること。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に形成された配線電極1と、配線電極1上に形成され、配線電極1を露出する開口部を備える絶縁膜2と、絶縁膜2の開口部において露出する配線電極1上に形成されたバンプ電極3と、絶縁膜2とバンプ電極3との間に設けられた充填材5とを備える。
【選択図】図1C
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に形成された配線電極1と、配線電極1上に形成され、配線電極1を露出する開口部を備える絶縁膜2と、絶縁膜2の開口部において露出する配線電極1上に形成されたバンプ電極3と、絶縁膜2とバンプ電極3との間に設けられた充填材5とを備える。
【選択図】図1C
Description
本発明は、半導体装置及びその製造方法に関し、特にCSP(Chip Scale Package)、フリップチップ等のバンプ電極を備える半導体装置及びその製造方法に関する。
CSP(Chip Scale Package)、フリップチップ等のバンプ電極の形成方法として、ウェハレベルで比較的安価にバンプ電極を形成できる無電解めっき法が多く用いられるようになっている。無電解めっき法によるバンプ電極の形成方法は、ウェハ拡散工程で形成されたアルミニウム配線電極又は銅配線電極に、化学反応によってニッケル等の金属を析出、成長させる方法で、一般的に数μm〜数十μmの厚さの金属めっきをバンプ電極として成長させる。
ウェハに形成された配線電極と配線電極上に形成されたバンプ電極とは金属結合によって強固に接合される。しかし、無電解めっき法により形成されたバンプ電極は、配線電極以外の配線や回路を絶縁する為のパッシベーション膜と接合状態になく、単に密着接触している状態となる。バンプ電極とこれらの間に生じる隙間に無電解めっき工程で使用される薬液が残留することにより、信頼性が低下する問題がある。
そこで、特許文献1、2では、無電解めっき工程で発生する薬液の侵入の問題を解決する技術が提案されている。図3に特許文献1に記載の半導体装置の製造工程を説明する図を示し、図4に製造中の半導体装置の構成を説明する図を示す。
図3に示す工程図に従い、アルミニウム配線電極10上に無電解ニッケルめっき膜11が形成される。その後、酸化防止、はんだ接合性確保のために、無電解金めっき膜12が形成される。
無電解ニッケルめっき膜11を形成した後無電解金めっき膜12を形成するまでの間に、温度が低下すると、有機絶縁膜13と無電解ニッケル膜との熱膨張係数の差から、有機絶縁膜13と無電解ニッケル膜11との間に隙間が発生する場合ある。
この場合、次の工程の無電解金めっき膜11を形成するときに、ウェハを浸漬するめっき液がこの隙間から侵入し、めっき液に含まれる酸成分がアルミニウム配線電極10を腐食させる問題がある。
特許文献1では、この問題を解決するために、図2で示される工程5(無電解ニッケルめっき)〜工程7(無電解金めっき)の温度差を15℃(好ましくは10℃以下)にすることによって、有機絶縁膜13と無電解ニッケル膜11との間に隙間が発生することを防止している。
特許文献2には、バンプ電極とパッシベーション膜との間に残留しためっき液を除去する方法が記載されている。特許文献2では、バンプ電極を形成した後に、洗浄液中で超音波をかけることにより、隙間のめっき液を除去している。
ところで、バンプ電極が形成されたウェハは、ダイシング等により個片チップに分離され、トレーやキャリアテープに梱包されて、CSPやフリップチップとして製品化される。CSPと呼ばれるパッケージは、更に基板実装性、基板実装後の信頼性を向上させるため、バンプ電極の上にはんだボール等を形成している場合もある。
CSPやフリップチップは、実装基板やモジュール基板等に、無電解めっきで形成されたバンプ電極、又は、更にその上に形成されたはんだボールを介して、はんだ等の導電性接合材料で接合される。
無電解めっき工程においてバンプ電極が形成された後のCSP、フリップチップの製造工程や、実際にこれらの製品が使用される実装工程、また、実装後の最終製品の組立工程等では、加熱、冷却、外部からの応力等によって、バンプ電極とパッシベーション膜との境界に隙間が発生する。
この隙間に、これらの工程で使用されるフラックスや薬品、雰囲気中の活性な気体等が侵入することにより、配線電極のアルミニウムや銅が腐食し、信頼性が著しく低下するという問題がある。
従来技術では、バンプ形成のための無電解めっき工程以降に発生する温度差や外的応力によって、バンプ電極とパッシベーション膜との隙間が発生する問題に関しては、解決することができない。
このように、バンプ電極形成のための無電解めっき工程以降においても、バンプ電極とパッシベーション膜との隙間が発生し、信頼性が低下するという問題がある。
本発明の一態様に係る半導体装置の製造方法は、半導体基板上に形成された電極上に、当該電極を露出する開口部を備える絶縁膜を形成し、前記開口部において露出する前記電極上に無電解めっき法によりバンプ電極を形成し、前記バンプ電極と前記絶縁膜との間の隙間に充填材を充填する。これにより、無電解めっき工程以降の工程や最終製品完成後に、無電解めっきで形成されたバンプ電極と絶縁膜との隙間が発生することを防止し、無電解めっきで形成されたバンプ電極の信頼性を向上させることができる。
本発明の一態様に係る半導体装置は、半導体基板上に形成された電極と、前記電極上に形成され、前記電極を露出する開口部を備える絶縁膜と、前記開口部において露出する前記電極上に形成されたバンプ電極と、前記絶縁膜と前記バンプ電極との間に設けられた充填材とを備えるものである。
これにより、バンプ電極形成工程以降の工程や最終製品完成後に、バンプ電極と絶縁膜との隙間が発生することを防止し、バンプ電極を備える半導体装置の信頼性を向上させることができる。
本発明によれば、バンプ電極と絶縁膜との隙間が発生することを防止し、バンプ電極を備える半導体装置の信頼性を向上させることができる。
実施の形態.
本発明の実施の形態に係る半導体装置の製造工程について図1A−1C、図2を参照して説明する。図1A−1C、図2は、本実施の形態に係る半導体装置の製造工程を説明する図である。なお、図1A−1Cにおいては、半導体ウェハの図示を省略している。
本発明の実施の形態に係る半導体装置の製造工程について図1A−1C、図2を参照して説明する。図1A−1C、図2は、本実施の形態に係る半導体装置の製造工程を説明する図である。なお、図1A−1Cにおいては、半導体ウェハの図示を省略している。
図1Aに示すように、半導体ウェハ上に形成された配線電極1上に、特許文献1、2等で詳細に示される方法でバンプ電極3が形成される。具体的には、配線電極1上に、配線電極1を露出させる開口部を有する絶縁膜2を形成する。配線電極1は、例えば、アルミニウムや銅により形成することができる。パッシベーション膜である絶縁膜2としては、例えば、ポリイミド等の有機材料からなる有機絶縁膜を用いることができる。
次に、無電解めっき処理を行って、絶縁膜2の開口部から露出している配線電極1の上にバンプ電極3を形成する。なお、バンプ電極3を形成する前に、配線電極1の表面に形成されている酸化膜を除去し表面を活性化させる処理や、亜鉛イオンを含むアルカリ溶液を用いてジンケート処理を行ってもよい。
バンプ電極3を形成する無電解めっき処理としては、例えば、無電解ニッケル液中に半導体ウェハを浸漬して無電解めっき処理を行って無電解ニッケルめっき膜を形成し、その後、無電解金めっき液中に半導体ウェハを浸漬して無電解金めっき処理を行うことにより、無電解金めっき膜を形成することができる。
本実施の形態では、図1Aに示すように、バンプ電極3と絶縁膜2との間に隙間4が発生する。本実施の形態では、図1Bに示すように、ウェハ状態で隙間4を充填材5で埋める。充填材5としては、バンプ電極3と絶縁膜2と接着強度が高い材料を用いることが好ましい。充填材5としては、例えば、絶縁体である液状の有機シリカを用いることができる。
ここで、図2を参照して、充填材5の形成工程について説明する。本実施の形態では、充填材5の材料である有機シリカを絶縁膜2、バンプ電極3が形成された半導体ウェハ8に塗布することにより、隙間4を充填材5で埋める。
図2に示すように、充填材5の形成工程では、減圧チャンバ6内にウェハステージ7が設けられた塗布装置が用いられる。減圧チャンバ6を用い、減圧された状態で充填材5の形成処理を行うことで、隙間4に十分に充填材5の材料を充填することができる。
ウェハステージ7上に配線電極1、絶縁膜2、バンプ電極3等が形成された半導体基板である半導体ウェハ8が載置される。半導体ウェハ8の塗布面に対向する位置には、塗布ノズル9が配置される。塗布ノズル9から液状の充填材5の材料を吹き付けるとともに、ウェハステージ7を矢印の方向に回転させ、充填材5の材料を半導体ウェハ8の全面に広げる。すなわち、本実施の形態では、スピンコート法により充填材5の材料を半導体ウェハ8の略全面に塗布する。これにより、隙間4が充填材5の材料により埋められる。
半導体ウェハ8上に充填材5の材料を塗布する際に、半導体ウェハ8を冷却又は加熱した状態で、塗布することが好ましい。絶縁膜2とバンプ電極3との熱膨張係数の差で強制的に隙間4を大きくすることができ、隙間4にさらに十分に充填材5の材料を充填することが可能となる。本実施の形態のように充填材5として樹脂材料である有機シリカを用いる場合には、樹脂材料のほうが金属材料に比べて収縮率が大きいため、半導体ウェハ8を冷却したほうが隙間4を広げることができる。
なお、ここでは図示していないが、半導体ウェハ8を冷却する方法としては、例えば、チラーなどのように、冷媒により冷却された水を、半導体ウェハ8を設置するウェハステージ7に循環させる方法を用いることができる。また、半導体ウェハ8を加熱する方法としては、例えば、ウェハステージ7をヒータで加熱する方法を用いることができる。
そして、液状の有機シリカを塗布した後に、半導体ウェハ8全体を必要な温度、時間でベークすることで硬化させ、バンプ電極3と絶縁膜2との間に充填材5を形成する。これにより、隙間4を充填材5により塞ぐと共に、バンプ電極3と絶縁膜2との接着効果も得られる。
次に、半導体ウェハ8の表面全体に形成された余剰な充填材5をドライエッチング等により除去する。これにより、図1Cに示すように、絶縁膜2とバンプ電極3との間の隙間4を埋めるために必要な充填材5のみを残すことができる。充填材5として、絶縁体を用いることにより、本工程を経てもめっき電極であるバンプ電極3への影響を少なくすることができる。
このように、本発明では、無電解めっき法によってバンプ電極3を形成した後に、加熱、冷却、外部からの応力等によって生じる、バンプ電極3と絶縁膜2との境界に発生する隙間4を充填材5で埋めることができる。これにより、充填材5の形成工程以降の半導体装置の製造工程や、最終製品での使用環境での隙間4からの液体、気体等の侵入を防止することができる。これにより、半導体装置の信頼性を向上させることが可能である。
バンプ電極3と絶縁膜2が接着していない場合、実装基板に半導体装置をフリップ実装した後の温度変動による機械的ストレスに対して、バンプ電極3と配線電極1の接合端部にストレスが集中し、配線電極1にクラックが入ることがある。
しかし、本発明では、バンプ電極3と絶縁膜2との境界に発生する隙間を埋める材料として、金属と絶縁膜との接着強度のある材料を用いている。これにより、外部からの液体や気体の侵入を防止する効果だけでなく、配線電極1のクラックが発生する問題をも解決することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。充填材5として液状の材料を用いる場合には、塗布法に限らず、ディッピング法を用いることも可能である。また、充填材5としては、絶縁体に限定されるものではなく、金属材料を用いることもできる。充填材5として金属材料を用いる場合には、スパッタ法やCVD法等の堆積法を用いることができる。
1 配線電極
2 絶縁膜
3 バンプ電極
4 隙間
5 充填材
6 減圧チャンバ
7 ウェハステージ
8 半導体ウェハ
9 塗布ノズル
2 絶縁膜
3 バンプ電極
4 隙間
5 充填材
6 減圧チャンバ
7 ウェハステージ
8 半導体ウェハ
9 塗布ノズル
Claims (10)
- 半導体基板上に形成された電極上に、当該電極を露出する開口部を備える絶縁膜を形成し、
前記開口部において露出する前記電極上に無電解めっき法によりバンプ電極を形成し、
前記バンプ電極と前記絶縁膜との間の隙間に充填材を充填する、
半導体装置の製造方法。 - 前記充填材を充填する前に、前記半導体基板を冷却又は加熱して、前記隙間を大きくし、
前記隙間を大きくした状態で、前記隙間に充填材を充填することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記充填材の充填は、減圧下で行うことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記充填材の材料を、スピンコート法により前記半導体基板の略全面に塗布することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体基板の略全面に前記充填材を形成した後、前記バンプ電極と前記絶縁膜との間の隙間以外の部分に形成された前記充填材を除去することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記充填材は、絶縁体又は金属材料を用いることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
- 半導体基板上に形成された電極と、
前記電極上に形成され、前記電極を露出する開口部を備える絶縁膜と、
前記開口部において露出する前記電極上に形成されたバンプ電極と、
前記絶縁膜と前記バンプ電極との間に設けられた充填材と、
を備える半導体装置。 - 前記バンプ電極は、無電解めっき法により形成されていることを特徴とする請求項7に記載の半導体装置。
- 前記充填材は、前記絶縁膜及び前記バンプ電極と接着することを特徴とする請求項7又は8に記載の半導体装置。
- 前記充填材は、絶縁体又は金属材料であることを特徴とする請求項7〜9のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009114280A JP2010263137A (ja) | 2009-05-11 | 2009-05-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009114280A JP2010263137A (ja) | 2009-05-11 | 2009-05-11 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010263137A true JP2010263137A (ja) | 2010-11-18 |
Family
ID=43360977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009114280A Pending JP2010263137A (ja) | 2009-05-11 | 2009-05-11 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010263137A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299606B2 (en) | 2013-11-29 | 2016-03-29 | International Business Machines Corporation | Fabricating pillar solder bump |
US10998257B2 (en) | 2019-03-11 | 2021-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
-
2009
- 2009-05-11 JP JP2009114280A patent/JP2010263137A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299606B2 (en) | 2013-11-29 | 2016-03-29 | International Business Machines Corporation | Fabricating pillar solder bump |
US9508594B2 (en) | 2013-11-29 | 2016-11-29 | International Business Machines Corporation | Fabricating pillar solder bump |
US10998257B2 (en) | 2019-03-11 | 2021-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7276401B2 (en) | Adhesion by plasma conditioning of semiconductor chip surfaces | |
CN107369668B (zh) | 用于制造半导体封装元件的半导体结构 | |
US20070123020A1 (en) | Method for forming solder balls with a stable oxide layer by controlling the reflow ambient | |
US9949372B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2007524996A (ja) | 銅コンタクトを有する集積回路ダイおよび該集積回路ダイのための方法 | |
JP2009200274A (ja) | 集積半導体装置 | |
KR100351996B1 (ko) | 반도체 장치 제조 방법 | |
US10043743B2 (en) | Semiconductor device and method of producing semiconductor device | |
US20080042279A1 (en) | Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device | |
JP2000040775A (ja) | 半導体装置及びその製造方法 | |
US20080054458A1 (en) | Electronic device and method of manufacturing the same | |
US9324670B2 (en) | Semiconductor device with copper-tin compound on copper connector | |
JP2010263137A (ja) | 半導体装置及びその製造方法 | |
JP2018037638A (ja) | 半導体パッケージ、及び半導体パッケージの製造方法 | |
JP2004363250A (ja) | 半導体装置の製造方法 | |
JP5100032B2 (ja) | 基板の表面改質方法及び半導体装置の製造方法 | |
JP2009188392A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20100101840A1 (en) | Application of a self-assembled monolayer as an oxide inhibitor | |
TW201737463A (zh) | 半導體裝置及其製造方法 | |
JP4978244B2 (ja) | 半導体装置及びその製造方法 | |
JP2005328086A (ja) | 半導体装置の放熱構造 | |
JP5098655B2 (ja) | 電子装置 | |
JP2018037637A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2021040012A (ja) | 半導体装置の製造方法 | |
JP2005236307A (ja) | 半導体装置 |