TW201737463A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201737463A
TW201737463A TW106106487A TW106106487A TW201737463A TW 201737463 A TW201737463 A TW 201737463A TW 106106487 A TW106106487 A TW 106106487A TW 106106487 A TW106106487 A TW 106106487A TW 201737463 A TW201737463 A TW 201737463A
Authority
TW
Taiwan
Prior art keywords
layer
molecular bonding
metal
metal plating
semiconductor device
Prior art date
Application number
TW106106487A
Other languages
English (en)
Other versions
TWI646656B (zh
Inventor
Akihiko Happoya
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201737463A publication Critical patent/TW201737463A/zh
Application granted granted Critical
Publication of TWI646656B publication Critical patent/TWI646656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係一種半導體裝置及其製造方法，其中，實施形態之半導體裝置係具備：導電部，和絕緣層，和分子接合層，和金屬電鍍層。前述絕緣層係具有使前述導電部之至少一部分露出之露出部。前述分子接合層係至少加以設置於前述絕緣層之表面。前述金屬電鍍層係經由前述分子接合層而加以接合於前述絕緣層之表面。前述分子接合層之至少一部分係與含於前述絕緣層之絕緣素材化學結合。前述分子接合層之至少一部分係與含於前述金屬電鍍層之金屬化學結合。前述金屬電鍍層係通過前述露出部而加以電性連接於前述導電部。

Description

半導體裝置及其製造方法 關連申請
本申請係享有將美國臨時專利申請62/319,450號(申請日：2016年4月7日)、美國臨時專利申請62/324,686號(申請日：2016年4月19日)及美國臨時專利申請62/382,048號(申請日：2016年8月31日)作為基礎申請之優先權。本申請係經由參照此等之基礎申請而包括基礎申請的所有內容。
本發明之實施形態係有關半導體裝置及其製造方法。
知道有導電部，和絕緣層，和金屬電鍍層的半導體裝置。
本發明之實施形態係提供：可使金屬電鍍層與絕緣層之密著性提升的半導體裝置及其製造方法。
實施形態之半導體裝置係具備：導電部，和絕緣層， 和分子接合層，和金屬電鍍層。前述絕緣層係具有使前述導電部之至少一部分露出之露出部。前述分子接合層係至少加以設置於前述絕緣層之表面。前述金屬電鍍層係經由前述分子接合層而加以接合於前述絕緣層之表面。前述分子接合層之至少一部分係與含於前述絕緣層之絕緣素材化學結合。前述分子接合層之至少一部分係與含於前述金屬電鍍層之金屬化學結合。前述金屬電鍍層係通過前述露出部而加以電性連接於前述導電部。
1‧‧‧電子機器
10‧‧‧半導體封裝
20‧‧‧半導體晶片
20A‧‧‧第1半導體晶片
20B‧‧‧第2半導體晶片
20C‧‧‧第3半導體晶片
21‧‧‧導電墊片
22‧‧‧半導體基板
23‧‧‧絕緣膜
25‧‧‧開口部
30‧‧‧塑模樹脂部
40‧‧‧下絕緣層
50‧‧‧第1再配線層
50m‧‧‧導電素材
51‧‧‧導線
52‧‧‧第1貫孔
53‧‧‧貫孔承接部
55‧‧‧第1金屬電鍍層
56‧‧‧第2金屬電鍍層
60‧‧‧分子接合層
60r‧‧‧分子接合體
70‧‧‧上絕緣層
70m‧‧‧絕緣素材
80‧‧‧第2再配線層
81‧‧‧端子部
80m‧‧‧導電素材
82‧‧‧第2貫孔
85‧‧‧第2導線
90‧‧‧焊錫連接部
100‧‧‧第2分子接合層
110‧‧‧第2絕緣層
110m‧‧‧第2絕緣層
210‧‧‧第3分子接合層
220‧‧‧第4分子接合層
圖1係顯示第1實施形態之電子機器的一例之斜視圖。
圖2係顯示第1實施形態之半導體封裝的剖面圖。
圖3係模式性地顯示第1實施形態之分子接合層的組成之一例的圖。
圖4A係顯示第1實施形態之半導體封裝的製造方法之流程的一例的剖面圖。
圖4B係顯示持續於圖4A之半導體封裝的製造方法之流程的一例的剖面圖。
圖5係顯示第1實施形態之變形例的半導體封裝之一部分的剖面圖。
圖6係顯示第2實施形態之半導體封裝的剖面圖。
圖7係擴大顯示第2實施形態之第3分子接合層之周圍之剖面圖。
圖8A係顯示第2實施形態之半導體封裝的製造方法之一工程的剖面圖。
圖8B係顯示持續於圖8A之半導體封裝的製造方法之一工程的剖面圖。
圖8C係顯示持續於圖8B之半導體封裝的製造方法之一工程的剖面圖。
圖8D係顯示持續於圖8C之半導體封裝的製造方法之一工程的剖面圖。
圖8E係顯示持續於圖8D之半導體封裝的製造方法之一工程的剖面圖。
圖8F係顯示持續於圖8E之半導體封裝的製造方法之一工程的剖面圖。
圖8G係顯示持續於圖8F之半導體封裝的製造方法之一工程的剖面圖。
圖8H係顯示持續於圖8G之半導體封裝的製造方法之一工程的剖面圖。
圖8I係顯示持續於圖8H之半導體封裝的製造方法之一工程的剖面圖。
圖8J係顯示持續於圖8I之半導體封裝的製造方法之一工程的剖面圖。
圖9係顯示第4實施形態之半導體封裝的剖面圖。
圖10A係顯示第4實施形態之半導體封裝的製造方法之一工程的剖面圖。
圖10B係顯示持續於圖10A之半導體封裝的製造方 法之一工程的剖面圖。
圖10C係顯示持續於圖10B之半導體封裝的製造方法之一工程的剖面圖。
圖10D係顯示持續於圖10C之半導體封裝的製造方法之一工程的剖面圖。
圖10E係顯示持續於圖10D之半導體封裝的製造方法之一工程的剖面圖。
圖10F係顯示持續於圖10E之半導體封裝的製造方法之一工程的剖面圖。
圖10G係顯示持續於圖10F之半導體封裝的製造方法之一工程的剖面圖。
以下，參照圖面，說明實施形態之半導體封裝及半導體封裝之製造方法。然而，在以下的說明中，對於具有同一或類似機能之構成，附上同一的符號。並且，此等之重複的說明係有省略之情況。然而，圖面係模式性的構成，而各構成要素的數量，厚度，寬度，比率等係有與現實的構成不同之情況。
(第1實施形態)
首先，參照圖1至圖4B，對於第1實施形態加以說明。
圖1係顯示第1實施形態之電子機器1的一例之斜視 圖。對於電子機器1係加以搭載有第1實施形態之半導體封裝10。電子機器1係例如為穿戴裝置機器，但並不限定於此。電子機器1係例如，對應於IOT(Internet Of Things)之電子機器，而可經由無線或有線而連接於網際網路。此情況，半導體封裝10之一例係具有：處理器(e.g.,Central Processing Unit)，和感測器，和無線模組。然而，電子機器1及半導體封裝10係並不限定於上述例。電子機器1係亦可為車載用的電子機器，而亦可為其他用途之電子機器。半導體封裝10係亦可為車載用構件或作為功率半導體所使用之半導體構件，而亦可為使用於其他用途之半導體構件。另外，有關自以下所示之第2至第4實施形態之半導體封裝10係加以搭載於如上述之電子機器1亦可。
圖2係顯示第1實施形態之半導體封裝10的剖面圖。
本實施形態之半導體封裝10係例如為Fan Out Wafer Level Package(FOWLP)。詳細係後述之，但半導體封裝10係具有：半導體晶片20，和較此半導體晶片20為大之再配線層50。然而，在本申請所稱之「再配線層」係指：包括電性連接於半導體晶片之端子(e.g.,導電墊片)之同時，較半導體晶片延伸於外周側之導線(e.g.,再配線)的層。然而，半導體封裝10係未加以限定於FOWLP，而亦可為Wafer Level Chip Size Package(WLCSP)，或其他種類之半導體封裝。半導體封裝10 係為「半導體裝置」之一例。
如圖2所示，半導體封裝10係例如，具備：第1半導體晶片20A，第2半導體晶片20B，第3半導體晶片20C，塑模樹脂部30，下絕緣層40，第1再配線層50，分子接合層60，上絕緣層70，第2再配線層80，及焊錫連接部90。然而。在本申請中，「上」及「下」，將半導體封裝10之製造工程作為基準。但此等「上」及「下」等之修飾語係說明之方便上所附上者，並非限定絕緣層40，70之位置或機能，構成者。
第1半導體晶片20A，第2半導體晶片20B，及第3半導體晶片20C係例如，將含有矽之半導體作為構成素材之構件，例如為裸晶片。各第1至第3半導體晶片20A，20B，20C之一例係稱為「矽晶片」亦可。第1至第3半導體晶片20A，20B，20C係例如，將GaN或SiC等作為材料之HFET(Heterojunction Field Effect Transistor)、或將Si作為材料之LDMOS(Lateral Double Diffuse MOS Transistor)等。另外，作為半導體晶片20A，20B，20C之其他的例，可舉出光半導體元件，壓電元件，記憶體元件，微電腦元件，感測器元件，或無線通信用元件等。然而，在本申請所稱之「半導體晶片」係如為包括電性電路之構件即可，而未加以限定於特定用途之半導體晶片。
例如，第1半導體晶片20A係為處理器(e.g.,Central Processing Unit)。例如，第2半導體晶片20B係檢出加速度，傾斜，地磁，溫度，振動或其他物理量之至 少1種之感測器。例如，第3半導體晶片20C係為無線通信模組。第1半導體晶片20A係由控制第2半導體晶片20B及第3半導體晶片20C者，將第2半導體晶片20B所檢出之檢出結果，經由第3半導體晶片20C而無線送訊至半導體晶片20之外部。然而，第1至第3半導體晶片20A，20B，20C之機能係未加以限定於上述例。另外，半導體封裝10係未加以限定於具有複數之半導體晶片的半導體封裝，而如至少具有1個之半導體晶片即可。然而，在以下的說明中，未特別地區別第1至第3半導體晶片20A，20B，20C之情況係稱為半導體晶片20。
如圖2所示，半導體晶片20係具有複數的導電墊片(連接部，電性連接部)21。導電墊片21係為「端子」之一例。複數之導電墊片21係露出於半導體晶片20的表面。然而，在圖2中係雖未圖示，但第2及第3半導體晶片20B，20C亦與第1半導體晶片20A同樣地，具有複數之導電墊片21。導電墊片21係經由金屬(i.e.,金屬素材)21m而加以形成。金屬21m係例如，銅，銅合金，鋁或鋁合金(e.g.,鋁-矽系合金等)等，但並不限定於此等。
塑模樹脂部(i.e.,絕緣部)30係被覆第1至第3半導體晶片20A，20B，20C。塑模樹脂部30係一體地封閉第1至第3半導體晶片20A，20B，20C。塑模樹脂部30係具有面向於半導體晶片20之第1部分(i.e.,第1範圍)31，和加以設置於半導體晶片20之外周側(e.g.,第1至 第3半導體晶片20A，20B，20C之外周側)第2部分(i.e..，第2範圍)32。
下絕緣層40係對於半導體晶片20及塑模樹脂部30而言加以層積。下絕緣層40係具有第1部分(i.e.,第1範圍)41，和第2部分(i.e.,第2範圍)42。第1部分41係加以設置於半導體晶片20與第1再配線層50之間。第1部分41係在下絕緣層40之厚度方向(對於i.e.,半導體晶片20之下絕緣層40的層積方向)中，與半導體晶片20重疊。另一方面，第2部分42係加以設置於塑模樹脂部30之第2部分32與第1再配線層50之間。第2部分42係在下絕緣層40之厚度方向中，與塑模樹脂部30之第2部分32重疊。下絕緣層40係經由絕緣素材40m而加以形成。絕緣素材40m係例如，丙烯酸樹脂，環氧丙烷樹脂，環氧樹脂，聚醯亞胺樹脂或聚苯並噁唑樹脂等，但並不限定於此等。下絕緣層40係亦可稱為「基材絕緣層」。但此名稱係並不限定下絕緣層40之位置或機能，構成者。
第1再配線層50係加以設置於下絕緣層40之表面。第1再配線層50係加以設置於下絕緣層40與上絕緣層70之間。第1再配線層50係包含加以電性連接於半導體晶片20之導電墊片21之複數的導線51的層。複數的導線51係流動有半導體晶片20之電子訊號。然而，在本申請所稱之「半導體晶片之電子訊號」係包含來自半導體晶片20之電性訊號(e.g.,自半導體晶片20所傳送之電性訊 號)及對於半導體晶片20之電性訊號(e.g.,半導體晶片20所接受之電性訊號)之至少一方。導線51係「第1導線(e.g.,第1再配線)」之一例。例如，複數的導線51係遍佈延伸於下絕緣層40之第1部分41與第2部分42。
第1再配線層50係加上於導線51，包含第1貫孔52，和貫孔承接部(i.e.,貫孔連接部)53。第1貫孔52係例如，有底之貫孔。第1貫孔52係至少物理性及電性連接於1個之導線51。第1貫孔52係於下絕緣層40之中具有凹陷之凹窪52a。第1貫孔52係自導線51朝向於半導體晶片20而延伸(i.e.,朝向於塑模樹脂部30而延伸著)、貫通下絕緣層40。第1貫孔52係物理性及電性連接於半導體晶片20之導電墊片21。經由此，導線51係藉由第1貫孔52而電性連接於半導體晶片20之導電墊片21。對於第1貫孔52之凹窪52a的內側係收容有上述絕緣層70之一部分。
貫孔承接部53係在第1再配線層50中，加以連接後述之第2再配線層80的第2貫孔82之部分。貫孔承接部53係在上絕緣層70之厚度方向(i.e.,對於第1再配線層50之上絕緣層70的層積方向)，面向第2貫孔82，而物理性及電性連接於第2貫孔82。貫孔承接部53係「導體部」之一例。貫孔承接部53係至少與1個之導線51物理性及電性加以連接。
在另外的觀點而視時，第1再配線層50係對於半導 體晶片20而言，作為半導體晶片20之電性訊號的導線而加以設置的層。第1再配線層50係經由導電素材(e.g.,導電性金屬)50m而加以形成。導電素材50m係例如，Au、Ni、Cu、Pt、Sn、或Pd等，但並不限定於此等。在本實施形態中，導電素材50m係為Cu。導電素材50m係為「第1導電素材」之一例。第1再配線層50係例如，經由電鍍而加以形成。導電素材50m係亦可與形成導電墊片21之導電素材21m相同，而為不同亦可。
分子接合層60係加以設置於第1再配線層50之至少一部分的表面。在本實施形態中，分子接合層60係加以設置於第1再配線層50之略全部的表面。分子接合層60係為「第1分子接合層」之一例。然而，對於分子接合層60係詳細後述之。
上絕緣層70係對於第1再配線層50而言，加以設置於與下絕緣層40相反側。上絕緣層70係為「第1絕緣層」之一例。上絕緣層70係被覆分子接合層60之至少一部分。在本實施形態中，上絕緣層70係被覆分子接合層60之略全部。上絕緣層70係具有：與下絕緣層40之第1部分41重疊之第1部分(i.e.,第1範圍)71，和與下絕緣層40之第2部分42重疊之第2部分(i.e.,第2範圍)72。上絕緣層70係經由絕緣素材70m而加以形成。絕緣素材70m係例如，丙烯酸樹脂，環氧丙烷樹脂，環氧樹脂，聚醯亞胺樹脂或聚苯並噁唑樹脂等，但並不限定於此等。絕緣素材70m係為「第1絕緣素材」之一例。絕緣 素材70m係亦可與形成下絕緣層40之絕緣素材40m相同，而為不同亦可。
第2再配線層80係加以設置於上絕緣層70之表面。第2再配線層80係對於上絕緣層70而言，加以設置於與第1再配線層50相反側。第2再配線層80係加以電性連接於第1再配線層50之導線51。另外，在本實施形態中，第2再配線層80係具有設置於半導體封裝10之外面的端子部81。端子部81係包括第2貫孔82。第2貫孔82係例如，有底之貫孔。第2貫孔82係於上絕緣層70之中具有凹陷之凹窪82a。第2貫孔82係朝向於第1再配線層50而延伸，貫通上絕緣層70。第2貫孔82係物理性及電性連接於第1再配線層50之貫孔承接部53。經由此，第2再配線層80係加以電性連接於第1再配線層50之導線51。另外，第2再配線層80係藉由第1再配線層50而電性連接於半導體晶片20之導電墊片21。第2再配線層80係經由導電素材(e.g.,導電性金屬)80m而加以形成。導電素材80m係例如，Au、Ni、Cu、Pt、Sn、或Pd等，但並不限定於此等。在本實施形態中，導電素材80m係為Cu。導電素材80m係為「第2導電素材」之一例。第2再配線層80係例如，經由電鍍而加以形成。導電素材80m係亦可與形成第1再配線層50之導電素材50m及形成導電墊片21之導電素材21m相同，而亦可為不同。
焊錫連接部90係為各「連接部」、「外部連接端 子」之一例。焊錫連接部90係物理性及電性連接外部模組(e.g.,電路基板)，和半導體封裝10。焊錫連接部90係加以設置於第2再配線層80之端子部81。焊錫連接部90之一部分係加以收容於端子部81之第2貫孔82內側。焊錫連接部90係例如，焊錫球或焊錫凸塊。然而，「連接部」係不限定於焊錫連接部，而亦可為由導電性電糊等所形成之導電部，或其他種類之導電部。
接著，對於分子接合層60加以說明。
如圖2所示，分子接合層60係加以設置於第1再配線層50與上絕緣層70之間。分子接合層60係化學結合於第1再配線層50與上絕緣層70之雙方。經由此，分子接合層60係接合第1再配線層50與上絕緣層70。然而，分子接合層60係實際上為非常薄，但說明之方便上，在各圖中係以某種程度的厚度而加以顯示。
分子接合層60係包含經由分子接合劑所形成之分子接合體60r(參照圖3)。分子接合劑係例如，可形成與樹脂及金屬化學結合(e.g.,共有結合)的化合物。然而，在本申請所稱之「共有結合」係指廣泛意味具有共有結合性的結合，亦包括配位結合及準共有結合等。另外，在本申請所稱之「分子接合體」係指意味分子接合劑則在化學結合(i.e.,化學反應)之後，殘留於結合部之物質。
作為分子接合劑係例如，可舉出三氮雜苯衍生物等之化合物。作為三氮雜苯衍生物係可舉出由以下的一般式(C1)所表示之化合物。
(式中，R係顯示碳化氫基或異種原子，或者亦可介入存在有官能基之碳化氫基，而X係顯示氫原子或碳化氫基，Y係顯示烷氧基，
Z係亦可形成氯，顯示硫醇基，胺基或疊氮基，或異種原子，或者亦可介入存在有官能基之碳化氫基，而n1係1~3為止之整數，n2係1~2為止之整數)
在上述一般式(C1)中，R係顯示理想為碳數1~7之碳化氫基，或者介入存在有氮原子於此等主鏈之構成。X係顯示碳數1~3的碳化氫基。Y係顯示碳數1~3的烷氧基。n1係理想為3。n2係理想為2。Z係理想為形成氯亦可，顯示硫醇基，胺基或疊氮基，或者烷基。作為形成氯之陽離子的元素係鹼金屬為佳，其中，Li、Na、K或Cs則更佳。然而，n2為2之情況係至少1個的Z係形成氯，顯示硫醇基，胺基或疊氮基者為佳。
分子接合層60之至少一部分(i.e.,形成分子接合層60之分子接合劑之至少一部分)係與含於第1再配線層50之導線51的導電素材50m化學結合(e.g.,共有結合)。同樣地，分子接合層60之至少一部分(i.e.,形成 分子接合層60之分子接合劑之至少一部分)係與含於上絕緣層70之絕緣素材70m化學結合(e.g.,共有結合)。經由此，分子接合層60係接合第1再配線層50之導線51與上絕緣層70。
分子接合劑則由化學結合(e.g.,共有結合)於第1再配線層50之導線51的導電素材50m，和上絕緣層70之絕緣素材70m者，可密著力高地接合第1再配線層50之導線51與上絕緣層70。經由此，例如，在對於外部模組而言，為了連接焊錫連接部90之迴焊工程等中，加以抑制自第1再配線層50，上絕緣層70產生剝離者。
圖3係模式性地顯示分子接合層60之組成之一例的圖。
如圖3所示，分子接合層60係例如，包含複數之分子接合體60r。分子接合體60r係包括上述之分子接合劑則由與接合對象物(first member and second member)化學反應而加以形成之分子接合劑殘基。例如，分子接合體60r係包括由上述之分子接合劑則與第1再配線層50及上絕緣層70化學反應而加以形成之分子接合劑殘基。分子接合劑殘基係例如，如圖3所示之三嗪硫醇殘基。然而，分子接合體60r係亦可含有圖3中之“S”或“Z”。圖3中之“Z”的一例係氨基烴基矽氧烷基。例如，含於分子接合層60之至少1個之分子接合體60r係化學結合(e.g.,共有結合)於含於第1再配線層50之導線51的導電素材50m，和含於上絕緣層70之絕緣素材70m之雙 方。換言之，含於分子接合層60之分子接合劑之1分子(e.g.,分子接合體60r)係化學結合(e.g.,共有結合)於含於第1再配線層50之導線51的導電素材50m，和含於上絕緣層70之絕緣素材70m之雙方。
如圖2所示，在本實施形態中，分子接合層60係具有第1部分61，和第2部分62，和第3部分63。第1部分61係如上述，加以設置於第1再配線層50之導線51與上絕緣層70之間，而化學結合(e.g.,共有結合)於第1再配線層50之導線51與上絕緣層70之雙方。經由此，第1部分61係接合第1再配線層50之導線51與上絕緣層70。
第2部分62係加以設置於第1貫孔52之凹窪52a內側。第2部分62係沿著第1貫孔52之凹窪52a內面(i.e.,第1貫孔52之內面)而加以設置，而延伸於與第1部分61不同之方向。第2部分62係例如，延伸於對於半導體晶片20與下絕緣層40之邊界面而言交叉之方向。第2部分62係加以設置於第1貫孔52之內面與上絕緣部70之間，化學結合(e.g.,共有結合)於第1貫孔52與上絕緣層70之雙方。當詳細敘述時，第2部分62之至少一部分(i.e.,形成分子接合層60之分子接合劑之至少一部分)係與含於第1貫孔52的導電素材50m化學結合(e.g.,共有結合)。同樣地，第2部分62之至少一部分(i.e.,形成分子接合層60之分子接合劑之至少一部分)係在第1貫孔52之凹窪52a內側，與含於上絕緣層70之 絕緣素材70m化學結合(e.g.,共有結合)。經由此，第2部分62係在第1貫孔52之凹窪52a內側，接合第1貫孔52與上絕緣層70。
第3部分63係加以設置於第1再配線層50之貫孔承接部53與第2再配線層80之第2貫孔82之間，而化學結合(e.g.,共有結合)於第1再配線層50之貫孔承接部53與第2再配線層80之第2貫孔82之雙方。當詳細敘述時，第3部分63之至少一部分(i.e.,形成分子接合層60之分子接合劑之至少一部分)係與含於第1再配線層50之貫孔承接部53的導電素材50m化學結合(e.g.,共有結合)。同樣地，第3部分63之至少一部分(i.e.,形成分子接合層60之分子接合劑之至少一部分)係與含於第2貫孔82的導電素材80m化學結合(e.g.,共有結合)。經由此，分子接合層60係接合第1再配線層50之貫孔承接部53與第2再配線層80之第2貫孔82。
在此，分子接合層60之分子接合體60r係例如，未完全地均一分散。第2再配線層80之第2貫孔82係在複数之分子接合體60r之間的位置(i.e.,未存在有分子接合體60r之範圍)，接觸於第1再配線層50之貫孔承接部53。經由此，加以電性連接第2再配線層80之第2貫孔82與第1再配線層50之貫孔承接部53。
例如，第1再配線層50與上絕緣層70之間的密著強度係2MPa以上者為佳，而5MPa以上者則更佳，6MPa以上者又更佳，10MPa以上者特別理想。另外，此測定時之 破壞模式係並非接合介面，而成為破壞上絕緣層70之模式者為佳。密著強度係例如，可經由晶粒抗剪測試而測定。作為拉伸試驗的具體例，係可舉出由MIL-STD883G、IEC-60749-19、或EIAJ ED-4703等所規定之方法。另外，在其他的觀點中，第1再配線層50與上絕緣層70之密著強度係0.5N/mm以上者為佳，而1N/mm以上者則更佳。密著強度係例如，可經由剝離強度試驗而測定。作為試驗之具體例係可舉出由JISC5012所規定之方法。
分子接合層60係具有0.5nm以上、理想為1nm以上、另外20nm以下之厚度亦可。分子接合層60之厚度係例如，1nm以上10nm以下者則更佳。
對於第1再配線層50之導線51的面積而言之分子接合劑的被覆密度(ie.,分子接合層60之被膜密度)係20%以上，而30%以上則為佳，50%以上則更佳。例如，對於第1再配線層50之導線51的面積而言之分子接合劑的被覆密度係80%以下。即，對於第1再配線層50之導線51的面積而言之分子接合劑的被覆密度係例如，20~80%，而30~80%則為佳，50~80%則為更佳。然而，分子接合劑的被覆密度為100面積%之情況，對於分子接合劑所應被覆之對象物的表面而言，理論上定義為充填為最密情況。分子接合劑的被覆密度係可自經由X射線繞射分析之測定結果求得者。
對於第1再配線層50之導線51的面積而言之分子接 合劑的被覆密度則為上述下限值以上時，更可提高第1再配線層50與上絕緣層70之密著性者。另外，對於第1再配線層50之導線51的面積而言之分子接合劑的被覆密度則為上述上限值以下時，可容易地確保第1再配線層50之貫孔承接部53與第2再配線層80之第2貫孔82之電性連接者。
例如，分子接合層60之至少一部分係單分子膜狀。在本實施形態中，分子接合層60之略全部則加以形成為單分子膜狀。在加以形成為分子接合層60之單分子膜狀的部分中，1分子之分子接合劑(i.e.,分子接合體60r)則化學結合(e.g.,共有結合)於第1再配線層50之導電素材50m與上絕緣層70之絕緣素材70m之雙方。因而，可更提高第1再配線層50與上絕緣層70之密著性者。更且，經由分子接合層60之半導體封裝10的厚度之增加則加以抑制為最小限度。佔有分子接合層60之許多面積之部分則為單分子膜狀者為佳。例如，第1再配線層50之表面之中，相當於被覆於分子接合層60之面積的30~100%之部位則為單分子膜狀者則更佳。
在此，形成絕緣層於再配線層上之情況，例如，考慮經由蝕刻而粗化再配線層之導線的表面。經由此，可經由定準效應而確保再配線層之導線與絕緣層之密著性。但在日益作為小型化之半導體封裝(e.g.,FOWLP或WLCSP)中，要求細微之配線圖案(i.e.,精細圖案)之形成。此情況，當蝕刻再配線層之導線的表面時，導線則變細，而細 微之配線圖案的形成則變為困難。
但在本實施形態中，由加以設置分子接合層60者，加以確保再配線層50之導線51與絕緣層70之間的密著性。即，如根據本實施形態，經由蝕刻而粗化再配線層50之導線51的表面亦可。因此，導線51則不易變細，而可將再配線層50之導線51作為成細微之配線圖案者。
接著，對於本實施形態之半導體封裝10的製造方法加以說明。
圖4A及圖4B係顯示本實施形態之半導體封裝10的製造方法之流程的一例的剖面圖。
首先，半導體晶片20則加以配置於薄膜F上(圖4A中的(a))。接著，於半導體晶片20(e.g.,第1至第3半導體晶片20A，20B，20C)的上方，加以供給成為塑模樹脂部30之絕緣素材。經由此，加以形成塑模樹脂部30(圖4A中的(b))。接著，經由上述工程而加以製造之中間製造物則作為上下顛倒之同時，加以去除薄膜F(圖4中A的(c))。
接著，於半導體晶片20(e.g.,第1至第3半導體晶片20A，20B，20C)及塑模樹脂部30的上方，加以供給絕緣素材40m。經由此，加以形成下絕緣層40(圖4A中的(d))。接著，於下絕緣層40，加以形成開口部45(i.e.,貫通孔)(圖4A中的(e))。開口部45係加以設置於對應於半導體晶片20之導線21的範圍，貫通下絕緣層40。開口部45係例如，由加以蝕刻下絕緣層40者 而加以形成。接著，於下絕緣層40上，加以形成第1再配線層50(圖4A中的(f))。第1再配線層50係包含導線51，第1貫孔52，及貫孔承接部53。例如，第1再配線層50係經由金屬電鍍處理而加以形成。金屬電鍍處理係例如，包括經由濺鍍法而形成鈀等之種子層者，和於種子層上進行電解電鍍或無電解電鍍者。然而，形成第1再配線層50之方法係不限於上述例。形成第1再配線層50之方法的幾個例係在第2至第4實施形態中加以詳細說明。
接著，於第1再配線層50之表面，加以形成分子接合層60(圖4B中的(a))。例如，由分子接合劑而被覆第1再配線層50之表面者(i.e.,於第1再配線層50的表面，塗佈分子接合劑者)、加以形成分子接合層60。例如，分子接合劑係加以塗佈於第1再配線層50之導線51、第1貫孔52、及貫孔承接部53之表面。分子接合層60之形成係例如，由將含有上述的分子接合劑之分子接合劑溶液，塗佈於第1再配線層50者而加以進行。作為塗佈分子接合劑溶液之方法的例，係可舉出：將經由上述工程所製造之中間製造物，浸漬於分子接合劑溶液，或將分子接合劑溶液噴塗於第1再配線層50之方法等。
以分子接合劑而被覆第1再配線層50之表面時，使用分子接合劑溶液者為佳。分子接合劑溶液係經由使上述之分子接合劑溶解於溶媒之時，而可進行調製。
作為溶媒係例如，可舉出：甲醇，乙醇，異丙醇，乙 二醇，丙二醇，乙二醇一乙醚及乙氧乙氧基乙醇等之醇類；丙酮，丁酮及環己酮等之酮類；苯，甲苯及二甲苯等之芳香族碳化氫；己烷，辛烷，癸烷，十二烷及十八烷等之脂肪族碳化氫；乙酸乙酯，丙酸乙酯及鄰苯二甲酸甲酯等之酯類；以及四氫呋喃，乙基丁基醚及苯甲醚等之醚類。另外，亦可使用混合此等溶媒之混合溶媒者。
分子接合劑溶液之濃度係對於分子接合劑溶液之全體質量而言，分子接合劑則為0.001質量%以上1質量%以下者為佳，而0.01質量%以上0.1質量%以下者則更佳。當分子接合劑溶液的濃度則為上述下限值以上時，更可提高分子接合劑之被覆密度及構件間的密著性者。分子接合劑溶液的濃度則為上述上限值以下時，不易含有未化學結合(e.g.,共有結合之分子接合劑之故，可容易地確保第1再配線層50與上絕緣層70之密著。加上，可抑制經由分子接合層60之半導體封裝10之厚度的增加。
所調製之分子接合劑溶液係加以塗佈於第1再配線層50之表面。經由靜置塗佈有分子接合劑溶液之中間製造物之時，加以促進第1再配線層50之導線51的導電素材50m與分子接合劑之間的化學結合(e.g.,共有結合)。更且，加以進行加上能量(e.g.,熱或光(e.g.,紫外線))於分子接合層60之操作亦可。例如，以任意的溫度及時間而加熱塗佈有分子接合劑溶液之中間製造物，而使其乾燥亦可。經由加上能量的操作之時，更加以促進含於第1再配線層50之導電素材50m與分子接合劑之間的化學結合 (e.g.,共有結合)。之後，經由使用洗淨液而洗淨中間製造物，再使其乾燥之時，得到以分子接合劑而被覆第1再配線層50之表面的中間製造物。然而，洗淨液係與使用於分子接合劑溶液之溶媒相同亦可。
由分子接合劑所被覆之第1再配線層50的導電素材50m係在與分子接合劑之間而形成化學結合(e.g.,共有結合)。即，含有化學結合(e.g.,共有結合)之分子接合劑(e.g.,分子接合體60r)於含於第1再配線層50之導電素材50m的分子接合層60，則加以形成於第1再配線層50之表面。然而，關於本申請之製造方法的記述之「分子接合層」係有意味：加上於化學反應(e.g.,共有結合)之分子接合層，至少一部分則為化学反應前之(e.g.,未化學結合)分子接合層之情況。然而，至少一部分為化學反應前之分子接合層係亦可換稱為「分子接合劑」。
分子接合劑溶液係不僅第1再配線層50之表面的部位，而亦可加以塗佈於未設置第1再配線層50之部位。經由以分子接合劑而被覆下絕緣層40之時，含有化學結合(e.g.,共有結合)之分子接合劑(e.g.,分子接合體60r)於含於下絕緣層40之絕緣素材40m的分子接合層60，則加以形成於下絕緣層40之表面亦可。
分子接合層60之厚度係可經由分子接合劑溶液之濃度及塗佈量，以及洗淨的時間及次數等之條件，而進行調節。
接著，於分子接合層60上，加以供給絕緣素材 70m。經由此，分子接合層60之表面則經由絕緣素材70m而加以被覆，加以形成上絕緣層70(圖4B中的(b))。經由此，上絕緣層70之絕緣素材70m則與分子接合層60之至少一部分接觸。分子接合劑係亦對於上絕緣層70之絕緣素材70m進行化學結合(e.g.,共有結合)。經由此，使分子接合劑化學結合(e.g.,共有結合)於第1再配線層50之導電素材50m及上絕緣層70之絕緣素材70m的雙方。在此，加以進行加上能量於分子接合層60之操作亦可。能量係例如，可使用熱或光(e.g.,紫外線)等。經由此，可促進分子接合劑與上絕緣層70之絕緣素材70m的化學結合(e.g.,共有結合)。加熱的溫度及時間係因應分子接合劑溶液的塗佈量而加以適宜決定。使用熱的情況，將150~200℃程度之加熱可以5分以上、理想係60分以上、而更理想係80分以上、或120分以下、理想為240分以下進行者。例如，經由分子接合層60之構成素材，達到5分~120分、理想為60分~240分之間、更理想為80分~240分之間等而加上熱亦可。使用光的情況，可照射紫外線等。另外，所照射之紫外線的波長係250nm以下者為佳，而照射時間係因應分子接合劑溶液之塗佈量而加以適宜決定。
接著，於上絕緣層70，加以形成開口部75(i.e.,貫通孔)(圖4B中的(c))。開口部75係加以設置於對應於第1再配線層50之貫孔承接部53的範圍，而貫通上絕緣層70。開口部75係例如，由加以蝕刻上絕緣層70 者而加以形成。接著，於上絕緣層70上，加以形成第2再配線層80(圖4B中的(d))。第2再配線層80係包含端子部81。例如，第2再配線層80係經由金屬電鍍處理而加以形成。金屬電鍍處理係例如，包括經由濺鍍法而形成鈀等之種子層者，和於種子層上進行電解電鍍或無電解電鍍者。然而，形成第2再配線層80之方法係不限於上述例。形成第2再配線層80之方法的幾個例係在第2至第4實施形態中加以詳細說明。之後，於第2再配線層80之端子部81，加以設置焊錫連接部90(圖4B中的(e))。
然而，分子接合劑之化學結合(e.g.,共有結合)係未加上熱或光等之能量而加以進行亦可。取代於此，分子接合劑之化學結合(e.g.,共有結合)係由加上熱或光等之能量而加以進行亦可。
接著，對於本實施形態之變形例加以說明。
圖5係顯示本實施形態之變形例的半導體封裝10之一部分的剖面圖。本變形例之半導體封裝10係在具有被覆複數之再配線層的複數之絕緣層的點，與第1實施形態不同。然而，以下所示之以外的構成係與第1實施形態同樣。
如圖5所示，本變形例的半導體封裝10係具備：半導體晶片20、第1再配線層50、第1分子接合層60、第1絕緣層70、第2再配線層80、第2分子接合層100、及第2絕緣層110。然而，第1再配線層50、第1分子接合 層60、及第1絕緣層70係與第1實施形態之第1再配線層50、分子接合層60、及上絕緣層70略相同。然而，第1再配線層50之導線(i.e.,第1導線)51之至少一部分係取代於下絕緣層40的表面，而加以設置於半導體晶片20的表面亦可。在此所稱之「半導體晶片20之表面」係指加以設置於半導體晶片20之保護膜的表面亦可。
第2再配線層80係對於第1絕緣層70而言，加以設置於與第1再配線層50相反側。例如，第2再配線層80係加以設置於第1絕緣層70之表面。第2再配線層80係加以設置於第1絕緣層70與第2絕緣層110之間。第2再配線層80係包含複數之第2導線(e.g.,第2再配線)85的層。複數之第2導線85係藉由第1再配線層50之複數的第1導線51而電性連接於半導體晶片20之導電墊片21。複數的第2導線85係流動有半導體晶片20之電子訊號。第2再配線層80係經由第2導電素材(e.g.,導電性金屬)80m而加以形成。導電素材80m係亦可與形成第1再配線層50之導電素材50m相同，而為不同亦可。
第2再配線層80係加上於第2導線85，包含第2貫孔82(參照圖2)。第2貫孔82係物理性及電性連接於第2導線85。例如，第2貫孔82係與第1實施形態之第2貫孔82略相同。例如，第2導線85係藉由第2貫孔82而加以電性連接於第1再配線層50之第1導線51。
第2分子接合層100係對於第2再配線層80而言，加以設置於與第1絕緣層70相反側。第2分子接合層 100係加以設置於第2再配線層80之至少一部分的表面。在本實施形態中，第2分子接合層100係加以設置於第2再配線層80之略全部的表面。然而，第2分子接合層100之詳細說明係在關於第1實施形態之分子接合層60的說明中，如將「第1再配線層50」換稱為「第2再配線層80」、而將「導線51(i.e.,第1導線)」換稱為「第2導線85」、將「導電素材50m(i.e.,第1導電素材)」換稱為「第2導電素材80m」、「上絕緣層70(i.e.,第1絕緣層)」換稱為「第2絕緣層110」、將「絕緣素材70m(i.e.,第1絕緣素材)」換稱為「第2絕緣素材110m」即可。
第2絕緣層110係對於第2再配線層80而言，加以設置於與第1絕緣層70相反側。第2絕緣層110係被覆第2分子接合層100之至少一部分。在本實施形態中，第2絕緣層110係被覆第2分子接合層100的略全部。第2絕緣層110係經由第2絕緣素材110m而加以形成。第2絕緣素材110m係例如，丙烯酸樹脂，環氧丙烷樹脂，或環氧樹脂等，但並不限定於此等。第2絕緣素材110m係亦可與形成第1絕緣層70之絕緣素材70m相同，而為不同亦可。
換言之，在本實施形態中，半導體封裝10係具備：加以設置於第1絕緣層70之表面，包含流動有半導體晶片20之電性訊號之第2導線85的第2再配線層80，和加以設置於第2再配線層80之至少一部分的表面之第2 分子接合層100，和被覆第2再配線層80之至少一部分的第2絕緣層110。第2分子接合層100之至少一部分係與含於第2導線85之導電素材80m進行化學結合(e.g.,共有結合)。第2分子接合層100之至少一部分係與含於第2絕緣層110之第2絕緣素材110m進行化學結合(e.g.,共有結合)。
然而，更加以設置追加的再配線層及絕緣層於第2絕緣層110之表面。例如，更加以設置第3分子接合層、第3再配線層及第3絕緣層、．．．第n分子接合層、第n再配線層及第n絕緣層(n係2以上的整數)亦可。此時，第n分子接合層、第n再配線層及第n絕緣層之構成係與第1分子接合層60、第1再配線層50及第1絕緣層70之構成同樣亦可。
另外，如圖示的例，在半導體晶片20之表面中，於未設置第1再配線層50之部位，加以設置分子接合層60亦可。即，此部位，與第1絕緣層70則經由分子接合層60而加以接合。同樣地，在設置有第n配線層之第(n-1)絕緣層的表面，於未設置第n再配線層之部位，加以設置分子接合層亦可。即，此部位，與載置於第(n-1)絕緣層之第n絕緣層則經由第n分子接合層而加以接合亦可。
另外，設置第n再配線層、第n分子接合層及第n絕緣層之情況(e.g.,設置第2再配線層80、第2分子接合層100、及第2絕緣層110之情況)，亦反覆加以進行與在 設置在第1實施形態所說明之第1再配線層50、分子接合層60、及上絕緣層70之工程同樣的工程。在圖示的例中，經由與上述同樣的工程而設置第2再配線層80於第1絕緣層70之表面，設置第2分子接合層100於第1再配線層50之表面，設置第2絕緣層110於第2分子接合層100之表面。然而，形成第1分子接合層60之分子接合劑(i.e.,第1分子接合劑)，和形成第2分子接合層100之分子接合劑(i.e.,第2分子接合劑)係亦可為相同，或不同。
(第2實施形態)
接著，參照圖6至圖8J，對於第2實施形態加以說明。本實施形態係在為了進行金屬電鍍處理而加以設置分子接合層的點，與第1實施形態不同。然而，以下所說明以外的構成係與第1實施形態同樣。
圖6係顯示本實施形態之半導體封裝10之剖面圖。
如圖6所示，本實施形態之半導體封裝10係加上於第1實施形態之半導體封裝10的構成，具有第3分子接合層210，和第4分子接合層220。在此，在圖6中，說明的方便上，省略在第1實施形態所說明之第1分子接合層60的圖示。第2至第4實施形態之半導體封裝10係亦可具有或不具有在第1實施形態所說明之第1分子接合層60及第2分子接合層100。在1個觀點中，第3分子接合層210係亦可稱為「第1分子接合層」。另外，第4分子 接合層220係亦可稱為「第2分子接合層」。
如圖6所示，第3分子接合層210係加以設置於下絕緣層40與第1再配線層50之間，化學接合於下絕緣層40與第1再配線層50之雙方。經由此，第3分子接合層210係接合下絕緣層40與第1再配線層50。換言之，第3分子接合層210係至少加以設置於下絕緣層40之表面。第1再配線層50係由施以金屬電鍍於第3分子接合層210上者而加以形成，再經由第3分子接合層210而加以接合於下絕緣層40之表面。
另一方面，第4分子接合層220係加以設置於上絕緣緣層70與第2再配線層80之間，再進行化學接合於上絕緣緣層70與第2再配線層80之雙方。經由此，第4分子接合層220係接合上絕緣層70與第2再配線層80。換言之，第4分子接合層210係至少加以設置於上絕緣層70之表面。第2再配線層80係由施以金屬電鍍於第4分子接合層220上者而加以形成，再經由第4分子接合層220而加以接合於上絕緣層70之表面。
以下，對於第3分子接合層210，詳細加以說明。然而，對於第4分子接合層220係與第3分子接合層210略相同之故，省略詳細說明。另外，在以下的說明中，將「第3分子接合層210」，單稱為「分子接合層210」。另外，將「下絕緣層40」，單稱為「絕緣層40」。
圖7係擴大顯示分子接合層210的周圍之剖面圖。
如圖7所示，半導體封裝10係具備：半導體晶片 (i.e.,半導體裝置構件)20，和絕緣層40，和分子接合層210，和第1再配線層50。然而，在以下的說明中，說明的方便上，將第1再配線層50稱為金屬電鍍層50。然而，在本申請所稱之「金屬電鍍層」係指不限於再配線層，而為使用於其他用途(e.g.,接地層，或製品的保護、裝飾)的層亦可。
半導體晶片20係例如，具有半導體基板22，和導電墊片21，和絕緣膜23。
半導體基板22係自半導體加以形成，且在前工程形成電性電路之構件。作為半導體基板22係例如，可舉出Si單結晶基板、Si磊晶基板、GaAs基板及GaP基板等。其中，Si單結晶基板及Si磊晶基板則從取得容易性的觀點而為佳。
導電墊片21係流動有半導體基板22之電性訊號(i.e.,半導體晶片20之電性訊號)的端子。導電墊片21係為「導電部」之一例。如上述，導電墊片21係經由金屬(i.e.,金屬素材)21m而加以形成。金屬21m係例如，銅，銅合金，鋁或鋁合金(e.g.,鋁-矽系合金等)等，但並不限定於此等。導電墊片21之側面係與絕緣膜23接觸。另外，對於導電墊片21之周緣部上，係加以設置絕緣膜23亦可。導電墊片21之厚度係無特別加以限定，但例如為0.1μm以上10μm以下者為佳。
絕緣膜23係樹脂膜或自半導體基板22之半導體材料所形成之氧化膜，或者氮化膜，亦稱為保護膜。樹脂膜係 自聚醯亞胺等之樹脂材料所形成。樹脂膜係可經由使用樹脂材料的光微影法而形成。另外，氧化膜係自半導體之氧化物所形成。氧化膜係可經由根據水蒸氣等之氧化氣體而氧化半導體基板22表面而生成。另外，氮化膜係自半導體之氮化物所形成。氮化膜係可經由氨等之氮含有氣體而氮化半導體基板22表面而生成。
絕緣膜23係具有使導電墊片21之至少一部分露出之開口部25。然而，在本申請所稱之「開口部(或孔)」係指：如為在半導體封裝10之製造工程的至少一部分中進行開口之開口部即可，而亦包括在半導體封裝10之完成時，經由其他構件而加以充填的開口部。另外，開口部25係為「露出部」之一例。絕緣膜23之厚度係無特別加以限定，但例如為1μm以上10μm以下者為佳。另外，絕緣膜23之厚度係亦可為均一，或不均一。例如，絕緣膜23之厚度則自開口的位置朝向外側而減少亦可。即，絕緣膜23係具有傾斜形狀亦可。
絕緣層(e.g.,絕緣樹脂層)40係對於半導體晶片20而言，形成絕緣部的構件。絕緣層40係加以形成於絕緣膜23上及導電墊片21的周緣部上。絕緣層40係於對應於導電墊片21之位置，具有開口部45。開口部45係使導電墊片21之至少一部分露出。開口部45係為「露出部」之一例。然而，在本申請所稱之「使其露出」係指：意味露出於設置有開口部之構件的外部者。即，「開口部45則使導電墊片21之至少一部分露出」係指：意味開口 部45則使導電墊片21之至少一部分露出於設置有該開口部45之絕緣層40的外部者。開口部45係經由根據蝕刻(e.g.,光微影法)而除去導電墊片21上之絕緣層40之一部分而加以形成。導電墊片21與金屬電鍍層50係如後述，通過開口部45而物理性及電性連接。絕緣層40之厚度係無特別加以限定，但例如為1μm以上10μm以下者為佳。
接著，說明分子接合層210。
分子接合層210係至少加以設置於絕緣層40之表面。分子接合層210係具有接合絕緣層40與金屬電鍍層50之機能。分子接合層210係例如，與在第1實施形態所說明之分子接合層60略相同，經由分子接合劑而加以形成。即，分子接合層210之一例係經由如三氮雜苯衍生物而加以形成，含有三嗪硫醇殘基。分子接合層210之一例係包含分子接合體60r(參照圖3)。
如圖7所示，分子接合層210係具有第1部分210a，和第2部分210b，和第3部分210c。
第1部分210a係例如，加以設置於與開口部45不同之絕緣層40的表面40a。第1部分210a係加以設置於絕緣層40之表面40a與金屬電鍍層50(e.g.,含於金屬電鍍層50之導線51)之間，接合絕緣層40之表面40a與金屬電鍍層50(e.g.,含於金屬電鍍層50之導線51)。例如，分子接合層210的第1部分210a之至少一部分係與含於絕緣層40之絕緣素材40m進行化學結合(e.g.,共有 結合)。另外，分子接合層210的第1部分210a之至少一部分係與含於金屬電鍍層50之導電素材(以下，有著稱為「第1金屬」之情況)50m進行化學結合(e.g.,共有結合)。例如，第1部分210a係包含化學結合(e.g.,共有結合)於絕緣層40之絕緣素材40m與金屬電鍍層50之第1金屬50m的雙方之分子接合体60r。換言之，含於第1部分210a之分子接合劑的1分子(e.g.,分子接合體60r)係化學結合(e.g.,共有結合)於絕緣層40之絕緣素材40m與金屬電鍍層50之第1金屬50m的雙方。即，絕緣層40與金屬電鍍層50係藉由分子接合層210之化學結合(e.g.,共有結合)而接合。因此，絕緣層40與金屬電鍍層50係堅固地密著。
第2部分210b係加以設置於開口部45之內面45a(e.g.,內周面)。第2部分210b係加以設置於開口部45之內面45a與金屬電鍍層50(e.g.,含於金屬電鍍層50之第1貫孔52)之間，接合開口部45之內面45a與金屬電鍍層50(e.g.,含於金屬電鍍層50之第1貫孔52)。例如，分子接合層210的第2部分210b之至少一部分係與含於絕緣層40之絕緣素材40m進行化學結合(e.g.,共有結合)。分子接合層210的第2部分210b之至少一部分係與含於金屬電鍍層50之第1金屬50m進行化學結合(e.g.,共有結合)。例如，第2部分210b係包含化學結合(e.g.,共有結合)於絕緣層40之絕緣素材40m與金屬電鍍層50之第1金屬50m的雙方之分子接合体60r。換 言之，含於第2部分210b之分子接合劑的1分子(e.g.,分子接合體60r)係化學結合(e.g.,共有結合)於絕緣層40之絕緣素材40m與金屬電鍍層50之第1金屬50m的雙方。
第3部分210c係加以設置於露出於開口部45之導電墊片21的表面21a。第3部分210c係加以設置於導電墊片21之表面21a與金屬電鍍層50(e.g.,含於金屬電鍍層50之第1貫孔52)之間，接合導電墊片21之表面21a與金屬電鍍層50(e.g.,含於金屬電鍍層50之第1貫孔52)。例如，分子接合層210的第3部分210c之至少一部分係與含於導電墊片21之金屬21m(以下，有著稱為「第2金屬」之情況)進行化學結合(e.g.,共有結合)。分子接合層210的第3部分210c之至少一部分係與含於金屬電鍍層50之第1金屬50m進行化學結合(e.g.,共有結合)。與第2金屬21m進行化學結合(e.g.,共有結合)之分子接合體60r，和與第1金屬50m進行化學結合(e.g.,共有結合)之分子接合體60r係亦可為相同，或不同。1分子之分子接合體60r則如化學結合(e.g.,共有結合)於第2金屬21m與第1金屬50m之雙方，導電墊片21與金屬電鍍層50之密著性則更高。如本實施形態，當於絕緣層40之表面40a與導電墊片21之表面21a的雙方，加以設置分子接合層210時，半導體晶片20與金屬電鍍層50則更堅固地密著。
例如，分子接合層210之分子接合體60r係例如，未 完全地均一分散。金屬電鍍層50之第1貫孔52係在複数之分子接合體60r之間的位置(i.e.,未存在有分子接合體60r之範圍)，接觸於半導體晶片20之導電墊片21。經由此，金屬電鍍層50之第1貫孔52係與半導體晶片20之導電墊片21物理性及電性連接。
例如，第1部分210a之至少一部分、第2部分210b、及第3部分210c係一體地(i.e.,不間斷地)加以形成。金屬電鍍層50係化學性地接合於分子接合層210之第1部分210a、第2部分210b、及第3部分210c。
分子接合層210之厚度係0.5nm以上20nm以下者為佳，而1nm以上10nm以下者為更佳。分子接合層210之厚度當為上述下限值以上時，可更提高絕緣層40與金屬電鍍層50之密著性。分子接合層210之厚度當為上述上限值以下時，可容易地確保導電墊片21與金屬電鍍層50之電性連接。
加以設置於絕緣層40之表面的分子接合層210之至少一部分係為單分子膜狀者為佳。例如，分子接合層210之30面積%以上100面積%以下則為單分子膜狀者為佳，而分子接合層210之全部為單分子膜狀者為更佳。在形成為分子接合層210之單分子膜狀之範圍中，1分子之分子接合劑則共有結合於第1金屬50m與絕緣素材40m的雙方。因而，金屬電鍍層50與絕緣層40之密著性則更提升。另外，經由分子接合層210之半導體封裝10的厚度之增加則被抑制。
加以設置於露出在開口部45之導電墊片21的表面21a之分子接合層210的至少一部分係為單分子膜狀者為佳。例如，分子接合層210之30面積%以上100面積%以下則為單分子膜狀者為佳，而分子接合層210之全部為單分子膜狀者為更佳。在形成為分子接合層210之單分子膜狀之範圍中，1分子之分子接合劑則共有結合於第1金屬50m與第2金屬21m的雙方。因而，導電墊片21與金屬電鍍層50之密著性則更提升。另外，容易地確保導電墊片21與金屬電鍍層50之電性連接。另外，經由分子接合層210之半導體封裝10的厚度之增加則被抑制。
對於絕緣層40之面積而言的分子接合層210之被覆密度係亦可與導電墊片21之表面21a的面積而言之分子接合劑的被覆密度相同，或不同。但從絕緣層40之面積與金屬電鍍層50之密著性的觀點，對於絕緣層40之面積而言的分子接合劑之被覆密度係較對於導電墊片21之表面21a的面積而言之分子接合劑的被覆密度為高者為佳。例如，對於絕緣層40之面積而言的分子接合劑之被覆密度係20面積%以上者為佳，而30面積%以上者為佳，50面積%以上者為更佳。對於絕緣層40之面積而言的分子接合劑之被覆密度當為上述下限值以上時，可更提高絕緣層40與金屬電鍍層50之密著性。對於絕緣層40之面積而言的分子接合層210之被覆密度為高者為佳之故，其上限值係未特別加以限定。作為被覆密度之上限值，例如，可例示70面積%或80面積%。
對於導電墊片21之表面21a的面積而言之分子接合劑的被覆密度係20面積%以上80面積%以下者為佳，而30面積%以上70面積%以下者更佳，40面積%以上60面積%以下者又更佳。對於導電墊片21之表面21a的面積而言的分子接合劑之被覆密度當為上述下限值以上時，可更提高導電墊片21與金屬電鍍層50之密著性。另外，對於導電墊片21之表面21a的面積而言的分子接合劑之被覆密度當為上述上限值以下時，可容易確保導電墊片21與金屬電鍍層50之電性連接。
然而，關於分子接合層210之其他的構成或機能係與第1實施形態之分子接合層60之構成或機能略相同。即，關於分子接合層210之其他的說明係在第1實施形態之分子接合層60的說明中，如將「分子接合層60」換稱為「分子接合層210」、而將「上絕緣層70」換稱為「下絕緣層40」或「導電墊片21」、將「絕緣素材70m」換稱為「絕緣素材40m」或「金屬21m」即可。例如，絕緣層40與金屬電鍍層50之間的密著強度係亦可與在第1實施形態之再配線層50與上絕緣層70之間的密著強度略相同，或不同。
接著，說明金屬電鍍層50。
金屬電鍍層50係具有在半導體封裝10中流動有電性訊號之導線的機能的構件，例如為再配線層。金屬電鍍層50係經由分子接合層210而加以接合於絕緣層40的表面。金屬電鍍層50係如後述，通過絕緣層40之開口部 45而與導電墊片21物理性及電性連接。然而，如上述，對於金屬電鍍層50與導電墊片21之間，係加以設置分子接合層210之第3部分210c亦可。經由此，金屬電鍍層50與導電墊片21則有更堅固地密著之情況。
另外，以某觀點來看時，金屬電鍍層50係接合於分子接合層210之第1部分210a、第2部分210b、及第3部分210c。例如，金屬電鍍層50係具有導線51，和第1貫孔52。導線51係沿著與開口部45不同之絕緣層40的表面40a而加以設置，接合於分子接合層210之第1部分210a。第1貫孔52係加以設置於開口部45，接合於分子接合層210之第2部分210b與第3部分210c。
如圖7所示，本實施形態之金屬電鍍層50係包含第1金屬電鍍層55與第2金屬電鍍層56。第1金屬電鍍層55與第2金屬電鍍層56係在金屬電鍍層50之厚度方向，加以相互層積。
第1金屬電鍍層55係具有包含第2金屬電鍍層56之再配線層50的成長起點所成之種子金屬55m的種子層。種子金屬55m係形成第1金屬電鍍層55之金屬(i.e.,金屬素材)。作為本實施形態之種子金屬55m係例如，可舉出鈀等之金屬。第1金屬電鍍層55之厚度係無加以特別限定，例如，0.05μm以上2μm以下，但從成長起點之機能的觀點而為佳。第1金屬電鍍層55係可經由施以對於分子接合層210之表面使用種子金屬55m的金屬電鍍處理之時而加以形成。在本實施形態中，第1金屬電鍍 層55則經由分子接合層210而加以接合於絕緣層40。因此，在本實施形態中，種子金屬55m係為與分子接合層210進行化學結合(e.g.,共有結合)之第1金屬50m的一例。
第2金屬電鍍層56係再配線層50之主體部，而包含再配線用金屬56m。再配線用金屬56m係形成第2金屬電鍍層56之金屬(i.e.,金屬素材)。再配線用金屬56m係例如，可舉出銅及鎳，以及此等合金等之金屬。再配線用金屬56m係亦可與第2金屬21m相同，或不同。第2金屬電鍍層56之厚度係無特別加以限定，但例如為1μm以上10μm以下者為佳。第2金屬電鍍層56之厚度係為上述下限值以下時，可抑制經由斷線等而損及電性訊號之導線的機能者。第2金屬電鍍層56之厚度則為上述上限值以下時，可抑制經由分子接合層210之半導體封裝10的厚度之增加。然而，第1金屬50m係包含種子金屬55m與配線用金屬56m之雙方。
接著，對於本實施形態之半導體封裝10之製造方法之一例加以說明。然而，在以下所示之工程係例如，對應於圖4A中之(c)至(f)的工程。
首先，準備具有：半導體基板22，導電墊片21，及絕緣膜23的半導體晶片20(圖8A)。接著，由加以供給絕緣素材40m至半導體晶片20表面者，加以設置絕緣層40。接著，於絕緣層40，加以形成開口部45(i.e.,貫通孔)(圖8B)。開口部45係加以設置於對應於半導體晶 片20之導電墊片21的範圍，貫通絕緣層40。開口部45係例如，由加以蝕刻絕緣層40者而加以形成。
接著，由以分子接合劑而加以被覆與開口部45不同之絕緣層40的表面40a、開口部45的內面45a、及露出於開口部45之導電墊片21的表面21a(i.e.,塗佈分子接合劑)者，加以形成含有第1部分210a、第2部分210b、及第3部分210c之分子接合層210(圖8C)。例如，經由靜置塗佈有分子接合劑溶液之絕緣層40之時，加以促進絕緣層40之絕緣素材40m與分子接合劑之間的化學結合(e.g.,共有結合)。更且，加以進行加上能量(e.g.,熱或光(e.g.,紫外線))於分子接合層120之操作亦可。加熱的溫度及時間係因應分子接合劑溶液的塗佈量而加以適宜決定。另外，所照射之紫外線的波長係250nm以下者為佳，而照射時間係因應分子接合劑溶液之塗佈量而加以適宜決定。之後，使用洗淨液而洗淨絕緣層40，再使其乾燥。經由此，加以形成化學結合(e.g.,共有結合)於絕緣層40之絕緣素材40m及導電墊片21之第2金屬21m之分子接合層210。然而，分子接合層210之形成方法的詳細係與在第1實施形態所說明之分子接合層60之形成方法的詳細略相同。例如，分子接合劑係如在第1實施形態，上述之分子接合劑溶液的形態而加以供給。
然而，分子接合劑之化學結合(e.g.,共有結合)係未加上熱或光等之能量而加以進行亦可。取代於此，分子接 合劑之化學結合(e.g.,共有結合)係由加上熱或光等之能量而加以進行亦可。
分子接合層210之厚度係可經由分子接合劑溶液之濃度及塗佈量，以及洗淨的時間及次數等之條件，而進行調節。另外，對於導電墊片21之表面21a的面積而言之分子接合層210之被覆密度係可經由分子接合劑溶液之濃度及塗佈量，以及洗淨的時間及次數等之條件，而進行調節。
接著，對於分子接合層210之第1部分210a、第2部分210b、及第3部分210c的表面，施以金屬電鍍處理。例如，於分子接合層210的表面(e.g.,第1部分210a、第2部分210b、及第3部分210c的表面)，加以使實施使用上述之種子金屬55m之第1金屬電鍍處理。經由此，具有成為金屬電鍍層(e.g.,再配線層)50之成長起點的種子金屬55m之第1金屬電鍍層55(e.g.,種子層)，則加以形成於分子接合層210上(圖8D)。
例如，經由靜置形成於分子接合層210上之第1金屬電鍍層55之時，加以促進含於第1金屬電鍍層55之第1金屬50m(e.g.,種子金屬55m)與分子接合層210之間的化學結合(e.g.,共有結合)。更且，加以進行加上能量(e.g.,熱或光(e.g.,紫外線))於分子接合層120之操作，而加以促進含於第1金屬電鍍層55之第1金屬50m(e.g.,種子金屬55m)與分子接合層210之間的化學結合(e.g.,共有結合)亦可。
接著，於第1金屬電鍍層55上之特定處，經由例如光微影法而加以形成為了形成配線圖案之光阻膜R(圖8E)。之後，於第1金屬電鍍層55之表面，加以施以使用上述再配線用金屬56m之第2金屬電鍍處理。經由此，自再配線用金屬56m所形成的膜，則將第1金屬電鍍層55之種子金屬55m作為成長起點而成長，加以形成第2金屬電鍍層56(圖8F)。
為了形成前述種子層之第1金屬電鍍處理係亦可為電解電鍍處理及無電解電鍍處理之任一。第1金屬電鍍處理係例如為無電解電鍍處理。然而，在本申請所稱之「無電解電鍍處理」係不限於噴墨電鍍處理，而亦可為其他所知之各種無電解電鍍處理。經由使用無電解電鍍之時，可形成具有細微且均一形狀之第1金屬電鍍層55。另外，可抑制為了進行金屬電鍍處理之設備費用或維護費用。
為了形成前述再配線層之主體部之第2金屬電鍍處理係亦可為電解電鍍及無電解電鍍之任一。第2金屬電鍍處理係例如為電解電鍍處理。經由使用電解電鍍之時，可形成具有1μm以上、理想為2μm以上之厚度的第2金屬電鍍層56。
經由進行如以上之金屬電鍍處理之時，可形成藉由絕緣層40之開口部45而與導電墊片21加以電性連接之金屬電鍍層50。
金屬電鍍層50之形成後，經由光微影法而加以除去形成於開口部45之第2金屬電鍍層56的一部分，而加以 形成第1貫孔52之凹漥52a。另外，經由洗淨而加以除去形成於第1金屬電鍍層55上之光阻膜R(參照圖8G)。之後，經由蝕刻而加以除去未形成有第2金屬電鍍層56的部位之第1金屬電鍍層55(圖8H)。在此第1金屬電鍍層55之除去中，係有除去分子接合層210者。
經由使用如以上之製造方法，而加以形成本實施形態之半導體封裝10。
然而，本實施形態之半導體封裝10係具有各2層以上絕緣層及金屬電鍍層亦可。例如，於金屬電鍍層50的表面及露出之絕緣層40的表面，重新形成分子接合層60。之後，於金屬電鍍層50的表面及露出之絕緣層40的表面，隔著分子接合層60而加以形成第2層之絕緣層70(圖8I)。由加以蝕刻形成於金屬電鍍層50上之第2層的絕緣層70之任意處者，加以形成開口部75(圖8J)。之後，第2層之金屬電鍍層(e.g.,第2再配線層80)則隔著分子接合層220而加以形成於金屬電鍍層50及第2層之絕緣層70上。
經由進行以上之處理之時，在本實施形態之半導體封裝10中，可隔著分子接合層而層積絕緣層及金屬電鍍層。
然而，形成分子接合層210之分子接合劑，和形成分子接合層60，220之分子接合劑係亦可為相同，或不同。
以上說明之實施形態之半導體封裝10係具備：半導體晶片20，和分子接合層210，和金屬電鍍層50。分子 接合層210係藉由化學結合(e.g.,共有結合)於各絕緣層40與金屬電鍍層50而接合。因此，可使絕緣層40與金屬電鍍層50之密著性提升。另外，經由加以設置分子接合層210於半導體晶片20之導電墊片21與金屬電鍍層50之間之時，更可使半導體晶片20與金屬電鍍層50之密著性提升之同時，可適當地確保半導體晶片20之導電墊片21與金屬電鍍層50之電性連接。
另外，在實施形態之半導體封裝10之製造方法中，未使用濺鍍法等之蒸鍍法而使用無電解電鍍，可形成第1金屬電鍍層55(e.g.,種子層)。經由此，未粗化基材之絕緣層40表面而可作為金屬化之故，可形成具有細微圖案之種子層。另外，降低製造成本之同時，可使生產效率提升。
(第3實施形態)
接著，對於第3實施形態加以說明。本實施形態之半導體封裝10之構成係與第2實施形態之半導體封裝10之構成略相同。本實施形態係在經由噴塗電鍍處理而加以形成金屬電鍍層50之至少一部分的形成的點，與第2實施形態不同。然而，以下所說明以外的構成係與第2實施形態同樣。
例如，在本實施形態中，第1金屬電鍍層55則經由噴塗電鍍處理而加以形成。在噴塗電鍍處理中，各加以噴霧含有第1金屬50m(e.g.,種子金屬55m)之金屬離子溶 液及還原劑溶液。噴塗電鍍處理係例如，自我觸媒型無電解電鍍。
例如，於分子接合層210之表面，加以實施使用第1金屬50m(e.g.,種子金屬55m)之金屬電鍍處理。經由此，第1金屬電鍍層55則加以形成於分子接合層210上。第1金屬電鍍層55係具有之後所形成之第2金屬電鍍層56的金屬電鍍層50之成長起點的種子層。在本實施形態中，第1金屬電鍍處理係噴塗電鍍處理，於分子接合層210之表面，由各加以噴霧金屬離子溶液及還原劑溶液而加以進行。
金屬離子溶液係包含來自於第1金屬50m(e.g.,種子金屬55m)之金屬離子的溶液。本實施形態之第1金屬50m(e.g.,種子金屬55m)係例如，有著鈀，銅，銀，鎳，鉛等之自我觸媒作用的金屬。又換言之，第1金屬50m(e.g.,種子金屬55m)係選自銅，銀及鎳所成的群之至少1種。作為如此之金屬離子係例如，可舉出：銅離子，銀離子及鎳離子等。作為溶解金屬離子之溶媒係可舉出極性溶媒，其中，水為理想。金屬離子溶液的濃度係無特別加以限定，而可採用公知的濃度者。
金屬離子溶液的溫度係如為實用的範圍，並無特別加以限定，例如，20℃以上40℃以下者為佳。金屬離子溶液的溫度當為上述下限值以上時，可得到金屬離子良好地溶解於溶媒之金屬離子溶液。金屬離子溶液的濃度當為上述上限值以下時，可有效果地防止溶媒之蒸發。
還原劑溶液係包含還原金屬離子而使金屬析出之還原劑的溶液。作為還原劑係可使用對應於所使用之金屬離子的公知之化合物。對於作為金屬離子而使用銅離子或銀離子之情況，作為還原劑而使用甲醛，但可得到自我觸媒作用之故，而為理想。另外，對於作為金屬離子而使用鎳離子之情況，作為還原劑而使用亞膦酸酯或四氫硼酸鹽，但可得到自我觸媒作用之故，而為理想。作為溶解還原劑之溶媒係可舉出極性溶媒，其中，水為理想。
還原劑溶液的濃度係無特別加以限定，而可採用公知的濃度者。
還原劑溶液的溫度係如為實用的範圍，並無特別加以限定，例如，20℃以上40℃以下者為佳。還原劑溶液的溫度當為上述下限值以上時，可得到還原劑良好地溶解於溶媒之還原劑溶液。還原劑溶液的濃度當為上述上限值以下時，可有效果地防止溶媒之蒸發。
然而，自我觸媒作用係指：根據經由還原劑而加以還原金屬離子而生成的金屬，則作為在該還原劑之氧化的觸媒而產生作用。在本實施形態中，金屬電鍍處理則為自我觸媒型無電解電鍍之情況，則生產效率更為提升之故，而為理想。
對於金屬離子溶液及還原劑溶液的至少一方，係作為添加劑，而加以添加醋酸等之緩衝劑，酒石酸等之錯合劑及氰化物等之安定劑等。作為緩衝劑係例如，可舉出醋酸及醋酸鹽之混合物等。作為錯合劑係例如，可舉出酒石 酸，檸檬酸，蘋果酸及焦磷酸等。作為安定劑係例如，可舉出氰化物及聯吡啶化合物等。
經由添加此等之添加劑之時，金屬離子溶液或還原劑溶液的長期保存性則提升。另外，成為可安定地形成金屬電鍍層50者。
金屬離子溶液及還原劑溶液的噴霧方法係無特別加以限定。例如，可舉出使用2個噴塗裝置，將金屬離子溶液及還原劑溶液，自2方向，朝向分子接合層210表面之同一處進行噴霧的方法。經由使用如此之噴霧方法，同時噴霧金屬離子溶液及還原劑溶液之時，可對於分子接合層210進行金屬電鍍處理。
在本實施形態之第2金屬電鍍處理及之後的工程係與第2實施形態同樣。然而，在本實施形態中，形成第2金屬電鍍層56之再配線用金屬56m係與形成第1金屬電鍍層56之種子金屬55m相同亦可。第2金屬電鍍層56係例如，經由與噴塗電鍍處理不同之無電解電鍍處理，或電解電鍍處理而加以形成。例如，第2金屬電鍍層56係經由電解電鍍處理而加以形成。
在以上說明之實施形態的半導體裝置之製造方法中，使用無電解電鍍而加以形成第1金屬電鍍層55。經由此，未粗化為基材之分子接合層210或半導體晶片20的表面，而可形成細微之配線圖案者。
另外，在實施形態之半導體封裝10的製造方法中，因金屬電鍍處理則由各噴霧還原劑溶液及金屬離子溶液而 加以進行之故，可未使用鈀等之種子金屬而形成金屬電鍍層50。鈀等之種子金屬係因一般為高價之故，在實施形態之半導體封裝10的製造方法中，可降低製造成本。另外，理想金屬離子之一的銀離子係與鈀做比較，對於除去性優越。因而，當使用銀離子溶液時，更可使半導體封裝10的生產效率提升。
另外，在本實施形態之半導體封裝10的製造方法中，經由分子接合層210而加以接合絕緣層40與金屬電鍍層50。因此，半導體封裝10的內部之密著性則為優越。另外，例如對於自鋁或鋁合金所形成之導電墊片21而言，無須施以將密著性的提升作為目的之鋅酸鹽處理。
(第4實施形態)
接著，參照圖9至圖10G，對於第4實施形態加以說明。本實施形態係在經由噴塗電鍍處理而加以形成金屬電鍍層50之全部的點等，與第3實施形態不同。然而，以下所說明以外的構成係與第3實施形態同樣。
圖9係顯示本實施形態之半導體封裝10之剖面圖。
如圖9所示，在本實施形態之半導體封裝10中，取代第1金屬電鍍層55及第2金屬電鍍層56，而加以設置1個的金屬電鍍層50。換言之，本實施形態的金屬電鍍層50係未具有種子層。
接著，對於本實施形態之半導體封裝10之製造方法之一例加以說明。然而，在以下所示之工程係例如，對應 於圖4A中之(c)至(f)的工程。
首先，準備具有：半導體基板22，導電墊片21，及絕緣膜23的半導體晶片20(圖10A)。接著，由加以供給絕緣素材40m至半導體晶片20表面者，加以設置絕緣層40。接著，於絕緣層40，加以形成開口部45(i.e.,貫通孔)(圖10B)。開口部45係加以設置於對應於半導體晶片20之導電墊片21的範圍，貫通絕緣層40。開口部45係例如，由加以蝕刻絕緣層40者而加以形成。
接著，由以分子接合劑而被覆與開口部45不同之絕緣層40的表面40a，開口部45之內面45a，及露出於開口部45之導電墊片21的表面21a者，加以形成分子接合層210(圖10C)。然而，至以上為止之工程係與第2實施形態同樣。
在本實施形態中，於分子接合層210表面，施以金屬電鍍處理。本實施形態之金屬電鍍處理係與第3實施形態之第1金屬電鍍處理同樣地，經由噴塗電鍍處理而加以進行。即，各加以噴霧含有第1金屬50m之金屬離子溶液及還原劑溶液。噴塗電鍍處理係比較於其他種類之無電解電鍍，金屬電鍍層之析出速度為快。因此，可經由噴塗電鍍處理而進行金屬電鍍層50之全部。另外，在經由噴塗電鍍處理而加以形成金屬電鍍層50之情況，亦加以設置分子接合層210於金屬電鍍層50與絕緣層40之間之故，金屬電鍍層50則安定而存在。另外，與電解電鍍做比較，可使半導體封裝10之生產效率提升。
接著，成被覆金屬電鍍層50地加以形成光阻膜R(圖10E)。接著，經由蝕刻而加以除去金屬電鍍層50的不要部分(圖10F)。經由此，加以形成包含導線51及第1貫孔52之金屬電鍍層50於絕緣層40上(圖10G)。
如根據以上說明之至少1個的實施形態，可提供：可經由分子接合層而使金屬電鍍層與絕緣層之密著性提升之半導體封裝。
於以下，附記幾個半導體裝置，及半導體裝置之製造方法的例。
[A1]、一種半導體裝置，係具備：備有導電層，和具有使前述導電層之至少一部分露出之開口部的絕緣樹脂層之半導體裝置構件；和在前述半導體裝置構件中，至少加以設置於前述絕緣樹脂層表面之分子接合層；和經由前述分子接合層而加以接合於前述半導體裝置構件表面的金屬電鍍層之半導體裝置，其中前述分子接合層則含有分子接合劑，前述分子接合劑之至少一部分則共有結合於含於前述半導體裝置構件之絕緣樹脂層的樹脂，前述分子接合劑之至少一部分則共有結合於含於前述金屬電鍍層之第1金屬，前述金屬電鍍層則藉由前述開口部而加以電性連接於前述導電層。
[A2]、如[A1]所記載之半導體裝置，其中前述分子接合層則更加以設置於在前述半導體裝置構件之前述導電層表面，前述分子接合劑之至少一部分則共有結合於含於前述導電層之第2金屬，前述分子接合劑之至少一部分則共有結合於前述第1金屬，前述金屬電鍍層則藉由前述開口部之前述分子接合層而加以電性連接於前述導電層。
[A3]、如[A1]所記載之半導體裝置，其中對於在前述分子接合層之前述導電層而言之前述分子接合劑的被覆密度則為20面積%以上80面積%以下。
[A4]、如[A2]所記載之半導體裝置，其中加以設置於前述導電層表面之前述分子接合層之至少一部分則為單分子膜狀，前述分子接合劑之至少一部分則共有結合於前述第1金屬與前述第2金屬之雙方。
[A5]、如[A1]所記載之半導體裝置，其中加以設置於前述絕緣樹脂層表面之前述分子接合層之至少一部分則為單分子膜狀，前述分子接合劑之至少一部分則共有結合於前述第1金屬與前述樹脂之雙方。
[A6]、如[A1]所記載之半導體裝置，其中前述金屬電鍍層則為前述半導體裝置構件之電性訊號 的導線之再配線層。
[A7]、如[A1]所記載之半導體裝置，其中前述絕緣樹脂層則包含聚醯亞胺樹脂或聚苯并噁唑樹脂。
[A8]、如[A1]所記載之半導體裝置，其中前述導電層則為加以設置於半導體基板之導電墊片。
[A9]、如[A1]所記載之半導體裝置，其中前述分子接合劑則為三氮雜苯衍生物。
[A10]、如[A9]所記載之半導體裝置，其中前述三氮雜苯衍生物係由一般式(C1)所表示之化合物。
(式中，R係顯示碳化氫基或異種原子，或者亦可介入存在有官能基之碳化氫基，而X係顯示氫原子或碳化氫基，Y係顯示烷氧基，Z係亦可形成氯，顯示硫醇基，胺基或疊氮基，或異種原子，或者亦可介入存在有官能基之碳化氫基，而n1係1~3為止之整數，n2係1~2為止之整數)
[A11]、一種半導體裝置之製造方法，其中，在具備 導電層，和具有使前述導電層之至少一部分露出之開口部的絕緣樹脂層之半導體裝置構件中，至少將前述絕緣樹脂層表面，由分子接合劑而被覆者，形成含有共有結合於含於前述絕緣樹脂層之樹脂的前述分子接合劑的分子接合層，由施以金屬電鍍處理於前述分子接合層及前述導電層表面者，形成含有共有結合於前述分子接合劑之第1金屬，且藉由前述開口部而與前述導電層加以電性連接之金屬電鍍層。
[A12]、如[A11]所記載之半導體裝置之製造方法，其中在形成前述分子接合層時，由與前述絕緣樹脂層之表面同時，以前述分子接合劑而被覆前述導電層表面者，使前述分子接合劑之至少一部分，共有結合於含於前述導電層之第2金屬，而使前述分子接合劑之至少一部分，共有結合於前述第1金屬，藉由在前述開口部之前述分子接合層而將前述金屬電鍍層電性連接於前述導電層。
[A13]、如[A12]所記載之半導體裝置之製造方法，其中由將在前述導電層表面之前述分子接合層之至少一部分，形成為單分子膜狀者，使前述分子接合劑之至少一部分，共有結合於前述第1金屬與前述第2金屬之雙方。
[A14]、如[A11]所記載之半導體裝置之製造方法，其中 由將在前述絕緣樹脂層表面之前述分子接合層之至少一部分，形成為單分子膜狀者，使前述分子接合劑之至少一部分，共有結合於前述第1金屬與含於前述絕緣樹脂層之前述樹脂之雙方。
[A15]、如[A11]所記載之半導體裝置之製造方法，其中前述金屬電鍍層則為前述半導體裝置構件之電性訊號的導線之再配線層，形成前述金屬電鍍層之情況係包括：由對於前述分子接合層表面，或前述分子接合層及前述導電層表面，施以使用種子金屬之金屬電鍍處理者，形成具有成為前述再配線層之成長起點的種子金屬之種子層者，和由對於前述種子層，施以使用再配線用金屬之金屬電鍍處理者，形成含有前述種子層之前述再配線層者。
[A16]、如[A15]所記載之半導體裝置之製造方法，其中為了形成前述種子層之前述金屬電鍍處理則為無電解電鍍。
[A17]、如[A11]所記載之半導體裝置之製造方法，其中前述絕緣樹脂層則包含聚醯亞胺樹脂或聚苯并噁唑樹脂。
[A18]、如[A11]所記載之半導體裝置之製造方法，其 中 前述導電層則為加以設置於半導體基板之導電墊片。
[A19]、如[A11]所記載之半導體裝置之製造方法，其中前述分子接合劑則為三氮雜苯衍生物。
[A20]、如[A19]所記載之半導體裝置之製造方法，其中前述三氮雜苯衍生物係由一般式(C1)所表示之化合物。
(式中，R係顯示碳化氫基或異種原子，或者亦可介入存在有官能基之碳化氫基，而X係顯示氫原子或碳化氫基，Y係顯示烷氧基，Z係亦可形成氯，顯示硫醇基，胺基或疊氮基，或異種原子，或者亦可介入存在有官能基之碳化氫基，而n1係1~3為止之整數，n2係1~2為止之整數)
[B1]、一種半導體裝置之製造方法，其中，在具備導電層，和具有使前述導電層之至少一部分露出之開口部的絕緣樹脂層之半導體裝置構件中，至少將前述絕緣樹脂層 表面，由分子接合劑而被覆者，形成含有共有結合於含於前述絕緣樹脂層之樹脂的前述分子接合劑的分子接合層，由施以金屬電鍍處理於前述分子接合層及前述導電層表面者，形成含有共有結合於前述分子接合劑之第1金屬，且藉由前述開口部而與前述導電層加以電性連接之金屬電鍍層，前述金屬電鍍處理則包含各噴霧含有前述第1金屬的金屬離子溶液及還原劑溶液的噴塗電鍍處理。
[B2]、如[B1]所記載之半導體裝置之製造方法，其中在形成前述分子接合層時，由與前述絕緣樹脂層之表面同時，以前述分子接合劑而被覆前述導電層表面者，使前述分子接合劑之至少一部分，共有結合於含於前述導電層之第2金屬，而使前述分子接合劑之至少一部分，共有結合於前述第1金屬，藉由在前述開口部之前述分子接合層而將前述金屬電鍍層電性連接於前述導電層。
[B3]、如[B2]所記載之半導體裝置之製造方法，其中由將在前述導電層表面之前述分子接合層之至少一部分，形成為單分子膜狀者，使前述分子接合劑之至少一部分，共有結合於前述第1金屬與前述第2金屬之雙方。
[B4]、如[B1]所記載之半導體裝置之製造方法，其中由將在前述絕緣樹脂層表面之前述分子接合層之至少一部分，形成為單分子膜狀者，使前述分子接合劑之至少一部分，共有結合於前述第1金屬與含於前述絕緣樹脂層之前述樹脂之雙方。
[B5]、如[B1]所記載之半導體裝置之製造方法，其中前述噴塗電鍍處理則為自我觸媒型無電解電鍍。
[B6]、如[B5]所記載之半導體裝置之製造方法，其中前述第1金屬則為選自銅，銀及鎳所成的群之至少1種。
[B7]、如[B1]所記載之半導體裝置之製造方法，其中前述金屬電鍍層則為半導體晶片之電性訊號的導線之再配線層，形成前述金屬電鍍層之情況係包括：由對於前述分子接合層表面，或前述分子接合層及前述導電層表面，施以各噴霧含有前述第1金屬之金屬離子溶液及還原劑溶液的噴塗電鍍處理者，形成具有前述再配線層之成長起點的種子層者，和由對於前述種子層，施以使用前述第1金屬之金屬電鍍處理者，形成含有前述種子層之前述再配線層者。
[B8]、如[B1]所記載之半導體裝置之製造方法，其中前述絕緣樹脂層則包含聚醯亞胺樹脂或聚苯并噁唑樹脂。
[B9]、如[B1]所記載之半導體裝置之製造方法，其中前述導電層則為加以設置於半導體基板之導電墊片。
[B10]、如[B1]所記載之半導體裝置之製造方法，其中前述分子接合劑則為三氮雜苯衍生物。
[B11]、如[B10]所記載之半導體裝置之製造方法，其 中前述三氮雜苯衍生物係由一般式(C1)所表示之化合物。
(式中，R係顯示碳化氫基或異種原子，或者亦可介入存在有官能基之碳化氫基，而X係顯示氫原子或碳化氫基，Y係顯示烷氧基，Z係亦可形成氯，顯示硫醇基，胺基或疊氮基，或異種原子，或者亦可介入存在有官能基之碳化氫基，而n1係1~3為止之整數，n2係1~2為止之整數)
雖已說明過幾個實施形態，但此等實施形態係作為例而提示之構成，未特意限定發明之範圍者。此等實施形態係可由其他種種形態而加以實施，在不脫離發明的內容範圍，可進行種種省略，置換，變更者。此等實施形態或其變形係與包含於發明範圍或內容同樣地，包含於記載於申請專利申請範圍之發明與其均等的範圍。
10‧‧‧半導體封裝
20‧‧‧半導體晶片
20A‧‧‧第1半導體晶片
20B‧‧‧第2半導體晶片
20C‧‧‧第3半導體晶片
21‧‧‧導電墊片
21m‧‧‧金屬
30‧‧‧塑模樹脂部
31‧‧‧第1部分(i.e.,第1範圍)
32‧‧‧第2部分(i.e..，第2範圍)
40‧‧‧下絕緣層
40m‧‧‧絕緣素材
41‧‧‧第1部分
42‧‧‧第2部分
45‧‧‧開口部
50‧‧‧第1再配線層
50m‧‧‧導電素材
51‧‧‧導線
52‧‧‧第1貫孔
52a‧‧‧凹窪
53‧‧‧貫孔承接部
60‧‧‧分子接合層
61‧‧‧第1部分
62‧‧‧第2部分
63‧‧‧第3部分
70‧‧‧上絕緣層
70m‧‧‧絕緣素材
71‧‧‧第1部分(i.e.,第1範圍)
72‧‧‧第2部分(i.e.,第2範圍)
75‧‧‧開口部
80‧‧‧第2再配線層
80m‧‧‧導電素材
81‧‧‧端子部
82‧‧‧第2貫孔
82a‧‧‧凹窪
90‧‧‧焊錫連接部

Claims (20)

  1. 一種半導體裝置，係其特徵為具備：導電部，和具有使前述導電部之至少一部分露出之露出部的絕緣層；和至少加以設置於前述絕緣層表面之分子接合層；和經由前述分子接合層而加以接合於前述絕緣層表面的金屬電鍍層；前述分子接合層之至少一部分係與含於前述絕緣層之絕緣素材進行化學結合，前述分子接合層之至少一部分係與含於前述金屬電鍍層之第1金屬進行化學結合，前述金屬電鍍層係通過前述露出部而加以電性連接於前述導電部。
  2. 如申請專利範圍第1項記載之半導體裝置，其中前述分子接合層係包含共有結合於前述絕緣素材與前述第1金屬的雙方之分子接合體。
  3. 如申請專利範圍第1項記載之半導體裝置，其中前述分子接合層係亦加以設置於露出在前述露出部的前述導電部表面，前述分子接合層之至少一部分係與含於前述導電部之第2金屬進行化學結合。
  4. 如申請專利範圍第3項記載之半導體裝置，其中前述分子接合層係包含共有結合於前述第1金屬與前 述第2金屬的雙方之分子接合體。
  5. 如申請專利範圍第1項記載之半導體裝置，其中前述分子接合體係包括：加以設置於與前述露出部不同之前述絕緣層表面之第1部分，和加以設置於前述露出部內面之第2部分，和加以設置於露出在前述露出部之前述導電部表面之第3部分；前述金屬電鍍層係加以接合於前述分子接合層之前述第1部分，前述第2部分，及前述第3部分。
  6. 如申請專利範圍第5項記載之半導體裝置，其中前述金屬電鍍層係具有：沿著與前述露出部不同之前述絕緣層表面而加以設置，接合於前述分子接合層之前述第1部分的導線，和加以設置於前述露出部，接合於前述分子接合層之前述第2部分及前述第3部份之貫孔。
  7. 如申請專利範圍第6項記載之半導體裝置，其中前述導電部係半導體晶片之導電墊片。
  8. 如申請專利範圍第7項記載之半導體裝置，其中前述金屬電鍍層係含有流動有來自前述半導體晶片之電性訊號及對於前述半導體晶片之電性訊號之至少一方的導線之再配線層。
  9. 如申請專利範圍第1項記載之半導體裝置，其中前述分子接合層係含有三嗪硫醇殘基。
  10. 一種半導體裝置之製造方法，其特徵為，由塗佈分子接合劑於具有使導電部之至少一部分露出之開口部的絕緣層表面者，形成分子接合層， 由至少(at least by)對於前述分子接合層表面，施以金屬電鍍處理者，通過前述開口部而與前述導電部加以電性連接之同時，形成包含與前述分子接合層進行化學接合之第1金屬的金屬電鍍層。
  11. 如申請專利範圍第10項記載之半導體裝置之製造方法，其中前述金屬電鍍處理係包含無電解電鍍處理。
  12. 如申請專利範圍第10項記載之半導體裝置之製造方法，其中前述金屬電鍍處理係包含各噴霧含有前述第1金屬的金屬離子溶液及還原劑溶液的噴塗電鍍處理。
  13. 如申請專利範圍第12項記載之半導體裝置之製造方法，其中前述噴塗電鍍處理係為自我觸媒型無電解電鍍。
  14. 如申請專利範圍第13項記載之半導體裝置之製造方法，其中前述第1金屬則為選自銅，銀及鎳所成的群之至少1種。
  15. 如申請專利範圍第10項記載之半導體裝置之製造方法，其中前述分子接合層係與前述絕緣層表面同時，亦對於露出在前述開口部的前述導電部表面，由加以塗佈前述分子接合劑者加以形成。
  16. 如申請專利範圍第10項記載之半導體裝置之製 造方法，其中前述金屬電鍍層係包含流動有電性訊號之導線的再配線層，形成前述金屬電鍍層之情況係包括：至少對於前述分子接合層表面，由使用前述第1金屬而施以第1金屬電鍍處理者，形成成為前述再配線層之成長起點的種子層者，和於前述種子層上，由施以第2金屬電鍍處理者，於前述種子層上，形成前述再配線層之主體部者。
  17. 如申請專利範圍第16項記載之半導體裝置之製造方法，其中前述第1金屬電鍍處理係為無電解電鍍處理。
  18. 如申請專利範圍第16項記載之半導體裝置之製造方法，其中前述第1金屬電鍍處理係各噴霧含有前述第1金屬之金屬離子溶液及還原劑溶液的噴塗電鍍處理。
  19. 如申請專利範圍第10項記載之半導體裝置之製造方法，其中前述分子接合劑則為三氮雜苯衍生物。
  20. 如申請專利範圍第19項記載之半導體裝置之製造方法，其中前述三氮雜苯衍生物係由一般式(C1)所表示之化合物， (式中，R係顯示碳化氫基或異種原子，或者亦可介入存在有官能基之碳化氫基，而X係顯示氫原子或碳化氫基，Y係顯示烷氧基，Z係亦可形成氯，顯示硫醇基，胺基或疊氮基，或異種原子，或者亦可介入存在有官能基之碳化氫基，而n1係1~3為止之整數，n2係1~2為止之整數)。
TW106106487A 2016-04-07 2017-02-24 半導體裝置及其製造方法 TWI646656B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662319450P 2016-04-07 2016-04-07
US62/319,450 2016-04-07
US201662324686P 2016-04-19 2016-04-19
US62/324,686 2016-04-19
US201662382048P 2016-08-31 2016-08-31
US62/382,048 2016-08-31

Publications (2)

Publication Number Publication Date
TW201737463A true TW201737463A (zh) 2017-10-16
TWI646656B TWI646656B (zh) 2019-01-01

Family

ID=59998359

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106106487A TWI646656B (zh) 2016-04-07 2017-02-24 半導體裝置及其製造方法
TW107104538A TWI663703B (zh) 2016-04-07 2017-02-24 電子機器及電路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107104538A TWI663703B (zh) 2016-04-07 2017-02-24 電子機器及電路基板

Country Status (3)

Country Link
US (1) US20170294398A1 (zh)
CN (1) CN107275303A (zh)
TW (2) TWI646656B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257745B2 (en) * 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH082995B2 (ja) * 1991-10-24 1996-01-17 富士通株式会社 マイクロカプセル型導電性フィラーの作製方法
US6476487B2 (en) * 1992-10-30 2002-11-05 Showa Denko K.K. Solder circuit
JP2000156563A (ja) * 1998-11-19 2000-06-06 Matsushita Electric Ind Co Ltd プリント配線基板
JP3678048B2 (ja) * 1999-04-05 2005-08-03 松下電器産業株式会社 半田プリコート方法および半田プリコート基板
WO2009154083A1 (ja) * 2008-06-16 2009-12-23 株式会社いおう化学研究所 積層体及び回路配線基板
US8753748B2 (en) * 2010-10-04 2014-06-17 Kunio Mori Process for forming metal film, and product equipped with metal film
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
US9070660B2 (en) * 2013-03-15 2015-06-30 Intel Corporation Polymer thermal interface material having enhanced thermal conductivity

Also Published As

Publication number Publication date
TWI646656B (zh) 2019-01-01
CN107275303A (zh) 2017-10-20
TWI663703B (zh) 2019-06-21
US20170294398A1 (en) 2017-10-12
TW201820583A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US10978418B2 (en) Method of forming an electrical contact and method of forming a chip package with a metal contact structure and protective layer
JP4635209B2 (ja) 半導体パッケージの製造方法
TWI229435B (en) Manufacture of semiconductor device
JP5808586B2 (ja) インターポーザの製造方法
TWI331382B (en) Stacked package structure and method for manufacturing the same
JP5658582B2 (ja) 半導体装置の製造方法および半導体装置
KR101641993B1 (ko) 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법
US20130062764A1 (en) Semiconductor package with improved pillar bump process and structure
TW201133743A (en) Semiconductor structure and method forming semiconductor device
TW201533811A (zh) 封裝結構及其形成方法
JP2001144223A (ja) 再配置チップサイズパッケージ及びその製造方法
CN108417550B (zh) 半导体装置及其制造方法
US20170294408A1 (en) Semiconductor device that includes a molecular bonding layer for bonding elements
JP2018037638A (ja) 半導体パッケージ、及び半導体パッケージの製造方法
JP6624298B2 (ja) 半導体装置製造方法
TW201737463A (zh) 半導體裝置及其製造方法
US20190312122A1 (en) Electronic component, method for manufacturing electronic component, and electronic device
TWI512925B (zh) 焊線結構及形成焊線結構的方法
US9530757B2 (en) Single mask package apparatus
JP2012190939A (ja) 半導体装置およびその製造方法
TWI693647B (zh) 半導體裝置及半導體裝置之製造方法
JP2018037637A (ja) 半導体装置、及び半導体装置の製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2017500750A (ja) リードフレーム表面を処理するための方法および処理されたリードフレーム表面を有するデバイス
JP2015153822A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees