JP2018037638A - 半導体パッケージ、及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ、及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2018037638A JP2018037638A JP2017067310A JP2017067310A JP2018037638A JP 2018037638 A JP2018037638 A JP 2018037638A JP 2017067310 A JP2017067310 A JP 2017067310A JP 2017067310 A JP2017067310 A JP 2017067310A JP 2018037638 A JP2018037638 A JP 2018037638A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molecular bonding
- semiconductor package
- insulating layer
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】分子接合層によって再配線層と絶縁層との密着性を向上させることができる半導体パッケージを提供することである。【解決手段】実施形態の半導体パッケージは、半導体チップと、再配線層と、分子接合層と、絶縁層とを備えている。前記再配線層は、前記半導体チップからの電気信号及び前記半導体チップへの電気信号の少なくとも一方が流れる導線を含む。前記分子接合層は、前記再配線層の少なくとも一部の表面に設けられている。前記絶縁層は、前記分子接合層の少なくとも一部を覆う。前記分子接合層の少なくとも一部は、前記導線に含まれる導電素材と化学結合している。前記分子接合層の少なくとも一部は、前記絶縁層に含まれる絶縁素材と化学結合している。【選択図】図1
Description
本発明の実施形態は、半導体パッケージ、及び半導体パッケージの製造方法に関する。
電気信号が流れる導線を含む再配線層と、前記再配線層の少なくとも一部を覆う絶縁層とを備えた半導体パッケージが知られている。
本発明が解決しようとする課題は、分子接合層によって再配線層と絶縁層との密着性を向上させることができる半導体パッケージを提供することある。
実施形態の半導体パッケージは、半導体チップと、再配線層と、分子接合層と、絶縁層とを備えている。前記再配線層は、前記半導体チップからの電気信号及び前記半導体チップへの電気信号の少なくとも一方が流れる導線を含む。前記分子接合層は、前記再配線層の少なくとも一部の表面に設けられている。前記絶縁層は、前記分子接合層の少なくとも一部を覆う。前記分子接合層の少なくとも一部は、前記導線に含まれる導電素材と化学結合している。前記分子接合層の少なくとも一部は、前記絶縁層に含まれる絶縁素材と化学結合している。
以下、実施形態の半導体パッケージ及び半導体パッケージの製造方法を、図面を参照して説明する。なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それらの重複する説明は省略する場合がある。なお、図面は模式的なものであり、各構成要素の数、厚み、幅、比率などは、現実のものと異なることがある。
(第1の実施形態)
まず、図1から図5を参照し、第1の実施形態について説明する。
まず、図1から図5を参照し、第1の実施形態について説明する。
図1は、第1の実施形態の電子機器1の一例を示す斜視図である。電子機器1には、第1の実施形態の半導体パッケージ10が搭載される。電子機器1は、例えばウェアラブル機器であるが、これに限定されない。電子機器1は、例えば、IOT(Internet Of Things)に対応した電子機器であり、無線または有線によってインターネットに接続可能である。この場合、半導体パッケージ10の一例は、プロセッサ(例えば Central Processing Unit)と、センサと、無線モジュールとを有する。なお、電子機器1および半導体パッケージ10は、上記例に限定されない。電子機器1は、車載用の電子機器でもよく、その他の用途の電子機器でもよい。半導体パッケージ10は、車載用部品やパワー半導体として用いられる半導体部品でもよく、その他の用途に用いられる半導体部品でもよい。また、以下に示す第2から第4の実施形態に係る半導体パッケージ10は、上述したような電子機器1に搭載されてもよい。
図2は、第1の実施形態の半導体パッケージ10を示す断面図である。
本実施形態の半導体パッケージ10は、例えば、Fan Out Wafer Level Package(FOWLP)である。詳しくは後述するが、半導体パッケージ10は、半導体チップ20と、この半導体チップ20よりも大きな再配線層50とを有する。なお本願で言う「再配線層」とは、半導体チップの端子(例えば導電パッド)に電気的に接続されるとともに半導体チップよりも外周側に延びた導線(例えば再配線)を含む層である。なお、半導体パッケージ10は、FOWLPに限定されず、Wafer Level Chip Size Package(WLCSP)や、その他の種類の半導体パッケージでもよい。半導体パッケージ10は、「半導体装置」の一例である。
図2に示すように、半導体パッケージ10は、例えば、第1半導体チップ20A、第2半導体チップ20B、第3半導体チップ20C、モールド樹脂部30、下絶縁層40、第1再配線層50、分子接合層60、上絶縁層70、第2再配線層80、及び半田接続部90を備えている。なお、本願では「上」及び「下」を、半導体パッケージ10の製造工程を基準としている。ただし、これら「上」及び「下」などの修飾語は、説明の便宜上付されたものであり、絶縁層40,70の位置や機能、構成を限定するものではない。
第1半導体チップ20A、第2半導体チップ20B、および第3半導体チップ20Cは、例えばシリコンを含む半導体を構成素材とする部材であり、例えばベアチップである。第1から第3の半導体チップ20A,20B,20Cの各々の一例は、「シリコンチップ」と称されてもよい。第1から第3の半導体チップ20A,20B,20Cは、例えば、GaNまたはSiCなどを材料とするHFET(Heterojunction F即ちld Effect Transistor)、またはSiを材料とするLDMOS(Lateral Double Diffuse MOS Transistor)などである。また、半導体チップ20A,20B,20Cのその他の例として、光半導体素子、圧電素子、メモリ素子、マイクロコンピュータ素子、センサ素子、又は無線通信用素子などが挙げられる。なお本願で言う「半導体チップ」とは、電気回路を含む部品であればよく、特定の用途の半導体チップに限定されない。
例えば、第1半導体チップ20Aは、プロセッサ(例えば Central Processing Unit)である。例えば、第2半導体チップ20Bは、加速度、傾き、地磁気、温度、振動またはその他の物理量の少なくとも1つを検出するセンサである。例えば、第3半導体チップ20Cは、無線通信モジュールである。第1半導体チップ20Aは、第2半導体チップ20B及び第3半導体チップ20Cを制御することで、第2半導体チップ20Bが検出した検出結果を、第3半導体チップ20Cによって半導体チップ20の外部に無線送信する。なお、第1から第3の半導体チップ20A,20B,20Cの機能は、上記例に限定されない。また、半導体パッケージ10は、複数の半導体チップを有する半導体パッケージに限定されず、少なくとも1つの半導体チップを有すればよい。なお、以下の説明では、第1から第3の半導体チップ20A,20B,20Cを特に区別しない場合は、半導体チップ20と称する。
図2に示すように、半導体チップ20は、複数の導電パッド(接続部、電気接続部)21を有する。導電パッド21は、「端子」の一例である。複数の導電パッド21は、半導体チップ20の表面に露出している。なお、図2中では図示しないが、第2及び第3の半導体チップ20B,20Cも、第1半導体チップ20Aと同様に、複数の導電パッド21を有する。導電パッド21は、金属(即ち金属素材)21mによって形成されている。金属21mは、例えば、銅、銅合金、アルミニウム又はアルミニウム合金(例えばアルミニウム−シリコン系合金等)などであるが、これらに限定されない。
モールド樹脂部(即ち絶縁部)30は、第1から第3の半導体チップ20A,20B,20Cを覆っている。モールド樹脂部30は、第1から第3の半導体チップ20A,20B,20Cを一体に封止している。モールド樹脂部30は、半導体チップ20に面した第1部分(即ち第1領域)31と、半導体チップ20の外周側(例えば第1から第3の半導体チップ20A,20B,20Cの外周側)に設けられた第2部分(即ち.第2領域)32とを有する。
下絶縁層40は、半導体チップ20及びモールド樹脂部30に対して積層されている。下絶縁層40は、第1部分(即ち第1領域)41と、第2部分(即ち第2領域)42とを有する。第1部分41は、半導体チップ20と第1再配線層50との間に設けられている。第1部分41は、下絶縁層40の厚さ方向(即ち半導体チップ20に対する下絶縁層40の積層方向)において、半導体チップ20と重なる。一方で、第2部分42は、モールド樹脂部30の第2部分32と第1再配線層50との間に設けられている。第2部分42は、下絶縁層40の厚さ方向において、モールド樹脂部30の第2部分32と重なる。下絶縁層40は、絶縁素材40mによって形成されている。絶縁素材40mは、例えば、アクリル樹脂、オキセタン樹脂、エポキシ樹脂、ポリイミド樹脂又はポリベンゾオキサゾール樹脂などであるが、これらに限定されない。下絶縁層40は、「ベース絶縁層」と称されてもよい。ただし、この名称は、下絶縁層40の位置や機能、構成を限定するものではない。
第1再配線層50は、下絶縁層40の表面に設けられている。第1再配線層50は、下絶縁層40と上絶縁層70との間に設けられている。第1再配線層50は、半導体チップ20の導電パッド21に電気的に接続された複数の導線51を含む層である。複数の導線51は、半導体チップ20の電子信号が流れる。なお本願で言う「半導体チップの電気信号」とは、半導体チップ20からの電気信号(例えば半導体チップ20から送られた電気信号)及び半導体チップ20への電気信号(例えば半導体チップ20が受け取る電気信号)の少なくとも一方を含む。導線51は、「第1導線(例えば第1再配線)」の一例である。例えば、複数の導線51は、下絶縁層40の第1部分41と第2部分42とに亘って延びている。
第1再配線層50は、導線51に加えて、第1ビア52と、ビア受け部(即ちビア接続部)53とを含む。第1ビア52は、例えば、有底のビアである。第1ビア52は、少なくとも1つの導線51に物理的及び電気的に接続されている。第1ビア52は、下絶縁層40のなかに窪んだ窪み52aを有する。第1ビア52は、導線51から半導体チップ20に向けて延びており(即ちモールド樹脂部30に向けて延びており)、下絶縁層40を貫通している。第1ビア52は、半導体チップ20の導電パッド21に物理的及び電気的に接続されている。これにより、導線51は、第1ビア52を介して半導体チップ20の導電パッド21に電気的に接続されている。第1ビア52の窪み52aの内側には、後述する上絶縁層70の一部が収容されている。
ビア受け部53は、第1再配線層50のなかで、後述する第2再配線層80の第2ビア82が接続される部分である。ビア受け部53は、上絶縁層70の厚さ方向(即ち第1再配線層50に対する上絶縁層70の積層方向)で第2ビア82に面し、第2ビア82に物理的及び電気的に接続されている。ビア受け部53は、「導体部」の一例である。ビア受け部53は、少なくとも1つの導線51と物理的及び電気的に接続されている。
別の観点で見ると、第1再配線層50は、半導体チップ20に対して、半導体チップ20の電気信号の導線として設けられた層である。第1再配線層50は、導電素材(例えば導電性金属)50mによって形成されている。導電素材50mは、例えば、Au、Ni、Cu、Pt、Sn、又はPdなどであるが、これらに限定されない。本実施形態では導電素材50mは、Cuである。導電素材50mは、「第1導電素材」の一例である。第1再配線層50は、例えばめっきによって形成されている。導電素材50mは、導電パッド21を形成する導電素材21mと同じでもよく、異なってもよい。
分子接合層60は、第1再配線層50の少なくとも一部の表面に設けられている。本実施形態では、分子接合層60は、第1再配線層50の略全部の表面に設けられている。分子接合層60は、「第1分子接合層」の一例である。なお、分子接合層60については、詳しく後述する。
上絶縁層70は、第1再配線層50に対して、下絶縁層40とは反対側に設けられている。上絶縁層70は、「第1絶縁層」の一例である。上絶縁層70は、分子接合層60の少なくとも一部を覆う。本実施形態では、上絶縁層70は、分子接合層60の略全部を覆う。上絶縁層70は、下絶縁層40の第1部分41と重なる第1部分(即ち第1領域)71と、下絶縁層40の第2部分42と重なる第2部分(即ち第2領域)72とを有する。上絶縁層70は、絶縁素材70mによって形成されている。絶縁素材70mは、例えば、アクリル樹脂、オキセタン樹脂、エポキシ樹脂、ポリイミド樹脂又はポリベンゾオキサゾール樹脂などであるが、これらに限定されない。絶縁素材70mは、「第1絶縁素材」の一例である。絶縁素材70mは、下絶縁層40を形成する絶縁素材40mと同じでもよく、異なってもよい。
第2再配線層80は、上絶縁層70の表面に設けられている。第2再配線層80は、上絶縁層70に対して第1再配線層50とは反対側に設けられている。第2再配線層80は、第1再配線層50の導線51に電気的に接続されている。また、本実施形態では、第2再配線層80は、半導体パッケージ10の外面に設けられた端子部81を有する。端子部81は、第2ビア82を含む。第2ビア82は、例えば、有底のビアである。第2ビア82は、上絶縁層70のなかに窪んだ窪み82aを有する。第2ビア82は、第1再配線層50に向けて延びており、上絶縁層70を貫通している。第2ビア82は、第1再配線層50のビア受け部53に物理的及び電気的に接続されている。これにより、第2再配線層80は、第1再配線層50の導線51に電気的に接続されている。また、第2再配線層80は、第1再配線層50を介して半導体チップ20の導電パッド21に電気的に接続されている。第2再配線層80は、導電素材(例えば導電性金属)80mによって設けられている。導電素材80mは、例えばAu、Ni、Cu、Pt、Sn、又はPdなどであるが、これらに限定されない。本実施形態では導電素材80mは、Cuである。導電素材80mは、「第2導電素材」の一例である。第2再配線層80は、例えばめっきによって形成されている。導電素材80mは、第1再配線層50を形成する導電素材50m及び導電パッド21を形成する導電素材21mと同じでもよく、異なってもよい。
半田接続部90は、「接続部」、「外部接続端子」のそれぞれ一例である。半田接続部90は、外部モジュール(例えば回路基板)と、半導体パッケージ10とを物理的及び電気的に接続する接続部である。半田接続部90は、第2再配線層80の端子部81に設けられている。半田接続部90の一部は、端子部81の第2ビア82の内側に収容されている。半田接続部90は、例えば、半田ボールまたは半田バンプである。なお、「接続部」は、半田接続部に限定されず、導電性ペーストなどで形成される導電部や、その他の種類の導電部でもよい。
次に、分子接合層60について説明する。
図2に示すように、分子接合層60は、第1再配線層50と上絶縁層70との間に設けられている。分子接合層60は、第1再配線層50と上絶縁層70との両方に化学結合している。これにより、分子接合層60は、第1再配線層50と上絶縁層70とを接合している。なお、分子接合層60は、実際には非常に薄いが、説明の便宜上、各図中ではある程度の厚さで示している。
分子接合層60は、分子接合剤によって形成される分子接合体60r(図3参照)を含む。分子接合剤は、例えば樹脂及び金属と化学結合(例えば共有結合)を形成し得る化合物である。なお本願で言う「共有結合」とは、共有結合性を有する結合を広く意味し、配位結合及び準共有結合なども含む。また本願で言う「分子接合体」とは、分子接合剤が化学結合(即ち化学反応)した後に接合部に残る物質を意味する。
分子接合剤としては、例えば、トリアジン誘導体などの化合物が挙げられる。トリアジン誘導体としては、以下の一般式(C1)で表される化合物が挙げられる。
(C1)
(式中、Rは、炭化水素基又は異種原子もしくは官能基が介在してもよい炭化水素基を示し、Xは、水素原子又は炭化水素基を示し、Yは、アルコキシ基を示し、
Zは、塩を形成していてもよい、チオール基、アミノ基もしくはアジド基、又は異種原子もしくは官能基が介在してもよい炭化水素基を示し、n1は1〜3までの整数であり、n2は1〜2までの整数である。)
上記一般式(C1)において、Rは、好ましくは炭素数1〜7の炭化水素基、又はこれらの主鎖に窒素原子が介在するものを示す。Xは、炭素数1〜3の炭化水素基を示す。Yは、炭素数1〜3のアルコキシ基を示す。n1は、好ましくは3である。n2は、好ましくは2である。Zは、好ましくは塩を形成していてもよい、チオール基、アミノ基もしくはアジド基、又はアルキル基を示す。塩を形成するカチオンの元素としては、アルカリ金属が好ましく、中でもLi、Na、K又はCsがさらに好ましい。なお、n2が2である場合は、少なくとも1つのZは、塩を形成している、チオール基、アミノ基又はアジド基を示すことが好ましい。
(式中、Rは、炭化水素基又は異種原子もしくは官能基が介在してもよい炭化水素基を示し、Xは、水素原子又は炭化水素基を示し、Yは、アルコキシ基を示し、
Zは、塩を形成していてもよい、チオール基、アミノ基もしくはアジド基、又は異種原子もしくは官能基が介在してもよい炭化水素基を示し、n1は1〜3までの整数であり、n2は1〜2までの整数である。)
上記一般式(C1)において、Rは、好ましくは炭素数1〜7の炭化水素基、又はこれらの主鎖に窒素原子が介在するものを示す。Xは、炭素数1〜3の炭化水素基を示す。Yは、炭素数1〜3のアルコキシ基を示す。n1は、好ましくは3である。n2は、好ましくは2である。Zは、好ましくは塩を形成していてもよい、チオール基、アミノ基もしくはアジド基、又はアルキル基を示す。塩を形成するカチオンの元素としては、アルカリ金属が好ましく、中でもLi、Na、K又はCsがさらに好ましい。なお、n2が2である場合は、少なくとも1つのZは、塩を形成している、チオール基、アミノ基又はアジド基を示すことが好ましい。
分子接合層60の少なくとも一部(即ち 分子接合層60を形成する分子接合剤の少なくとも一部)は、第1再配線層50の導線51に含まれる導電素材50mと化学結合(例えば共有結合)している。同様に、分子接合層60の少なくとも一部(即ち 分子接合層60を形成する分子接合剤の少なくとも一部)は、上絶縁層70に含まれる絶縁素材70mと化学結合(例えば共有結合)している。これにより、分子接合層60は、第1再配線層50の導線51と上絶縁層70とを接合している。
分子接合剤が、第1再配線層50の導線51の導電素材50mと、上絶縁層70の絶縁素材70mとに化学結合(例えば共有結合)することで、第1再配線層50の導線51と上絶縁層70とを密着力高く接合することができる。これにより、例えば外部モジュールに対して半田接続部90を接続するためのリフロー工程などにおいて、第1再配線層50から上絶縁層70が剥がれてしまうことが抑制される。
図3は、分子接合層60の組成の一例を模式的に示す図である。
図3に示すように、分子接合層60は、例えば、複数の分子接合体60rを含む。分子接合体60rは、上述の分子接合剤が接合対象物(first member and second member)と化学反応することで形成された分子接合剤残基を含む。例えば、分子接合体60rは、上述の分子接合剤が第1再配線層50及び上絶縁層70と化学反応することで形成された分子接合剤残基を含む。分子接合剤残基は、例えば、図3に示すような、トリアジンジチオール残基である。なお、分子接合体60rは、図3中の”S”や”Z”を含んでもよい。図3中の”Z”の一例は、アミノヒドロカルビルシロキシ基である。例えば、分子接合層60に含まれる少なくとも1つの分子接合体60rは、第1再配線層50の導線51に含まれる導電素材50mと上絶縁層70に含まれる絶縁素材70mとの両方に化学結合(例えば共有結合)している。言い換えると、分子接合層60に含まれる分子接合剤の1分子(例えば分子接合体60r)は、第1再配線層50の導線51に含まれる導電素材50mと上絶縁層70に含まれる絶縁素材70mとの両方に化学結合(例えば共有結合)している。
図2に示すように、本実施形態では、分子接合層60は、第1部分61と、第2部分62と、第3部分63とを有する。第1部分61は、上述したように、第1再配線層50の導線51と上絶縁層70との間に設けられ、第1再配線層50の導線51と上絶縁層70との両方に化学結合(例えば共有結合)している。これにより、第1部分61は、第1再配線層50の導線51と上絶縁層70とを接合している。
第2部分62は、第1ビア52の窪み52aの内側に設けられている。第2部分62は、第1ビア52の窪み52aの内面(即ち第1ビア52の内面)に沿って設けられ、第1部分61とは異なる方向に延びている。第2部分62は、例えば、半導体チップ20と下絶縁層40との境界面に対して交差する方向に延びている。第2部分62は、第1ビア52の内面と上絶縁部70との間に設けられ、第1ビア52と上絶縁層70との両方に化学結合(例えば共有結合)している。詳しく述べると、第2部分62の少なくとも一部(即ち 分子接合層60を形成する分子接合剤の少なくとも一部)は、第1ビア52に含まれる導電素材50mと化学結合(例えば共有結合)している。同様に、第2部分62の少なくとも一部(即ち 分子接合層60を形成する分子接合剤の少なくとも一部)は、第1ビア52の窪み52aの内側で上絶縁層70に含まれる絶縁素材70mと化学結合(例えば共有結合)している。これにより、第2部分62は、第1ビア52の窪み52aの内側で、第1ビア52と上絶縁層70とを接合している。
第3部分63は、第1再配線層50のビア受け部53と第2再配線層80の第2ビア82との間に設けられ、第1再配線層50のビア受け部53と第2再配線層80の第2ビア82との両方に化学結合(例えば共有結合)している。詳しく述べると、第3部分63の少なくとも一部(即ち 分子接合層60を形成する分子接合剤の少なくとも一部)は、第1再配線層50のビア受け部53に含まれる導電素材50mと化学結合(例えば共有結合)している。同様に、第3部分63の少なくとも一部(即ち 分子接合層60を形成する分子接合剤の少なくとも一部)は、第2ビア82に含まれる導電素材80mと化学結合(例えば共有結合)している。これにより、分子接合層60は、第1再配線層50のビア受け部53と第2再配線層80の第2ビア82とを接合している。
ここで、分子接合層60の分子接合体60rは、例えば完全に均一に分散していない。第2再配線層80の第2ビア82は、複数の分子接合体60rの間の位置(即ち分子接合体60rが存在しない領域)で、第1再配線層50のビア受け部53に接する。これにより、第2再配線層80の第2ビア82と第1再配線層50のビア受け部53とが電気的に接続される。
例えば、第1再配線層50と上絶縁層70との間との間の密着強度は、2MPa以上であることが好ましく、5MPa以上であることがより好ましく、6MPa以上であることがさらに好ましく、10MPa以上であることが特に好ましい。また、この測定時の破壊モードは、接合界面ではなく、上絶縁層70が破壊されるモードとなるのことが好ましい。密着強度は、例えば、ダイシェアテストによって測定することができる。引張試験の具体例としては、MIL−STD883G、即ちC−60749−19、又はEIAJ ED−4703等に規定された方法が挙げられる。また別の観点では、第1再配線層50と上絶縁層70との密着強度は、0.5N/mm以上であることが好ましく、1N/mm以上であることがより好ましい。密着強度は、例えば、ピール強度試験によって測定することができる。試験の具体例としては、日本工業規格(JISC5012)に規定された方法が挙げられる。
分子接合層60は、0.5nm以上、好ましくは1nm以上、また20nm以下の厚みを有していてもよい。分子接合層60の厚みは、例えば、1nm以上10nm以下であることがより好ましい。第1再配線層50の導線51の面積に対する分子接合剤の被覆密度(即ち分子接合層60の被膜密度)は、20%以上であり、30%以上であることが好ましく、50%以上であることがより好ましい。例えば、第1再配線層50の導線51の面積に対する分子接合剤の被覆密度は、80%以下である。すなわち、第1再配線層50の導線51の面積に対する分子接合剤の被覆密度は、例えば、20〜80%であり、30〜80%が好ましく、50〜80%がより好ましい。なお、分子接合剤の被覆密度が100面積%である場合、分子接合剤が被覆すべき対象物の表面に対して理論上最密に充填されていると定義する。分子接合剤の被覆密度は、X線回折法による測定結果から求めることができる。
第1再配線層50の導線51の面積に対する分子接合剤の被覆密度が上記下限値以上であると、第1再配線層50と上絶縁層70との密着性をより高めることができる。また、第1再配線層50の導線51の面積に対する分子接合剤の被覆密度が上記上限値以下であると、第1再配線層50のビア受け部53と第2再配線層80の第2ビア82との電気的接続を容易に確保することができる。
例えば、分子接合層60の少なくとも一部は、単分子膜状である。本実施形態では、分子接合層60の略全部が単分子膜状に形成されている。分子接合層60における単分子膜状に形成された部分では、1分子の分子接合剤(即ち分子接合体60r)が第1再配線層50の導電素材50mと上絶縁層70の絶縁素材70mとの両方に化学結合(例えば共有結合)している。よって、第1再配線層50と上絶縁層70との密着性をより高めることができる。さらに、分子接合層60による半導体パッケージ10の厚みの増加が最小限に抑えられる。分子接合層60の多くの面積を占める部分が単分子膜状であることが好ましい。例えば、第1再配線層50の表面のうち分子接合層60に被覆された面積の30〜100%に相当する部位が単分子膜状であることがより好ましい。
ここで、再配線層の上に絶縁層を形成する場合、例えば再配線層の導線の表面をエッチングにより粗くすることが考えられる。これにより、アンカー効果によって再配線層の導線と絶縁層との密着性を確保することができる。しかしながら、ますます小型化する半導体パッケージ(例えば FOWLPやWLCSP)では、微細な配線パターン(即ちファインパターン)の形成が求められている。この場合、再配線層の導線の表面をエッチングすると、導線が細くなり、微細な配線パターンの形成が困難になる。
しかしながら、本実施形態では、分子接合層60が設けられることで、再配線層50の導線51と絶縁層70との間の密着性が確保されている。すなわち本実施形態によれば、再配線層50の導線51の表面をエッチングによって粗くしなくてもよい。このため、導線51が細くなりにくく、再配線層50の導線51を微細な配線パターンにすることができる。
ついで、本実施形態の半導体パッケージ10の製造方法について説明する。
図4および図5は、本実施形態の半導体パッケージ10の製造方法の流れの一例を示す断面図である。
まず、半導体チップ20がフィルムF上に載置される(図4中の(a))。次に、半導体チップ20(例えば第1から第3の半導体チップ20A,20B,20C)の上にモールド樹脂部30となる絶縁素材が供給される。これにより、モールド樹脂部30が形成される(図4中の(b))。次に、上述の工程によって製造された中間製造物が上下逆さまにされるとともに、フィルムFが取り除かれる(図4中Aの(c))。
次に、半導体チップ20(例えば第1から第3の半導体チップ20A,20B,20C)及びモールド樹脂部30の上に絶縁素材40mが供給される。これにより、下絶縁層40が形成される(図4中の(d))。次に、下絶縁層40に開口部45(即ち貫通穴)が形成される(図4中の(e))。開口部45は、半導体チップ20の導電パッド21に対応する領域に設けられ、下絶縁層40を貫通している。開口部45は、例えば下絶縁層40がエッチングされることで形成される。次に、下絶縁層40の上に、第1再配線層50が形成される(図4中の(f))。第1再配線層50は、導線51、第1ビア52、及びビア受け部53含む。例えば、第1再配線層50は、金属めっき処理によって形成される。金属めっき処理は、例えば、スパッタリングによってパラジウムなどのシード層を形成することと、シード層の上に電解めっきまたは無電解めっきを行うことを含む。なお、第1再配線層50を形成する方法は、上記例に限られない。第1再配線層50を形成する方法のいくつかの例は、第2から第4の実施形態のなかで詳しく説明する。
次に、第1再配線層50の表面に分子接合層60が形成される(図5中の(a))。例えば、第1再配線層50の表面を分子接合剤で被覆することで(即ち 第1再配線層50の表面に分子接合剤を塗布することで)、分子接合層60が形成される。例えば、分子接合剤は、第1再配線層50の導線51、第1ビア52、及びビア受け部53の表面に塗布される。分子接合層60の形成は、例えば、上述の分子接合剤を含有する分子接合剤溶液を第1再配線層50に塗布することで行われる。分子接合剤溶液を塗布する方法の例としては、上記工程によって製造された中間製造物を分子接合剤溶液に浸漬する、又は第1再配線層50に分子接合剤溶液をスプレーする方法などが挙げられる。
第1再配線層50の表面を分子接合剤で被覆する際には、分子接合剤溶液を用いることが好ましい。分子接合剤溶液は、上述の分子接合剤を溶媒に溶解させることにより、調製可能である。
溶媒としては、例えば、メタノール、エタノール、イソプロパノール、エチレングリコール、プロピレングリコール、セロソルブ及びカルビトール等のアルコール類;アセトン、メチルエチルケトン及びシクロヘキサノンなどのケトン類;ベンゼン、トルエン及びキシレン等の芳香族炭化水素;ヘキサン、オクタン、デカン、ドデカン及びオクタデカン等の脂肪族炭化水素;酢酸エチル、プロピオン酸メチル及びフタル酸メチルなどのエステル類;並びにテトラヒドロフラン、エチルブチルエーテル及びアニソールなどのエーテル類が挙げられる。また、これらの溶媒を混合した混合溶媒を用いることもできる。
分子接合剤溶液の濃度は、分子接合剤溶液の全体質量に対して分子接合剤が0.001質量%以上1質量%以下であることが好ましく、0.01質量%以上0.1質量%以下であることがより好ましい。分子接合剤溶液の濃度が上記下限値以上であると、分子接合剤の被覆密度及び部材間の密着性をより高めることができる。分子接合剤溶液の濃度が上記上限値以下であると、化学結合(例えば共有結合)しない分子接合剤が含有されにくいため、第1再配線層50と上絶縁層70の密着を容易に確保することができる。加えて、分子接合層60による半導体パッケージ10の厚みの増加を抑えることができる。
調製された分子接合剤溶液は、第1再配線層50の表面に塗布される。分子接合剤溶液が塗布された中間製造物を静置することにより、第1再配線層50の導線51の導電素材50mと分子接合剤との間の化学結合(例えば共有結合)が促進される。さらに、分子接合層60にエネルギー(例えば熱又は光(例えば紫外線))を加える操作が行われてもよい。例えば、分子接合剤溶液が塗布された中間製造物を任意の温度及び時間で加熱して、乾燥させてもよい。エネルギーを加える操作により、第1再配線層50に含まれる導電素材50mと分子接合剤との間の化学結合(例えば共有結合)がさらに促進される。その後、洗浄液を用いて中間製造物を洗浄し、乾燥させることにより、第1再配線層50の表面が分子接合剤で被覆された中間製造物が得られる。なお、洗浄液は、分子接合剤溶液に用いられた溶媒と同じであってもよい。
分子接合剤で被覆された第1再配線層50の導電素材50mは、分子接合剤との間で化学結合(例えば共有結合)を形成している。すなわち、第1再配線層50に含まれる導電素材50mに化学結合(例えば共有結合)した分子接合剤(例えば分子接合体60r)を含む分子接合層60が、第1再配線層50の表面に形成される。なお本願の製造方法に関する記述における「分子接合層」とは、化学反応した(例えば化学結合した)分子接合層に加えて、少なくとも一部が化学反応前の(例えば化学結合していない)分子接合層を意味する場合がある。なお、少なくとも一部が化学反応前の分子接合層は、「分子接合剤」と読み替えられてもよい。
分子接合剤溶液は、第1再配線層50の表面の部位のみならず、第1再配線層50が設けられていない部位にも塗布されてもよい。下絶縁層40を分子接合剤で被覆することにより、下絶縁層40に含まれる絶縁素材40mに化学結合(例えば共有結合)した分子接合剤(例えば分子接合体60r)を含む分子接合層60が、下絶縁層40の表面に形成されてもよい。
分子接合層60の厚みは、分子接合剤溶液の濃度及び塗布量、並びに洗浄の時間及び回数等の条件によって、調節可能である。
次に、分子接合層60の上に絶縁素材70mが供給される。これにより、分子接合層60の表面が絶縁素材70mによって覆われ、上絶縁層70が形成される(図5中の(b))。これにより、上絶縁層70の絶縁素材70mが分子接合層60の少なくとも一部と接触する。分子接合剤は、上絶縁層70の絶縁素材70mにも化学結合(例えば共有結合)する。これにより、分子接合剤を第1再配線層50の導電素材50m及び上絶縁層70の絶縁素材70mの双方に化学結合(例えば共有結合)させる。ここで、分子接合層60にエネルギーを加える操作が行われてもよい。エネルギーは、例えば熱又は光(例えば紫外線)などを用いることができる。これにより、分子接合剤と上絶縁層70の絶縁素材70mとの化学結合(例えば共有結合)を促進することができる。加熱の温度及び時間は、分子接合剤溶液の塗布量に応じて適宜決定される。熱を用いる場合、150〜200℃程度の加熱を5分以上、好ましくは60分以上、さらに好ましくは80分以上、また120分以下、好ましくは240分以下行うことができる。例えば、分子接合層60の構成素材によって、5分〜120分、好ましくは60分〜240分間、さらに好ましくは80分〜240分間などに亘って熱が加えられてもよい。光を用いる場合、紫外線等を照射することができる。また、照射する紫外線の波長は250nm以下であることが好ましく、照射時間は、分子接合剤溶液の塗布量に応じて適宜決定される。
次に、上絶縁層70に開口部75(即ち貫通穴)が形成される(図5中の(c))。開口部75は、第1再配線層50のビア受け部53に対応する領域に設けられ、上絶縁層70を貫通している。開口部75は、例えば上絶縁層70がエッチングされることで形成される。次に、上絶縁層70の上に、第2再配線層80が形成される(図5中の(d))。第2再配線層80は、端子部81を含む。例えば、第2再配線層80は、金属めっき処理によって形成される。金属めっき処理は、例えば、スパッタリングによってパラジウムなどのシード層を形成することと、シード層上に電解めっきまたは無電解めっきを行うことを含む。なお、第2再配線層80を形成する方法は、上記例に限られない。第2再配線層80を形成する方法のいくつかの例は、第2から第4の実施形態のなかで詳しく説明する。その後、第2再配線層80の端子部81に半田接続部90が設けられる(図5中の(e))。
なお、分子接合剤の化学結合(例えば共有結合)は、熱又は光などのエネルギーが加えられることなく行われてもよい。これに代えて、分子接合剤の化学結合(例えば共有結合)は、熱又は光などのエネルギーが加えられることで行われてもよい。
次に、本実施形態の変形例について説明する。
図6は、本実施形態の変形例の半導体パッケージ10の一部を示す断面図である。本変形例の半導体パッケージ10は、複数の再配線層を覆う複数の絶縁層を有する点で第1の実施形態とは異なる。なお、以下に示す以外の構成は、第1の実施形態と同様である。
図6に示すように、本変形例の半導体パッケージ10は、半導体チップ20、第1再配線層50、第1分子接合層60、第1絶縁層70、第2再配線層80、第2分子接合層100、及び第2絶縁層110を備えている。なお、第1再配線層50、第1分子接合層60、および第1絶縁層70は、第1の実施形態の第1再配線層50、分子接合層60、および上絶縁層70と略同じである。なお、第1再配線層50の導線(即ち第1導線)51の少なくとも一部は、下絶縁層40の表面に代えて、半導体チップ20の表面に設けられてもよい。ここで言う「半導体チップ20の表面」とは、半導体チップ20に設けられたパッシベーション膜の表面であってもよい。
第2再配線層80は、第1絶縁層70に対して第1再配線層50とは反対側に設けられている。例えば、第2再配線層80は、第1絶縁層70の表面に設けられている。第2再配線層80は、第1絶縁層70と第2絶縁層110との間に設けられている。第2再配線層80は、複数の第2導線(例えば第2再配線)85を含む層である。複数の第2導線85は、第1再配線層50の複数の第1導線51を介して半導体チップ20の導電パッド21に電気的に接続されている。複数の第2導線85は、半導体チップ20の電子信号が流れる。第2再配線層80は、第2導電素材(例えば導電性金属)80mによって形成されている。導電素材80mは、第1再配線層50を形成する導電素材50mと同じでもよく、異なってもよい。
第2再配線層80は、第2導線85に加えて、第2ビア82(図2参照)を含む。第2ビア82は、第2導線85に物理的及び電気的に接続されている。例えば、第2ビア82は、第1の実施形態の第2ビア82と略同じである。例えば、第2導線85は、第2ビア82を介して第1再配線層50の第1導線51に電気的に接続されている。
第2分子接合層100は、第2再配線層80に対して、第1絶縁層70とは反対側に設けられている。第2分子接合層100は、第2再配線層80の少なくとも一部の表面に設けられている。本実施形態では、第2分子接合層100は、第2再配線層80の略全部の表面に設けられている。なお、第2分子接合層100の詳しい説明は、第1の実施形態の分子接合層60に関する説明において、「第1再配線層50」を「第2再配線層80」、「導線51(即ち第1導線)」を「第2導線85」、「導電素材50m(即ち第1導電素材)」を「第2導電素材80m」、「上絶縁層70(即ち第1絶縁層)」を「第2絶縁層110」、「絶縁素材70m(即ち第1絶縁素材)」を「第2絶縁素材110m」と読み替えればよい。
第2絶縁層110は、第2再配線層80に対して、第1絶縁層70とは反対側に設けられている。第2絶縁層110は、第2分子接合層100の少なくとも一部を覆う。本実施形態では、第2絶縁層110は、第2分子接合層100の略全部を覆う。第2絶縁層110は、第2絶縁素材110mによって形成されている。第2絶縁素材110mは、例えば、アクリル樹脂、オキセタン樹脂、又はエポキシ樹脂などであるが、これらに限定されない。第2絶縁素材110mは、第1絶縁層70を形成する絶縁素材70mと同じでもよく、異なってもよい。
言い換えると、本実施形態では、半導体パッケージ10は、第1絶縁層70の表面に設けられ、半導体チップ20の電気信号が流れる第2導線85を含む第2再配線層80と、第2再配線層80の少なくとも一部の表面に設けられた第2分子接合層100と、第2再配線層80の少なくとも一部を覆う第2絶縁層110とを備えている。第2分子接合層100の少なくとも一部は、第2導線85に含まれる導電素材80mと化学結合(例えば共有結合)している。第2分子接合層100の少なくとも一部は、第2絶縁層110に含まれる第2絶縁素材110mと化学結合(例えば共有結合)している。
なお、第2絶縁層110の表面に追加の再配線層及び絶縁層がさらに設けられていてもよい。例えば、さらに第3分子接合層、第3再配線層及び第3絶縁層、・・・第n分子接合層、第n再配線層及び第n絶縁層(nは2以上の整数)が設けられていてもよい。このとき、第n分子接合層、第n再配線層及び第n絶縁層の構成は、第1分子接合層60、第1再配線層50及び第1絶縁層70の構成と同様でよい。
また、図に示した例のように、半導体チップ20の表面において第1再配線層50が設けられていない部位に、分子接合層60が設けられていてもよい。すなわち、この部位と、第1絶縁層70とが分子接合層60によって接合されていてもよい。同様に、第n配線層が設けられた第(n−1)絶縁層の表面における、第n再配線層が設けられていない部位に、分子接合層が設けられていてもよい。すなわち、この部位と、第(n−1)絶縁層に載置される第n絶縁層とが、第n分子接合層によって接合されていてもよい。
また、第n再配線層、第n分子接合層及び第n絶縁層を設ける場合(例えば第2再配線層80、第2分子接合層100、及び第2絶縁層110を設ける場合)も、第1の実施形態で説明した第1再配線層50、分子接合層60、及び上絶縁層70を設ける工程と同様の工程が繰り返して行われる。図に示した例では、第1絶縁層70の表面に第2再配線層80を、第1再配線層50の表面に第2分子接合層100を、第2分子接合層100の表面に第2絶縁層110を上述と同様の工程によって設けている。なお、第1分子接合層60を形成する分子接合剤(即ち第1分子接合剤)と、第2分子接合層100を形成する分子接合剤(即ち第2分子接合剤)とは、同じでもよく、異なってもよい。
(第2の実施形態)
次に、図7から図18を参照し、第2の実施形態について説明する。本実施形態は、金属めっき処理のために分子接合層が設けられた点で第1の実施形態とは異なる。なお、以下に説明する以外の構成は、第1の実施形態と同様である。
次に、図7から図18を参照し、第2の実施形態について説明する。本実施形態は、金属めっき処理のために分子接合層が設けられた点で第1の実施形態とは異なる。なお、以下に説明する以外の構成は、第1の実施形態と同様である。
図7は、本実施形態の半導体パッケージ10を示す断面図である。
図7に示すように、本実施形態の半導体パッケージ10は、第1の実施形態の半導体パッケージ10の構成に加えて、第3分子接合層210と、第4分子接合層220とを有する。ここで、図7では説明の便宜上、第1の実施形態で説明した第1分子接合層60の図示は省略している。第2から第4の実施形態の半導体パッケージ10は、第1の実施形態で説明した第1分子接合層60および第2分子接合層100を有してもよく、有しなくてもよい。1つの観点では、第3分子接合層210は、「第1分子接合層」と称されてもよい。また、第4分子接合層220は、「第2分子接合層」と称されてもよい。
図7に示すように、第3分子接合層210は、下絶縁層40と第1再配線層50との間に設けられ、下絶縁層40と第1再配線層50との両方に化学結合している。これにより、第3分子接合層210は、下絶縁層40と第1再配線層50とを接合している。言い換えると、第3分子接合層210は、少なくとも下絶縁層40の表面に設けられている。第1再配線層50は、第3分子接合層210の上に金属めっき処理が施されることで形成され、第3分子接合層210によって下絶縁層40の表面に接合されている。
一方で、第4分子接合層220は、上絶縁層70と第2再配線層80との間に設けられ、上絶縁層70と第2再配線層80との両方に化学結合している。これにより、第4分子接合層220は、上絶縁層70と第2再配線層80とを接合している。言い換えると、第4分子接合層210は、少なくとも上絶縁層70の表面に設けられている。第2再配線層80は、第4分子接合層220の上に金属めっき処理が施されることで形成され、第4分子接合層220によって上絶縁層70の表面に接合されている。
以下、第3分子接合層210について詳しく説明する。なお、第4分子接合層220については、第3分子接合層210と略同じであるため、詳しい説明は省略する。また以下の説明では、「第3分子接合層210」を単に「分子接合層210」と称する。また、「下絶縁層40」を単に「絶縁層40」と称する。
図8は、分子接合層210の周囲を拡大して示す断面図である。
図8に示すように、半導体パッケージ10は、半導体チップ(即ち半導体装置部品)20と、絶縁層40と、分子接合層210と、第1再配線層50とを備えている。なお以下の説明では、説明の便宜上、第1再配線層50を金属めっき層50と称する。なお、本願で言う「金属めっき層」とは、再配線層に限らず、他の用途(例えばグランド層や、製品の保護、装飾)に用いられるめっき層でもよい。
半導体チップ20は、例えば、半導体基板22と、導電パッド21と、絶縁膜23とを有する。
半導体基板22は、半導体から形成され、かつ前工程で電気回路が形成された部材である。半導体基板22としては、例えば、Si単結晶基板、Siエピタキシャル基板、GaAs基板及びGaP基板などが挙げられる。中でも、Si単結晶基板及びSiエピタキシャル基板が、入手容易性の観点から好ましい。
導電パッド21は、半導体基板22の電気信号(即ち半導体チップ20の電気信号)が流れる端子である。導電パッド21は、「導電部」の一例である。上述したように、導電パッド21は、金属(即ち金属素材)21mによって形成されている。金属21mは、例えば、銅、銅合金、アルミニウム又はアルミニウム合金(例えばアルミニウム−シリコン系合金等)などであるが、これらに限定されない。導電パッド21の側面は、絶縁膜23と接する。また、導電パッド21の周縁部上には、絶縁膜23が設けられていてもよい。導電パッド21の厚みは、特に限定されないが、例えば、0.1μm以上10μm以下であることが好ましい。
絶縁膜23は、樹脂膜又は半導体基板22の半導体材料から形成される酸化膜もしくは窒化膜であり、パッシベーション膜とも呼ばれている。樹脂膜は、ポリイミドなどの樹脂材料から形成されている。樹脂膜は、樹脂材料を用いたフォトリソグラフィによって形成可能である。また、酸化膜は、半導体の酸化物から形成されている。酸化膜は、半導体基板22の表面を水蒸気などの酸化ガスにより酸化することによって生成可能である。また、窒化膜は、半導体の窒化物から形成されている。窒化膜は、半導体基板22の表面をアンモニアなどの窒素含有ガスにより窒化することによって生成可能である。
絶縁膜23は、導電パッド21の少なくとも一部を露出させる開口部25を有する。なお本願でいう「開口部(または穴)」とは、半導体パッケージ10の製造工程の少なくとも一部において開口している開口部であればよく、半導体パッケージ10の完成時に他の部材によって充填された開口部も含む。また、開口部25は、「露出部」の一例である。絶縁膜23の厚みは、特に限定されないが、例えば、1μm以上10μm以下であることが好ましい。また、絶縁膜23の厚みは、均一であってもよいし、不均一であってもよい。例えば、絶縁膜23の厚みが、開口の位置から外側に向けて減少してもよい。すなわち、絶縁膜23は、傾斜形状を有してもよい。
絶縁層(例えば絶縁樹脂層)40は、半導体チップ20に対して絶縁部を形成する部材である。絶縁層40は、絶縁膜23上及び導電パッド21の周縁部上に形成されている。絶縁層40は、導電パッド21に対応した位置に開口部45を有する。開口部45は、導電パッド21の少なくとも一部を露出させる。開口部45は、「露出部」の一例である。なお本願で言う「露出させる」とは、開口部が設けられた部材の外部に露出させることを意味する。すなわち、「開口部45が導電パッド21の少なくとも一部を露出させる」とは、開口部45が、該開口部45が設けられた絶縁層40の外部に導電パッド21の少なくとも一部を露出させることを意味する。開口部45は、エッチング(例えばフォトリソグラフィ)によって導電パッド21上の絶縁層40の一部を除去することにより形成される。導電パッド21と金属めっき層50とは、後述するように、開口部45を通じて物理的及び電気的に接続されている。絶縁層40の厚みは、特に限定されないが、例えば、1μm以上10μm以下であることが好ましい。
次に、分子接合層210を説明する。
分子接合層210は、少なくとも絶縁層40の表面に設けられている。分子接合層210は、絶縁層40と金属めっき層50とを接合する機能を有する。分子接合層210は、例えば、第1の実施形態で説明した分子接合層60と略同じ分子接合剤によって形成される。すなわち、分子接合層210の一例は、トリアジン誘導体のような化合物によって形成され、トリアジンジチオール残基を含む。分子接合層210の一例は、分子接合体60r(図3参照)を含む。
図8に示すように、分子接合層210は、第1部分210aと、第2部分210bと、第3部分210cとを有する。
第1部分210aは、例えば、開口部45とは異なる絶縁層40の表面40aに設けられている。第1部分210aは、絶縁層40の表面40aと金属めっき層50(例えば金属めっき層50に含まれる導線51)との間に設けられ、絶縁層40の表面40aと金属めっき層50(例えば金属めっき層50に含まれる導線51)とを接合している。例えば、分子接合層210の第1部分210aの少なくとも一部は、絶縁層40に含まれる絶縁素材40mと化学結合(例えば共有結合)している。また、分子接合層210の第1部分210aの少なくとも一部は、金属めっき層50に含まれる導電素材(以下、「第1金属」と称される場合がある)50mと化学結合(例えば共有結合)している。例えば、第1部分210aは、絶縁層40の絶縁素材40mと金属めっき層50の第1金属50mとの両方に化学結合(例えば共有結合)した分子接合体60rを含む。言い換えると、第1部分210aに含まれる分子接合剤の1分子(例えば分子接合体60r)は、絶縁層40の絶縁素材40mと金属めっき層50の第1金属50mとの両方に化学結合(例えば共有結合)している。すなわち、絶縁層40と金属めっき層50とは、分子接合層210の化学結合(例えば共有結合)を介して接合している。そのため、絶縁層40と金属めっき層50は、強固に密着している。
第2部分210bは、開口部45の内面45a(例えば内周面)に設けられている。第2部分210bは、開口部45の内面45aと金属めっき層50(例えば金属めっき層50に含まれる第1ビア52)との間に設けられ、開口部45の内面45aと金属めっき層50(例えば金属めっき層50に含まれる第1ビア52)とを接合している。例えば、分子接合層210の第2部分210bの少なくとも一部は、絶縁層40に含まれる絶縁素材40mと化学結合(例えば共有結合)している。分子接合層210の第2部分210bの少なくとも一部は、金属めっき層50に含まれる第1金属50mと化学結合(例えば共有結合)している。例えば、第2部分210bは、絶縁層40の絶縁素材40mと金属めっき層50の第1金属50mとの両方に化学結合(例えば共有結合)した分子接合体60rを含む。言い換えると、第2部分210bに含まれる分子接合剤の1分子(例えば分子接合体60r)は、絶縁層40の絶縁素材40mと金属めっき層50の第1金属50mとの両方に化学結合(例えば共有結合)している。
第3部分210cは、開口部45に露出した導電パッド21の表面21aに設けられている。第3部分210cは、導電パッド21の表面21aと金属めっき層50(例えば金属めっき層50に含まれる第1ビア52)との間に設けられ、導電パッド21の表面21aと金属めっき層50(例えば金属めっき層50に含まれる第1ビア52)とを接合している。例えば、分子接合層210の第3部分210cの少なくとも一部は、導電パッド21に含まれる金属21m(以下、「第2金属」と称される場合がある)と化学結合(例えば共有結合)している。分子接合層210の第3部分210cの少なくとも一部は、金属めっき層50に含まれる第1金属50mと化学結合(例えば共有結合)している。第2金属21mと化学結合(例えば共有結合)している分子接合体60rと、第1金属50mと化学結合(例えば共有結合)している分子接合体60rは、同じであっても、異なっていてもよい。1分子の分子接合体60rが第2金属21mと第1金属50mの両方に化学結合(例えば共有結合)していれば、導電パッド21と金属めっき層50との密着性がより高まる。本実施形態のように絶縁層40の表面40aと導電パッド21の表面21aとの両方に分子接合層210が設けられると、半導体チップ20と金属めっき層50とがさらに強固に密着する。
例えば、分子接合層210の分子接合体60rは、例えば完全に均一に分散していない。金属めっき層50の第1ビア52は、複数の分子接合体60rの間の位置(即ち分子接合体60rが存在しない領域)で、半導体チップ20の導電パッド21に接する。これにより、金属めっき層50の第1ビア52は、半導体チップ20の導電パッド21と物理的及び電気的に接続される。
例えば、第1部分210aの少なくとも一部、第2部分210b、及び第3部分210cは、一体に(即ちひと続きに)形成されている。金属めっき層50は、分子接合層210の第1部分210a、第2部分210b、及び第3部分210cに化学的に接合されている。
分子接合層210の厚みは、0.5nm以上20nm以下であることが好ましく、1nm以上10nm以下であることがより好ましい。分子接合層210の厚みが上記下限値以上であると、絶縁層40と金属めっき層50との密着性をより高めることができる。分子接合層210の厚みが上記上限値以下であると、導電パッド21と金属めっき層50との電気的接続を容易に確保することができる。
絶縁層40の表面に設けられた分子接合層210の少なくとも一部は、単分子膜状であることが好ましい。例えば、分子接合層210の30面積%以上100面積%以下が単分子膜状であることが好ましく、分子接合層210の全部が単分子膜状であることがより好ましい。分子接合層210における単分子膜状に形成された領域においては、1分子の分子接合剤が、第1金属50mと絶縁素材40mの両方に共有結合している。よって、金属めっき層50と絶縁層40との密着性がより向上する。また、分子接合層210による半導体パッケージ10の厚みの増加が抑えられる。
開口部45に露出した導電パッド21の表面21aに設けられた分子接合層210の少なくとも一部は単分子膜状であることが好ましい。例えば、分子接合層210の30面積%以上100面積%以下が単分子膜状であることが好ましく、分子接合層210の全部が単分子膜状であることがより好ましい。分子接合層210における単分子膜状に形成された領域においては、1分子の分子接合剤が、第1金属50mと第2金属21mの両方に共有結合している。よって、導電パッド21と金属めっき層50との密着性がより向上する。また、導電パッド21と金属めっき層50との電気的接続が容易に確保される。また、分子接合層210による半導体パッケージ10の厚みの増加が抑えられる。
絶縁層40の面積に対する分子接合層210の被覆密度は、導電パッド21の表面21aの面積に対する分子接合剤の被覆密度と同じでもよく、異なってもよい。しかし、絶縁層40の面積と金属めっき層50との密着性の観点から、絶縁層40の面積に対する分子接合剤の被覆密度は、導電パッド21の表面21aの面積に対する分子接合剤の被覆密度よりも高いことが好ましい。例えば、絶縁層40の面積に対する分子接合剤の被覆密度は、20面積%以上であることが好ましく、30面積%以上であることが好ましく、50面積%以上であることがより好ましい。絶縁層40の面積に対する分子接合剤の被覆密度が上記下限値以上であると、絶縁層40と金属めっき層50との密着性をより高めることができる。絶縁層40の面積に対する分子接合層210の被覆密度は高いことが好ましいため、その上限値は特に限定されない。被覆密度の上限値として、例えば、70面積%又は80面積%を例示することができる。
導電パッド21の表面21aの面積に対する分子接合剤の被覆密度は、20面積%以上80面積%以下であることが好ましく、30面積%以上70面積%以下であることがより好ましく、40面積%以上60面積%以下であることがさらに好ましい。導電パッド21の表面21aの面積に対する分子接合剤の被覆密度が上記下限値以上であると、導電パッド21と金属めっき層50との密着性をより高めることができる。また、導電パッド21の表面21aの面積に対する分子接合剤の被覆密度が上記上限値以下であると、導電パッド21と金属めっき層50との電気的接続を容易に確保することができる。
なお、分子接合層210に関するその他の構成や機能は、第1の実施形態の分子接合層60の構成や機能と略同じである。すなわち、分子接合層210に関するその他の説明は、第1の実施形態の分子接合層60の説明において、「分子接合層60」を「分子接合層210」、「上絶縁層70」を「下絶縁層40」または「導電パッド21」、「絶縁素材70m」を「絶縁素材40m」または「金属21m」と読み替えればよい。例えば、絶縁層40と金属めっき層50との間の密着強度は、第1の実施形態における再配線層50と上絶縁層70との間の密着強度と略同じでもよく、異なっていてもよい。
次に、金属めっき層50を説明する。
金属めっき層50は、半導体パッケージ10において電気信号が流れる導線の機能を有する部材であり、例えば再配線層である。金属めっき層50は、分子接合層210によって絶縁層40の表面に接合されている。金属めっき層50は、絶縁層40の開口部45を通じて導電パッド21と物理的及び電気的に接続されている。なお、上述したように、金属めっき層50と導電パッド21との間には、分子接合層210の第3部分210cが設けられていてもよい。これにより、金属めっき層50と導電パッド21とがさらに強固に密着する場合がある。
また、ある観点でみると、金属めっき層50は、分子接合層210の第1部分210a、第2部分210b、及び第3部分210cに接合されている。例えば、金属めっき層50は、導線51と、第1ビア52とを有する。導線51は、開口部45とは異なる絶縁層40の表面40aに沿って設けられて分子接合層210の第1部分210aに接合されている。第1ビア52は、開口部45に設けられて、分子接合層210の第2部分210bと第3部分210cとに接合されている。
図8に示すように、本実施形態の金属めっき層50は、第1金属めっき層55と第2金属めっき層56とを含む。第1金属めっき層55と第2金属めっき層56は、金属めっき層50の厚さ方向で互いに積層されている。
第1金属めっき層55は、第2金属めっき層56を含む再配線層50の成長起点となるシード金属55mを有するシード層である。シード金属55mは、第1金属めっき層55を形成する金属(即ち金属素材)である。本実施形態のシード金属55mとしては、例えば、パラジウムなどの金属が挙げられる。第1金属めっき層55の厚みは、特に限定されないが、例えば、0.05μm以上2μm以下であることが、成長起点の機能の観点から好ましい。第1金属めっき層55は、分子接合層210の表面にシード金属55mを用いた金属めっき処理を施すことにより、形成可能である。本実施形態では、第1金属めっき層55が分子接合層210によって絶縁層40に接合される。このため本実施形態では、シード金属55mは、分子接合層210と化学結合(例えば共有結合)する第1金属50mの一例である。
第2金属めっき層56は、再配線層50の本体部であり、再配線用金属56mを含む。再配線用金属56mは、第2金属めっき層56を形成する金属(即ち金属素材)である。再配線用金属56mは、例えば、銅及びニッケル並びにこれらの合金などの金属が挙げられる。再配線用金属56mは、第2金属21mと同じでもよく、異なってもよい。第2金属めっき層56の厚みは、特に限定されないが、例えば、1μm以上10μm以下であることが好ましい。第2金属めっき層56の厚みが上記下限値以上であると、断線などにより電気信号の導線の機能が損なわれることを抑制することができる。第2金属めっき層56の厚みが上記上限値以下であると、分子接合層210による半導体パッケージ10の厚みの増加を抑えることができる。なお、第1金属50mは、シード金属55mと再配線用金属56mの両方を含む。
次に、本実施形態の半導体パッケージ10の製造方法の一例について説明する。なお、以下に示す工程は、例えば、図4中の(c)から(f)に対応する工程である。
まず、半導体基板22、導電パッド21、及び絶縁膜23を有した半導体チップ20が準備される(図9)。次に、半導体チップ20の表面に絶縁素材40mが供給されることで、絶縁層40が設けられる。次に、絶縁層40に開口部45(即ち貫通穴)が形成される(図10)。開口部45は、半導体チップ20の導電パッド21に対応する領域に設けられ、絶縁層40を貫通している。開口部45は、例えば絶縁層40がエッチングされることで形成される。
次に、開口部45とは異なる絶縁層40の表面40a、開口部45の内面45a、および開口部45に露出した導電パッド21の表面21aが分子接合剤で被覆される(即ち分子接合剤を塗布する)ことで、第1部分210a、第2部分210b、及び第3部分210cを含む分子接合層210が形成される(図11)。例えば、分子接合剤溶液が塗布された絶縁層40を静置することにより、絶縁層40の絶縁素材40mと分子接合剤との間の化学結合(例えば共有結合)が促進される。さらに、分子接合層120にエネルギー(例えば熱又は光(例えば紫外線))を加える操作が行われてもよい。加熱の温度及び時間は、分子接合剤溶液の塗布量に応じて適宜決定される。また、照射する紫外線の波長は250nm以下であることが好ましく、照射時間は、分子接合剤溶液の塗布量に応じて適宜決定される。その後、洗浄液を用いて絶縁層40を洗浄し、乾燥させる。これにより、絶縁層40の絶縁素材40m及び導電パッド21の第2金属21mに化学結合(例えば共有結合)した分子接合層210が形成される。なお、分子接合層210の形成方法の詳細は、第1の実施形態で説明した分子接合層60の形成方法の詳細と略同じである。例えば、分子接合剤は、第1の実施形態で上述したような分子接合剤溶液の形態で供給される。
なお、分子接合剤の化学結合(例えば共有結合)は、熱又は光などのエネルギーが加えられることなく行われてもよい。これに代えて、分子接合剤の化学結合(例えば共有結合)は、熱又は光などのエネルギーが加えられることで行われてもよい。
分子接合層210の厚みは、分子接合剤溶液の濃度及び塗布量、並びに洗浄の時間及び回数等の条件によって、調節可能である。また、導電パッド21の表面21aの面積に対する分子接合層210の被覆密度は、分子接合剤溶液の濃度及び塗布量、並びに洗浄の時間及び回数等の条件によって、調節可能である。
次に、分子接合層210の第1部分210a、第2部分210b、及び第3部分210cの表面に金属めっき処理が施される。例えば、分子接合層210の表面(例えば第1部分210a、第2部分210b、及び第3部分210cの表面)に、上述のシード金属55mを用いた第1金属めっき処理が施される。これにより、金属めっき層(例えば再配線層)50の成長起点となるシード金属55mを有する第1金属めっき層55(例えばシード層)が、分子接合層210上に形成される(図12)。
例えば、分子接合層210上に形成された第1金属めっき層55を静置することにより、第1金属めっき層55に含まれる第1金属50m(例えばシード金属55m)と分子接合層210との間の化学結合(例えば共有結合)が促進される。さらに、分子接合層120にエネルギー(例えば熱又は光(例えば紫外線))を加える操作が行われ、第1金属めっき層55に含まれる第1金属50m(例えばシード金属55m)と分子接合層210との間の化学結合(例えば共有結合)が促進されてもよい。
次いで、第1金属めっき層55上の特定の箇所に、配線パターンを形成するためのレジスト膜Rが例えばフォトリソグラフィによって形成される(図13)。その後、第1金属めっき層55の表面に、上述の再配線用金属56mを用いた第2金属めっき処理が施される。これにより、再配線用金属56mから形成される膜が、第1金属めっき層55のシード金属55mを成長起点として成長し、第2金属めっき層56が形成される(図14)。
前記シード層を形成するための第1金属めっき処理は、電解めっき処理及び無電解めっき処理のいずれであってもよい。第1金属めっき処理は、例えば無電解めっき処理である。なお本願でいう「無電解めっき処理」は、スプレーめっき処理に限らず、他に知られている種々の無電解めっき処理でもよい。無電解めっきを用いることにより、微細かつ均一な形状を有する第1金属めっき層55を形成することができる。また、金属めっき処理のための設備費用やメンテナンス費用を抑えることができる。
前記再配線層の本体部を形成するための第2金属めっき処理は、電解めっき及び無電解めっきのいずれであってもよい。第2金属めっき処理は、例えば電解めっき処理である。電解めっきを用いることにより、1μm以上、好ましくは2μm以上の厚みを有する第2金属めっき層56を形成することができる。
以上のような金属めっき処理を行うことにより、絶縁層40の開口部45を介して導電パッド21と電気的に接続される金属めっき層50を形成することができる。
金属めっき層50の形成後、開口部45に形成された第2金属めっき層56の一部がフォトリソグラフィによって除去され、第1ビア52の窪み52aが形成されてもよい。また、第1金属めっき層55上に形成されたレジスト膜Rが洗浄により除去される(図15参照)。その後、第2金属めっき層56が形成されていない部位の第1金属めっき層55がエッチングによって除去される(図16)。この第1金属めっき層55の除去においては、分子接合層210が除去されることがある。
以上のような製造方法を用いることにより、本実施形態の半導体パッケージ10が形成される。
なお、本実施形態の半導体パッケージ10は、絶縁層及び金属めっき層を、2層ずつ以上有してもよい。例えば、金属めっき層50の表面及び露出した絶縁層40の表面に、分子接合層60が新たに形成される。その後、金属めっき層50の表面及び露出した絶縁層40の表面に、分子接合層60を介して、2層目の絶縁層70が形成される(図17)。金属めっき層50上に形成された2層目の絶縁層70の任意の箇所がエッチングされることで、開口部75が形成される(図18)。その後、2層目の金属めっき層(例えば第2再配線層80)が、金属めっき層50及び2層目の絶縁層70上に分子接合層220を介して形成される。
以上の処理を行うことにより、本実施形態の半導体パッケージ10においては、絶縁層及び金属めっき層を、分子接合層を介して積層することができる。
なお、分子接合層210を形成する分子接合剤と、分子接合層60、220を形成する分子接合剤は、同じであっても、異なっていてもよい。
以上説明した実施形態の半導体パッケージ10は、半導体チップ20と、分子接合層210と、金属めっき層50とを備えている。分子接合層210は、絶縁層40と金属めっき層50のそれぞれに化学結合(即ち共有結合)を介して接合している。そのため、絶縁層40と金属めっき層50との密着性を向上させることが可能である。また、半導体チップ20の導電パッド21と金属めっき層50との間に分子接合層210が設けられることにより、半導体チップ20と金属めっき層50との密着性をさらに向上させるとともに、半導体チップ20の導電パッド21と金属めっき層50との電気的接続を適切に確保することが可能である。
また、実施形態の半導体パッケージ10の製造方法においては、スパッタリングなどの蒸着法を用いずに無電解めっきを用いて、第1金属めっき層55(例えばシード層)を形成することができる。これにより、下地の絶縁層40の表面を粗化することなくメタライズすることができるため、微細なパターンを有するシード層を形成することができる。また、製造コストを低減するとともに、生産効率を向上させることができる。
(第3の実施形態)
次に、第3の実施形態について説明する。本実施形態の半導体パッケージ10の構成は、第2の実施形態の半導体パッケージ10の構成と略同じである。本実施形態は、金属めっき層50の少なくとも一部の形成がスプレーめっき処理によって行われる点で第2の実施形態とは異なる。なお、以下に説明する以外の構成は、第2の実施形態と同様である。
次に、第3の実施形態について説明する。本実施形態の半導体パッケージ10の構成は、第2の実施形態の半導体パッケージ10の構成と略同じである。本実施形態は、金属めっき層50の少なくとも一部の形成がスプレーめっき処理によって行われる点で第2の実施形態とは異なる。なお、以下に説明する以外の構成は、第2の実施形態と同様である。
例えば、本実施形態では、第1金属めっき層55が、スプレーめっき処理によって形成される。スプレーめっき処理では、第1金属50m(例えばシード金属55m)を含む金属イオン溶液及び還元剤溶液がそれぞれ噴霧される。スプレーめっき処理は、例えば、自己触媒型無電解めっきである。
例えば、分子接合層210の表面に、第1金属50m(例えばシード金属55m)を用いた第1金属めっき処理が施される。これにより、第1金属めっき層55が分子接合層210上に形成される。第1金属めっき層55は、後に形成される第2金属めっき層56を含む金属めっき層50の成長起点を有するシード層である。本実施形態では、第1金属めっき処理は、スプレーめっき処理であり、分子接合層210の表面に、金属イオン溶液及び還元剤溶液がそれぞれ噴霧されることで行われる。
金属イオン溶液は、第1金属50m(例えばシード金属55m)に由来する金属イオンを含む溶液である。本実施形態の第1金属50m(例えばシード金属55m)は、例えば、パラジウム、銅、銀、ニッケル、鉛、などの自己触媒作用がある金属である。さらに言えば、第1金属50m(例えばシード金属55m)は、銅、銀及びニッケルからなる群から選択される少なくとも1種である。このような金属イオンとしては、例えば、銅イオン、銀イオン及びニッケルイオンなどが挙げられる。金属イオンを溶解する溶媒としては、極性溶媒が挙げられ、中でも、水が好ましい。金属イオン溶液の濃度は、特に限定されず、公知の濃度を採用することができる。
金属イオン溶液の温度は、実用的な範囲であれば、特に限定されず、例えば、20℃以上40℃以下であることが好ましい。金属イオン溶液の温度が上記下限値以上であると、金属イオンが溶媒に良好に溶解した金属イオン溶液を得ることができる。金属イオン溶液の濃度が上記上限値以下であると、溶媒の蒸発を効果的に防止することができる。
還元剤溶液は、金属イオンを還元して金属を析出させる還元剤を含む溶液である。還元剤としては、使用する金属イオンに対応した公知の化合物が使用可能である。金属イオンとして銅イオン又は銀イオンを使用する場合には、還元剤としてホルムアルデヒドを使用することが、自己触媒作用が得られるため、好ましい。また、金属イオンとしてニッケルイオンを使用する場合には、還元剤としてホスフィン酸塩又はテトラヒドロホウ酸塩を使用することが、自己触媒作用が得られるため、好ましい。還元剤を溶解する溶媒としては、極性溶媒が挙げられ、中でも、水が好ましい。
還元剤溶液の濃度は、特に限定されず、公知の濃度を採用することができる。
還元剤溶液の温度は、実用的な範囲であれば、特に限定されず、例えば、20℃以上40℃以下であることが好ましい。還元剤溶液の温度が上記下限値以上であると、還元剤が溶媒に良好に溶解した還元剤溶液を得ることができる。還元剤溶液の濃度が上記上限値以下であると、溶媒の蒸発を効果的に防止することができる。
なお、自己触媒作用とは、金属イオンが還元剤によって還元されることによって生成した金属が、当該還元剤の酸化における触媒として作用することをいう。本実施形態においては、金属めっき処理が自己触媒型無電解めっきであることが、生産効率がより向上するため、好ましい。
金属イオン溶液及び還元剤溶液の少なくとも一方には、添加剤として、酢酸等の緩衝剤、酒石酸等の錯化剤及びシアン化合物等の安定剤などが添加されてもよい。緩衝剤としては、例えば、酢酸及び酢酸塩の混合物等が挙げられる。錯化剤としては、例えば、酒石酸、クエン酸、リンゴ酸及びピロリン酸等など挙げられる。安定剤としては、例えば、シアン化合物及びビピリジン化合物などが挙げられる。
これらの添加剤を添加することによって、金属イオン溶液又は還元剤溶液の長期保存性が向上する。また、金属めっき層50を安定的に形成することが可能となる。
金属イオン溶液及び還元剤溶液の噴霧方法は、特に限定されない。例えば、2つのスプレー装置を用いて、金属イオン溶液及び還元剤溶液を、2方向から分子接合層210の表面における同一箇所に向けて噴霧する方法が挙げられる。このような噴霧方法を用いて、金属イオン溶液及び還元剤溶液を同時に噴霧することにより、分子接合層210に金属めっき処理を行うことが可能である。
本実施形態における第2金属めっき処理およびその後の工程は、第2の実施形態と同様である。なお、本実施形態では、第2金属めっき層56を形成する再配線用金属56mは、第1金属めっき層56を形成するシード金属55mと同じでもよい。第2金属めっき層56は、例えばスプレーめっき処理とは異なる無電解めっき処理、または電解めっき処理によって形成される。例えば、第2金属めっき層56は、電解めっき処理によって形成される。
以上説明した実施形態の半導体装置の製造方法においては、無電解めっきを用いて第1金属めっき層55が形成される。これにより、下地である分子接合層210や半導体チップ20の表面を粗化することなく、微細な配線パターンを形成することができる。
また、実施形態の半導体パッケージ10の製造方法においては、金属めっき処理が、還元剤溶液及び金属イオン溶液をそれぞれ噴霧することで行われるので、パラジウムなどのシード金属を用いずに、金属めっき層50を形成することができる。パラジウムなどのシード金属は、一般に高価であるので、実施形態の半導体パッケージ10の製造方法においては、製造コストを低減することができる。また、好ましい金属イオンの一つである銀イオンは、パラジウムと比較して除去性に優れる。よって、銀イオン溶液を用いると、半導体パッケージ10の生産効率をより向上させることができる。
また、本実施形態の半導体パッケージ10の製造方法においては、分子接合層210によって、絶縁層40と金属めっき層50とが接合されている。そのため、半導体パッケージ10の内部の密着性が優れている。また、例えばアルミニウム又はアルミニウム合金から形成される導電パッド21に対して、密着性の向上を目的とするジンケート処理を施す必要がない。
(第4の実施形態)
次に、図19から図26を参照し、第4の実施形態について説明する。本実施形態は、金属めっき層50の全部がスプレーめっき処理によって形成される点などで第3の実施形態とは異なる。なお、以下に説明する以外の構成は、第3の実施形態と同様である。
次に、図19から図26を参照し、第4の実施形態について説明する。本実施形態は、金属めっき層50の全部がスプレーめっき処理によって形成される点などで第3の実施形態とは異なる。なお、以下に説明する以外の構成は、第3の実施形態と同様である。
図19は、本実施形態の半導体パッケージ10を示す断面図である。
図19に示すように、本実施形態の半導体パッケージ10では、第1金属めっき層55及び第2金属めっき層56の代わりに、1つの金属めっき層50が設けられている。言い換えると、本実施形態の金属めっき層50は、シード層を有しない。
次に、本実施形態の半導体パッケージ10の製造方法の一例について説明する。なお、以下に示す工程は、例えば、図4中の(c)から(f)に対応する工程である。
まず、半導体基板22、導電パッド21、及び絶縁膜23を有した半導体チップ20が準備される(図20)。次に、半導体チップ20の表面に絶縁素材40mが供給されることで、絶縁層40が設けられる。次に、絶縁層40に開口部45(即ち貫通穴)が形成される(図21)。開口部45は、半導体チップ20の導電パッド21に対応する領域に設けられ、絶縁層40を貫通している。開口部45は、例えば絶縁層40がエッチングされることで形成される。
次に、開口部45とは異なる絶縁層40の表面40a、開口部45の内面45a、および開口部45に露出した導電パッド21の表面21aを分子接合剤で被覆することで、分子接合層210が形成される(図22)。なお、以上までの工程は、第2の実施形態と同様である。
本実施形態では、分子接合層210の表面に、金属めっき処理が施される。本実施形態の金属めっき処理は、第3の実施形態の第1金属めっき処理と同様に、スプレーめっき処理によって行われる。すなわち、第1金属50mを含む金属イオン溶液及び還元剤溶液がそれぞれ噴霧される。スプレーめっき処理は、他の種類の無電解めっきに比べて金属めっき層の析出速度が速い。このため、金属めっき層50の全てをスプレーめっき処理によって行うことができる。また、スプレーめっき処理によって金属めっき層50が形成された場合でも、金属めっき層50と絶縁層40との間に分子接合層210が設けられているため、金属めっき層50が安定して存在する。また、電解めっきと比較して、半導体パッケージ10の生産効率を向上させることができる。
次に、金属めっき層50の覆うようにレジスト膜Rが形成される(図24)。次に、金属めっき層50の不要部分がエッチングにより除去される(図25)。これにより、導線51および第1ビア52を含む金属めっき層50が絶縁層40上に形成される(図26)。
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…メ半導体パッケージ、20…半導体チップ、30…モールド樹脂部、60…分子接合層。
Claims (20)
- 半導体チップと、
前記半導体チップからの電気信号及び前記半導体チップへの電気信号の少なくとも一方が流れる第1導線を含む第1再配線層と、
前記第1再配線層の少なくとも一部の表面に設けられた第1分子接合層と、
前記第1分子接合層の少なくとも一部を覆う第1絶縁層と、
を備え、
前記第1分子接合層の少なくとも一部は、前記第1導線に含まれる第1導電素材と化学結合し、
前記第1分子接合層の少なくとも一部は、前記第1絶縁層に含まれる第1絶縁素材と化学結合した、
半導体パッケージ。 - 前記第1絶縁層に対して前記第1再配線層とは反対側に設けられ、前記第1導線に電気的に接続された第2導線を含む第2再配線層と、
前記第2再配線層に対して前記第1絶縁層とは反対側で前記第2再配線層の少なくとも一部の表面に設けられた第2分子接合層と、
前記第2分子接合層の少なくとも一部を覆う第2絶縁層と、
をさらに備え、
前記第2分子接合層の少なくとも一部は、前記第2導線に含まれる第2導電素材と化学結合し、
前記第2分子接合層の少なくとも一部は、前記第2絶縁層に含まれる第2絶縁素材と化学結合した
請求項1に記載の半導体パッケージ。 - 前記第1分子接合層の少なくとも一部は、前記第1導電素材及び前記第1絶縁素材の少なくとも一方と共有結合した、
請求項1に記載の半導体パッケージ。 - 前記第1分子接合層は、前記第1導電素材と前記第1絶縁素材との両方に共有結合した分子接合体を含む
請求項3に記載の半導体パッケージ。 - 前記第2分子接合層は、前記第2絶縁素材と前記第2導電素材との両方に共有結合した分子接合体を含む
請求項2に記載の半導体パッケージ。 - 前記半導体チップと前記第1再配線層との間に絶縁層をさらに備え、
前記半導体チップは、端子を有し、
前記第1再配線層は、前記半導体チップと前記第1再配線層との間の前記絶縁層を貫通して前記半導体チップの端子に電気的に接続された第1ビアを有し、
前記第1ビアは、前記第1絶縁層の一部を収容する窪みを有し、
前記第1分子接合層の少なくとも一部は、前記第1ビアの前記窪みの内側に設けられて、前記窪みの内側で前記第1ビアと前記第1絶縁層との両方に化学結合した
請求項1に記載の半導体パッケージ。 - 前記第1分子接合層は、前記第1導線と前記第1絶縁層との間に設けられて前記第1導線と前記第1絶縁層との両方に化学結合した第1部分と、前記第1ビアの内面と前記第1絶縁層との間に設けられて前記第1ビアと前記第1絶縁層との両方に化学結合した第2部分とを有した
請求項6に記載の半導体パッケージ。 - 前記第2部分は、前記第1部分とは交差する方向に延びている
請求項7に記載の半導体パッケージ。 - 前記第1絶縁層を貫通した第2ビアをさらに備え、
前記第1再配線層は、前記第1絶縁層の厚さ方向で前記第2ビアに面するとともに前記第2ビアに電気的に接続されたビア受け部を有し、
前記第1分子接合層は、前記ビア受け部と前記第2ビアとの間に設けられて前記ビア受け部と前記第2ビアとの両方に化学結合した第3部分をさらに有した
請求項7に記載の半導体パッケージ。 - 前記第1再配線層は、前記第1導線に電気的に接続されたビア受け部を有し、
前記第2再配線層は、前記第1絶縁層を貫通して前記第1再配線層の前記ビア受け部に電気的に接続された第2ビアを有し、
前記第1分子接合層の少なくとも一部は、前記ビア受け部と前記第2ビアとの間に設けられて前記ビア受け部と前記第2ビアとの両方に化学結合した、
請求項2に記載の半導体パッケージ。 - 前記第1分子接合層は、トリアジンジチオール残基を含む
請求項1に記載の半導体パッケージ。 - 前記第1導線に対する前記第1分子接合層の被覆密度は、20%以上80%以下である
請求項1に記載の半導体パッケージ。 - 前記第2導線に対する前記第2分子接合層の被覆密度は、20%以上80%以下である
請求項2に記載の半導体パッケージ。 - 前記第1分子接合層の少なくとも一部は、単分子膜状である
請求項1に記載の半導体パッケージ。 - 半導体チップからの電気信号及び前記半導体チップへの電気信号の少なくとも一方が流れる第1導線を含む第1再配線層を形成し、
前記第1再配線層の少なくとも一部の表面に第1分子接合剤を塗布することで第1分子接合層を形成し、
前記第1分子接合層の表面を第1絶縁素材で覆うことで、前記第1絶縁素材に前記第1分子接合層の少なくとも一部を接触させる、
半導体パッケージの製造方法。 - 前記第1分子接合剤は、金属及び樹脂の両方に化学結合可能である
請求項15に記載の半導体パッケージの製造方法。 - 前記第1絶縁層の表面に、前記第1導線に電気的に接続された第2導線を含む第2再配線層を形成し、
前記第2再配線層の少なくとも一部の表面に第2分子接合剤を塗布することで第2分子接合層を形成し、
前記第2分子接合層の表面を第2絶縁素材で覆うことで、前記第2絶縁素材に前記第2分子接合層の少なくとも一部を接触させる
請求項15に記載の半導体パッケージの製造方法。 - 前記第1分子接合剤と前記第2分子接合剤とは、互いに同じである
請求項17に記載の半導体パッケージの製造方法。 - 前記第1分子接合剤は、トリアジン誘導体を含む
請求項15に記載の半導体パッケージの製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662382053P | 2016-08-31 | 2016-08-31 | |
US62/382053 | 2016-08-31 | ||
US15/442,319 US20170294408A1 (en) | 2016-04-08 | 2017-02-24 | Semiconductor device that includes a molecular bonding layer for bonding elements |
US15/442319 | 2017-02-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018037638A true JP2018037638A (ja) | 2018-03-08 |
Family
ID=61565283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017067310A Pending JP2018037638A (ja) | 2016-08-31 | 2017-03-30 | 半導体パッケージ、及び半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018037638A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020068264A (ja) * | 2018-10-23 | 2020-04-30 | 旭化成エレクトロニクス株式会社 | 光デバイス |
JP2020129656A (ja) * | 2019-02-08 | 2020-08-27 | 旭化成エレクトロニクス株式会社 | 光デバイス及び光デバイスの製造方法 |
US11316071B2 (en) | 2019-02-08 | 2022-04-26 | Asahi Kasei Microdevices Corporation | Optical device and method for manufacturing optical device |
-
2017
- 2017-03-30 JP JP2017067310A patent/JP2018037638A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020068264A (ja) * | 2018-10-23 | 2020-04-30 | 旭化成エレクトロニクス株式会社 | 光デバイス |
JP7368081B2 (ja) | 2018-10-23 | 2023-10-24 | 旭化成エレクトロニクス株式会社 | 光デバイス |
JP2020129656A (ja) * | 2019-02-08 | 2020-08-27 | 旭化成エレクトロニクス株式会社 | 光デバイス及び光デバイスの製造方法 |
US11316071B2 (en) | 2019-02-08 | 2022-04-26 | Asahi Kasei Microdevices Corporation | Optical device and method for manufacturing optical device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11043464B2 (en) | Semiconductor device having upper and lower redistribution layers | |
US10325876B2 (en) | Surface finish for wirebonding | |
US11094645B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US20080064142A1 (en) | Method for fabricating a wafer level package having through wafer vias for external package connectivity | |
US8524537B2 (en) | Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue | |
SG184758A1 (en) | Semiconductor die and method of forming through organic viashaving varying width in peripheral region of the die | |
TW201919190A (zh) | 封裝結構及其製造方法 | |
KR20020072771A (ko) | 반도체 장치 및 그 제조 방법 | |
US8765531B2 (en) | Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement | |
KR20050118706A (ko) | 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법 | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
US20170294408A1 (en) | Semiconductor device that includes a molecular bonding layer for bonding elements | |
TW201110286A (en) | Chip package | |
JP2018037638A (ja) | 半導体パッケージ、及び半導体パッケージの製造方法 | |
US20100127375A1 (en) | Wafer level chip scale semiconductor packages | |
JP5803276B2 (ja) | 半導体装置の製造方法 | |
TWI663703B (zh) | 電子機器及電路基板 | |
JP2005353692A (ja) | 半導体装置およびその製造方法 | |
US20190312122A1 (en) | Electronic component, method for manufacturing electronic component, and electronic device | |
WO2006077630A1 (ja) | 半導体装置の製造方法 | |
US8653661B2 (en) | Package having MEMS element and fabrication method thereof | |
JP2018037637A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2012190939A (ja) | 半導体装置およびその製造方法 | |
US9786521B2 (en) | Chip package method for reducing chip leakage current | |
JP2017500750A (ja) | リードフレーム表面を処理するための方法および処理されたリードフレーム表面を有するデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20171020 |