KR20050118706A - 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법 - Google Patents

구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법 Download PDF

Info

Publication number
KR20050118706A
KR20050118706A KR1020057018590A KR20057018590A KR20050118706A KR 20050118706 A KR20050118706 A KR 20050118706A KR 1020057018590 A KR1020057018590 A KR 1020057018590A KR 20057018590 A KR20057018590 A KR 20057018590A KR 20050118706 A KR20050118706 A KR 20050118706A
Authority
KR
South Korea
Prior art keywords
copper
coating
organic material
integrated circuit
wire
Prior art date
Application number
KR1020057018590A
Other languages
English (en)
Inventor
추-충 리
후아이다 비. 하룬
게빈 제이. 헤스
란 추 탄
쳉 초이 용
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050118706A publication Critical patent/KR20050118706A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 다이(10)는 주위 공기에 노출시 자연 구리 산화물을 형성하는 구리 접속부(16, 18)를 갖는다. 유기 물질은 자연 구리 산화물과 반응하는 구리 접속부에 가해져서, 추가적인 구리 산화를 방지하기 위해 구리 접속부상에 유기 코팅(12, 14)을 형성한다. 이런 식으로, 100℃를 넘는 온도와 같은 고온에서의 추가 프로세싱은 과도한 구리 산화로 인해 억제되지 않는다. 예컨대, 유기 코팅으로 인해, 와이어 접합 프로세스의 고온은 신뢰성있는 와이어 접합을 방해할 과도한 산화를 발생시키지 않는다. 따라서, 유기 코팅의 형성은 신뢰성있고 내열성인 와이어 접합(32, 34)을 가능하게 한다. 이와 달리, 유기 코팅은 집적 회로 다이 형성 중 어느 때나 노출 구리상에 형성되어 구리 산화의 형성을 방지 혹은 억제할 수 있다.

Description

구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법{INTEGRATED CIRCUIT DIE HAVING A COPPER CONTACT AND METHOD THEREFOR}
본 발명은 전반적으로 집적 회로에 관한 것으로, 보다 구체적으로는 구리 접속부를 갖는 집적 회로 다이(integrated circuit die)에 관한 것이다.
집적 회로 제조시에, 와이어 접합(wire bonding)은 전기 회로를 구비한 반도체 다이를 소자 패키지상의 핀에 접속하는데 이용되는 잘 입증된 방법이다. 또한, 구리 금속 상호 접속부를 이용하는 것이 점점 일반화되고 있다. 하지만, 구리에 직접 와이어 접합하는 것은 와이어 접합 온도(일반적으로 130℃ ~ 170℃)에서의 자연 구리 산화물(native copper oxide)의 불안정성으로 인해 현재의 생산 어셈블리 장비를 이용하여서는 가능하지 않다.
오늘날 이용가능한 한가지 해결 방안은 와이어 접합이 구리가 아니라 알루미늄에 접합되도록 구리 접합 패드상에서 사용되는 알루미늄 캡핑층을 이용하는 것이다. 하지만, 알루미늄 캡핑층을 가하는 것은 프로세싱 비용을 증가시킨다. 더욱이, 알루미늄 캡핑층의 이용은 알루미늄 캡핑층과 구리 접합 패드 사이에 장벽층 및/또는 접착층(barrier layer and/or glue layer)의 사용을 필요로 해서 프로세싱 비용을 더욱 증가시킨다. 또한, 알루미늄-금 와이어 접합은 일반적으로 구리-금 접합에 비해 기계적 강도를 감소시킨다.
오늘날 이용가능한 다른 해결 방안은 구리 접합 패드상에서 사용되는 세라믹 캡핑층을 이용하는 것이다. 따라서, 와이어 접합은 와이어 접합기에 의해 제공되는 서머소닉 에너지(thermosonic energy)를 통해 세라믹 캡핑층을 통과해 구리 접합 패드에 접속되어야 한다. 이 해결 방안에서, 세라믹 캡핑층은 전체 웨이퍼상에 블랭킷 증착(blanket deposit)된다. 하지만, 와이어 접합이 세라믹 캡핑층을 통과할 수 있도록, 캡핑층은 매우 얇아야 한다. 그러나, 얇은 층을 블랭킷 증착할 때 수용가능한 균일성을 유지하기 어려워 어셈블리 수율을 감소시킨다. 더욱이, 블랭킷 증착의 필요성은 프로세싱 비용을 또한 증가시킨다.
따라서, 개선된 신뢰성 및 내열성(thermal resistance)을 갖춘 구리 접속부를 구비하고, 프로세싱 비용은 감소시키며 어셈블리 수율은 증가시키는 개선된 집적 회로 다이가 필요하다.
본 발명은 실시예를 들어 기술되지만, 첨부한 도면에 국한되지 않으며, 도면에서 동일한 참조 부호는 동일한 구성 요소를 나타낸다.
도 1은 본 발명의 하나의 실시예에 따라 코팅된 구리 접속부를 갖는 집적 회로 다이의 단면도.
도 2는 본 발명의 하나의 실시예에 따라 구리 접속부에 부착된 와이어 접합을 갖는 집적 회로 다이의 단면도.
도 3은 본 발명의 하나의 실시예에 따라 코팅된 구리 접속부를 갖는 집적 회로 다이를 형성하는 방법의 순서도.
본 발명의 당업자들은 도면에서의 구성 요소들이 간략하고 명료하게 기술되었으며, 반드시 그러한 스케일로 도시되지는 않았다는 것을 알 것이다. 예컨대, 도면에서의 몇몇 구성 요소의 치수는 본 발명의 실시예의 이해를 돕기 위해 다른 구성 요소에 비해 다소 과장되었을 지도 모른다.
일반적으로, 본 발명의 실시예들은 유기 물질로 코팅된 구리 접속부를 갖는 집적 회로 다이를 제공한다. 유기 코팅은 실온보다 높은 온도에서 특히 문제될 수 있으며, 100℃를 넘는 온도에서 더욱 크게 문제될 수 있는 노출 구리 접속부의 구리 산화를 방지 혹은 제약하는데 이롭다. 예컨대, 와이어 접합 프로세스에서, 유기 코팅은 개선된 와이어 접합이 구리 접속부에 형성될 수 있도록 과도한 구리 산화를 방지하는데 이용될 수 있다. 또한, 유기 코팅은 개선된 신뢰성 및 내열성을 갖추도록 구리 산화를 방지 혹은 제약하므로 다양한 다른 응용 분야에 이용될 수 있다.
도 1은 활성 회로(24), 이 활성 회로(24) 위에 놓인 금속 상호 접속층(metal interconnect layers : 22), 금속 상호 접속층(22) 위에 놓인 최종 금속 상호 접속층(23) 및 이 최종 금속 상호 접속층(23) 위에 놓인 패시베이션층(passivation layer : 26)을 갖는 집적 회로 다이(10)의 일부분을 도시하고 있다. 활성 회로(24)는 상이한 기능을 수행하는데 이용되는 다양한 회로 구성요소를 포함할 수 있다. 예컨대, 활성 회로(24)는 집적 회로 다이(10)의 원하는 기능을 수행하는데 이용될 수 있는 아날로그/디지털 회로, 메모리(메모리에 저장된 소프트웨어를 포함할 수도 있음) 등의 조합을 포함할 수 있다. 금속 상호 접속층(22)은 활성 회로(24)와 최종 금속 상호 접속층(23) 사이의 전기적 접속을 제공하는데 이용되는 금속 와이어링 및 비아(metal wirings and vias)를 포함한다. 최종 금속 상호 접속층(23)은 금속 와이어(20) 및 접속부(16 및 18)를 포함하는 최종 금속층을 포함한다. 또한, 최종 금속 상호 접속층(23)은 아래의 금속 상호 접속층(22)에 전기적 접속을 제공하는 비아(32)와 같은 비아들을 포함한다. 예컨대, 비아(32)는 금속 와이어(34)에 전기적 접속을 제공한다. 하나의 실시예에 있어서, 금속 상호 접속층(22 및 23)의 금속 와이어 및 비아는 구리로 형성될 수도 있다. 이와 달리, 상호 접속층(22)의 금속 와이어 및 비아는 알루미늄 혹은 임의의 다른 적합한 금속으로 형성될 수도 있다. 또한, 본 기술 분야에서 알려진 바와 같이, 금속 상호 접속층(22 및 23)의 금속 와이어 및 비아는 필요하다면 유전 물질에 의해 전기적으로 절연된다는 점에 유의하기 바란다.
하나의 실시예에 있어서, 집적 회로 다이(10)는 반도체 웨이퍼상에 위치한 다수의 집적 회로 다이 중 하나일 수 있다는 점에 유의하기 바란다. 또한, 구리 접속부(16 및 18)는 구리 접합 패드, 와이어 접합 패드 혹은 구리 접합 포스트로 지칭될 수 있다는 점에 유의하라. 그리고, 본 명세서에서 기술되는 설명은 예로서 구리 접속부(16 및 18)를 이용할 것이지만, 구리 접속부는 노출된 구리의 산화가 억제될 집적 회로 다이(10) 또는 패키지 기판의 프로세싱 동안의 임의의 시점에서의 노출 구리 접속부로 지칭될 수도 있다는 점에 유의하기 바란다. 예컨대, 본 명세서에 기술된 유기 코팅은 금속 상호 접속층(22)의 형성 동안 혹은 구리 접합 포스트의 코팅을 위해 이용될 수 있다.
다시 도 1을 참조하면, 최종 금속 상호 접속층(23) 위에 놓인 패시베이션층(26)은 구리 접속부(16 및 18)를 노출시키는 개구(28 및 30)를 포함한다. (본 기술 분야에서 알려진 바와 같이, 패시베이션층(26)은 임의의 적합한 패시베이션 물질 및 임의의 적합한 방법을 이용하여 형성될 수 있다는 점에 유의하기 바란다). 또한, 패시베이션층(26)은 절연층(26)으로 지칭될 수도 있다는 점을 유의하라. 구리 접속부(16 및 18)를 노출시키도록 개구(28 및 30)를 형성한 후에, 유기 코팅(12 및 14)은 제각기 구리 접속부(16 및 18)상에 형성된다. 유기 코팅(12 및 14)은 구리 접속부(16 및 18)의 구리의 추가 산화를 방지하는데 이용된다. 즉, 구리 접속부가 주위 공기내의 산소에 노출되면, 구리는 산화하기 시작한다. 하지만, 고온(실온 이상 및 특히 100℃ 이상)에서, 구리 산화율은 급격히 증가한다. 고온에서 야기된 이런 과도한 구리 산화물의 두꺼움은 추후 프로세싱 문제를 야기한다.
예컨대, 와이어 접합 프로세스는 고온(일반적으로 100℃ 이상)을 필요로 한다. 몇몇 구리 산화물(또한 자연 구리 산화물로 지칭되는)이 실온에서 구리 접속부(16 및 18)의 노출 영역에서 형성되지만, 와이어 접합 프로세스 동안에 이용되는 고온에 노출시, 과도한 구리 산화물이 구리 접속부(16 및 18)상에 형성된다. 이런 과도한 구리 산화물이 신뢰성있는 와이어 접합을 형성하는 능력을 방해한다. 따라서, 유기 코팅(12 및 14)은 이런 과도한 산화를 방지하는데 이용된다. 하나의 실시예에 있어서, 벤조트리아졸(benzotriazole : BTA)은 유기 코팅(12 및 14)을 형성하는 유기 물질로서 이용된다. BTA는 보호 코팅을 형성하기 위해 구리 산화물과 화학 반응한다. 즉, BTA는 구리의 추가 산화를 방지하도록 자연 구리 산화물과 반응한다. (몇몇 경우에, BTA는 아래에 위치한 구리와도 또한 반응할 수 있다.) 따라서, BTA와 구리 산화물의 반응은 열적으로 안정한 보호 필름(예컨대, 유기 코팅(12 및 14))을 생성하여 이후의 신뢰성있는 와이어 접합을 가능하게 한다.
따라서, 와이어 접합에 관해 전술하였지만, BTA와 같은 유기 물질은 구리 산화의 방지(혹은 구리 산화의 억제)가 요구되는 다른 응용 분야에 이용될 수도 있다. 또한, 다른 실시예에서, 유기 코팅을 형성하는데 다른 물질이 이용될 수 있다는 점에 유의하기 바란다. 예컨대, BTA는 보호용 유기 필름을 형성하도록 구리 산화물에 가능한 한 결합하는 질소-수소(N-H) 결합을 갖는 분자를 포함하는 유기 물질이다. 따라서, 유사한 구조를 갖는 다른 유기 물질이 또한 이용될 수 있다. 예컨대, 유기 코팅을 형성하는데 이용될 수 있는 BTA에 유사한 N-H 결합을 가진 다른 유기 물질은 톨릴트리아졸(tolyltriazole), 이미다졸(imidazoles), 벤조이미다졸(benzoimidazoles), 페니라조-피라조놀(phenylazo-pyrazolones), 벤질 카르복시 트리아졸(benzyl carboxy triazoles), 폴리아닐린(polyaniline), 폴리이미다졸(polyimidazoles), 폴리아미노트리아졸(poly aminotriazoles), 폴리아미노페놀(polyaminophenols), 프탈로시아닌 유도체(phthalocyanine derivatives), 아미노 카르복시산(amino carboxylic acids), 아미노 폴리카르복시산(amino polycarboxylic acids), 히드록시페놀 히드라진 유도체(hytroxyphenol hydrazine derivatives), 벤잘로알디히드라진 유도체 (benzaloxalydihydrazine derivatives), 나프톨히드라진 화합물(naphthoylhydrazine compounds) 및 디아실히드라진(diacylhydrazines)을 포함하는데, 이에 국한되지는 않는다. 또한, 다른 실시예에 있어, 이용되는 유기 물질은 전술한 유기 물질의 임의 조합일 수도 있다.
하나의 실시예에 있어서, 유기 코팅(유기 코팅(12 및 14)과 같은)은 100℃ 이상의 내열성을 갖는다. 와이어 접합의 경우에, 이런 내열성은 구리 접속부와의 신뢰성있는 와이어 접합 형성을 가능하게 한다. 또한, 유기 코팅은 일반적으로 얇은데, 예를 들어 150Å 혹은 그 미만과 같이 얇은 편이다. 코팅 두께는 100Å 이하인 것이 바람직하며, 50Å 이하인 것이 더욱 바람직하다. 따라서, 와이어 접합의 경우에, 와이어 접합은 구리 접속부와의 신뢰성있는 전기적 접속을 형성하도록 유기 코팅과 구리 산화물 모두를 통과할 수 있다.
유기 코팅(12 및 14)의 형성을 더 잘 설명하기 위해, 도 3을 참조하여 프로세스를 후술하겠다. 도 3은 본 발명의 하나의 실시예에 따라 집적 회로 다이(10)상에 유기 코팅을 형성하는 프로세스를 도시하는데, 도 1 및 도 2를 참조하여 설명하겠다. 개구(28 및 30)(도 1에서)의 형성 후에, 집적 회로 다이(10)를 포함하는 반도체 웨이퍼의 그리스는 제거된다(도 3의 블록(42)). 웨이퍼의 그리스 제거는 (손기름(finger oil), 부류물 등과 같은)유기 불순물을 제거하기 위해 묽은 가성 용액(dilute caustic solution)으로 웨이퍼를 세척하는 것을 포함한다. 그 후, 프로세싱은 웨이퍼가 사전처리되는 도 3의 블록(44)으로 진행한다. 사전처리는 기존의 구리 산화물을 안정화시키도록 웨이퍼를 세정하는 것을 포함한다. 하나의 실시예에 있어서, 묽은 산성 용액(예컨대, 0.5몰의)은 불순물을 제거하기 위해 웨이퍼를 세정하는데 이용된다. 이와 달리, 2몰 미만의 농도를 갖는 묽은 산성 용액이 이용될 수도 있다. 하나의 실시예에서, 묽은 산성 용액은 묽은 황산 용액이다. 다른 실시예에 있어서, 묽은 산성 용액을 대신하여 묽은 과황산염 용액(dilute persulfate solution)이 사용될 수도 있다. 그 후, 프로세싱은 유기 물질을 가하여 유기 코팅을 형성하는 블록(46)으로 진행한다. 이런 유기 코팅은 다양한 방식, 예컨대 웨이퍼를 유기 물질의 용액에 담그거나, 스핀-온 프로세스(spin-on process)를 이용하거나, 웨이퍼에 분무(spray)하거나, 물리 기상 증착법(PVD) 혹은 화학 기상 증착법(CVD)을 이용하는 것과 같은 다양한 방식으로 형성될 수 있다. 하나의 실시예에 있어서, 유기 코팅은 구리 접속부를 pH7을 초과하는 유기 물질의 용액에 노출시킴으로서 구리 접속부상에 형성되는데, pH7.5를 초과하는 것이 바람직하며, pH7.5 ~ pH8인 것이 더욱 바람직하다.
예를 들면, 유기 코팅(12 및 14)을 형성하는데 유기 물질로서 BTA를 이용하는 하나의 실시예에 있어서, 담금 용액은 유기 코팅(12 및 14)을 형성하도록 BTA를 구리 접속부(16 및 18)상에 가하는데 이용될 수 있다. 이 실시예에서, BTA는 pH7 이상인 용액으로부터 가해질 수 있다. 하나의 실시예에서, 수용액은 버퍼로서 수산화 칼륨(KOH) 혹은 수산화 나트륨(NaOH)과 같은 가성물 및 BTA를 포함하는데, 여기서 수용액은 pH7 이상이다. 이 실시예에서, pH7 이상은 BTA와 화학 반응하는데 이용되는 자연 구리 산화물이 담금 프로세스 동안에 그대로 남아 있게 한다. 즉, 용액의 pH가 너무 낮으면, 용액은 자연 구리 산화물을 제거할 수 있어서, 유기 물질이 구리 산화물과 신뢰성있게 반응할 수 없어 유기 코팅의 형성을 방해할 것이다. 더욱이, 이 실시예에서, 유기 코팅을 신뢰성있게 형성하기 위해, 웨이퍼는 적어도 5분 동안 용액에 담그어 진다.
전술한 바와 같이, 그 밖의 실시예들은 다른 유기 물질을 이용하고, 유기 물질을 가하기 위해 다른 담금 용액을 이용할 수도 있다. 예컨대, BTA는 수용액 이외의 다른 담금 용액을 이용하여 가해질 수 있다. 또한, 유기 물질과 화학 반응하고 유기 코팅을 형성하는데 충분한 양의 구리 산화물이 그대로 남아 있다면, 상이한 pH의 담금 용액이 이용될 수도 있다. 그리고, 유기 코팅이 유기 물질과 구리 산화물의 반응을 통해 형성되기 때문에, 유기 코팅은 일반적으로 구리의 노출 영역상에 형성된다는 점에 유의하기 바란다. 따라서, 유기 코팅(12 및 14)은 도 1에 도시된 바와 같이 구리 접속부(16 및 18)상에 바람직하게 형성된다. 이로 인해 균일한 블랭킷 증착을 행할 필요가 없어져서, 신뢰성을 향상시킨다.
다시 도 3을 참조하면, 유기 코팅 형성 후에, 순서도는 웨이퍼의 탈이온수 린스(deionized(DI) water rinse)가 수행되는 블록(48)으로 진행한다. 탈이온수 린스는 유기 코팅을 형성하는데 이용되는 프로세스에 의해 발생된 다른 불순물 혹은 담금 용액의 잔여물 및 비반응 BTA를 제거한다. 그 후, 순서도는 다이가 웨이퍼로부터 분리(singulate)되는 블록(50)으로 진행한다. 즉, 집적 회로 다이(10)는 분리된 다이이거나 혹은 여전히 반도체 웨이퍼의 일 부분일 수도 있다. 다이는 소잉(sawing) 혹은 레이저 절단과 같이 본 기술 분야에서 알려진 방법을 이용하여 분리될 수 있다. 또한, 그 결과물인 분리 다이가 실제 복수의 다이를 포함하도록 다수의 다이를 함께 분리할 수도 있다는 점에 유의하기 바란다. 그 후, 순서도는 다이가 패키지 기판에 부착되는 블록(52)으로 진행한다. 즉, 집적 회로 다이(10)는, 분리시에, 에폭시 접착제(apoxy adhesive), 폴리미드 접착제(polyimide adhesive) 혹은 임의의 다른 알려진 다이 접착법을 이용하는 것과 같이 본 기술 분야에서 알려진 다양한 방식으로 패키지 기판에 부착될 수 있다. 패키지 기판은 예를 들어 볼 그리드 어레이(Ball Grid Array : BGA) 기판, 납 프레임, 멀티-다이 패키지 등을 포함할 수도 있다.
그 후, 순서도는 패키지 기판 및 부착된 개별 다이가 플라즈마 세정되는 블록(54)으로 진행한다. 플라즈마 세정은 패키지 기판 및 다이의 불순물 일부를 제거한다. 하나의 실시예에 있어서, 플라즈마 세정은 RF 필드에서 아르곤-수소 혼합 가스를 가하는 것을 포함한다. 다른 실시예에서, 플라즈마 세정은 RF 혹은 마이크로웨이브 필드 중 어느 한 곳에서 아르곤-수소 혼합 가스를 가하는 것을 포함한다. 그 후, 순서도는 와이어 접합이 수행되는 블록(56)으로 진행한다. 도 3을 참조하여 와이어 접합을 설명하겠다.
도 3은 와이어 접합(32 및 34)이 제각기 개구(28 및 30)내에 형성되는 와이어 접합 프로세스 후의 집적 회로 다이(10)를 도시하고 있다. 따라서, 종래의 와이어 접합 프로세스 이용시에, 와이어 접합(32)은 구리 접속부(16)에 전기적 접속을 제공하도록 구리 접속부(16)에 부착된다. 이와 유사하게, 와이어 접합(34)은 구리 접속부(18)에 전기적 접속을 제공하도록 구리 접속부(18)에 부착된다. 와이어 접합(32 및 34) 부착시에, 와이어 접합은 전기적 접속을 형성하기 위해 유기 코팅(12 및 14)을 제각기 통과한다는 점에 유의하기 바란다. 따라서, 도 2에 도시된 바와 같이, 와이어 접합 프로세스가 완료된 후에, 유기 코팅(12 및 14)의 일부가 와이어 접합(32 및 34)의 어느 한쪽의 집적 회로 다이(10)상에 남아 있을 수도 있다는 점에 유의하라. 또한, 유기 코팅의 소량이 와이어 접합과 구리 접속부 사이(도시되지 않음)에 여전히 존재할 수도 있다는 점에 유의하기 바란다. 유기 코팅이 와이어 접합 프로세스 동안에 구리 접속부상에 존재하기 때문에, 더욱 신뢰성있는 와이어 접합이 형성되는데, 이는 유기 코팅이 와이어 접합 프로세스시 전형적으로 이용되는 고온(100℃를 초과하는)에서 구리 접속부 표면의 추가 산화를 방지함에 기인한다. 다양한 다른 물질, 예컨대 금, 구리, 알루미늄 등과 같은 물질들이 와이어 접합(32 및 34)에 이용될 수 있다는 점에 유의하기 바란다.
다시 도 3을 참조하면, 와이어 접합 프로세스 수행 후에, 순서도는 패키지 어셈블리가 완성된 패키지 반도체 장치를 구현하기 위해 종래의 프로세싱을 이용하여 완성되는 블록(58)으로 진행한다.
다른 실시예들에서, 도 3의 순서도가 블록(50, 52 및 54)을 생략할 수도 있다는 점에 유의하기 바란다. 이러한 다른 실시예에서, 집적 회로 다이(10)는 분리되지 않고 웨이퍼 형태로 남아 있을 수도 있다. 그 후, 웨이퍼는 플라즈마 세정(블록(54)의 플라즈마 세정에 유사한)될 수 있으며, 블록(56)의 와이어 접합은 분리된 다이 보다는 반도체 웨이퍼상에서 수행될 수 있다.
집적 회로 다이에 전기적 접속을 제공하기 위해 와이어 접합을 이용하는 본 발명의 하나의 실시예에 있어서, 구리 접합 포스트는 패키지 기판상에서 사용되어 패키지 기판으로부터 집적 회로 다이에 전기적 접속을 제공할 수 있다. 이 실시예에서, 와이어 접합 접속은 집적 회로 다이상의 구리 접속부(즉, 구리 와이어 접합 패드) 및 패키지 기판상의 구리 접속부(즉, 구리 접합 포스트) 모두에 행해진다. 전술한 바와 같이, 유기 코팅은 집적 회로 다이상의 구리 접속부에 형성되어 개선된 와이어 접합 접속을 가능하게 한다. 하지만, 과도한 구리 산화를 방지하고, 와이어 접합의 구리 접합 포스트로의 직접적인 전기적 접속을 가능하게 하기 위해 패키지 기판상의 구리 접속부(즉, 구리 접합 포스트)상에서 유기 코팅이 또한 형성될 수 있다는 점에 유의하기 바란다. 이런 식으로, 신뢰성있고 내열성인 개선된 와이어 접합이 달성된다. 더욱이, 이 실시예는 구리를 보호하기 위해 니켈-금층과 같은 추가 보호층을 구리 접합 포스트상에 사용할 필요를 없애준다. 니켈-금층 보다 유기 코팅을 이용하는 것은 패키지 기판상의 구리 접합 포스트의 미세 피치(finer pitch)를 가능하게 할 뿐만 아니라 제조 비용을 줄여준다.
또한, 와이어 접합에 이용되는 구리 접속부(16 및 18)에 관해 전술하였지만, 다른 실시예들에서 다양한 다른 응용 분야에 있어 유기 코팅을 이용할 수 있다. 예컨대, 전력 장치 응용 분야와 같은 하나의 실시예에서, 대형 구리 탭이 구리 접속부로 사용될 수도 있다. 이 실시예에서, 전술한 바와 동일한 유기 코팅을 이용하여 신뢰성있는 전기적 접속(예컨대, 와이어 접합 접속과 같은)을 구리 접속부에 제공할 수 있다. RF 분야와 같은 다른 실시예들에 있어서는, 구리 인턱터가 이용되는데, 여기서 구리 인덕터로의 전기적 접속이 필요할 수 있다. 따라서, 본 명세서에서 설명하는 유기 코팅은 신뢰성있고 내열성인 전기 접속을 제공하기 위해 과도한 산화로부터 구리 인덕터를 보호하는데 또한 이용될 수 있다.
따라서, 알 수 있는 바와 같이, 본 명세서에서 설명되는 유기 코팅은 구리 접속부의 과도한 산화를 방지 혹은 제약하는데 이용되어, 결과적으로 개선된 신뢰성 및 내열성을 제공할 수 있다. 또한, 유기 코팅의 실시예들은 전형적으로 금인 구리 접속부로의 와이어 접합 사이에 직접적인 전기 접속을 가능하게 하여, 종래에 이용가능했던 것보다 기계적으로 더욱 강한 접속을 제공할 수 있다는 점에 유의하기 바란다. 더욱이, 유기 코팅의 실시예들은 현재의 생산 어셈블리 장비를 이용하더라도 구리 접속부와 와이어 접합 사이의 이러한 직접적인 전기 접속을 가능하게 한다. 또한, 유기 코팅의 실시예들은 추가 금속층 혹은 블랭킷 증착의 필요성을 없애주어, 비용을 줄일 수 있게 한다. 더욱이, 개선된 신뢰성, 내열성 및 강한 접속은 결과적으로 어셈블리 수율을 향상시킨다.
본 명세서에 있어서, 특정한 실시예에 관해 본 발명을 기술하였다. 하지만, 본 기술 분야의 당업자 중의 한 사람이라면 다음의 청구범위에 내포된 본 발명의 범주를 벗어나지 않고서 다양한 변형 및 변경이 가능함을 알 것이다. 따라서, 본 명세서 및 도면은 한정하는 의미보다는 예시적인 것으로 간주되어야 하며, 모든 변형물은 본 발명의 범주내에 포함된다.
본 발명의 이점, 그 밖의 장점 및 문제점들에 대한 해결책이 특정한 실시예들에 관하여 상술되었다. 하지만, 이러한 이점, 장점, 문제점들에 대한 해결책 및 임의의 이점, 장점 혹은 해결책들이 발생 혹은 보다 개선되도록 하는 임의의 요소(들)는 임의의 혹은 모든 청구범위들에 있어서 결정적이거나, 요구되거나 또는 필수적인 특징부 혹은 요소로 해석되지는 않는다.
본 명세서에서 사용되는 바와 같이, "포함하다", "포함하는"이란 용어 혹은 그것의 임의의 다른 변형은 일련의 구성요소를 포함하는 프로세스, 방법, 물품 혹은 장치가 단지 이러한 구성요소만을 포함하는 것이 아니라, 명확히 목록화되지 않았거나 혹은 그런 프로세스, 방법, 물품 혹은 장치에 고유한 그 밖의 구성요소를 포함하는 식으로 비배타적인 구성요소까지 포괄하도록 의도되어 진다.

Claims (39)

  1. 구리 접속부(a copper contact)와,
    상기 구리 접속부상의 코팅을 포함하고, 상기 코팅은 구리 산화물과 유기 물질의 반응으로부터 형성되는 물질을 포함하는 집적 회로 다이.
  2. 제 1 항에 있어서,
    상기 코팅은 상기 유기 물질을 포함하는 용액에 상기 구리 접속부를 노출시켜 형성되는 집적 회로 다이.
  3. 제 2 항에 있어서,
    상기 용액은 적어도 pH7인 집적 회로 다이.
  4. 제 3 항에 있어서,
    상기 용액은 적어도 pH7.5인 집적 회로 다이.
  5. 제 1 항에 있어서,
    상기 유기 물질은 질소-수소 결합(nitrogen-hydrogen bonds)을 갖는 분자를 포함하는 집적 회로 다이.
  6. 제 1 항에 있어서,
    상기 유기 물질은 벤조트리아졸(benzotriazole)을 포함하는 집적 회로 다이.
  7. 제 1 항에 있어서,
    상기 유기 물질은 톨릴트리아졸(tolyltriazole), 이미다졸(imidazoles), 벤조미다졸(benzoimidazoles), 폴리아닐린(polyaniline) 및 폴리이미다졸(polyimidazoles) 중 적어도 하나를 포함하는 집적 회로 다이.
  8. 제 1 항에 있어서,
    최종 구리 상호 접속층을 포함하는 다수의 상호 접속층과,
    상기 상호 접속층 위에 놓인 절연층(an insulating layer)을 더 포함하고,
    상기 구리 접속부는 상기 최종 구리층내에 위치하며 상기 절연층내의 개구(an opening)를 통해 접속가능한 집적 회로 다이.
  9. 제 8 항에 있어서,
    상기 코팅은 상기 절연층내의 상기 개구에 위치하는 집적 회로 다이.
  10. 제 1 항에 있어서,
    상기 구리 접속부는 와이어 접합 패드(a wire bond pad)인 집적 회로 다이.
  11. 제 1 항에 있어서,
    상기 코팅은 100℃ 이상의 내열성(a thermal resistance)을 갖는 집적 회로 다이.
  12. 제 1 항에 있어서,
    상기 코팅은 150Å 이하의 두께를 갖는 집적 회로 다이.
  13. 제 1 항에 있어서,
    상기 코팅은 20Å ~ 50Å 범위의 두께를 갖는 집적 회로 다이.
  14. 제 1 항에 있어서,
    상기 코팅은 50Å 이하의 두께를 갖는 집적 회로 다이.
  15. 제 1 항의 집적 회로 다이를 포함하는 집적 회로 패키지(an integrated circuit package)로서,
    상기 집적 회로 다이가 부착되는 패키지 기판과,
    상기 구리 접속부에 접속되며 상기 패키지 기판의 접속부에 접속되는 와이어를 더 포함하는 집적 회로 패키지.
  16. pH7 이상이며 유기 물질을 포함하는 용액에 구리 접속부를 노출시켜 집적 회로 다이의 상기 구리 접속부상에 코팅을 형성하는 단계를 포함하는 집적 회로 제조 방법.
  17. 제 16 항에 있어서,
    상기 형성 단계 후에 와이어를 상기 구리 접속부에 접합(bonding)하는 단계를 더 포함하는 집적 회로 제조 방법.
  18. 제 17 항에 있어서,
    상기 와이어를 상기 구리 접속부에 접합하는 단계는 100℃ 이상에서 수행되는 집적 회로 제조 방법.
  19. 제 17 항에 있어서,
    상기 코팅 형성 단계 후 그리고 상기 와이어 접합 단계 이전에 상기 코팅의 노출 표면을 플라즈마 세정(plasma cleaning)하는 단계를 더 포함하는 집적 회로 제조 방법.
  20. 제 17 항에 있어서,
    상기 접합하는 단계는 상기 와이어 바로 아래의 상기 코팅층의 적어도 일부분을 제거하는 집적 회로 제조 방법.
  21. 제 16 항에 있어서,
    상기 용액은 pH7.5 이상인 집적 회로 제조 방법.
  22. 제 16 항에 있어서,
    상기 코팅 형성 단계 이전에 상기 구리 접속부를 산(an acid)으로 사전처리하는 단계를 더 포함하는 집적 회로 제조 방법.
  23. 제 16 항에 있어서,
    상기 유기 물질은 구리 산화물과 반응하고, 상기 코팅은 구리 산화물과 상기 유기 물질의 반응으로부터 형성되는 물질을 포함하는 집적 회로 제조 방법.
  24. 제 23 항에 있어서,
    상기 유기 물질은 질소-수소 결합을 갖는 분자를 포함하는 집적 회로 제조 방법.
  25. 제 23 항에 있어서,
    상기 유기 물질은 벤조트리아졸을 포함하는 집적 회로 제조 방법.
  26. 제 23 항에 있어서,
    상기 유기 물질은 톨릴트리아졸, 이미다졸, 벤조이미다졸, 폴리아닐린 및 폴리이미다졸 중 적어도 하나를 포함하는 집적 회로 제조 방법.
  27. 제 16 항에 있어서,
    상기 코팅 형성 단계는 상기 집적 회로 다이를 포함하는 웨이퍼를 상기 용액에 적어도 5분 동안 담그는(dipping) 단계를 더 포함하는 집적 회로 제조 방법.
  28. 구리 접속부상에 코팅을 형성하는 단계와,
    상기 코팅 형성 단계 후에 상기 코팅의 노출 표면을 플라즈마 세정하는 단계와,
    상기 플라즈마 세정 단계 후에 상기 구리 접속부에 와이어를 접합하는 단계를 포함하는 집적 회로 제조 방법.
  29. 제 28 항에 있어서,
    상기 플라즈마 세정 단계는 상기 코팅의 노출 표면에 아르곤과 헬륨 중 적어도 하나를 포함하는 혼합 가스를 가하는 단계를 더 포함하는 집적 회로 제조 방법.
  30. 제 28 항에 있어서,
    상기 구리 접속부에 상기 와이어를 접합하는 단계는 100℃ 이상에서 수행되는 집적 회로 제조 방법.
  31. 제 28 항에 있어서,
    상기 접합 단계는 상기 와이어 바로 아래의 상기 코팅층의 적어도 일부분을 제거하는 집적 회로 제조 방법.
  32. 제 28 항에 있어서,
    상기 용액은 구리 산화물과 반응하는 유기 물질을 포함하고, 상기 코팅은 구리 산화물과 상기 유기 물질의 반응으로부터 형성되는 물질을 포함하는 집적 회로 제조 방법.
  33. 제 32 항에 있어서,
    상기 유기 물질은 질소-수소 결합을 갖는 분자를 포함하는 집적 회로 제조 방법.
  34. 제 32 항에 있어서,
    상기 유기 물질은 벤조트리아졸을 포함하는 집적 회로 제조 방법.
  35. 제 32 항에 있어서,
    상기 유기 물질은 톨릴트리아졸, 이미다졸, 벤조이미다졸, 폴리아닐린 및 폴리이미다졸 중 적어도 하나를 포함하는 집적 회로 제조 방법.
  36. 제 28 항에 있어서,
    상기 코팅 형성 단계 후 그리고 상기 플라즈마 에칭 단계 이전에 상기 구리 접속부를 포함하는 다이를 웨이퍼로부터 분리하는(singulating) 단계를 더 포함하는 집적 회로 제조 방법.
  37. 제 28 항에 있어서,
    상기 구리 접속부는 와이어 접합 패드인 집적 회로 제조 방법.
  38. 제 28 항에 있어서,
    상기 코팅 형성 단계 이전에 상기 구리 접속부를 산으로 사전처리하는 단계를 더 포함하는 집적 회로 제조 방법.
  39. 다수의 구리 접합 패드와,
    상기 다수의 구리 접합 패드 각각 상의 코팅을 포함하고,
    상기 코팅은 유기 물질을 포함하는 용액에 상기 구리 접합 패드를 노출시켜 형성되고, 상기 유기 물질은 질소 수소 결합을 갖는 분자를 포함하고, 상기 코팅은 구리 산화물과 상기 유기 물질의 반응으로부터 형성되는 물질을 포함하며, 상기 코팅은 150Å 이하의 두께를 갖는 집적 회로 다이.
KR1020057018590A 2003-04-02 2004-03-31 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법 KR20050118706A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI20031227A MY134318A (en) 2003-04-02 2003-04-02 Integrated circuit die having a copper contact and method therefor
MYPI20031227 2003-04-02

Publications (1)

Publication Number Publication Date
KR20050118706A true KR20050118706A (ko) 2005-12-19

Family

ID=33095787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018590A KR20050118706A (ko) 2003-04-02 2004-03-31 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법

Country Status (7)

Country Link
US (1) US6933614B2 (ko)
JP (1) JP2007524996A (ko)
KR (1) KR20050118706A (ko)
CN (1) CN1768426A (ko)
MY (1) MY134318A (ko)
TW (1) TW200511475A (ko)
WO (1) WO2004090941A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
KR20120092511A (ko) * 2011-02-11 2012-08-21 노드슨 코포레이션 반도체 디바이스 패키징을 위한 패시베이션 층
KR101350289B1 (ko) * 2011-10-04 2014-01-10 칩본드 테크놀러지 코포레이션 반도체 구조 및 반도체 패키지 구조

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US7105379B2 (en) * 2004-04-28 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Implementation of protection layer for bond pad protection
KR100588892B1 (ko) 2004-10-13 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 패드 산화 방지방법
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US7851257B2 (en) * 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US20070235878A1 (en) * 2006-03-30 2007-10-11 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
US8188590B2 (en) * 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
SG144124A1 (en) * 2006-12-29 2008-07-29 United Test & Assembly Ct Ltd Copper wire bonding on organic solderability preservative materials
DE102007061942A1 (de) * 2007-12-21 2009-07-02 Continental Automotive Gmbh Schaltungsträger, Verfahren zur Herstellung eines Schaltungsträgers sowie Bondverfahren
DE102009029577B3 (de) * 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
US20120102778A1 (en) * 2010-04-22 2012-05-03 Ismail Kashkoush Method of priming and drying substrates
US8310065B2 (en) * 2011-01-06 2012-11-13 United Microelectronics Corp. Semiconductor device and wafer structure
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8998384B2 (en) * 2011-03-31 2015-04-07 Hewlett-Packard Development Company, L.P. Circuits and methods using a non-gold corrosion inhibitor
DE102011081964A1 (de) * 2011-09-01 2013-03-07 Robert Bosch Gmbh Verfahren zum Bonden von Halbleiterbauelementen
US8597982B2 (en) 2011-10-31 2013-12-03 Nordson Corporation Methods of fabricating electronics assemblies
CN104321464A (zh) * 2011-12-15 2015-01-28 汉高知识产权控股有限责任公司 镀银铜的暴露铜的选择性涂覆
US20130277825A1 (en) * 2012-04-18 2013-10-24 Texas Instruments Incorporated Method for Preventing Corrosion of Copper-Aluminum Intermetallic Compounds
US9012263B1 (en) * 2013-10-31 2015-04-21 Freescale Semiconductor, Inc. Method for treating a bond pad of a package substrate
CN105097564B (zh) * 2014-05-12 2018-03-30 中芯国际集成电路制造(上海)有限公司 芯片封装结构的处理方法
GB2571910A (en) * 2017-12-21 2019-09-18 Continental automotive systems inc Laser ablation for wire bonding on organic solderability preservative surface

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
DE69030867T2 (de) * 1989-12-19 1997-09-18 Nitto Denko Corp Verfahren zur Herstellung einer anisotrop leitenden Folie
US5186378A (en) * 1991-09-30 1993-02-16 Texas Instruments Incorporated Method and apparatus for transducer heating in low temperature bonding
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US5771157A (en) * 1996-03-08 1998-06-23 Honeywell, Inc. Chip-on-board printed circuit assembly using aluminum wire bonded to copper pads
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US6218732B1 (en) * 1998-09-15 2001-04-17 Texas Instruments Incorporated Copper bond pad process
US6352743B1 (en) * 1998-10-05 2002-03-05 Kulicke & Soffa Investments, Inc. Semiconductor copper band pad surface protection
JP2002527886A (ja) * 1998-10-05 2002-08-27 キューリック、アンド、ソファー、インベストメンツ、インコーポレーテッド 半導体の銅ボンドパッドの表面保護
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
US6358847B1 (en) * 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
US6410435B1 (en) * 1999-10-01 2002-06-25 Agere Systems Guardian Corp. Process for fabricating copper interconnect for ULSI integrated circuits
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
CN1314225A (zh) 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
DE10064691A1 (de) * 2000-12-22 2002-07-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiter-Chip und Kupferleiterbahnen auf dem Chip sowie ein Verfahren zu seiner Herstellung
US6693020B2 (en) * 2001-03-12 2004-02-17 Motorola, Inc. Method of preparing copper metallization die for wirebonding
JP2003124316A (ja) * 2001-07-12 2003-04-25 Nec Corp 半導体装置の製造方法及び処理液
TW548736B (en) * 2001-07-12 2003-08-21 Nec Electronics Corp Semiconductor device fabricating method and treating liquid
US6727570B2 (en) * 2002-02-21 2004-04-27 Altera Corporation Integrated inductive circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
US7859108B2 (en) 2007-11-30 2010-12-28 Hynix Semiconductor Inc. Flip chip package and method for manufacturing the same
KR20120092511A (ko) * 2011-02-11 2012-08-21 노드슨 코포레이션 반도체 디바이스 패키징을 위한 패시베이션 층
KR101350289B1 (ko) * 2011-10-04 2014-01-10 칩본드 테크놀러지 코포레이션 반도체 구조 및 반도체 패키지 구조

Also Published As

Publication number Publication date
WO2004090941A3 (en) 2005-02-10
MY134318A (en) 2007-12-31
CN1768426A (zh) 2006-05-03
US20040195696A1 (en) 2004-10-07
TW200511475A (en) 2005-03-16
WO2004090941A2 (en) 2004-10-21
US6933614B2 (en) 2005-08-23
JP2007524996A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
US6933614B2 (en) Integrated circuit die having a copper contact and method therefor
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
US10325876B2 (en) Surface finish for wirebonding
CN101405863B (zh) 使用涂覆有金属的导线的半导体装置及电部件制造
US9012263B1 (en) Method for treating a bond pad of a package substrate
CN101064294B (zh) 电路装置及电路装置的制造方法
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
KR101080629B1 (ko) 활성화 플레이트를 사용하여 집적 회로들의 무전해 및 침지도금
US6822336B2 (en) Semiconductor device
US5446625A (en) Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface
US8945990B2 (en) Chip package and method of forming the same
US7294217B2 (en) Electrical interconnect structures for integrated circuits and methods of manufacturing the same
US20140054800A1 (en) Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
EP1388167B1 (en) Method of removing oxide from copper bond pads
US7413974B2 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US20170294408A1 (en) Semiconductor device that includes a molecular bonding layer for bonding elements
JP2006196648A (ja) 外部接合電極付き電子部品およびその製造方法
US9324670B2 (en) Semiconductor device with copper-tin compound on copper connector
WO2003075340A2 (en) Method for obtaining metal to metal contact between a metal surface and a bonding pad.
JP2018037638A (ja) 半導体パッケージ、及び半導体パッケージの製造方法
US6191485B1 (en) Semiconductor device
TWI663703B (zh) 電子機器及電路基板
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2018037637A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid