KR101350289B1 - 반도체 구조 및 반도체 패키지 구조 - Google Patents

반도체 구조 및 반도체 패키지 구조 Download PDF

Info

Publication number
KR101350289B1
KR101350289B1 KR1020120083793A KR20120083793A KR101350289B1 KR 101350289 B1 KR101350289 B1 KR 101350289B1 KR 1020120083793 A KR1020120083793 A KR 1020120083793A KR 20120083793 A KR20120083793 A KR 20120083793A KR 101350289 B1 KR101350289 B1 KR 101350289B1
Authority
KR
South Korea
Prior art keywords
bump
barrier layer
organic barrier
layer
copper
Prior art date
Application number
KR1020120083793A
Other languages
English (en)
Other versions
KR20130036701A (ko
Inventor
쳉-훙 시
슈-첸 린
융-웨이 시에
준-유 예
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20130036701A publication Critical patent/KR20130036701A/ko
Application granted granted Critical
Publication of KR101350289B1 publication Critical patent/KR101350289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 구조는 캐리어, 복수개의 범프 하지 금속층(under bump metallurgy), 복수개의 구리함유 범프 및 하나 이상의 유기 장벽층을 포함하고, 상기 캐리어는 표면, 보호층 및 복수개의 가이드 연결 패드를 구비하고, 상기 보호층은 상기 복수개의 가이드 연결 패드를 노출시키는 복수개의 개구를 구비하고, 상기 복수개의 범프 하지 금속층은 상기 복수개의 가이드 연결 패드에 형성되고, 상기 복수개의 구리함유 범프는 상기 복수개의 범프 하지 금속층에 형성되고, 상기 각 구리함유 범프는 상부면 및 링벽을 구비하고, 상기 유기 장벽층은 범프 커버부를 구비하고, 상기 범프 커버부는 상기 각 구리함유 범프의 상기 상부면 및 상기 링벽을 덮는다.

Description

반도체 구조 및 반도체 패키지 구조{SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR PACKAGE STRUCTURE THEREOF}
본 발명은 반도체 구조에 관한 것으로, 특히 유기 장벽층을 구비한 반도체 구조에 관한 것이다.
전자 제품의 외관이 갈수록 가벼워지고, 얇아지고, 짧아지고, 작아짐에 따라, 범프 또는 핀 등 전기적 연결소자들은 필연적으로 미세 간격으로 배치된다. 그러나, 범프 또는 핀 등 전기적 연결소자에 구리가 함유되어 있다면, 구리 이온이 이온화되어 전기적 단락을 쉽게 일으키므로, 제품 불량을 초래하는 문제점이 있다.
본 발명의 주요 목적은 전술한 문제점을 해결하기 위한 반도체 구조를 제공하는 것이다.
본 발명의 주요 목적은 캐리어, 복수개의 범프 하지 금속층, 복수개의 구리함유 범프 및 하나 이상의 유기 장벽층을 포함하는 반도체 구조를 제공하는 것이며, 상기 캐리어는 표면, 상기 표면에 형성된 보호층 및 상기 표면에 형성된 복수개의 가이드 연결 패드를 구비하고, 상기 보호층은 상기 복수개의 가이드 연결 패드를 노출시키는 복수개의 개구를 구비하고, 상기 범프 하지 금속층은 상기 복수개의 가이드 연결 패드에 형성되고, 상기 복수개의 구리함유 범프는 상기 복수개의 범프 하지 금속층에 형성되고, 상기 각 구리함유 범프는 상부면 및 상기 상부면을 연결시키는 링벽을 구비하고, 상기 유기 장벽층은 범프 커버부를 구비하고, 상기 범프 커버부는 상기 각 구리함유 범프의 상기 상부면 및 상기 링벽을 덮는다.
상기 반도체 구조는 상기 유기 장벽층을 포함하고 있으므로, 상기 복수개의 구리함유 범프들의 간격이 미세할 때 구리 이온이 이온화되어 전기적 단락 현상이 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 제1 바람직한 실시예에 따른 반도체 구조의 단면 개략도이다.
도 2는 본 발명의 제2 바람직한 실시예에 따른 다른 반도체 구조의 단면 개략도이다.
도 3은 본 발명의 제3 바람직한 실시예에 따른 또 다른 반도체 구조의 단면 개략도이다.
도 4a ~ 도 4g는 본 발명의 제1 바람직한 실시예에 따른 상기 반도체 구조의 제조공정을 나타내는 단면 개략도이다.
도 5는 본 발명의 제1 바람직한 실시예에 따른 상기 반도체 구조를 응용하여 형성된 반도체 패키지 구조를 나타낸다.
도 1은 본 발명의 제1 바람직한 실시예를 나타낸다. 도 1을 참고하면, 반도체 구조(100)는 캐리어(110), 복수개의 범프 하지 금속층(120), 복수개의 구리함유 범프(130) 및 하나 이상의 유기 장벽층(140)을 포함하고 있으며, 상기 캐리어(110)는 표면(111), 상기 표면(111)에 형성된 보호층(112) 및 상기 표면(111)에 형성된 복수개의 가이드 연결 패드(113)를 구비하고, 상기 보호층(112)은 상기 복수개의 가이드 연결 패드(113)를 노출시키는 복수개의 개구(112a)를 구비하고 있으며, 상기 캐리어(110)는 실리콘 기판, 유리 기판, 세라믹 기판 또는 동박 기판 중에서 선택된 1종일 수 있다.　 본 실시예에서, 상기 캐리어(110)는 실리콘 기판일 수 있으며, 상기 복수개의 범프 하지 금속층(120)은 상기 복수개의 가이드 연결 패드(113)에 형성되고, 상기 복수개의 구리함유 범프(130)는 상기 복수개의 범프 하지 금속층(120)에 형성되며, 상기 각 구리함유 범프(130)는 상부면(131) 및 상기 상부면(131)을 연결시키는 링벽(132)을 구비하고, 상기 유기 장벽층(140)은 범프 커버부(141)를 구비하고, 상기 범프 커버부(141)는 상기 각 구리함유 범프(130)의 상기 상부면(131) 및 상기 링벽(132)을 덮는다. 바람직하게, 상기 각 범프 하지 금속층(120)은 환형 담벽(121)을 구비하고, 상기 범프 커버부(141)는 상기 각 범프 하지 금속층(120)의 상기 환형 담벽(121)을 덮으며, 본 실시예에서, 상기 유기 장벽층(140)의 두께는 10㎛미만이며, 상기 유기 장벽층(140)의 재질은 유기 고분자 재료에서 선택되며, 상기 유기 장벽층(140)은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸 또는 방향족 하이드록시이미다졸 중에서 선택되는 1종이며, 그 구조식은 다음과 같다.
Figure 112012061246219-pat00001
　　　　
Figure 112012061246219-pat00002
　　　　 벤조트리아졸　　　 벤조이미다졸
Figure 112012061246219-pat00003
　　　　　　　
Figure 112012061246219-pat00004
　　치환성 벤조이미다졸　　　 　　　 방향족 하이드록시이미다졸
상기 유기 장벽층(140)은 바이페닐이미다졸 화합물, 포름산(formic acid), 암모니아(ammonia), 초산(acetic acid) 및 물로 구성되며, 또한 상기 유기 장벽층 혼합물의 점도 범위는 1cp ~ 1.2cp이다. 상기 반도체 구조(100)는 상기 유기 장벽층(140)을 포함하고 있으므로, 상기 복수개의 구리함유 범프(130)들의 간격이 미세할 때 구리 이온이 이온화되어 전기적 단락 현상이 발생하는 것을 방지할 수 있다.
도 2는 본 발명의 제2 바람직한 실시예를 나타낸다. 본 실시예에서, 상기 유기 장벽층(140)은 별도로 보호층 커버부(142)를 구비하고 있으며, 상기 보호층 커버부(142)는 상기 보호층(112)을 덮는다.
도 3은 본 발명의 제3 바람직한 실시예를 나타낸다. 도 3을 참고하면, 반도체 구조(200)는 적어도 캐리어(210), 복수개의 구리함유 범프(220) 및 하나 이상의 유기 장벽층(230)을 포함하며, 상기 캐리어(210)는 표면(211), 상기 표면(211)에 형성된 보호층(212) 및 상기 표면(211)에 형성된 복수개의 가이드 연결 패드(213)를 구비하고 있으며, 상기 보호층(212)은 상기 복수개의 가이드 연결 패드(213)를 노출시키는 복수개의 개구(212a)를 구비하고 있으며, 상기 캐리어(210)는 실리콘 기판, 유리기판, 세라믹 기판 또는 동박 기판 중에서 선택되는 1종일 수 있다　 본 실시예에서, 상기 캐리어(210)는 실리콘 기판일 수 있으며, 상기 복수개의 구리함유 범프(220)는 상기 복수개의 가이드 연결 패드(213)에 형성되고, 상기 각 구리함유 범프(220)는 상부면(221) 및 상기 상부면(211)을 연결시키는 링벽(222)을 구비하고 있으며, 상기 유기 장벽층(230)은 범프 커버부(231)를 구비하고, 상기 범프 커버부(231)는 상기 각 구리함유 범프(220)의 상기 상부면(221) 및 상기 링벽(222)을 덮으며, 상기 유기 장벽층(230)의 두께는 10㎛미만이며, 상기 유기 장벽층(230)의 재질은 유기 고분자 재료에서 선택되며, 상기 유기 장벽층(230)은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸 또는 방향족 하이드록시이미다졸 중에서 선택되는 1종이며, 또한 상기 유기 장벽층(230)은 벤조이미다졸 화합물, 포름산, 암모니아수, 초산 및 물로 구성되며, 상기 유기 장벽층 혼합물의 점도 범위는 1cp ~ 1.2cp이다.
그리고, 도 4a ~ 도 4g는, 본 발명의 제1 바람직한 실시예에 따른 반도체 구조의 제조 공정을 나타내며, 상기 제조 공정은 적어도 다음과 같은 단계를 포함한다.
먼저 도 4a를 참고하면, 캐리어(110)를 제공하는 단계이며, 상기 캐리어(110)는 표면(111), 상기 표면(111)에 형성된 보호층(112) 및 상기 표면(111)에 형성된 복수개의 가이드 연결 패드(113)를 구비하며, 상기 보호층(112)은 상기 복수개의 가이드 연결 패드(113)를 노출시키는 복수개의 개구(112a)를 구비하며, 상기 캐리어(110)는 실리콘 기판, 유리 기판, 세리막 기판, 동박 기판 중에서 선택되는 1종이며, 본 실시예에서, 상기 캐리어(110)는 실리콘 기판일 수 있다.
그리고, 도 4b를 참고하면, 상기 복수개의 가이드 연결 패드(113)에 복수개의 범프 하지 금속층(120)을 형성하는 단계로, 상기 복수개의 범프 하지 금속층(120)은 상기 보호층(112)에 연신되어 형성되고, 상기 각 범프 하지 금속층(120)은 환형 담벽(121)을 구비한다.
도 4c를 참고하면, 상기 보호층(112) 및 상기 복수개의 범프 하지 금속층(120)에 포토레지스트층(P)을 형성하는 단계이다.
그리고, 도 4d를 참고하면, 상기 포토레지스트층(P)을 패턴화하여 상기 복수개의 범프 하지 금속층(120)을 노출시키는 복수개의 범프 개구(P1)를 형성하는 단계이다.
그 다음, 도 4e를 참고하면, 상기 복수개의 범프 하지 금속층(120) 상에 복수개의 구리함유 범프(130)를 형성하도록 구리함유 금속층(M)을 형성하는 단계이다. 그리고, 도 4f를 참고하면, 상기 포토레지스트층(P)을 제거함으로써 상기 복수개의 구리함유 범프(130)를 노출시키는 단계이며, 상기 각 구리함유 범프(130)는 상부면(131) 및 상기 상부면(131)을 연결시키는 링벽(132)을 구비한다.
마지막으로, 도 4g를 참고하면, 상기 복수개의 구리함유 범프(130)에 유기 장벽층(140)을 형성하는 단계이며, 상기 유기 장벽층(140)은 범프 커버부(141)를 구비하고, 상기 범프 커버부(141)는 상기 각 구리함유 범프(130)의 상기 상부면(131), 상기 링벽(132) 및 상기 각 범프 하지 금속층(120)의 상기 환형 담벽(121)을 덮으며, 본 실시예에서, 상기 유기 장벽층(140)의 두께는 10㎛미만이며, 상기 유기 장벽층(140)의 재질은 유기 고분자 재료에서 선택되며, 상기 유기 장벽층(140)은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸 또는 방향족 하이드록시이미다졸 중에서 선택된 1종이며, 그 구조식은 다음과 같다.
　
Figure 112012061246219-pat00005
Figure 112012061246219-pat00006
　　　　　　 벤조트리아졸　　　 벤조이미다졸
Figure 112012061246219-pat00007
　　　
Figure 112012061246219-pat00008
치환성 벤조이미다졸　　 방향족 하이드록시이미다졸
상기 유기 장벽층(140)은 바이페닐이미다졸 화합물, 포름산, 암모니아, 초산 및 물로 구성되며, 상기 유기 장벽층 혼합물의 점도 범위는 1cp ~ 1.2cp이다.
그밖에, 도 5는 본 발명의 제1 실시예의 상기 반도체 구조(100)를 응용하여 형성된 반도체 패키지 구조(10)를 나타낸다. 상기 반도체 패키지 구조(10)는, 반도체 구조(100) 및 기판(300)을 포함하며, 상기 반도체 구조(100)는 캐리어(110), 복수개의 범프 하지 금속층(120), 복수개의 구리함유 범프(130) 및 하나 이상의 유기 장벽층(140)을 포함하고, 상기 캐리어(110)는 표면(111), 상기 표면(111)에 형성된 보호층(112) 및 상기 표면(111)에 형성된 복수개의 가이드 연결 패드(113)를 구비하며, 상기 보호층(112)은 상기 복수개의 가이드 연결 패드(113)를 노출시키는 복수개의 개구(112a)를 구비하고 있으며, 상기 캐리어(110)는 실리콘 기판, 유리 기판, 세라믹 기판, 동박 기판 중에서 선택된 1종일 수 있으며, 본 실시예에서, 상기 캐리어(110)는 실리콘 기판일 수 있으며. 상기 복수개의 범프 하지 금속층(120)은 상기 복수개의 가이드 연결 패드(113)에 형성되며, 상기 각 범프 하지 금속층(120)은 환형 담벽(121)을 구비하고, 상기 각 구리함유 범프(130)는 상기 복수개의 범프 하지 금속층(120)에 형성되며, 상기 각 구리함유 범프(130)는 상부면(131) 및 상기 상부면(131)을 연결시키는 링벽(132)을 구비하고, 상기 유기 장벽층(140)은 범프 커버부(141)를 구비하고, 상기 범프 커버부(141)는 상기 각 구리함유 범프(130)의 상기 링벽(132) 및 상기 각 범프 하지 금속층(120)의 상기 환형 담벽(121)을 덮는다.　 상기 유기 장벽층(140)의 두께는 10㎛ 미만이며, 상기 유기 장벽층(140)의 재질은 유기 고분자 재료에서 선택되고, 상기 유기 장벽층(140)은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸 또는 방향족 하이드록시이미다졸 중에서 선택된 1종일 수 있으며, 상기 유기 장벽층(140)은 바이페닐이미다졸 화합물, 포름산, 암모니아, 초산 및 물로 구성되며, 상기 유기 장벽층 혼합물의 점도 범위는 1cp ~ 1.2cp이다.　 상기 기판(300)은 복수개의 연결 패드(310) 및 솔더마스크층(320)을 구비하며, 상기 솔더마스크층(320)은 복수개의 연결 패드(310)를 노출시키도록 복수개의 슬롯(321)을 구비하고, 상기 복수개의 연결 패드(310)는 상기 복수개의 구리함유 범프(130)에 결합되고 상기 유기 장벽층(140)의 상기 범프 커버부(141)는 상기 솔더마스크층(320)을 덮는다.
본 발명의 보호범위는 후술하는 특허청구범위를 기준으로 하고, 해당 기술분야의 당업자가 본 발명의 정신 및 범위 내에서 한 수정 및 변경은 모두 본 발명의 보호범위에 속한다.
10: 반도체 패키지 구조
100: 반도체 구조
110: 캐리어
111: 표면
112: 보호층
113: 가이드 연결 패드
112a: 개구
120: 범프 하지 금속층
130: 구리함유 범프
131: 상부면
132: 링벽
140: 유기 장벽층
141: 범프 커버부

Claims (25)

  1. 표면, 상기 표면에 형성된 보호층 및 상기 표면에 형성된 복수개의 가이드 연결 패드를 구비하고, 상기 보호층은 상기 복수개의 가이드 연결 패드를 노출시키는 복수개의 개구를 구비하는 캐리어;
    상기 복수개의 가이드 연결 패드에 형성되는 복수개의 범프 하지 금속층;
    상기 복수개의 범프 하지 금속층에 형성되고, 상부면 및 상기 상부면을 연결시키는 링벽을 구비한 복수개의 구리함유 범프; 및
    각 상기 구리함유 범프의 상기 상부면 및 상기 링벽을 덮는 범프 커버부를 구비한 하나 이상의 유기 장벽층
    을 포함하고,
    상기 유기 장벽층은 보호층 커버부를 더 구비하고 있으며, 상기 보호층 커버부가 상기 보호층을 덮는
    것을 특징으로 하는 반도체 구조.
  2. 삭제
  3. 제1항에 있어서,
    상기 유기 장벽층의 두께는 10㎛ 미만인 것을 특징으로 하는 반도체 구조.
  4. 제1항에 있어서,
    상기 유기 장벽층의 점도 범위는 1cp ~ 1.2cp인 것을 특징으로 하는 반도체 구조.
  5. 제1항에 있어서,
    상기 유기 장벽층의 재질은 유기 고분자 재료에서 선택되는 것을 특징으로 하는 반도체 구조.
  6. 제5항에 있어서,
    상기 유기 장벽층은 벤조트리아졸(benzotriazol), 벤조이미다졸(benzoimidazole), 치환성 벤조이미다졸(exchangeable benzoimidazole), 또는 방향족 하이드록시이미다졸(Aromatic hydroxyimidazol) 중에서 선택되는 1종인 것을 특징으로 하는 반도체 구조.
  7. 삭제
  8. 제1항에 있어서,
    상기 캐리어는 실리콘 기판, 유리 기판, 세라믹 기판, 또는 동박 기판 중에서 선택된 1종인 것을 특징으로 하는 반도체 구조.
  9. 제1항에 있어서,
    각 상기 범프 하지 금속층은 환형 담벽을 구비하며, 상기 범프 커버부는 상기 각 범프 하지 금속층의 상기 환형 담벽을 덮는 것을 특징으로 하는 반도체 구조.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 반도체 구조 및 기판을 포함하는 반도체 패키지 구조로서,
    상기 반도체 구조는,
    표면, 상기 표면에 형성된 보호층 및 상기 표면에 형성된 복수개의 가이드 연결 패드를 구비하고, 상기 보호층은 상기 복수개의 가이드 연결 패드를 노출시키는 복수개의 개구를 구비하는 캐리어;
    상기 복수개의 가이드 연결 패드에 형성되는 복수개의 범프 하지 금속층;
    상기 복수개의 범프 하지 금속층에 형성되고, 상부면 및 상기 상부면을 연결시키는 링벽을 구비한 복수개의 구리함유 범프; 및
    각 상기 구리함유 범프의 상기 상부면 및 상기 링벽을 덮는 범프 커버부를 구비한 하나 이상의 유기 장벽층
    을 포함하고,
    상기 기판은,
    복수개의 연결 패드 및 상기 복수개의 연결 패드를 노출시키도록 복수개의 슬롯을 구비한 솔더마스크층을 구비하고, 상기 복수개의 연결 패드는 상기 복수개의 구리함유 범프에 결합되고 상기 유기 장벽층의 상기 범프 커버부는 상기 솔더마스크층을 덮는
    것을 특징으로 하는 반도체 패키지 구조.
  18. 제17항에 있어서,
    상기 유기 장벽층은 보호층 커버부를 더 구비하고 있으며, 상기 보호층 커버부는 상기 보호층을 덮는 것을 특징으로 하는 반도체 패키지 구조.
  19. 제17항에 있어서,
    상기 유기 장벽층의 두께는 10㎛ 미만인 것을 특징으로 하는 반도체 패키지 구조.
  20. 제17항에 있어서,
    상기 유기 장벽층의 점도 범위는 1cp ~ 1.2cp인 것을 특징으로 하는 반도체 패키지 구조.
  21. 제17항에 있어서,
    상기 유기 장벽층의 재질은 유기 고분자 재료에서 선택되는 것을 특징으로 하는 반도체 패키지 구조.
  22. 제21항에 있어서,
    상기 유기 장벽층은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸, 또는 방향족 하이드록시이미다졸 중에서 선택되는 1종인 것을 특징으로 하는 반도체 패키지 구조.
  23. 삭제
  24. 제17항에 있어서,
    상기 캐리어는 실리콘 기판, 유리 기판, 세라믹 기판, 또는 동박 기판 중에서 선택되는 1종인 것을 특징으로 하는 반도체 패키지 구조.
  25. 제17항에 있어서,
    각 상기 범프 하지 금속층은 환형 담벽을 구비하며, 상기 범프 커버부는 각 상기 범프 하지 금속층의 상기 환형 담벽을 덮는 것을 특징으로 하는 반도체 패키지 구조.
KR1020120083793A 2011-10-04 2012-07-31 반도체 구조 및 반도체 패키지 구조 KR101350289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100135984 2011-10-04
TW100135984A TWI520288B (zh) 2011-10-04 2011-10-04 半導體結構及其封裝構造

Publications (2)

Publication Number Publication Date
KR20130036701A KR20130036701A (ko) 2013-04-12
KR101350289B1 true KR101350289B1 (ko) 2014-01-10

Family

ID=48437946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083793A KR101350289B1 (ko) 2011-10-04 2012-07-31 반도체 구조 및 반도체 패키지 구조

Country Status (4)

Country Link
JP (1) JP2013080899A (ko)
KR (1) KR101350289B1 (ko)
SG (1) SG189617A1 (ko)
TW (1) TWI520288B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467757B (zh) * 2013-08-02 2015-01-01 Chipbond Technology Corp 半導體結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196291B1 (ko) * 1996-10-05 1999-06-15 윤종용 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조
KR20050118706A (ko) * 2003-04-02 2005-12-19 프리스케일 세미컨덕터, 인크. 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법
KR20100006104A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084855A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd 半導体装置
JPH06151502A (ja) * 1992-11-06 1994-05-31 Seiko Instr Inc 半導体素子のフリップチップ実装方法
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4444022B2 (ja) * 2004-06-30 2010-03-31 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP5324322B2 (ja) * 2009-06-02 2013-10-23 住友電気工業株式会社 接続方法、接続構造および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196291B1 (ko) * 1996-10-05 1999-06-15 윤종용 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조
KR20050118706A (ko) * 2003-04-02 2005-12-19 프리스케일 세미컨덕터, 인크. 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법
KR20100006104A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20130036701A (ko) 2013-04-12
TWI520288B (zh) 2016-02-01
TW201316470A (zh) 2013-04-16
JP2013080899A (ja) 2013-05-02
SG189617A1 (en) 2013-05-31

Similar Documents

Publication Publication Date Title
CN206210789U (zh) 具有电磁干扰遮蔽的半导体装置
US9418969B2 (en) Packaged semiconductor devices and packaging methods
TWI262537B (en) Semiconductor device with crack prevention ring and method of manufacture thereof
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
US8581239B2 (en) Package structure and semiconductor structure thereof
KR20190017266A (ko) 반도체 패키지 및 그 제조방법
US9780017B2 (en) Packaged device with additive substrate surface modification
US10461052B2 (en) Copper structures with intermetallic coating for integrated circuit chips
JP2009194144A5 (ko)
CN102148203B (zh) 半导体芯片以及形成导体柱的方法
CN103325727A (zh) 形成扇出封装体叠层器件的半导体方法和器件
US11081391B2 (en) Wafer level dicing method and semiconductor device
KR20120123303A (ko) 솔더 확산 보호물을 갖는 반도체 칩 디바이스
CN102222647A (zh) 半导体裸片及形成导电元件的方法
EP3154078A2 (en) Fan-out wafer level package structure
CN101515557A (zh) 在集成电路晶片上制造低成本焊料凸块
TWI638439B (zh) 半導體封裝結構及其製造方法
KR20140002457A (ko) 패키지 구조체 및 패키지 구조체 형성 방법
CN104766837A (zh) 半导体封装件及其制法
TW201530714A (zh) 半導體封裝件及其製法
CN101441992A (zh) 半导体器件及其制造方法
KR101350289B1 (ko) 반도체 구조 및 반도체 패키지 구조
US20070187765A1 (en) Wire bond and redistribution layer process
CN106663672A (zh) 批量封装低引脚计数嵌入式半导体芯片的结构及方法
US9147670B2 (en) Functional spacer for SIP and methods for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 5