KR20120092511A - 반도체 디바이스 패키징을 위한 패시베이션 층 - Google Patents

반도체 디바이스 패키징을 위한 패시베이션 층 Download PDF

Info

Publication number
KR20120092511A
KR20120092511A KR1020120012175A KR20120012175A KR20120092511A KR 20120092511 A KR20120092511 A KR 20120092511A KR 1020120012175 A KR1020120012175 A KR 1020120012175A KR 20120012175 A KR20120012175 A KR 20120012175A KR 20120092511 A KR20120092511 A KR 20120092511A
Authority
KR
South Korea
Prior art keywords
cleaned
plasma
layer
polymer layer
semiconductor device
Prior art date
Application number
KR1020120012175A
Other languages
English (en)
Other versions
KR101912578B1 (ko
Inventor
데이비드 케니팅 푸트
제임스 도날드 게티
Original Assignee
노드슨 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노드슨 코포레이션 filed Critical 노드슨 코포레이션
Publication of KR20120092511A publication Critical patent/KR20120092511A/ko
Application granted granted Critical
Publication of KR101912578B1 publication Critical patent/KR101912578B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

산화에 대항하여 반도체 디바이스 상에 구리 층 또는 구리 본딩 패드의 표면을 보호하기 위한 방법이 제공된다. 상기 층이나 또는 본딩 패드의 표면은 플라즈마로 산화 층을 제거함으로써 세척된다. 산화 가스로의 노출에 대항하여 상기 층의 세척된 표면을 보호하기 위해, 중합체 층이 플라즈마-강화된 적층 공정을 사용하여 상기 층의 세척된 표면 상에 형성된다.

Description

반도체 디바이스 패키징을 위한 패시베이션 층{PASSIVATION LAYER FOR SEMICONDUCTOR DEVICE PACKAGING}
본 발명은 일반적으로 반도체 디바이스의 제조에 관한 것이며, 특히 반도체 칩, 패키지 캐리어, 및/또는 땜납 범프 상의 표면으로부터 산화를 제거하는 방법에 관한 것이다.
"IC" 또는 마이크로칩으로도 알려진, 집적 회로는 오늘날 제조되는 거의 모든 전자 디바이스에 사용되는 소형화된 전자 회로이다. IC는, 일반적으로 규소로 제조된, 웨이퍼 상의 이미징, 적층, 및/또는 에칭 공정에 의해 다양한 재료들(전도체들 및 절연체들)을 적층함으로써 구성된다. 프론트-앤드-오브-라인(front-end-of-line) 공정 및 백-앤드-오브-라인(back-end-of-line)에 의해 형성되는 IC의 디바이스는 상호 접속 레벨 및 상기 상호 접속 레벨에서의 패시브 디바이스를 형성하기 위해 사용된다.
상기 웨이퍼로부터 절삭되는 다이는 일반적으로 전기 접속부를 상기 다이로부터 패키지 캐리어의 외부로 제공하는 (기판, 회로 보드, 또는 리프프레임과 같은) 패키지 캐리어 상에 장착된다. 플립 칩 마운팅이라 불리는 한 패키징 배열에 있어서, 상기 다이는 본딩 패드로서 알려진 전기 전도성 접촉자들의 어레이를 포함하며, 상기 접촉자들은 땜납 볼 또는 범프들에 의해 패키지 캐리어와 같은 기판 상의 보드 패드들의 대응하는 어레이에 전기 접속될 수 있다. 일반적으로, 상기 땜납 범프들은 상기 다이 및/또는 기판 상의 본드 패드들과 정합되며, 리플로(reflow) 공정이 다이와 기판 사이에 땜납 조인트 형태로 전기 접속부를 생성하기 위해 제공된다. 플랩 칩 장착 공정은 다이와 기판 사이에 공간 또는 갭을 초래한다.
이와 같은 종래의 다양한 공정들에 있어서는, 알루미늄 또는 금이 본드 패드를 형성하기 위해 사용되었다. 그러나, 구리는 금과 관련된 비용 때문에, 그리고 구리가 알루미늄보다 더욱 전도성이 좋기 때문에 훨씬 널리 유행되고 있다. 그러나, 여전히 구리가 표준 온도 및 압력 하에서 쉽게 산화된다는 사실 때문에 구리의 사용은 용이하게 사용되지는 않는다. 산화된 구리 영역은 전류 흐름을 방해함으로써 전기 접속의 신뢰성을 크게 감소시킨다.
따라서, 반도체 디바이스에서 구리 표면으로 제조되는 전기 접속부의 신뢰성을 개선하는 제조 방법에 대한 욕구가 존재한다.
본 발명의 대표적 실시예에 있어서는 반도체 디바이스의 구리 층을 보호하기 위한 방법이 제공된다. 상기 층의 표면은 플라즈마로 산화 층을 제거함으로써 세척된다. 산화 가스로의 노출에 대항하여 상기 층의 세척된 표면을 보호하기 위해 플라즈마-강화된 적층 공정을 사용하여, 중합체 층이 상기 층의 세척된 표면 상에 형성된다.
본 발명의 다른 대표적 실시예에 있어서는 구리로 구성된 표면을 갖는 본딩 패드를 구비한 반도체 디바이스의 처리 방법이 제공된다. 본딩 패드의 표면은 플라즈마로 산화 층을 제거함으로써 세척된다. 중합체 층은 산화 가스로의 노출에 대항하여 상기 본딩 패드의 상기 세척된 표면을 보호하기 위해 플라즈마-강화된 적층 공정을 사용하여 상기 본딩 패드의 상기 세척된 표면 상에 형성된다. 전기 접속부가 상기 본딩 패드의 상기 세척된 표면에 형성된다.
본 명세서에 통합되거나 또는 그의 일부를 구성하는 첨부된 도면들은 본 발명의 다양한 실시예들을 설명하며, 위에서 설명된 본 발명의 일반적 설명 및 이하에서 설명될 실시예들의 상세한 설명들과 함께, 본 발명의 실시예들을 설명하도록 작용한다.
도 1은 본 발명의 원리에 따라 반도체 디바이스를 처리하는 플라즈마에 대한 플라즈마 처리 시스템의 개략도.
도 2a 내지 도 2c는 본 발명의 실시예에 따라 반도체 디바이스를 처리하는 플라즈마에 대한 처리 공정 흐름을 설명하는 개략도.
도 3a는 본 발명의 실시예에 따라 반도체 디바이스의 플라즈마 공정을 설명하고 또한 플라즈마 처리된 반도체 디바이스로 전기 접속부를 형성하는 흐름도.
도 4a는 위에 피복된 습윤제 층을 갖는 도 2c의 플라즈마 처리된 반도체 디바이스의 개략도.
도 5a 및 도 5b는 리플로 공정을 겪는 반도체 디바이스의 개략도.
도 5c는 본 발명의 실시예에 따라 패시베이션화된 구리계 땜납 범프를 갖는 도 5b의 리플로 공정 후의 반도체 디바이스의 개략도.
도 6a 내지 도 6c는 다른 타입의 구리 층을 가지며 본 발명의 실시예에 따라 패시베이션화된 반도체 디바이스를 설명하는 도 2a 내지 도 2c와 유사한 개략도.
도면들, 특히 도 1을 참고하면, 처리 공간(14)을 둘러싸는 벽들에 의해 구성되는 처리 챔버(12)를 포함하는 플라즈마 처리 시스템(10)이 도시되어 있다. 플라즈마 공정 동안, 처리 챔버(12)는 둘러싸고 있는 주변 환경으로부터 유체-기밀로 시일되며, 적합한 부분 진공으로 소개되고, 의도된 플라즈마 처리를 위해 적절한 적어도 하나의 처리 가스가 제공된다. 진공 펌프(16)는 밸브 진공 포트(18)를 통해 처리 챔버(12)의 처리 공간(14)을 소개하기 위해 사용된다. 진공 펌프(16)는 진공 기술 분야에서의 일반적인 숙련자들에 의해 알려진 바와 같이 제어 가능한 펌핑 속도를 갖는 하나 이상의 진공 펌핑 디바이스를 포함할 수 있다.
하나 이상의 처리 가스는 처리 가스원(20)으로부터 입구 가스 포트(22)를 통해 처리 공간(14)으로 조정된 유속으로 허용된다. 처리 가스원(20)으로부터 처리 공간(14)으로의 처리 가스의 유동은 일반적으로 질량 유동 제어기(도시되지 않음)에 의해 계량된다. 처리 가스원(20)으로부터의 가스 유속 및 진공 펌프(16)의 펌핑 속도는 플라즈마 발생 및 의도된 처리 공정에 적합한 플라즈마 처리 압력을 생성하기 위해 필요에 따라 조절된다. 이와 같은 방식에 있어서, 플라즈마가 존재하고 또한 어떠한 소모된 처리 가스 및/또는 기판 지지부(26) 상의 기판(24)으로부터 제거된 휘발성 종(species)이 제거될 때, 신선한 처리 가스가 처리 공간(14)으로 연속 공급된다.
전력 공급부(28)는 상기 챔버(12)의 내부에 위치한 전극[여기서는 "안테나"(30)로 언급됨]과 전기적으로 결합되며, 또한 상기 전극으로 전력을 전달한다. 전력 공급부(28)로부터 상기 안테나(30)로 전달된 전력은 상기 처리 공간(14) 내에 갇혀있는 처리 가스로부터 플라즈마를 형성하기 위해 사용된다. 상기 전력 공급부(28)는 또한 기판 지지부(26)와 관련된 전극[여기서는 "바이어스 전극"(34)으로 언급됨]을 에너지화 할 수 있다. 상기 전력 공급부(28)로부터 상기 바이어스 전극(34)으로 전달된 전력은 플라즈마(32)에 대해 기판(24)을 전기적으로 바이어스하고 상기 기판(24)의 플라즈마 처리를 촉진시키기 위해 사용된다. 상기 전력 공급부(28)는, 약 40 kHz 내지 약 13.56 MHz의 주파수 및 40 kHz에서 약 4000 watts 내지 약 8000 watts 범위의 동력 레벨 또는 13.56 MHz에서 300 watts 내지 2500 watts 범위의 동력 레벨 하에, 직류(DC) 바이어싱 및/또는 무선 주파수(RF) 동력 공급 작동을 제어하는 하나 이상의 파워 써플라이일 수 있다. 다른 적절한 주파수 및 동력 범위가 또한 사용될 수 있다. 일반적으로 당업계의 숙련자라면 다른 처리 챔버 디자인들이 다른 바이어스 동력부를 허용하거나 또는 필요로 할 수 있다는 사실을 인식할 것이다. 플라즈마 처리의 제어를 용이하게 하기 위해 제어기(도시되지 않음)가 상기 플라즈마 처리 시스템(10)의 다양한 구성 요소들에 결합될 수 있다
상기 플라즈마 처리 시스템(10)은 당업계의 당업자들에 의해 이해될 수 있는 다른 형상을 가정할 수도 있으며, 따라서, 상술된 예시적 형상으로 한정되는 것은 아니다. 예를 들어, 상기 플라즈마(32)는 처리 챔버(12)로부터 떨어져서 발생될 수도 있으며, 상기 처리 공간(14)으로 전달될 수도 있다. 상기 플라즈마 처리 스스템(10)은 또한, 상기 처리 공간(14)과 상기 진공 펌프(16) 사이에 배치된 게이트 밸브와 같은, 상기 시스템(10)의 작동에 반드시 필요할 수 있는 도 1에는 도시되지 않은 구성 요소들을 포함하는 것으로 이해되어야 한다.
도 2a는 실리콘 다이와 같은 기판(40)으로 구성되며, 대표적인 본딩 패드들(42a, 42b)과 같은 하나 이상의 본딩 패드를 갖는 반도체 디바이스(38)를 설명한다. 상기 본딩 패드들(42a, 42) 또는 상기 본딩 패드들(42a, 42)의 최상층은 산소에 노출될 때 용이하게 산화되는, 구리와 같은, 재료 층으로 구성된다. 상기 본딩 패드들(42a, 42)의 각각의 표면들(43a,43b)은 상기 집적 회로 및 상기 반도체 디바이스(38)의 다른 디바이스들과의 전기 접속을 수행하기 위해 노출된다. 상기 본딩 패드들(42a, 42b)의 표면들(43a,43b)은 패시베이션 층(44)에 의해 부분적으로 커버될 수 있다. 상기 패시베이션 층(44)은 폴리이미드와 같은 전기 절연체로 구성될 수 있다.
전기 접속을 수행하기 위해 사용된 상기 본딩 패드들(42a, 42b)의 표면들(43a,43b)은 패시베이션 후에 부분적으로 노출된 상태로 잔류하기 때문에, 일단 상기 반도체 디바이스(38)가 층(44)을 형성하기 위해 사용되고 대기 상태에 노출된 환경[특별히 도시되지는 않았지만, 도 1의 플라즈마 처리 시스템(10)과 유사할 수 있다]으로부터 제거되면, 상기 본딩 패드들(42a, 42b)의 각각의 표면들(43a,43b)은 노출로부터 산화를 당할 수 있다. 산화부(46)가 상기 본딩 패드들(42, 42b) 상에 층으로서 형성되며, 만약 제거되지 않으면, 와이어 본딩 또는 리플로 공정과 충돌할 수 있으며, 또한 디바이스의 신뢰성을 감소시키도록 작동할 수 있다. 상기 산화부(46)는, 만약 제거되지 않을 경우 전류의 흐름을 교란시킴으로써 상기 본딩 패드들(42a, 42b)과의 전기 접속의 신뢰성을 감소시킬 수 있는, 산화된 구리의 영역을 포함할 수 있다.
도 1 및 도 2a 내지 도 2c와 관련하여, 본 발명의 실시예에 따라, 상기 반도체 디바이스(38)는 상기 본딩 패드들(42a, 42b)로부터 상기 산화부(46)를 제거하고, 상기 본딩 패드들(42a, 42b)의 세척된 표면들(43a, 43b)의 재-산화를 방지할 수 있도록 처리될 수 있다. 그와 같은 처리는 반도체 디바이스(38)의 다른 타입의 구리 층들을 세척하고 보호하기 위해 사용될 수 있다.
도 3a는 상기 반도체 디바이스(38)를 플라즈마 처리하기 위한 공정 흐름을 설명하는 흐름도이다. 상기 반도체 디바이스(38)는 또한 상기 처리 챔버(14)의 기판 지지부(26) 상으로 상기 반도체 디바이스(38)를 위치시킴으로써 플라즈마 처리 시스템(10) 내에 로딩된다(블록 50). 상기 반도체 디바이스(38)의 본딩 패드들(42a, 42b)은 도 2a에 도시된 바와 같이 산화부(46)로 커버된 구리 층들을 구성한다. 상기 반도체 디바이스(38)가 로딩될 때, 상기 진공 펌프(16)는 상기 챔버(12)를 소개하고, 제어기가 소정의 처리 압력을 유지하기 위한 가스 도입과 상기 진공 펌프(16)의 작동을 조절하는 동안, 처리 가스가 처리 가스원(20)으로부터 처리 공간(14) 내로 도입된다. 약 0.02 W/cm2 내지 약 0.65 W/cm2 범위를 갖는 RF 동력이 파워 서플라이(28)로부터 안테나(30)로 공급되어, 상기 처리 공간(14) 내의 처리 가스를 상기 플라즈마(32) 안으로 에너지화한다.
상기 플라즈마(32)가 점화되는 동안, 상기 파워 써플라이(28)는 또한 DC 동력을 상기 플라즈마(32)로부터 하나 이상의 이온 종(species)을 바이어스시키도록 바이어스 전극(34)으로 그리고 바이어스된 반도체 디바이스(38)를 향해 제공한다. 상기 플라즈마(32)는 산화부(46)를 제거함으로써 상기 본딩 패드들(42a, 42b)의 표면들(43a, 43b)을 세척한다(블록 58). 한 실시예에 있어서, 상기 처리 가스는 아르곤(Ar)과 수소(H2)의 혼합물일 수 있으며, Ar은 스퍼터링에 의해 상기 표면들(43a, 43b) 상의 산화부(46)를 물리적으로 에칭하며, H는 상기 표면들(43a, 43b) 상의 산화부(46)를 화학적으로 감소시킨다. 상기 본딩 패드들(42a, 42b)의 세척된 표면들(43a, 43b)과 산화 층(46)의 부재에 대하여는 도 2b에서 설명된다.
상기 챔버(12)에서 산소 고갈된 환경은 재-산화에 대항하여 상기 세척된 표면들(43a, 43b)을 유지시키며, 상기 디바이스(10)는 상기 챔버(12)에 거주하게 된다. 상기 디바이스(10)가 상기 챔버(12)로부터 제거되고 산소를 포함하는 주변 대기 환경에 노출될 때, 재-산화에 대항하는 보호부로서, 중합체 층(61; 도 4)이 상기 본딩 패드들(42a, 42b)의 세척된 표면들(43a, 43b) 상에 형성된다(블록 62). 상기 중합체 층(61)은 또한 상기 패시베이션 층(44) 상에 형성된다.
그 때문에, 상기 플라즈마를 위한 처리 가스 흐름은 조절되고 및/또는 변화된다. 예를 들어, H2 가스의 도입은 정지될 수 있고, 중합체 층(61)을 형성하기에 적합한 처리 가스가 도입될 수 있다. 상기 처리 가스는 실록산 또는, 한 실시예에 있어서, 테트라메틸디실록산("TMDSO")과 같은 단량체 가스일 수 있다. TMDSO는 처리 공간(14)에 유체적으로 결합되는 별도의 증발 챔버[상세히 도시되지는 않았으나, 가스원(20) 내에 포함되는]내에 유체 TMDSO를 공급함으로서 도입될 수 있다. TMDSO의 증발 압력이 20℃에서 112.5 mTorr이므로, 일단 적합한 처리 압력이 챔버(12) 내부에 형성되면, TMDSO는 용이하게 증발되며, 약 1 sccm 내지 약 1000 sccm 범위의 유속으로 상기 처리 공간(14)으로 유입된다. 다른 대안적 실시예에 있어서, 당업계의 당업자들에게 널리 알려진 바와 같이 처리 공간(14)으로 단량체 증기를 전달하기 위해 캐리어가 사용될 수 있으며, 이는 본 발명의 실시예들과도 일치하는 것으로 고려된다. 챔버(12)에서의 처리 압력은 TMDSO가 도입됨에 따라 20 mTorr 내지 200 mTorr의 범위로 유지될 수 있다.
플라즈마(32)에서의 TMDSO는 반도체 디바이스(38)의 표면들(43a, 43b) 상에 중합체 층(61)을 형성한다. 완전한 중합체 층(61)의 적층으로(약 10 nm내지 500 nm 사이의 막 두께), 상기 처리 가스의 도입은 정지되고, 상기 플라즈마 공정은 종결되고, 상기 반도체 디바이스(38)는 상기 플라즈마 처리 시스템(10)으로부터 제거된다(블록 64). 상기 중합체 층(61)을 포함하는 재료의 두께 및/또는 구성은 주변 대기 환경으로부터 세척된 표면들(43a, 43b)로의 산소와 같은 산화 가스의 확산을 감소시키도록, 적합하게는 그와 같은 확산을 방지하기 위한 캐리어로서 기능하도록 선택된다. 다음에 상기 본딩 패드들(42a, 42b)의 각각의 노출된 표면들(43a, 43b)에 대한 중합체 층(61)에 의한 패시베이션화 뿐만 아니라 구리 산화물들의 세척 및 해체로, 본딩은 세척된 표면들(43a, 43b)이 재-산화에 대항하여 보호되도록 제공된 산화 구리로 인해 방해없이 발생할 수 있다. 상기 본딩 패드들(42a, 42b)의 세척된 표면들(43a, 43b)을 커버하는 중합체 층(61)은 도 2c에 도시되어 있다.
도 4로 돌아가서, 도 3a와 연속적으로 관련하여, 습윤제(70)가 다른 다른 처리 단계의 준비 중에 중합체 층(61)의 표면 위에 피복될 수 있다(블록 66). 그러나, 상기 중합체 층(61)의 표면의 접촉각은 너무나 커서 반도체 디바이스(38) 위로의 특정 습윤제 층의 균일한 피복을 산출할 수 없을 수 있다. 따라서, 만약 플럭스와 같은 습윤제가 요구된다면(블록 66의 "Yes" 경로), 상기 중합체 층(61)의 표면은 접촉각을 감소시키도록 변경될 수 있으며(약 80° 내지 약 90°의 범위로), 상기 습윤제(70)를 위한 표면을 구비한다. 특정적으로 도시되지는 않았지만, 이와 같은 변경은 중합체 층의 표면이 산화되는 플라즈마-강화 공정에 의해 발생될 수 있다. 한 실시예에 따르면, 처리 가스 유동은 다시 조절 및/또는 변화된다. 특별히, 상기 처리 가스 유동에서의 조절 또는 변화는 TMDSO 단량체의 도입을 정지시키고 또한 중합체 층(61)의 노출된 표면을 적어도 부분적으로 산화시키는 플라즈마를 발생시킬 목적으로 산소(O2)를 도입시키는 상황을 포함할 수 있으며, 또한 중합체 층(61)을 제거시키거나 또는 표면들(43a, 43b)을 노출시키는 일 없이 접촉각을 작게 한다. 다음에, 상기 습윤제(70)는 중합체 층(61)의 표면 위에 피복될 수 있다(블록 68). 상기 습윤제(70)는 "재충전 가능한 분해 헤드"라는 제목으로 2008년 10월 28일자로 공개된 미국특허 제7,441,568호에 개시된 것과 같은 액체 분배 유닛에 의해 피복될 수 있으며, 상기 특허는 전체로서 참고로 본 명세서에 포함되었다. 만약 상기 습윤제(70)가 요구되거나 요망되지 않는다면, 상기 공정은 적층 단계없이 연속될 수 있다(블록 66의 "No" 경로).
다음에, 반도체 디바이스(38)는, 요구대로, 중합체 층(61)을 통해 세척된 표면들(43a, 43b)로 연장하는 전기 접속부들을 제공하는 부착 공정을 위해 준비된다. 따라서, 부착 공정의 타입이 결정된다(도 3의 블록 72). 오직 설명을 목적으로, 플립 칩(flip chip) 타입의 부착 공정이 도 5a 및 도 5b와 관련하여 설명 및 도시되었다(도 3a의 블록 72의 "A" 경로). 플립 칩 부착 공정은, 제한적이지는 않지만, 열-압축 본딩 공정 또는 열적 본딩 공정을 포함한다. 어느 경우든, 도시된 바와 같이 땜납 범프들(76a, 76b)을 운반하는 주형 트레이(도시되지 않음)가 각각 본딩 패드들(42a, 42b)과 정렬된다. 상기 땜납 범프들(76a, 76b)은 상기 본딩 패드들(42a, 42b)과 정합되며, 도 5a에 도시된 바와 같이 반도체 디바이스(38) 위로 추진된다. 도 5b에 도시된 바와 같이, 습윤제 합성물에 의존하는 충분한 압력 및 대표적으로는 약 200℃ 내지 약 300℃ 범위의 온도에서, 상기 습윤제(70)는 상기 본딩 패드들(42a, 42b)의 영역에서 소산되고, 상기 중합체 층(61)은 분해되고, 상기 땜납 범프들(76a, 76b)은 각각의 본딩 패드들(42a, 42b)과 접촉하기 위해 리플로된다(블록 74). 층이 결여되므로, 상기 땜납 범프들(76a, 76b)과 상기 본딩 패드들(42a, 42b) 사이의 전기 접속의 신뢰성은 크게 강화된다.
선택적으로, 땜납 범프들(76a, 76b)의 사용에 의존하지 않는 와이어본딩 공정이 수행될 수 있다(도3a에서 블록 72의 "B" 경로). 특정적으로 도시되지 않았지만, 상기 본딩 패드들(42a, 42b) 상의 와이어들의 본딩은 일반적으로 당업계의 숙련자들에게 공지된 방식 및 상술된 것과 일치하는 방식으로 발생할 수 있다(도 3a의 블록 80). 특별히, 납땜 또는 용접 공정과 관련된 열과 압력은 중합체 층(61)을 접촉 구조 영역에서 분해시킨다.
일부 실시예들에 있어서, 땜납 범프들(76a, 76b)은 구리 또는 구리 합금으로 구성될 수 있다. 따라서, 상기 땜납 범프들(76a, 76b)의 노출된 표면들(77a, 77b)은 상술된 본딩 패드들(42a, 42b)(도 2a)의 산화와 유사한 방식으로 산화될 수 있다. 따라서, 도 5b의 반도체 디바이스(38)는 산화부를 제거하고 또한 본 발명의 하나 이상의 실시예(들)와 일치하는 방식으로 중합체 층을 제공하도록 처리된 플라즈마일 수 있다. 예를 들어, 반도체 디바이스(38)는 플라즈마 처리 시스템(10) 내로 로딩될 수 있고(도 1), 또한 산화부를 제거하고 땜납 범프들(76a, 76b)의 표면들(77a, 77b)을 세척하고, 도 5c에 도시된 바와 같이 땜납 범프들(76a, 76b)의 표면들(77a, 77b) 위에 제 2 중합체 층(82)을 적층하도록 플라즈마 처리될 수 있다. 제 2 중합체 층(82)은 플라즈마 처리 시스템(10)으로부터 제거된 후 땜납 범프들(76a, 76b)의 각각의 표면들(77a, 77b)의 재-산화를 방지하고, 또한 추가의 공정이 요구될 때까지 땜납 범프들(76a, 76b)을 완전하게 유지한다.
상술된 대표적인 실시예가 반도체 디바이스로서 프론트-앤드-오브-라인(front-end-of-line) 및 백-앤드-오브-라인(back-end-of-line) 공정 후의 다이를 지향하고 있으나, 세척 및 패시베이션 공정이 본딩 패드들(42a, 42b)과는 다른 구조의 구리 본딩 패드들 또는 구리 층들을 세척 및 패시베이션화 하기 위해 사용되거나, 또는 도 2a 내지 도 2c에서 설명되고 있는 반도체 디바이스(38)와는 다른 타입의 반도체 디바이스들 상의 구리 본딩 패드들 또는 구리 층들을 세척 및 패시베이션화 하기 위해 사용될 수 있다.
반도체 디바이스(38)를 구성하는 다이는 대표적으로, 리드 프레임 또는 볼 그리드 어레이(BGA)와 같은, 상기 다이의 본딩 패드들(42a, 42b)과 상보하는 본딩 패드들 상에 구리 층들을 또한 가질 수 있는 기판과 결합된다. 디바이스(38)를 위한 상술된 세척 및 패시베이션 공정은 또한 기판 상의 구리 본딩 패드들 또는 구리 층들을 세척 및 패시베이션화 하기 위해 사용될 수 있다. 대안적으로, 오직 기판 상의 구리 층들 또는 구리 본딩 패드들만이 디바이스(38)를 위해 상술된 바와 같이 세척 및 패시베이션화 될 수 있다.
땜납 범프들(76a, 76b)은 오직 상기 다이 상의 본딩 패드들 또는 구리 층들에, 오직 상기 기판 상의 본딩 패드들 또는 구리 층들에, 또는 상기 다이 상의 본딩 패드들 또는 구리 층들과 상기 기판 상의 본딩 패드들 또는 구리 층들 모두에 제공될 수 있다. 각각의 예에서, 상기 땜납 범프들(76a, 76b)은 상술된 바와 같이 다이 및/또는 기판에 적용된 후에 세척 및 패시베이션화 될 수 있다.
도 6a와 관련한 구조 변화의 예로써, 본딩 패드들(42a, 42b)은 상술된 바와 같이 세척된 표면들(43a, 43b)을 구비한 필러(pillar)로서 성형될 수 있다. 본딩들(42a, 42b)로서 작용하는 세척된 필러들은 또한 상술된 바와 같이 중합체 층(61)으로 코팅될 수 있다. 세척 및 패시베이션화 된 본딩 패드들(42a, 42b)은 상보적 반도체 디바이스(예를 들면, 리드 프레임)가 땜납 범프들을 운반하는 조립체를 형성하기 위해 사용될 수 있다. 선택적으로, 땜납 범프들(76a, 76b)은 도 6a에 도시된 바와 같이 세척 및 패시베이션화 된 본딩 패드들(42a, 42b)에 제공될 수 있다. 땜납 범프들(76a, 76b)의 표면들(77a, 77b)은 또한 상술되고 도 6c에 도시된 바와 같이 세척 및 패시베이션화 될 수 있다.
본 명세서에 사용된 기술은 특정 실시예들을 설명할 목적을 가질 뿐, 본 발명을 제한하는 의도를 갖지 아니한다. 본 명세서에 설명된 바와 같이, 단항 형태인 부정관사 "a"나 정관사 "the"는 그 내용이 다른 관점에서 명확히 지칭하지 않는 한 또한 복수 형태를 포함하는 것으로 의도된다. "포함한다" 및/또는 "포함하는" 이란 용어는, 본 명세서에서 사용될 때, 특징들, 완전체들, 단계들, 작동들, 요소들, 및/또는 성분들의 존재를 명기하는 것으로 이해되어야 하며, 하나 이상의 다른 특징들, 완전체들, 단계들, 작동들, 요소들, 성분들, 및/또는 그들 그룹의 존재 또는 추가를 배제하지 않는다. 또한, "구비한다", "갖는다", "갖다", "구성되다", 또는 그들에 대한 변형된 용어들은 상세한 설명이나 청구항 모두에 사용되는 한, 그와 같은 용어들은 "포함한다"라는 용어와 유사한 방식으로 포괄적이 되도록 의도되었다.
하나의 요소가 다른 요소에 또는 다른 요소와 "연결된다" 또는 "결합된다"라고 설명될 때, 이는 다른 요소에 직접 연결되거나 결속될 수 있거나, 또는 하나 이상의 개입하는 요소들이 존재할 수 있다는 사실로 이해되어야 한다. 반대로, 하나의 요소가 다른 요소에 "직접 연결된다" 또는 "직접 결합된다"라고 설명되었을 때는, 어떠한 개입하는 요소들도 존재하지 않음을 나타낸다. 하나의 요소가 다른 요소에 "간접으로 연결된다" 또는 "간접으로 결합된다"라고 설명되었을 때는, 적어도 하나의 개입하는 요소들이 존재한다.
참고용 "수직", "수평" 등과 같은 용어들은 참고의 틀을 구성하기 위해 제한적 방법이 아닌 예시적 방법으로 기재된다. 참고를 위한 다양한 다른 구성들도 본 발명의 정신과 범위를 벗어나지 않는 한도 내에서 채용될 수 있다는 사실을 이해해야만 한다.
본 발명이 다양한 실시예들에 대한 설명으로 기재되고, 이와 같은 실시예들이 고려될 수 있는 상세한 설명으로 기재되어 있다할지라도, 첨부된 청구항들의 범위를 그와 같은 상세한 설명으로 제한하고 한정시키는 것은 본 출원인의 의도는 아니다. 추가의 장점들 및 변경 사항들이 당업계의 숙련자들에게는 용이하게 드러날 것이다. 따라서, 넓은 범위에서의 본 발명은 특정 상세한 설명, 대표적인 장치 및 방법, 및 도시되고 설명된 예시적인 실예에 의해 제한되지 아니한다.

Claims (16)

  1. 반도체 디바이스의 구리층을 보호하는 방법으로서,
    플라즈마로 산화 층을 제거함으로써 상기 층의 표면을 세척하는 단계; 및
    산화 가스로의 노출에 대항하여 상기 층의 세척된 표면을 보호하기 위해, 플라즈마-강화된 적층 공정을 사용하여 상기 층의 상기 세척된 표면 상에 중합체 층을 형성하는 단계를 포함하는 반도체 디바이스의 구리 층 보호 방법.
  2. 제 1 항에 있어서, 상기 표면이 세척된 후 그리고 상기 중합체 층이 형성되기 전에, 상기 세척된 표면의 산화를 방지하기 위해 산소-열화 환경에 상기 세척된 표면을 지속시키는 단계를 추가로 포함하는 반도체 디바이스의 구리 층 보호 방법.
  3. 제 2 항에 있어서, 상기 중합체 층은 상기 플라즈마-강화된 적층 공정에서 실록산 단량체를 사용하여 형성되는 반도체 디바이스의 구리 층 보호 방법.
  4. 제 3 항에 있어서, 상기 실록산 단량체는 테트라메틸디실록산인 반도체 디바이스의 구리 층 보호 방법.
  5. 제 3 항에 있어서, 상기 실록산 단량체는 약 1 sccm 내지 약 1000 sccm 범위의 유속, 및 약 20 mTorr 내지 약 200 mTorr 범위의 상기 플라즈마-강화된 적층을 위한 처리 압력으로 제공되는 반도체 디바이스의 구리 층 보호 방법.
  6. 구리로 구성된 표면을 갖는 본딩 패드를 구비한 반도체 디바이스 처리 방법으로서,
    플라즈마로 산화 층을 제거함으로써 상기 본딩 패드의 표면을 세척하는 단계와;
    산화 가스로의 노출에 대항하여 상기 본딩 패드의 상기 세척된 표면을 보호하기 위해, 플라즈마-강화된 적층 공정을 사용하여 상기 본딩 패드의 상기 세척된 표면 상에 중합체 층을 형성하는 단계; 및
    상기 본딩 패드의 상기 세척된 표면으로 전기 접속부를 형성하는 단계를 포함하는 반도체 디바이스 처리 방법.
  7. 제 6 항에 있어서, 상기 본딩 패드의 표면이 세척된 후 그리고 상기 중합체 층이 형성되기 전에, 상기 세척된 표면의 산화를 방지하기 위해 산소-열화 환경에 상기 본딩 패드의 상기 세척된 표면을 지속시키는 단계를 추가로 포함하는 반도체 디바이스 처리 방법.
  8. 제 7 항에 있어서, 상기 중합체 층은 상기 플라즈마-강화된 적층 공정에서 실록산 단량체를 사용하여 형성되는 반도체 디바이스 처리 방법.
  9. 제 8 항에 있어서, 상기 실록산 단량체는 테트라메틸디실록산인 반도체 디바이스 처리 방법.
  10. 제 8 항에 있어서, 상기 실록산 단량체는 약 1 sccm 내지 약 1000 sccm 범위의 유속, 및 약 20 mTorr 내지 약 200 mTorr 범위의 상기 플라즈마-강화된 적층을 위한 처리 압력으로 제공되는 반도체 디바이스 처리 방법.
  11. 제 6 항에 있어서, 상기 구리-함유된 본딩 패드로 전기 접속부를 형성하는 단계는:
    상기 본딩 패드에 구리를 포함하는 땜납 범프를 부착하는 단계와;
    플라즈마로 산화 층을 제거함으로써 상기 땜납 범프의 외부 표면을 세척하는 단계; 및
    산화 가스로의 노출에 대항하여 상기 땜납 범프의 상기 세척된 외부 표면을 보호하기 위해, 플라즈마-강화된 적층 공정을 사용하여 상기 땜납 범프의 세척된 외부 표면 상에 중합체 층을 형성하는 단계를 포함하는 반도체 디바이스 처리 방법.
  12. 제 11 항에 있어서, 상기 땜납 범프의 외부 표면이 세척된 후 그리고 상기 중합체 층이 상기 땜납 범프의 상기 세척된 외부 표면 상에 형성되기 전에, 상기 세척된 표면의 산화를 방지하기 위해 산소-열화 환경에 상기 땜납 범프의 상기 세척된 외부 표면을 지속시키는 단계를 추가로 포함하는 반도체 디바이스 처리 방법.
  13. 제 12 항에 있어서, 상기 중합체 층은 상기 플라즈마-강화된 적층 공정에서 실록산 단량체를 사용하여 상기 땜납 범프의 상기 세척된 외부 표면 상에 형성되는 반도체 디바이스 처리 방법.
  14. 제 13 항에 있어서, 상기 실록산 단량체는 테트라메틸디실록산인 반도체 디바이스 처리 방법.
  15. 제 13 항에 있어서, 상기 실록산 단량체는 약 1 sccm 내지 약 1000 sccm 범위의 유속, 및 약 20 mTorr 내지 약 200 mTorr 범위의 상기 플라즈마-강화된 적층을 위한 처리 압력으로 제공되는 반도체 디바이스 처리 방법.
  16. 제 6 항에 있어서, 상기 전기 접속부는 상기 중합체 층을 통해 상기 본딩 패드의 상기 세척된 표면으로 연장되는 반도체 디바이스 처리 방법.
KR1020120012175A 2011-02-11 2012-02-07 반도체 디바이스 패키징을 위한 패시베이션 층 KR101912578B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/025,717 US8268675B2 (en) 2011-02-11 2011-02-11 Passivation layer for semiconductor device packaging
US13/025,717 2011-02-11

Publications (2)

Publication Number Publication Date
KR20120092511A true KR20120092511A (ko) 2012-08-21
KR101912578B1 KR101912578B1 (ko) 2018-10-30

Family

ID=46621932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012175A KR101912578B1 (ko) 2011-02-11 2012-02-07 반도체 디바이스 패키징을 위한 패시베이션 층

Country Status (6)

Country Link
US (1) US8268675B2 (ko)
JP (1) JP6066569B2 (ko)
KR (1) KR101912578B1 (ko)
CN (1) CN102637578A (ko)
SG (1) SG183618A1 (ko)
TW (1) TWI556310B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) * 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
CN104810319A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273442A (ja) * 1991-02-28 1992-09-29 Sony Corp 配線形成方法
KR20010089290A (ko) * 1998-10-05 2001-09-29 엘리스, 티모씨, 더블유. 반도체 구리 본드 패드표면 보호물
JP2002164346A (ja) * 2000-07-21 2002-06-07 Canon Sales Co Inc 成膜方法、半導体装置及びその製造方法
KR20050118706A (ko) * 2003-04-02 2005-12-19 프리스케일 세미컨덕터, 인크. 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4865245A (en) * 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
JPH03223342A (ja) * 1989-03-22 1991-10-02 Sekisui Chem Co Ltd 酸化ケイ素被覆合成樹脂成形体およびその製造方法
JP3009209B2 (ja) * 1990-11-09 2000-02-14 株式会社日立製作所 表面保護方法
US5182000A (en) * 1991-11-12 1993-01-26 E. I. Du Pont De Nemours And Company Method of coating metal using low temperature plasma and electrodeposition
IL112826A (en) * 1995-02-28 1998-09-24 Chip Express Israel Ltd Method for settling a deposited plasma polymer layer
EP1129480A1 (en) * 1998-10-05 2001-09-05 Kulicke & Soffa Investments, Inc Semiconductor copper bond pad surface protection
US6692834B1 (en) * 1999-06-28 2004-02-17 Medtronic, Inc. Method for coating implantable devices
JP2002164429A (ja) * 2000-07-21 2002-06-07 Canon Sales Co Inc 半導体装置及びその製造方法
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7328830B2 (en) * 2002-12-20 2008-02-12 Agere Systems Inc. Structure and method for bonding to copper interconnect structures
JP4032044B2 (ja) * 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
JP3984611B2 (ja) * 2004-02-13 2007-10-03 松下電器産業株式会社 有機無機ハイブリッド絶縁膜の形成方法
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7999391B2 (en) * 2006-02-06 2011-08-16 Nec Corporation Multilayered wiring structure, and method for manufacturing multilayered wiring
US20070267745A1 (en) * 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
US8231568B2 (en) 2007-10-16 2012-07-31 Nordson Corporation Syringes with a reduced susceptibility to freeze-thaw void formation and methods of manufacturing such syringes
DE102009001028B4 (de) * 2009-02-20 2011-02-17 Infineon Technologies Ag Verfahren zur Herstellung einer Bondverbindung
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US8567658B2 (en) * 2009-07-20 2013-10-29 Ontos Equipment Systems, Inc. Method of plasma preparation of metallic contacts to enhance mechanical and electrical integrity of subsequent interconnect bonds

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273442A (ja) * 1991-02-28 1992-09-29 Sony Corp 配線形成方法
KR20010089290A (ko) * 1998-10-05 2001-09-29 엘리스, 티모씨, 더블유. 반도체 구리 본드 패드표면 보호물
JP2002164346A (ja) * 2000-07-21 2002-06-07 Canon Sales Co Inc 成膜方法、半導体装置及びその製造方法
KR20050118706A (ko) * 2003-04-02 2005-12-19 프리스케일 세미컨덕터, 인크. 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법

Also Published As

Publication number Publication date
US8268675B2 (en) 2012-09-18
TW201241917A (en) 2012-10-16
US20120208321A1 (en) 2012-08-16
SG183618A1 (en) 2012-09-27
JP2012169623A (ja) 2012-09-06
TWI556310B (zh) 2016-11-01
JP6066569B2 (ja) 2017-01-25
CN102637578A (zh) 2012-08-15
KR101912578B1 (ko) 2018-10-30

Similar Documents

Publication Publication Date Title
KR101912578B1 (ko) 반도체 디바이스 패키징을 위한 패시베이션 층
JP6290357B2 (ja) エレクトロニクスアセンブリを製造する方法
US7838983B2 (en) Packaged semiconductor device and method of manufacturing the packaged semiconductor device
KR101186347B1 (ko) 건식 식각 공정을 이용하여 언더범프 금속화 층을효율적으로 패터닝하는 기술
KR20000022830A (ko) 반도체 디바이스 및 그 제조 공정
US20040195696A1 (en) Integrated circuit die having a copper contact and method therefor
JP2002530845A (ja) プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP5139451B2 (ja) 低誘電率材料を修復するための装置および方法
US9698113B2 (en) Chip packaging structures
JP5210496B2 (ja) 半導体装置の製造方法
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
JPH09246431A (ja) 半導体装置及びその製造方法
JP3427702B2 (ja) 電子部品のプラズマ処理装置
JP2007043084A (ja) 基板の表面改質方法、半導体装置の製造方法及び半導体装置
US20100101840A1 (en) Application of a self-assembled monolayer as an oxide inhibitor
JP2002093837A (ja) 半導体装置の製造方法
US20170345780A1 (en) Surface Conditioning And Material Modification In A Semiconductor Device
JP2002118128A (ja) 電子部品製造方法および電子部品
JP2010263137A (ja) 半導体装置及びその製造方法
JP4196481B2 (ja) 半導体装置の製造方法
JPH0276249A (ja) 電子装置およびその作製方法
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
JP2002110735A (ja) フリップチップ実装方法及びプラズマ処理装置
JPH0383353A (ja) 電子装置の作製方法
JPH0383351A (ja) 電子装置作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant