JP4032044B2 - 成膜方法、半導体装置の製造方法及び半導体装置 - Google Patents

成膜方法、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP4032044B2
JP4032044B2 JP2004171399A JP2004171399A JP4032044B2 JP 4032044 B2 JP4032044 B2 JP 4032044B2 JP 2004171399 A JP2004171399 A JP 2004171399A JP 2004171399 A JP2004171399 A JP 2004171399A JP 4032044 B2 JP4032044 B2 JP 4032044B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gas
dielectric constant
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004171399A
Other languages
English (en)
Other versions
JP2005033189A (ja
Inventor
喜美 塩谷
和夫 前田
Original Assignee
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体プロセス研究所 filed Critical 株式会社半導体プロセス研究所
Priority to JP2004171399A priority Critical patent/JP4032044B2/ja
Priority to US10/867,178 priority patent/US7238629B2/en
Priority to TW093117177A priority patent/TWI294147B/zh
Priority to EP04014153A priority patent/EP1489197A1/en
Priority to KR1020040044558A priority patent/KR100746679B1/ko
Publication of JP2005033189A publication Critical patent/JP2005033189A/ja
Application granted granted Critical
Publication of JP4032044B2 publication Critical patent/JP4032044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、成膜方法、半導体装置の製造方法及び半導体装置、より詳しくは、化学気相成長法を用いた低誘電率絶縁膜の成膜方法、銅配線を被覆するバリア絶縁膜及び低誘電率絶縁膜で構成される低誘電率層間絶縁膜を備えた半導体装置の製造方法及び半導体装置に関する。
近年、半導体集積回路装置の高集積度化、高密度化とともに、データ転送速度の高速化が要求されている。このため、ＲＣディレイタイムの小さい低誘電率を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が用いられている。
また、これらの低誘電率絶縁膜の成膜方法では、従来、シリコン含有化合物の他に、酸化剤としてＮ2Ｏ、Ｏ2、Ｈ2Ｏガスが用いられている。
しかしながら、酸化剤としてＮ2Ｏ、Ｏ2、Ｈ2Ｏガスのうち、Ｏ2ガスを用いた成膜では形成膜中にＯＨを含み、比誘電率（ｋ）を３．０以下に低くし難い。
Ｈ2Ｏは酸化速度が遅いため、比較的多くの流量が必要であり、しかもデポジションレートが２００ｎｍ／ｍｉｎ台に下がる。
また、Ｎ2Ｏは酸化のコントロールが容易であるが、形成膜中に窒素（Ｎ）が含まれ、下記理由で化学増幅型レジストの余分な架橋反応を引き起こす虞がある。
即ち、窒素を含む成膜ガスにより成膜された低誘電率絶縁膜に対してデュアルダマシン法によりビアホールや配線溝を形成する際に、０．１３μｍ以下の線幅を露光するＫｒＦやＡｒＦ用の化学増幅レジストを使用した場合、設計どおりのパターンを形成できないという問題があった。種々の調査によれば、この現象は、低誘電率絶縁膜中の窒素が放出されて、レジストの架橋反応を過剰に引き起すことが原因となっていると推定されている。特に、低誘電率絶縁膜の成膜ガスの酸化剤としてＮ2Ｏを用いると、この現象が起きる傾向がある。
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、成膜レートを向上させつつ、形成膜中に窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる低誘電率絶縁膜の成膜方法、その低誘電率絶縁膜やより低い誘電率を有するバリア絶縁膜を備えた半導体装置の製造方法及び半導体装置を提供するものである。
上記課題を解決するため、第１の発明は、成膜方法に係り、シロキサン結合を有するシリコン含有有機化合物のシリコンソースと、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤とを含む第１の成膜ガスを生成する工程と、前記第１の成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程とを有し、前記シロキサン結合を有するシリコン含有有機化合物は、
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、或いは、
オクタメチルトリシロキサン（ＯＭＴＳ）
Figure 0004032044
の直鎖状のSi-O-Si結合を有するもの、又は
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、
Figure 0004032044
或いは、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
Figure 0004032044
の環状のSi-O-Si結合を有するもの
のうち少なくとも何れか一を用いることを特徴とし、
第２の発明は、成膜方法に係り、ＣＨ3基を有するシリコン含有有機化合物のシリコンソースと、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤とを含む第１の成膜ガスを生成する工程と、前記第１の成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程とを有し、前記ＣＨ3基を有するシリコン含有有機化合物ガスは、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシランであることを特徴とし、
第３の発明は、第１又は第２の発明の何れか一の成膜方法に係り、前記第１の成膜ガスは、前記シリコンソース及び酸化剤の他に、Ｈ2Ｏを含むことを特徴とし、
第４の発明は、第１乃至第３の発明の何れか一の成膜方法に係り、前記第１の成膜ガスに、希釈ガスとしてＨｅ、Ａｒ又はＨ2のうち少なくとも何れか一を添加することを特徴とし、
第５の発明は、第１乃至第４の発明の何れか一の成膜方法に係り、前記シロキサン結合を有するシリコン含有有機化合物として２種類以上のシロキサン結合を有するシリコン含有有機化合物を用い、前記２種類以上のシロキサン結合を有するシリコン含有有機化合物のうち、少なくとも１種は直鎖状のSi-O-Si結合を有し、少なくとも１種は環状のSi-O-Si結合を有することを特徴とし、
第６の発明は、第１乃至第５の発明の何れか一の成膜方法に係り、前記酸化剤は、シリコンの周りに３個以下のアルコキシル基が結合したものであることを特徴とし、
第７の発明は、第６の発明の成膜方法に係り、前記酸化剤は、テトラメトキシシラン、トリメトキシシラン、ジメトキシシラン、メトキシシラン、モノメチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、テトラエトキシシラン、トリエトキシシラン、ジエトキシシラン、エトキシシラン、モノエチルトリエトキシシラン、ジエチルジエトキシシラン又はトリエチルエトキシシランのうち何れか一であることを特徴とし、
第８の発明は、第１乃至第７の発明の何れか一の成膜方法に係り、前記第１の成膜ガスに、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加することを特徴とし、
第９の発明は、第８の発明の成膜方法に係り、前記ＣxＨyＦzは、Ｃ3Ｆ8、Ｃ4Ｆ8又はＣＨＦ3であることを特徴とし、
第１０の発明は、第８の発明の成膜方法に係り、前記ＣxＨyＢzは、Ｂ2Ｈ6であることを特徴とし、
第１１の発明は、第１乃至第１０の発明の何れか一の成膜方法に係り、前記低誘電率絶縁膜を形成する工程の後、該低誘電率絶縁膜をＨｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一のプラズマに曝すことを特徴とし、
第１２の発明は、半導体装置の製造方法に係り、第１乃至第１１の発明の何れか一の成膜方法により低誘電率絶縁膜を形成する工程の前又は後の少なくとも何れか一に、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一のシリコンソースと、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤と、Ｈ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一とを含む第２の成膜ガスを生成する工程と、前記第２の成膜ガスに電力を印加してプラズマを生成し、反応させて基板上にバリア絶縁膜を形成する工程とを有することを特徴とし、
第１３の発明は、第１２の発明の成膜方法に係り、前記基板に銅膜を主とする配線又は電極が形成されていることを特徴としている。
以下に、上記本発明の構成に基づく作用について説明する。
本発明によれば、酸化剤として、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤を用いているため、形成膜中には窒素が含まれない。この場合、酸化剤として窒素を含まないＯ2などを用いずに、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物を用いるのは、デポレートを高め、かつ形成膜中にカーボンや水素を多く取り込み、より低い比誘電率を有する低誘電率絶縁膜又はバリア絶縁膜を形成することができるためである。特に、より低い比誘電率、例えば低誘電率絶縁膜で２．５以下、バリア絶縁膜で４以下を得るため、アルコキシル基を有する酸素含有有機化合物として、シリコンの周りに３個以下のメトキシ基又はエトキシ基が結合したものを含む酸素含有有機化合物を用いると有効である。
また、酸化剤として、さらにＨ2Ｏを添加することで、形成膜の膜質を向上させることができる。
いずれも、形成膜中に結合が弱いと考えられるＣ−ＨやＯ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７とＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。従って、成膜後に、形成膜に対してプラズマ処理を行って、Ｃ−ＨやＯ−Ｈなどを排出する。
プラズマ処理においては、処理ガスを生成してガス圧力を調整し、その処理ガスに電力を印加してプラズマを生成する。その処理ガスのプラズマを昇温した低誘電率絶縁膜に接触させる。調査によれば、Ｈｅ、Ａｒ、その他の希ガス、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスに電力を印加して生成したプラズマを用いることで、形成膜の比誘電率をより低減させることができる。
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いるのは、その化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるため、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれ、それによって、酸素の余分な反応を抑えることができるからであり、また、形成膜を安定させることができるからである。
また、成膜ガスの構成ガスとして、ＣＨ3基を有するシリコン含有有機化合物を用いるのは、形成膜中にＣＨ3基が多く含まれるとＳｉがＣＨ3基で終端され、空孔が形成されて誘電率を低くできるためである。
また、低誘電率絶縁膜の成膜ガスにＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加して成膜することで、低誘電率絶縁膜とバリア絶縁膜とを積層した構造においてバリア絶縁膜を選択的にエッチングする際に、バリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦやＢを含ませてより低誘電率化を図ることができる。
また、低誘電率絶縁膜とともに用いるバリア絶縁膜においては、低誘電率絶縁膜の場合と同様に、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一と、酸化剤としてアルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物とを含み、さらにＨ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一を添加して生成した第２の成膜ガスを用いている。即ち、低誘電率絶縁膜の第１の成膜ガスにさらにＨ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一を添加することで、低誘電率絶縁膜と比べて、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、バリア絶縁膜中に窒素を含まないようにすることが可能である。
以上のように、本発明によれば、酸化剤として、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤を用いているため、形成膜中には窒素が含まれない。これにより、デポレートを高め、かつ形成膜中にカーボンや水素を多く取り込み、より低い比誘電率を有する低誘電率絶縁膜又はバリア絶縁膜を形成することができる。
特に、アルコキシル基を有する酸素含有有機化合物として、シリコンの周りに３個以下のメトキシ基又はエトキシ基が結合したものを含む酸素含有有機化合物を用いることにより、より低い比誘電率、例えば低誘電率絶縁膜で２．５以下、バリア絶縁膜で４以下を得ることができる。
また、酸化剤として、さらにＨ2Ｏを添加することで、形成膜の膜質を向上させることができる。
何れの場合も、形成膜中に結合が弱いと考えられるＣ−ＨやＯ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７とＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。従って、成膜後に、形成膜に対してプラズマ処理を行って、Ｃ−ＨやＯ−Ｈなどを排出する。プラズマ処理においては、例えば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスを生成し、その処理ガスに電力を印加してプラズマを生成する。その処理ガスのプラズマを昇温した低誘電率絶縁膜に接触させることにより、形成膜の比誘電率をより低減させることができる。
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いる場合、化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるので、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれるため、酸素の余分な反応を抑えることができ、また、形成膜を安定させることができる。
また、成膜ガスの構成ガスとして、ＣＨ3基を有するシリコン含有有機化合物を用いる場合、形成膜中にＣＨ3基が多く含まれるとＳｉがＣＨ3基で終端され、空孔が形成されて誘電率を低くできる。
また、低誘電率絶縁膜の成膜ガスにＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加して成膜することで、低誘電率絶縁膜とバリア絶縁膜とを積層した構造においてバリア絶縁膜を選択的にエッチングする際に、バリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦやＢを含ませてより低誘電率化を図ることができる。
また、低誘電率絶縁膜とともに用いるバリア絶縁膜においても、低誘電率絶縁膜の場合と同様に、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一と、酸化剤としてアルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物とを含み、さらにＨ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一を添加した第２の成膜ガスを用いている。即ち、低誘電率絶縁膜の第１の成膜ガスにさらにＨ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一を添加することで、低誘電率絶縁膜と比べて、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、バリア絶縁膜中に窒素を含まないようにすることが可能である。
以下に、本発明の実施の形態について図面を参照しながら説明する。
（本発明の実施の形態である成膜方法に用いるプラズマＣＶＤ／処理装置の説明）
図１は、本発明の実施の形態に係る半導体装置の製造方法に用いられる平行平板型のプラズマＣＶＤ／処理装置１０１の構成を示す側面図である。
このプラズマＣＶＤ／処理装置１０１は、プラズマガスにより基板２１上にバリア絶縁膜や低誘電率絶縁膜を形成する場所であり、形成膜をプラズマ処理する場所でもある成膜／処理部１０１Ａと、成膜ガス及び処理ガスを構成する複数のガスの供給源を有する成膜ガス／処理ガス供給部１０１Ｂとから構成されている。
成膜／処理部１０１Ａは、図１に示すように、減圧可能なチャンバ１を備え、チャンバ１は排気配管４を通して排気装置６と接続されている。排気配管４の途中にはチャンバ１と排気装置６の間の導通／非導通を制御する開閉バルブ５が設けられている。チャンバ１にはチャンバ１内の圧力を監視する不図示の真空計などの圧力計測手段が設けられている。
チャンバ１内には対向する一対の上部電極２と下部電極３とが備えられ、上部電極２に周波数１３．５６ＭＨｚの高い周波数の電力を供給する第１の高周波電力供給電源（ＲＦ電源）７が接続され、下部電極３に周波数３８０ｋＨｚの低い周波数の電力を供給する第２の高周波電力供給電源８が接続されている。これらの高周波電力供給電源７、８のうち少なくとも第１の高周波電力供給電源７から上部電極２に高い周波数の電力（ＰHF）を供給し、又は第２の高周波電力供給電源８から下部電極３に低い周波数の電力（ＰLF）を供給して、成膜ガス等をプラズマ化する。上部電極２、下部電極３及び電源７、８が成膜ガス等をプラズマ化するプラズマ生成手段を構成する。
なお、下部電極３には、周波数３８０ｋＨｚのみならず、周波数１００ｋＨｚ以上、１ＭＨｚ未満の低い周波数の電力を印加することができるし、また、下部電極３に対向する上部電極２には、周波数１３．５６ＭＨｚのみならず、周波数１ＭＨｚ以上の高い周波数の電力を印加してもよい。さらに、図１では上部電極２に第１の高周波電力供給電源が接続され、下部電極３に第２の高周波電力供給電源が接続されているが、第１の高周波電力供給電源７は上部電極２に限らず、上部電極２又は下部電極３の何れか一に接続され、かつ第２の高周波電力供給電源８は下部電極３に限らず、他の電極に接続されていれば、この発明の目的を達成することができる。
上部電極２は成膜ガス等の分散具を兼ねている。上部電極２には複数の貫通孔が形成され、下部電極３との対向面における貫通孔の開口部が成膜ガス等の放出口（導入口）となる。この成膜ガス等の放出口は成膜ガス／処理ガス供給部１０１Ｂと配管９ａで接続されている。また、場合により、上部電極２には図示しないヒータが備えられることもある。成膜中に上部電極２を温度凡そ１００℃程度に加熱しておくことにより、成膜ガス等の反応生成物からなるパーティクルが上部電極２に付着するのを防止するためである。
下部電極３は基板２１の保持台を兼ね、また、保持台上の基板２１を加熱するヒータ１２を備えている。
成膜ガス／処理ガス供給部１０１Ｂには、成膜ガスの供給源として、シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物の供給源と、Ｈ2Ｏの供給源と、希釈ガスとしてのＨｅ、Ａｒ又はＨ2の供給源と、CxHyFz又はCxHyBzの供給源と、バリア絶縁膜の成膜時に用いるＨ2、Ｎ2Ｏ又はＯ2の供給源とを備えている。また、プラズマ処理ガスの供給源として、Ｈｅ、Ａｒ、その他の希ガス、Ｈ2又は重水素の供給源と、パージガスとしての窒素（Ｎ2）の供給源とが設けられている。
これらのガスは適宜分岐配管９ｂ乃至９ｉ及びこれらすべての分岐配管９ｂ乃至９ｉが接続された配管９ａを通して成膜／処理部１０１Ａのチャンバ１内に供給される。分岐配管９ｂ乃至９ｉの途中に流量調整手段１１ａ乃至１１ｈや、分岐配管９ｂ乃至９ｉの導通／非導通を制御する開閉手段１０ｂ乃至１０ｑが設置され、配管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１０ａが設置されている。
以上のような成膜／処理装置１０１によれば、成膜ガスの供給源として、シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物の供給源と、酸化剤としてのアルコキシル基を有する酸素含有有機化合物の供給源と、Ｈ2Ｏの供給源と、希釈ガスとしてのＨｅ、Ａｒ又はＨ2の供給源と、CxHyFz又はCxHyBzの供給源と、バリア絶縁膜の成膜時に用いるＨ2、Ｎ2Ｏ又はＯ2の供給源とを備えている。また、プラズマ処理ガスの供給源として、Ｈｅ、Ａｒ、その他の希ガス、Ｈ2又は重水素の供給源と、パージガスとしての窒素（Ｎ2）の供給源を備えている。さらに成膜ガス及び処理ガスをプラズマ化するプラズマ生成手段２、３、７、８を備えている。
これにより、低誘電率を有するシリコン酸化からなる低誘電率絶縁膜（Low-k膜）の成膜と、以下に説明する低誘電率絶縁膜の成膜後のプラズマ処理と、Ｃｕの拡散を防止するバリア機能を有するシリコン酸化膜又はシリコン酸化窒化膜からなるＣｕバリア絶縁膜の成膜とを、同一のチャンバ内で連続して行うことができる。
（本発明の実施の形態である半導体装置の製造方法の説明）
次に、この発明の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜とＣｕバリア絶縁膜の成膜方法について説明する。
低誘電率絶縁膜とＣｕバリア絶縁膜とでは、成膜条件のほかに、膜形成の全体の工程が異なる。即ち、耐湿性に優れ、かつ低誘電率を有し、窒素を含まない、或いは窒素を微量に含む低誘電率絶縁膜（Low-k膜）の作成には、成膜工程と、成膜後の形成膜の処理工程（プラズマ処理）が必要となる。また、銅の拡散防止機能に優れ、窒素を含まない、或いは窒素を微量に含むＣｕバリア絶縁膜の作成では、基本的に成膜工程だけでよく、成膜後の形成膜の処理工程は必須ではない。
まず、成膜条件のうち、低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜ガスを構成する、特に有効なガスの組み合わせについて、図２を参照して説明する。
この図２は、低誘電率絶縁膜（Low-k膜）、及びＣｕバリア絶縁膜を形成するための成膜ガスを構成する各ガスの組み合わせについて示す表である。以下に、図２の形成膜の表示に従って具体的に成膜ガスの特に有効な構成を列挙する。
（ｉ）低誘電率絶縁膜を形成する成膜ガスの構成ガス
（１）シリコン含有有機化合物／酸化剤
ここで、シリコン含有有機化合物は２種以上のシロキサンで構成される場合も有り、その場合、直鎖状シロキサン及び環状シロキサンをそれぞれ１以上含む。以下、同じ。
（２）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ
（３）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／希釈ガス
（４）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／希釈ガス／CxHyFz又はCxHyBz
（５）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／CxHyFz又はCxHyBz
（６）シリコン含有有機化合物／酸化剤／希釈ガス
（７）シリコン含有有機化合物／酸化剤／希釈ガス／CxHyFz又はCxHyBz
（８）シリコン含有有機化合物／酸化剤／CxHyFz又はCxHyBz
（ii）Ｃｕバリア絶縁膜を形成する成膜ガスの構成ガス
（９）シリコン含有有機化合物／酸化剤／Ｈ2，Ｎ2Ｏ，Ｏ2
（１０）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／Ｈ2，Ｎ2Ｏ，Ｎ2Ｏ，
（１１）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／希釈ガス／Ｈ2，Ｎ2Ｏ，Ｏ2
（１２）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／希釈ガス／CxHyFz又はCxHyBz／Ｈ2，Ｎ2Ｏ，Ｏ2
（１３）シリコン含有有機化合物／酸化剤／Ｈ2Ｏ／CxHyFz又はCxHyBz／Ｈ2，Ｎ2Ｏ，Ｏ2
（１４）シリコン含有有機化合物／酸化剤／希釈ガス／Ｈ2，Ｎ2Ｏ，Ｏ2
（１５）シリコン含有有機化合物／酸化剤／希釈ガス／CxHyFz又はCxHyBz／Ｈ2，Ｎ2Ｏ，Ｏ2
（１６）シリコン含有有機化合物／酸化剤／CxHyFz又はCxHyBz／Ｈ2，Ｎ2Ｏ，Ｏ2
次に、上記のシリコン含有有機化合物、酸化剤、希釈ガス、ＣxＨyＦz又はＣxＨyＢzについて説明する。
代表例として以下に示すものを用いることができる。
（ｉ）シリコン含有有機化合物
（Ａ）シロキサン結合を有するシリコン含有有機化合物
（ａ）直鎖状のSi-O-Si結合を有するもの
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
オクタメチルトリシロキサン（ＯＭＴＳ）
Figure 0004032044
（ｂ）環状のSi-O-Si結合を有するもの
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
Figure 0004032044
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
Figure 0004032044
（Ｂ）ＣＨ3基を有するシリコン含有有機化合物
モノメチルシラン（SiH3(CH3)）
ジメチルシラン（SiH2(CH3)2）
トリメチルシラン（SiH(CH3)3）
テトラメチルシラン（Si(CH3)4）
（ii）酸化剤
（Ａ）メトキシ基を有する酸素含有有機化合物
メトキシシラン（SiH3(OCH3)）、ジメトキシシラン（SiH2(OCH3)2）、トリメトキシシラン（ＴＭＳ:SiH(OCH3)3）、テトラメトキシシラン（Si(OCH3)4）、トリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）、モノメチルトリメトキシシラン（Si(CH3)(OCH3)3）
（Ｂ）エトキシ基を有する酸素含有有機化合物
エトキシシラン（SiH3(OC2H5)）、ジエトキシシラン（SiH2(OC2H5)2）、トリエトキシシラン（SiH(OC2H5)3）、テトラエトキシシラン（TEOS:Si(OC2H5)4）、トリエチルエトキシシラン（Si(C2H5)3(OC2H5)）、ジエチルジエトキシシラン（Si(C2H5)2(OC2H5)2）、モノエチルトリエトキシシラン（Si(C2H5)(OC2H5)3）
（iii）希釈ガス
Ｈｅ，Ａｒ，Ｈ2
（iv）ＣxＨyＦz又はＣxＨyＢz
（ａ）ＣxＨyＦz
Ｃ3Ｆ8
Ｃ4Ｆ8
ＣＨＦ3
（ｂ）ＣxＨyＢz
Ｂ2Ｈ6
次に、上記以外の成膜条件、及び膜形成の全体の工程を説明するとともに、上記を含む成膜条件及び膜形成の全体の工程を採用した理由又は効果とを説明する。
低誘電率絶縁膜の形成においては、形成膜中に窒素が含まれないようにするため、酸化剤として、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤を用いている。この場合、酸化剤として窒素を含まないＯ2などを用いずに、アルコキシル基を有する酸素含有有機化合物を用いるのは、デポレートを高め、かつ形成膜中にカーボンや水素を多く取り込み、より低い比誘電率を有する低誘電率絶縁膜又はバリア絶縁膜を形成することができるためである。特に、より低い比誘電率、例えば低誘電率絶縁膜で２．５以下、バリア絶縁膜で４以下を得るため、アルコキシル基を有する酸素含有有機化合物として、シリコンの周りに３個以下のメトキシ基又はエトキシ基が結合したものを含む酸素含有有機化合物を用いると有効である。
また、酸化剤として、Ｈ2Ｏを添加することで、形成膜の膜質を向上させることができる。
何れの場合も、形成膜中に結合が弱いと考えられるＣ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７と、ＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。
従って、成膜後に、形成膜に対してプラズマ処理を行なって、Ｃ−Ｈなどを排出し、比誘電率を更に低減させる。
さらにプラズマ処理においては、例えば、Ｈｅ、Ａｒ、その他の希ガス、Ｈ2又は重水素のうち少なくとも何れか一を含むガスを準備し、ガス圧力を１Torr以下、好ましくは0.5Torr以下に調整して、処理ガスを生成する。そして、その処理ガスに電力を印加してプラズマ化する。その処理ガスのプラズマに、低誘電率絶縁膜を温度３７５℃以上、好ましくは４００乃至４５０℃の範囲に昇温して接触させる。調査によれば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含み、ガス圧力を１Torr以下に調整した処理ガスに電力、好ましくは周波数１ＭＨｚ以上の電力を印加して生成したプラズマを用いることで、形成膜の比誘電率をより低減させることができる。この場合、低誘電率絶縁膜を温度３７５℃以上に昇温しているのは、プラズマによっては排出し切れない形成膜中の水分その他等を十分に排出するためである。
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いている。その理由は、化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるので、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれるため、酸素の余分な反応を抑えることができるからであり、また、形成膜を安定させることができるからである。
また、低誘電率絶縁膜の成膜ガスに、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加してもよい。これにより、低誘電率絶縁膜とＣｕバリア絶縁膜とを積層した構造においてＣｕバリア絶縁膜を選択的にエッチングする際に、Ｃｕバリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦ又はＢを含ませて、より低誘電率化を図ることができる。
また、低誘電率絶縁膜とともに用いるＣｕバリア絶縁膜においては、低誘電率絶縁膜の第１の成膜ガスにさらにＨ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一を添加する。この場合、ガス圧力に関しては、印加する電力のプラズマ化周波数が１ＭＨｚ未満の場合、１．０Torr未満と低くし、プラズマ化周波数が１ＭＨｚ以上で周波数１ＭＨｚ未満のバイアス電力を印加している場合、１．０Torr以上と高くする。また、成膜中の基板温度を２００乃至４００℃とする。以上の成膜条件により、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、Ｃｕバリア絶縁膜中に窒素を含まないようにすることが可能である。
また、Ｃｕバリア絶縁膜の成膜ガスに、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加してもよい。これにより、Ｃｕバリア絶縁膜と低誘電率絶縁膜とを積層した構造において低誘電率絶縁膜を選択的にエッチングする際に、低誘電率絶縁膜のエッチャントに対してＣｕバリア絶縁膜のエッチング耐性を確保することができる。
なお、低誘電率絶縁膜を形成した後に、引き続き、その上にＣｕバリア絶縁膜を形成する場合、大気に曝さないで引き続き、Ｃｕバリア絶縁膜の成膜を行うことが好ましい。低誘電率絶縁膜が大気中の水分を吸収して比誘電率が高くなるのを防止するためである。
次に、成膜条件の実施例について以下に説明する。
（１）第１実施例
第１実施例の絶縁膜は低誘電率絶縁膜の一例である。酸化剤としてトリメトキシシランを用いる。
（成膜条件Ｉ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：１００ sccm
トリメトキシシラン：５０ sccm
ガス圧力：１．７Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（電極の大きさは３４５ｍｍφ、以下同じ。）
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
比誘電率：２．５
（２）第２実施例
第２実施例の絶縁膜は低誘電率絶縁膜の他の一例である。成膜条件Ｉに対してＨ2Ｏを加えている。
（成膜条件II）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：１００ sccm
トリメトキシシラン：５０ sccm
Ｈ2Ｏガス流量：４００ sccm
ガス圧力：１．７Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
比誘電率：２．５
（３）第３実施例
第３実施例の絶縁膜はバリア絶縁膜の一例である。成膜条件Ｉに対してＨ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一を加えている。
（成膜条件III）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：１００ sccm
トリメトキシシラン：５０ sccm
Ｎ2Ｏガス流量：４００ sccm
ＣＨＦ3流量：適量
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：１００ｎｍ
比誘電率：４．０
（４）第４実施例
第４実施例の絶縁膜は低誘電率絶縁膜の一例である。シリコン含有化合物ガスとしてＯＭＣＴＳを用い、酸化剤としてモノメチルトリメトキシシラン（ＭＴＭＳ）を用いた。さらに、Ｈ2Ｏを加えている。
（成膜条件IV）
（ｉ）成膜ガス条件
ＯＭＣＴＳ流量：１００ sccm
ＭＴＭＳ流量：５０ sccm
Ｈ2Ｏガス流量：４００ sccm
Ｈｅ流量：１００ sccm
ガス圧力（パラメータ）：１．３，１．４，１．５，１．６，１．７，１．８ Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：５６２Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３５０℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
比誘電率：約２．６
次に、第１乃至第４の実施例のうち、第４の実施例で作製された低誘電率絶縁膜に関し、その成膜速度、比誘電率及び屈折率、リーク電流及び絶縁破壊電界強度の調査結果について説明する。
（Ａ）成膜速度
図６は、成膜速度の圧力依存性について調査した結果を示すグラフである。縦軸は線形目盛で表した成膜速度（ｎｍ／ｍｉｎ）を示し、横軸は線形目盛で表したガス圧力（Torr）を示す。
図６によれば、成膜速度はガス圧力にほぼ比例して速くなる。ガス圧力１．３Torrのとき約２２０ｎｍ／ｍｉｎであり、ガス圧力1.8Ｔｏｒｒのとき約４２０ｎｍ／ｍｉｎであった。半導体装置の製造に適用可能なレベルであった。
なお、Ｈ2Ｏを加えることにより、加えない場合に比べて成膜の制御を容易にすることができた。また、ＯＭＣＴＳ＋ＭＴＭＳだけでは、反応が激しく、形成膜が白濁しやすいが、Ｈ2Ｏを加えることにより、形成膜の白濁を防止することができた。
（Ｂ）比誘電率及び屈折率
図７は、比誘電率及び屈折率の圧力依存性について調査した結果を示すグラフである。左の縦軸は線形目盛で表した比誘電率を示し、右の縦軸は線形目盛で表した屈折率を示し、横軸は線形目盛で表したガス圧力（Torr）を示す。
図７によれば、比誘電率及び屈折率はガス圧力の変化に対してあまり変化しない。比誘電率は２．６前後が得られた。なお、屈折率は１．４弱であった。
（Ｃ）リーク電流及び絶縁破壊電界強度
調査用絶縁膜はシリコン基板上に形成された。成膜後に調査用絶縁膜上に水銀プローブを当て、シリコン基板と水銀プローブの間に測定用電圧を印加して、リーク電流及び絶縁破壊電界強度を測定した。
図８は、リーク電流の電界強度依存性について調査した結果を示すグラフである。縦軸は対数目盛で表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線形目盛で表した電界強度（ＭＶ／ｃｍ）を示す。リーク電流密度が急増しているのは絶縁破壊が起こっていることを示しており、そのときの電界強度が絶縁破壊電界強度（ＭＶ／ｃｍ）となる。横軸の数字の前の負の符号は電圧の印加方向を示す。また、各特性曲線に付随する数字はガス圧力（Torr）を表す。
図８によれば、リーク電流密度は各試料とも、−１ＭＶ／ｃｍで、１０-10乃至１０-9Ａ／ｃｍ2の範囲にあった。また、絶縁破壊電界強度は４．４乃至５．８ＭＶ／ｃｍの範囲にあった。リーク電流及び絶縁破壊電界強度ともに、半導体装置に適用しても十分なレベルであった。
（第２の実施の形態）
次に、図３（ａ）〜（ｃ）、図４（ａ）、（ｂ）、及び図５（ａ）、（ｂ）を参照して、本発明の第２の実施の形態に係る半導体装置及びその製造方法を説明する。
図５（ｂ）は、本発明の第２の実施の形態に係る半導体装置を示す断面図である。この半導体装置は、同図に示すように、基板６１上に下部配線埋込絶縁膜６２が形成されている。下部配線埋込絶縁膜６２は、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６２ａと、膜厚約５０ｎｍのSiO2 膜からなる第１の上部保護層（Ｃｕバリア絶縁膜）６３ａとが積層されてなる。下部配線埋込絶縁膜６２を貫通する下部配線溝６４に銅拡散阻止膜であるＴａＮ膜６５ａと銅膜６５ｂとからなる下部配線６５が埋め込まれている。基板６１は半導体基板や他の導電層でもよいし、絶縁性基板でもよい。
これらの上にビアホール６８が形成された配線層間絶縁膜６６と上部配線溝６９が形成された上部配線埋込絶縁膜６７が形成されている。
配線層間絶縁膜６６は膜厚約５０ｎｍのSiO2 膜からなる第２の下部保護層（Ｃｕバリア絶縁膜）６６ａと、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６６ｂと、膜厚約５０ｎｍのSiO2 膜からなる第２の上部保護層（Ｃｕバリア絶縁膜）６６ｃとから構成されている。
上部配線埋込絶縁膜６７は、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６７ａと、膜厚約５０ｎｍのSiO2 膜からなる第３の上部保護層（Ｃｕバリア絶縁膜）６７ｂとから構成されている。
上部配線溝６９はビアホール６８よりも大きい開口面積を有し、ビアホール６８と接続するように形成されている。ビアホール６８と上部配線溝６９内には、よく知られたデュアルダマシン法により銅拡散阻止膜であるＴａＮ膜７０ａと銅膜７０ｂとからなる接続導体７０と同じく銅拡散阻止膜であるＴａＮ膜７０ａと銅膜７０ｂとからなる上部配線７１が一体的に埋め込まれている。そして、最上部全面はこの発明に係るSiO2 膜からなる最上部保護層（Ｃｕバリア絶縁膜）７２によって被覆されている。
以上の低誘電率絶縁膜及びＣｕバリア絶縁膜はすべて本発明に係る絶縁膜である。
次に、図３（ａ）〜（ｃ）、図４（ａ）、（ｂ）、及び図５（ａ）、（ｂ）を参照して本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。図１の成膜装置を用いるものとする。
まず、図３（ａ）に示すように、成膜装置のチャンバ１内に基板６１を搬入し、基板６１上に、低誘電率を有する膜厚約５００ｎｍのSiO2膜６２を形成する。SiO2膜６２は下部配線埋込絶縁膜の主たる絶縁膜となる。成膜ガス条件は、シロキサン結合を有するシリコン含有有機化合物、例えばＨＭＤＳＯガス流量を１００ sccm、トリメトキシシラン流量を５０ sccmとし、そのガス圧力を１．７Torrとする。成膜ガスのプラズマ化条件は、周波数３８０ｋＨｚの低周波電力（ＰLF）を印加せず、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を３００Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、膜厚を除き、第１の実施の形態の第１実施例の成膜条件Ｉに相当する。さらに、成膜後、第３実施例の形成膜に対するプラズマ処理を同じチャンバ１内で行う。
引き続き、大気に曝さないで、同じチャンバ１内で、プラズマＣＶＤ法により、膜厚約５０ｎｍのSiO2膜（Ｃｕバリア絶縁膜）６３を形成する。成膜条件は、膜厚を除き、第１の実施の形態の第３実施例の成膜条件IIIに相当する。成膜されたSiO2膜６３は、周波数１ＭＨｚで測定した比誘電率が凡そ４．０であり、電界強度４ＭＶ／ｃｍのときリーク電流が１０-6Ａ／ｃｍ2であった。
次いで、チャンバ１内から基板６１を外部に取り出し、SiO2膜６３上に化学増幅レジストなどからなるレジスト膜を形成する。次いで、フォトリソグラフィ法により配線溝を形成すべき領域にレジスト膜の開口部を形成し、図３（ｂ）に示すように、マスク７３ａを形成する。このとき、SiO2膜６３は窒素を含まないので、レジスト膜７３ａの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ａを形成することができる。次いで、図３（ｂ）に示すように、マスク７３ａに基づいてSiO2膜６３及び６２をエッチングして配線溝６４を形成する。SiO2膜６３ａは保護層となる。
次に、図３（ｃ）に示すように、配線溝６４の内面に銅拡散阻止膜としてＴａＮ膜６５ａを形成する。続いて、図示しない銅シード層を形成した後、銅膜６５ｂを埋め込んで、ＴａＮ膜及びＴａ膜６５ａと、銅膜６５ｂとからなる下部配線６５を形成する。
次いで、成膜前に、銅膜６５ｂ表面の前処理を行い、表面酸化膜を除去した。
その処理方法は、平行平板型プラズマ励起ＣＶＤ装置を用い、ＮＨ3を流量５００sccmで導入してガス圧力を１Torrに調整し、周波数１３．５６ＭＨｚの電力を印加してＮＨ3をプラズマ化し、基板６１を３７５℃に加熱した状態で銅膜６５ｂをそのプラズマに接触させる。
次に、成膜装置のチャンバ１内に基板６１を搬入し、図４（ａ）に示すように、下部配線６５を被覆するSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６６ａを形成する。保護層６６ａに関し、その成膜条件は、膜厚を除き、第１の実施の形態の第３実施例の成膜条件IIIに相当する。
その後、この保護層６６ａ上に、配線層間絶縁膜６６の主たる絶縁膜となる、膜厚約５００ｎｍのSiO2 膜からなる絶縁膜（低誘電率絶縁膜）６６ｂ、及び膜厚約５０ｎｍのSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６６ｃを、同じチャンバ１内で連続形成し、接続導体を埋め込むための配線層間絶縁膜６６を形成する。
主たる絶縁膜６６ｂに関し、下部配線埋込絶縁膜６２の成膜条件、及び成膜後の膜の処理条件と同じとする。また、保護層６６ｃに関し、保護層６６ａの成膜条件と同じとする。
続いて、同じようにして保護層６６ｃ上に配線埋込絶縁膜の主たる絶縁膜となる、SiO2 膜からなる絶縁膜（低誘電率絶縁膜）６７ａ、及びSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６７ｂを同じチャンバ１内で連続形成し、上部配線を埋め込む配線埋込絶縁膜６７を形成する。主たる絶縁膜６７ａに関し、下部配線埋込絶縁膜６２の成膜条件、及び成膜後の膜の処理条件と同じとする。保護層６７ｂに関し、保護層６６ａの成膜条件と同じとする。
次に、成膜装置のチャンバ１内から基板６１を外部に取り出し、図４（ｂ）乃至図５（ｂ）に示すように、良く知られたデュアルダマシン法により、接続導体７０と上部配線７１を形成する。以下に、デュアルダマシン法を詳細に説明する。
即ち、保護層６７ｂ上にレジスト膜を形成した後、フォトリソグラフィー法によりビアホールを形成すべき領域にレジスト膜の開口部を形成し、図４（ｂ）に示すように、マスク７３ｂを形成する。このとき、保護層６７ｂは窒素を含まないので、レジスト膜７３ｂの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ｂを形成することができる。
次いで、レジスト膜７３ｂの開口部を通して保護層６７ｂ及び絶縁膜６７ａ、保護層６６ｃ及び絶縁膜６６ｂをエッチングし、貫通させる。これにより、配線層間絶縁膜６６のうち保護層６６ｃ及び主たる絶縁膜６６ｂに開口部６８が形成される。
次に、保護層６７ｂ上に別のレジスト膜を形成し、配線溝を形成すべき領域に開口部を形成し、図５（ａ）に示すように、マスク７３ｃを形成する。このとき、保護層６７ｂ、絶縁膜６７ａ、保護層６６ｃ、絶縁膜６６ｂ及び保護層６６ａは窒素を含まないので、レジスト膜７３ｃの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ｃを形成することができる。
次いで、このマスク７３ｃの開口部は最初の開口部の開口面積よりも大きく、かつ最初の開口部を含むように形成される。次いで、マスク７３ｃの開口部を通して保護層６７ｂ及び絶縁膜６７ａをエッチングし、貫通させる。このとき、下地の保護層６６ｃはＣＨＦ3ガスを含む成膜ガスにより成膜されているので、主たる絶縁膜６７ａのエッチングガスに対してエッチング耐性を有し、このため、保護層６６ｃでエッチングが停止される。これにより、配線埋込絶縁膜６７に配線溝６９が形成される。その後、保護層６６ａをエッチングして、配線層間絶縁膜６６を貫通するビアホール６８を形成する。これにより、ビアホール６８底部に下部配線６５が露出し、ビアホール６８を通して下部配線６５と配線溝６９とが繋がる。
次に、図５（ｂ）に示すように、ＴａＮ膜及びＴａ膜７０ａをビアホール６８と配線溝６９の内面に形成した後、図示しない銅シード層を形成し、更にその上に銅膜７０ｂを埋め込んで、接続導体７０と上部配線７１を形成する。以上が所謂デュアルダマシン法である。
次に、成膜前に、銅膜６５ｂ表面の前処理条件と同じ条件で、銅膜７０ｂ表面の前処理を行い、表面酸化膜を除去した。次いで、保護層６３又は６６ａと同じ成膜方法により、全面にSiO2 膜からなる保護層７２を形成する。以上により、銅膜を主とする多層配線を有する半導体装置が完成する。
以上のように、この第２の実施の形態の半導体装置の製造方法によれば、主たる絶縁膜６２ａ、６６ｂ、６７ａは、第１の実施の形態の第１実施例の成膜条件Ｉで成膜し、成膜後にプラズマ処理を行っている。従って、主たる絶縁膜６２ａ、６６ｂ、６７ａは２．５以下の低誘電率を有し、かつ耐湿性が高くなっている。
また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２は第１の実施の形態の第３実施例の成膜条件IIIで形成されているため、Ｃｕに対して高い拡散阻止能力を有する。また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２は、ＣＨＦ3を含む成膜ガスにより形成されているため、フッ素を含み、これによって、より一層、低誘電率化を図ることができる。
しかも、表面に露出する絶縁膜６６ｂ、６７ａや保護層６６ａ、６６ｃ、６７ｂが窒素を含まないので、フォトリソグラフィ法により下部配線溝６４、ビアホール６８、及び上部配線溝６９を形成する際に、寸法精度の良いマスク７３ｃを形成することができる。
さらに、配線層間絶縁膜６６及び配線埋込絶縁膜６７を下から順に開口面積が大きくなるように貫通させて、ビアホール６８とビアホール６８と繋がった配線溝６９とを交互に形成している。即ち、保護層６６ｃは主たる絶縁膜６７ａを選択的にエッチングする際にエッチングされる絶縁膜６７ａの下地となる。
この発明が適用される保護層６６ｃはＣＨＦ3を含む成膜ガスにより形成されているため、主たる絶縁膜６７ａのエッチャントに対してエッチングストッパとして有効に機能するとともに、下層の絶縁膜６６ｂの過剰エッチングに対するマスクとして有効に機能する。
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置及びその製造方法を説明する。
図５（ｂ）の半導体装置と類似の構造を、第３の実施の形態に係る半導体装置に適用することができる。
この場合、主たる絶縁膜６２ａ、６６ｂ、６７ａが本実施形態の低誘電率絶縁膜に対応し、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２が本実施形態のバリア絶縁膜に対応する。
また、図３（ａ）〜（ｃ）、図４（ａ）、（ｂ）、及び図５（ａ）、（ｂ）の半導体装置の製造方法と類似の方法を、第３の実施の形態に係る半導体装置の製造方法に適用することができる。
この場合、主たる絶縁膜６２ａ、６６ｂ、６７ａに対応する低誘電率絶縁膜は第１の実施の形態の第２実施例の成膜条件（II）で成膜する。
主たる絶縁膜６２ａ、６６ｂ、６７ａに対して、成膜後に成膜したときと同じチャンバ内にてＨｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一のガスを用いてプラズマ処理を行う。
また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２に対応するバリア絶縁膜は第１の実施の形態の第３実施例の成膜条件（III）で形成する。
以上のような本発明の第３の実施の形態によれば、上記成膜条件で低誘電率絶縁膜成膜し、成膜後にプラズマ処理を行うため、低誘電率絶縁膜は２．４前後の低誘電率を有し、かつ耐湿性が高くなっている。また、バリア絶縁膜は第１の実施の形態の第３実施例の成膜条件IIIで形成されているため、Ｃｕに対して高い拡散阻止能力を有し、かつ、より一層、低誘電率化を図ることができる。
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、第２の実施の形態では、主たる絶縁膜（低誘電率絶縁膜）６２ａ、６６ｂ、６７ａの成膜条件を、第１の実施の形態における第１実施例に記載の条件としているが、適宜変更して適用することができる。また、第３の実施の形態における、主たる絶縁膜（低誘電率絶縁膜）６２ａ、６６ｂ、６７ａの成膜条件も、適宜変更して適用することができる。
また、保護層（Ｃｕバリア絶縁膜）６３ａ、６６ａ、６６ｃ、６７ｂ、７２の成膜条件を、第１の実施の形態における第３実施例に記載の成膜条件IIIとしているが、適宜変更して適用することができる。
本発明の第１の実施の形態である半導体装置の製造方法に用いられるプラズマＣＶＤ装置の構成を示す側面図である。 本発明の第１の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜ガスに関し、特に有効なガスの組み合わせについて示す表である。 （ａ）乃至（ｃ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その１）である。 （ａ）、（ｂ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その２）である。 （ａ）、（ｂ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その３）である。 本発明の第１の実施の形態である半導体装置の製造方法により作製された低誘電率絶縁膜の成膜速度の圧力依存性について調査した結果を示すグラフである。 本発明の第１の実施の形態である半導体装置の製造方法により作製された低誘電率絶縁膜の比誘電率及び屈折率の圧力依存性について調査した結果を示すグラフである。 本発明の第１の実施の形態である半導体装置の製造方法により作製された低誘電率絶縁膜のリーク電流及び絶縁破壊電界強度について調査した結果を示すグラフである。
符号の説明
１ チャンバ
２ 上部電極
３ 下部電極
４ 排気配管
５ バルブ
６ 排気装置
７ 第１の高周波電力供給電源
８ 第２の高周波電力供給電源
９ａ 配管
９ｂ〜９ｈ 分岐配管
１０ａ〜１０ｏ 開閉手段
１１ａ〜１１ｇ 流量調整手段
１２ ヒータ
２１ 基板
６１ 下地基板
６２ 下部配線埋込絶縁膜
６２ａ、６６ｂ、６７ａ 主たる絶縁膜（低誘電率絶縁膜）
６３ａ、６６ａ、６６ｃ、６７ｂ 保護層（バリア絶縁膜）
６４ 下部配線溝
６５ 下部配線
６５ｂ、７０ｂ 銅膜
６６ 配線層間絶縁膜
６７ 上部配線埋込絶縁膜
６８ 開口部
６９ 上部配線溝
７３ａ、７３ｂ、７３ｃ マスク
１０１ 成膜装置
１０１Ａ 成膜部

Claims (13)

  1. シロキサン結合を有するシリコン含有有機化合物のシリコンソースと、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤とを含む第１の成膜ガスを生成する工程と、
    前記第１の成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程とを有し、
    前記シロキサン結合を有するシリコン含有有機化合物は、
    ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH 3 ) 3 Si-O-Si(CH 3 ) 3 ）、或いは、
    オクタメチルトリシロキサン（ＯＭＴＳ）
    Figure 0004032044
     の直鎖状のSi-O-Si結合を有するもの、又は
    オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、
    Figure 0004032044
     或いは、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
    Figure 0004032044
     の環状のSi-O-Si結合を有するもののうち少なくとも何れか一を用いることを特徴とする成膜方法。
  2. ＣＨ 3 基を有するシリコン含有有機化合物のシリコンソースと、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ 3 又はＣ 2 Ｈ 5 ）を有する酸素含有有機化合物からなる酸化剤とを含む第１の成膜ガスを生成する工程と、
    前記第１の成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程とを有し、
    前記ＣＨ 3 基を有するシリコン含有有機化合物ガスは、モノメチルシラン（SiH 3 (CH 3 )）、ジメチルシラン（SiH 2 (CH 3 ) 2 ）、トリメチルシラン（SiH(CH 3 ) 3 ）、或いはテトラメチルシラン（Si(CH 3 ) 4 ）のうち何れか一のメチルシランであることを特徴とする成膜方法。
  3. 前記第１の成膜ガスは、前記シリコンソース及び酸化剤の他に、Ｈ2Ｏを含むことを特徴とする請求項１又は２の何れか一に記載の成膜方法。
  4. 前記第１の成膜ガスに、希釈ガスとしてＨｅ、Ａｒ又はＨ2のうち少なくとも何れか一を添加することを特徴とする請求項１乃至３の何れか一に記載の成膜方法。
  5. 前記シロキサン結合を有するシリコン含有有機化合物として２種類以上のシロキサン結合を有するシリコン含有有機化合物を用い、前記２種類以上のシロキサン結合を有するシリコン含有有機化合物のうち、少なくとも１種は直鎖状のSi-O-Si結合を有し、少なくとも１種は環状のSi-O-Si結合を有することを特徴とする請求項１、３、４の何れか一に記載の成膜方法。
  6. 前記酸化剤は、シリコンの周りに３個以下のアルコキシル基が結合したものであることを特徴とする請求項１乃至５の何れか一に記載の成膜方法。
  7. 前記酸化剤は、テトラメトキシシラン、トリメトキシシラン、ジメトキシシラン、メトキシシラン、モノメチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、テトラエトキシシラン、トリエトキシシラン、ジエトキシシラン、エトキシシラン、モノエチルトリエトキシシラン、ジエチルジエトキシシラン又はトリエチルエトキシシランのうち何れか一であることを特徴とする請求項６記載の成膜方法。
  8. 前記第１の成膜ガスに、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加することを特徴とする請求項１乃至７の何れか一に記載の成膜方法。
  9. 前記ＣxＨyＦzは、Ｃ3Ｆ8、Ｃ4Ｆ8又はＣＨＦ3であることを特徴とする請求項８記載の成膜方法。
  10. 前記ＣxＨyＢzは、Ｂ2Ｈ6であることを特徴とする請求項８記載の成膜方法。
  11. 前記低誘電率絶縁膜を形成する工程の後、該低誘電率絶縁膜をＨｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一のプラズマに曝すことを特徴とする請求項１乃至１０の何れか一に記載の成膜方法。
  12. 請求項１乃至１１の何れか一に記載の成膜方法により低誘電率絶縁膜を形成する工程の前又は後の少なくとも何れか一に、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一のシリコンソースと、アルコキシル基（ＯＲ：Ｏは酸素、ＲはＣＨ3又はＣ2Ｈ5）を有する酸素含有有機化合物からなる酸化剤と、Ｈ2、Ｎ2Ｏ又はＯ2のうち少なくとも何れか一とを含む第２の成膜ガスを生成する工程と、
    前記第２の成膜ガスに電力を印加してプラズマを生成し、反応させて基板上にバリア絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
  13. 前記基板に銅膜を主とする配線又は電極が形成されていることを特徴とする請求項１２記載の半導体装置の製造方法。
JP2004171399A 2003-06-17 2004-06-09 成膜方法、半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4032044B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004171399A JP4032044B2 (ja) 2003-06-17 2004-06-09 成膜方法、半導体装置の製造方法及び半導体装置
US10/867,178 US7238629B2 (en) 2003-06-17 2004-06-15 Deposition method, method of manufacturing semiconductor device, and semiconductor device
TW093117177A TWI294147B (en) 2003-06-17 2004-06-15 Deposition method, method of manufacturing semiconductor device, and semiconductor device
EP04014153A EP1489197A1 (en) 2003-06-17 2004-06-16 Method of manufacturing semiconductor device
KR1020040044558A KR100746679B1 (ko) 2003-06-17 2004-06-16 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003172395 2003-06-17
JP2004171399A JP4032044B2 (ja) 2003-06-17 2004-06-09 成膜方法、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005033189A JP2005033189A (ja) 2005-02-03
JP4032044B2 true JP4032044B2 (ja) 2008-01-16

Family

ID=33422163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004171399A Expired - Fee Related JP4032044B2 (ja) 2003-06-17 2004-06-09 成膜方法、半導体装置の製造方法及び半導体装置

Country Status (5)

Country Link
US (1) US7238629B2 (ja)
EP (1) EP1489197A1 (ja)
JP (1) JP4032044B2 (ja)
KR (1) KR100746679B1 (ja)
TW (1) TWI294147B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936309B2 (en) * 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6890867B2 (en) * 2003-02-25 2005-05-10 Micron Technology, Inc. Transistor fabrication methods comprising selective wet-oxidation
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7560144B2 (en) * 2005-03-22 2009-07-14 Asm Japan K.K. Method of stabilizing film quality of low-dielectric constant film
JP4641922B2 (ja) * 2005-10-06 2011-03-02 ランテクニカルサービス株式会社 Ｃｖｄ膜の製造方法及び電子デバイスの製造方法
US7763538B2 (en) * 2006-01-10 2010-07-27 Freescale Semiconductor, Inc. Dual plasma treatment barrier film to reduce low-k damage
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법
MX2009014171A (es) * 2007-07-06 2010-01-28 Pilkington Group Ltd Proceso de deposicion.
TWI382459B (zh) * 2009-01-06 2013-01-11 Century Display Shenxhen Co A substrate processing apparatus for chemical vapor deposition (CVD)
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8268675B2 (en) * 2011-02-11 2012-09-18 Nordson Corporation Passivation layer for semiconductor device packaging
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US10351729B2 (en) 2016-03-03 2019-07-16 Motorola Mobility Llc Polysiloxane films and methods of making polysiloxane films
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
JP3986674B2 (ja) 1998-08-04 2007-10-03 松下電器産業株式会社 半導体装置、その製造方法及び層間絶縁膜の形成方法
EP1077480B1 (en) 1999-08-17 2008-11-12 Applied Materials, Inc. Method and apparatus to enhance properties of Si-O-C low K films
US6500773B1 (en) 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
JP3545364B2 (ja) 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
EP1504138A2 (en) 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam

Also Published As

Publication number Publication date
TW200514161A (en) 2005-04-16
KR20040111079A (ko) 2004-12-31
KR100746679B1 (ko) 2007-08-06
EP1489197A1 (en) 2004-12-22
US20050014391A1 (en) 2005-01-20
TWI294147B (en) 2008-03-01
US7238629B2 (en) 2007-07-03
JP2005033189A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
JP5031987B2 (ja) 耐酸化性が良好な次世代ダマシンバリヤ適用のための二層膜
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
JP3600507B2 (ja) 半導体装置及びその製造方法
KR100476129B1 (ko) 반도체 장치 및 그 제조 방법
KR100658479B1 (ko) 성막 방법 및 반도체 장치의 제조 방법
JP3745257B2 (ja) 半導体装置及びその製造方法
JP3178375B2 (ja) 絶縁膜の形成方法
JP3532830B2 (ja) 半導体装置及びその製造方法
JP3845061B2 (ja) 半導体装置及びその製造方法
KR100476127B1 (ko) 반도체장치 및 그 제조방법
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
JP3749162B2 (ja) 半導体装置の製造方法
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
JP2006339506A (ja) 成膜方法及び半導体装置の製造方法
KR20000058072A (ko) 반도체 장치 및 그 제조 방법
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
KR20010100812A (ko) 성막 방법 및 반도체 장치의 제조 방법
JP2004200713A (ja) 半導体装置及びその製造方法
JPH07193129A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees