KR100339820B1 - 성막방법 및 반도체장치의 제조방법 - Google Patents

성막방법 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR100339820B1
KR100339820B1 KR1019990031795A KR19990031795A KR100339820B1 KR 100339820 B1 KR100339820 B1 KR 100339820B1 KR 1019990031795 A KR1019990031795 A KR 1019990031795A KR 19990031795 A KR19990031795 A KR 19990031795A KR 100339820 B1 KR100339820 B1 KR 100339820B1
Authority
KR
South Korea
Prior art keywords
film
phosphorus
insulating film
gas
forming
Prior art date
Application number
KR1019990031795A
Other languages
English (en)
Other versions
KR20000047452A (ko
Inventor
도쿠마쓰노보루
마에다가즈오
Original Assignee
다케모토 히데하루
캐논 한바이 가부시키가이샤
마에다 가즈오
가부시키가이샤 한도타이 프로세스 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다케모토 히데하루, 캐논 한바이 가부시키가이샤, 마에다 가즈오, 가부시키가이샤 한도타이 프로세스 겐큐쇼 filed Critical 다케모토 히데하루
Publication of KR20000047452A publication Critical patent/KR20000047452A/ko
Application granted granted Critical
Publication of KR100339820B1 publication Critical patent/KR100339820B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Abstract

반도체 집적회로 장치의 배선층 등을 피복하는 평탄화된 층간 절연막의 성막방법의 개시이다. Ⅲ가의 인을 가지고, 또 Si-O-P구조를 가지는 인함유 화합물과 1이하의 산소를 가지는 실리컨함유 화합물을 포함하는 혼합가스에 산화성 가스를 첨가하지 않은 성막가스를 플래즈마화에 의해 활성화하여 반응시켜, 또는 그 혼합가스에 그 산화성 가스를 첨가한 성막가스를 플래즈마화에 의해 활성화하여 반응시켜; P2O5를 포함하는 실리컨함유 절연막을 피퇴적기판 상에 형성한다.

Description

성막방법 및 반도체장치의 제조방법 {FILM FORMATION METHOD AND MANUFACTURING METHOD SEMICONDUCTOR DEVICE}
본 발명은 성반도체 집적회로 장치의 배선층 등을 피복하는 평탄화된 층간 절연막의 성막방법 및 반도체장치의 제조방법에 관한 것이다.
근년, 반도체 집적회로 장치에 있어서는, 고밀도화가 진전하여, 수층 이상에 이르는 다층배선을 형성하는 경우가 늘고 있다. 이 경우, 배선층으로서 특히 알루미늄 재료를 이용하는 일이 많기 때문에 500℃ 이하의 저온에서 형성가능한 평탄화된 층간 절연막의 성막방법의 개발이 강하게 요구되고 있다.
도 1은 절연막을 평탄화하는 관련방법을 보이고 있다. 이 방법에 있어서는, 인함유 절연막을 열 CVD(Chemical Vapor Deposition) 법이나 플래즈마 여기 CVD 법 등에 의해 성막한 후, 인함유 절연막을 가열하여, 유동화시켜 평탄화한다. 또한 도 2에 보인 에치백법이나 도 3에 보이는 CMP(Chemical Mechanical Polishing ) 법과 같이 절연막의 표면의 요철을 에칭이나 연마에 의해 제거하여 평탄화하는 방법도 있다.
가열에 의한 평탄화의 평탄화 방법에 있어서는, 하기의 반응가스의 어느 것을 이용한 열 CVD 법에 의해, 도 1A에 보이는 바와 같이, BPSG막(4)를 형성한다.
(1) SiH4+ PH3+ B2H6+ O2(PH3: phosphine)
(2) TEOS + TMOP + TMB 또는 TEB + O2또는 O3
(TEOS: tetraethoxysilane(Si(OC2H5)4), TMOP: trimethylphosphate(PO(
OCH3)3))
또는 하기의 반응가스의 어느 것을 이용한 플래즈마 여기 CVD 법에 의해, 도 1A에 보이는 바와 같이, BPSG막(4)를 형성한다.
(1) SiH4+ PH3+ B2H6+ O2
(2) TEOS + TMOP + TMB 또는 TEB + O2
이에 관하여는 문헌 'Williams, D. S. and Dein, E. A.: J. Electrochem. Soc., 134, 3,:657, 1987, Levin, R. M. and Evans-Lutterodt, K.: J. Vac. Sci. Technol., BI, 1: 54, 1983, Sato, J. and Maeda, K.: Extended Abstract of Electrochem. Soc. Spring Meeting : 31, 1971'이 있다.
그 다음, 도 1B에 보인 바와 같이, 형성한 BPSG막(4)을 850℃ 정도의 온도로 가열하여, 유동화시켜 평탄화한다. PSG막의 경우에는, 상기 반응가스에서 보론함유 가스(B2H6, TMB 또는 TEB)를 제거한 반응가스를 이용하여 열 CVD 법이나 플래즈마 여기 CVD 법 등에 의해 성막한 후, 1000℃ 이하의 온도로 가열하여, 유동화시켜 평탄화한다.
에칭이나 CMP 법에 의해 평탄화하는 경우에 있어서는, 도 2A 및 3A에 보이는바와 같이, 우선, 하기의 반응가스를 이용한 열 CVD 법 또는 플래즈마 여기 CVD 법 등에 의해 NSG막(Nondoped Silicate Glass 막)(5)를 형성하고, 그 다음, 평탄화한다.
(1) SiH4+ O2(열 CVD 법 또는 플래즈마 여기 CVD 법)
(2) TEOS + O2또는 O3(열 CVD 법)
(3) TEOS + O2(플래즈마 여기 CVD 법)
에치백 법에서는, 도 2B에 보인 바와 같이, NSG막(5) 상에 리지스트 막(6)을 도포·형성하여, 평탄화한 뒤에 도 2C에 보인 바와 같이, 막(5)의 위 쪽에서 에칭하여, 평탄화된 NSG막(5a)을 형성한다. 또, CMP 법에서는, 도 3B에 보인 바와 같이, NSG막(5)를 형성한 후, 연마하여 NSG막(5b)을 평탄화한다.
상기 도 1∼도 3에 있어서, 1은 반도체 기판이고, 2는 바탕 절연막이며, 3a 및 3b는 바탕 절연막(2)의 위에 형성된 배선층이다.
상기의 에치백 법이나 CMP 법에 의한 평탄화 방법에서는, 가열·유동화에 따른 평탄화 방법과 달리 막을 가열하지 않기 때문에, 특히 저온이 요구되는 경우에는 유효하지만, 도 2 및 도 3에 보인 바와 같이, 원래의 절연막(5)의 성막직후에 배선층(3a, 3b) 간 기타의 요부(凹部)에 보이드(voids)가 형성돼 있으면 평탄화 후에도 그 것이 그대로 남아 있게 된다.
현재, 양호한 메움성의 절연막의 성막방법으로서 고밀도 플래즈마 CVD 법,플래즈마 여기 CVD 법, 상압열 CVD 법, SOG 도포 법 등이 있으나, 이들의 방법에 따른 평탄화가 열적 유동성을 이용하고 있지 않기 때문에, 특히, 고밀도화되어 배선층 사이가 좁아졌을 때, 그 요부를 완전히 메워 버리기가 어렵게 된다.
한편, 가열·유동화에 따른 평탄화 방법에서는, 열적 유동성을 이용하고 있기 때문에, 도 1에 보인 바와 같이, 완전한 메움음을 기대할 수 있다. 현재에는, 특히, 이와 같은 용도에 BPSG막(보론 실리케이트 유리 막)(4)을 이용하는 일이 많으나, 유동화를 위하여는 낮아도 850℃의 가열이 필요하여, 저온형성이 요구되는 배선층(3a 및 3b)의 바탕막이나 층간 절연막(4)으로서의 용도에는 적용할 수 없다.
이 경우, 인이나 보론의 농도를 높이면, 막 유동화의 온도(이하 유동화 온도라 칭한다)는 어느 정도 낮출 수 있으나, 충분치 않은 데다가 절연막(2, 4)의 안전성과 내습성이 저하하는 새로운 문제가 생긴다. PSG막에 관하여도 거의 BPSG막과 같은 정도의 유동화 온도가 필요하여 상기의 문제가 생긴다.
또, 유동화 온도가 낮은 절연막으로서, BPSG막에 GeO2를 첨가한 GBPSG막도 개발돼 있으나, 기껏해서 750℃ 정도 까지이어서 그 이상의 저 유동화 온도가 요구되는 바탕막이나 층간 절연막에 적용하기가 어렵다.
본 발명의 목적은 평탄화를 위한 유동화 온도를 비약적으로 저하시킬 수가 있는 성막방법 및 반도체 장치의 제조방법을 제공하는 데 있다.
도 1A 및 1B는 종래예에 관계되는 가열에 의한 평탄화를 포함하는 층간 절연막의 형성방법에 대하여 보이는 단면도이다.
도 2A∼2C는 종래예에 관계되는 에치백에 의한 평탄화를 포함하는 층간 절연막의 형성방법에 대하여 보이는 단면도이다.
도 3A 및 3B는 종래예에 관계되는 CMP 법을 이용한 연마에 따른 평탄화를 포함하는 층간 절연막의 형성방법에 대하여 보이는 단면도이다.
도 4A 및 4B는 본 발명의 제 1의 실시의 형태에 관계되는 P2O3를 포함하는 PSG막의 성막방법에 대하여 보이는 단면도이다.
도 5A∼5C는 본 발명의 제 1의 실시의 형태에 관계되는 P2O3를 포함하는 PSG막의 타의 성막방법에 대하여 보이는 단면도이다.
도 6은 본 발명의 실시의 형태에 관계되는 성막방법에 사용되는 성막장치의 구성을 보이는 측면도이다.
도 7A 및 7B는 본 발명의 제 2의 실시의 형태에 관계되는 BPSG막의 성막방법에 대하여 보이는 측면도이다.
도 8은 본 발명의 제 3의 실시의 형태에 관계되는 성막방법에 대하여 보이는 측면도이다.
도 9는 본 발명의 실시의 형태에 관계되는 상막방법에 의해 형성된 인함유 절연막의 성막 레이트와 RF 전력의 상관관계에 대하여 보이는 그래프이다.
도 10A는 본 발명의 실시의 형태에 관계되는 성막방법에 따라 형성된 성막직후의 PSG막 중의 성분분석결과를 보이는 그래프이다.
도 10B는 어닐 후의 PSG막 중의 성분분석결과를 보이는 그래프이다.
도 11은 본 발명의 실시의 형태에 관계되는 PSG막의 성막방법에 있어서, PSG막 중의 인의 감소률과 성막가스 중의 O2첨가량의 상관에 대하여 보이는 그래프이다.
도 12는 본 발명의 실시의 형태에 관계되는 PSG막의 상막방법에 있어서, PSG막의 수축률과 성막가스 중의 O2첨가량의 상관에 대하여 보이는 그래프이다.
도 13A 및 13B는 본 발명의 실시의 형태에 관계되는, N2캐리어 가스를 이용하고, 산화성 가스를 첨가한 성막가스를 이용하여 피퇴적기판 상에 형성된 PSG막의 단면 사진이다.
도 14A 및 14B는 본 발명의 실시의 형태에 관계되는, N2캐리어 가스를 이용하고, 산화성 가스를 첨가하지 않은 성막가스를 이용하여 피퇴적기판 상에 형성된 PSG막의 단면 사진이다.
도 15A 및 15B는 본 발명의 실시의 형태에 관계되는, Ar 캐리어 가스를 이용하고, 산화성 가스를 첨가한 성막가스를 이용하여 피퇴적기판 상에 형성된 PSG막의 단면 사진이다.
도 16A 및 16B는, 도 13A∼15A와 도 13B∼15B의 조사에 사용된 성막전의 피퇴적기판의 단면도이다.
*도면의주요부분에대한부호의설명
11 실리컨 기판 (반도체기판)
12 바탕 절연막
13a,13b 배선층
14,15,15a PSG막(인함유 절연막)
17 BPSG막(인함유 절연막)
101 피퇴적기판.
(발명의 개요)
본원 발명자 등은, 하기의 사실에 주목하였다.
(1) 종래예의 BPSG막 및 PSG막이 SiO2+ P2O5+ B2O3로 이루어지는 혼합물 및 SiO2+ P2O5로 이루어지는 혼합물이다. 종래예의 반응가스 SiH4+ PH3+ B2H6+ O2의 PH3는 Ⅲ가의 인이지만, 외부에서 공급된 산소와 결합하여 P2O3가 아닌 P2O5를 생성한다. 이는 PH3자체가 산소를 포함하지 않기 때문에, 외부에서 공급된 산소와 결합한 때, 용이하게 안정된 P2O5가 생성되기 때문이라 생각된다.
(2) P2H5-SiO2계의 BPSG막 등에 있어서는, 이론적으로는 P2O520∼80%의 조성에서 공융점이 850℃로 돼 있어, 그의 유동화 온도는 P2O5자신의 융점이 결정수단이다.
(3) 이하에 보인 바와 같이 P2O3가 P2O5보다 융점이 매우 낮다.
P2O3(Ⅲ가) 융점: 23.8℃비점: 175.4℃P2O5(Ⅴ가) 융점: 580∼585℃비점: 300℃ (승화)
따라서, 발명자 등은 BPSG막 또는 PSG막이 P2O5의 대신에 P2O3를 주로 포함하게 하면, 유동화 온도가 낮추어질 수 있다고 생각하였다.
P2O3농도가 높은 BPSG막과 PSG막을 형성하기 위하여, 발명자 등은 산소부족의 상태에서 인함유 화합물을 산화하는 것을 생각하였다. 그 방법으로서, ① P가 Ⅲ가의 형태로 포함되는 인함유 화합물을 성막가스로서 이용하는 것, ② 산소함유량이 적은 실리컨함유 화합물을 이용하여 성막하는 것 등이 생각된다.
①이나 ②의 방법에 적용할 수 있는 인함유 화합물로서는, 예를 들어, 하기에 구조식을 보인 Si-O-P 구조를 가진 인함유 화합물이 있다.
또는
②의 방법에 적용할 수 있는 실리컨함유 화합물로서는, 일이하의 산소를 가진 실리컨함유 화합물, 예를 들어 헥사메틸디실록산(HMDSO) 등이 있다.
또한, 성막가스의 산소량을 줄이기 위하여는, 인함유 화합물과 실리컨함유 화합물 만으로 이루어지고, 산화성 가스를 첨가하지 않은 성막가스를 이용하는 것도 유효하다. 이 성막가스는 이들 화합물의 캐리어 가스를 함유한다. 그러나, 산화성 가스를 첨가하지 않으면 성막 레이트가 저하한다. 따라서, 인함유 절연막중에 P가 Ⅲ가 형태로 포함되는 정도로 산소부족의 상태를 유지할 수 있고, 또 성막 레이트를 어느 정도 유지할 수 있게 산화성 가스, 예를 들어 O2가스를 15 sccm 이하, 바람직하기는 10 sccm 이하로 첨가하여야 한다.
상기 인함유 화합물과 실리컨함유 화합물을 포함하는 혼합가스에 산화성 가스를 첨가하지 않은, 또는 산화성 가스를 첨가한 성막가스를 이용하여, 플래즈마 여기 CVD 법에 따라 인함유 절연막, 예를 들어 PSG막이나 BPSG막 등을 형성하여, 푸리에 변환 적외 분광 법(FTIR)에 따라 인함유 절연막 중의 성분을 분석한 바, 인함유 절연막 중에 농도가 높은 P2O3가 존재하는 것을 확인할 수 있었다. 그리하여, 성막온도 240∼430℃ 정도의 유동화 온도를 획득하였다.
또, P2O3의 농도를 조정함에 의해 유동화 온도를 조정하는 것이 가능하고, 또한, 성막온도, 산소의 농도 또는 인함유 화합물의 가스 유량을 조정함으로써 P2O3의 농도를 용이하게 조정할 수가 있음을 발견하였다.
(발명의실시의형태)
이하, 본 발명의 실시의 형태에 관하여 도면을 참조하여 설명한다.
(1) 제 1의 실시의 형태
본 발명의 제 1의 실시의 형태에 관계되는, 플래즈마 CVD 법에 따라 PSG막을 형성하는 방법에 대하여 설명한다.
인함유 화합물로서, 하기에 구조식을 보인 Si-O-P 구조를 가진 인함유 화합물(phosphorous acid dimethyl trimethylsilylester(이하, SOP-11(a)라 칭한다.),및 phosphorous acid dimethoxy trimethylsilylester(이하, SOP-11(b)라 칭한다.), 즉,
또는
을 이용할 수가 있다. 여기에서는 상기 중 SOP-11(b)를 이용하였다.
또, 일이하의 산소를 가진 실리컨함유 화합물로서, 알킬 실란 또는 아릴 실란(일반식 RnSiH4-n(n=1∼4)), 알콕시실란(일반식 ROSiH3(n=1∼4)), 체인 실록산(일반식 RnH3-nSiOSiH3-nRn(n=1∼3)을 이용할 수가 있다. 한편, 상기 화학식 중, R은 알킬기, 알릴기 또는 그의 유도체이다. 또, n은 영 또는 정의 정수이다.
여기에서는, 특히, TEOS 등에 비해 산소, 탄소수나 수소가 적은 헥사메틸디실록산(HMDSO:(CH3)3SiOSi(CH3)3)을 이용한다. 그 이유는, 탄소수나 수소가 적기 때문에 화학적으로 안정하여 수분과도 반응하기 쉽지 않다. 또, 산소가 적기 때문에 성막중의 산소부족의 상태를 비교적 용이하게 달성할 수 있어, P2O3를 성막중에 많이 포함시킬 수가 있다.
더구나, 산화성 가스로서 O2, CO, CO2, NO, N2O, NO2등을 이용할 수가 있다. 여기에서는 산소(O2)를 이용한다. 인함유 절연막 중에 P가 Ⅲ가의 형태로 포함되는 정도로 산소부족의 상태를 유지하기 위하여, 산화성 가스를 가하지 않아도 된다. 그러나, 산화성 가스를 가하지 않으면 성막 레이트가 저하하기 때문에, 인함유 절연막 중에 P가 Ⅲ가 형태로 포함되는 정도로 산소부족의 상태를 유지할 수 있고 또 성막 레이트를 어느 정도 유지할 수 있게, 산화성 가스를 적당량, 예를 들어 산소(O2)를 15 sccm 이하, 바람직하기는 10 sccm 이하로 가하는 것이 좋다.
이상의 설명과 같이, 성막가스로서 SOP-11(b), HMDSO 및 O2의 혼합가스를 이용하나, 성막조건에 대하여는 하기의 범위가 바람직하다.
기판 온도: 150∼250 ℃가스 압력: 2∼10 TorrSiOP-11(b) 버블링 가스(N2또는 Ar) 유량: 300∼800 sccm(SiOP-11(b) 소스 온도: 45℃)HMDSO 버블링 가스(N2또는 Ar) 유량: 200∼600 sccm(HMDSO 소스 온도: 10℃)산화성 가스(O2) 유량: 15 sccm 이하RF 전력: 150∼300 W주파수: 380 kHz∼2.4 GHz
액상의 소스를 이용하기 위하여, SiOP-11(b)를 45℃에 가열하고, HMDSO를 10℃에 냉각하였다. 그리하여, 이들의 액상 소스를 캐리어 가스(N2또는 Ar)로 버블링하여 소스를 캐리어 가스 중에 포함시켜, 캐리어 가스의 유량을 조정함에 의해 SiOP-11(b) 및 HMDSO의 공급량을 조정하였다.
또, 성막장치로서 도 6에 보인 PECVD 장치를 이용하였다. 그 성막장치(301)는, 도 6에 보인 바와 같이, 체임버(201) 내에 평행 평판형의 상부전극(203)과 하부전극(202)을 가지고, 상부전극(203)과 하부전극(202)의 사이에 성막가스를 플래즈마화하기 위한 주파수 13.5 MHz의 RF 전력을 공급하는 RF 전원(207)이 접속돼 있다. 체임버(201) 안은 배기구(205)에 접속된 배기장치에 의해 배기되어 적당한 압력에 감압된다. 또, 하부전극(202)은 피퇴적기판(101)을 올려놓는 기판재치대를 겸하고 있고, 하부전극(202) 측에는 피퇴적기판(101)을 가열하는가열수단(206)이 마련돼 있다.
또한, 인함유 화합물 소스(33)로서 SOP-11(b)의 공급원(21)을, 실리컨함유화합물 소스(36)로서 HMDSO의 공급원(22)을, 산화성 가스로서 O2의 공급원을, 희소가스 소스로서 Ar 또는 N2의 공급원을 가지어, 이들의 공급원은 통합하여 배관(24)에 의해 성막장치(301)의 체임버(201)의 가스 도입구(204)에 접속돼 있다.
RF 전원(207)은 매칭 회로(208)을 통하여 상부전극(203)에 접속돼 있다. 또, 도 3 중, 타의 부호 24a∼24d는 각 가스를 안내하는 배관이다. 25a∼25d는 유량계이고, 26a∼26d는 각 배관 24a∼24d에 마련된 소스 가스의 유통로를 개폐하는 밸브이다. 32, 35는 소스의 온도를 조절하는 수단이며, 구체적으로는 히터나 냉각기 등이다.
우선, 이와 같은 PECVD 장치의 체임버(201) 내에, 도 4A에 보인 피퇴적기판(101)을 넣는다. 이어서, 기판가열을 행하여, 상기 표2의 기판온도의 범위에 보지한다.
피퇴적기판(101)은 실리컨 기판(반도체 기판)(11) 상에, 예를 들어 실리컨 산화막 등의 바탕 절연막(12)이 형성되고, 바탕 절연막(12) 상에 예를 들어 알루미늄막 등으로 이루어지는 배선층(13)이 형성돼 있다.
다음, 도 4B에 보인 바와 같이, 상기 표2의 성막조건의 범위 내에 조정된 성막가스를 체임버(201) 내에 도입하여, 상기 표2의 RF 전력으로 플래즈마화하여 활성화한다.
이 상태를 소정의 시간 보지함에 의해, 고농도의 P2O3를 포함하는 소정의 막두께의 PSG막(인함유 절연막)(14)이 형성된다. 이 때, P2O3의 농도 또는 P2O3/P2O5의 비율에 의해서, PSG막(14)의 유동화 온도를 200∼500℃의 범위로 제어할 수가 있다. 이 때문에, PSG막(14)는 성막중에 기판온도 정도에서 유동화하는 경우가 있으며, 이 경우는 성막과 동시에 평탄화도 달성된다.
그렇지 않은 경우는, 도 5A∼5C에 보인 바와 같이, 피퇴적기판(101)에 PSG막(인함유 절연막)(15)을 성막한 후에 평탄화를 위한 가열처리를 행하여, PSG막(15)을 유동화하여 평탄화한다. 이에 의해, 평탄화된 PSG막(15a)이 형성된다.
다음은, 상기 공정 중 성막공정에 있어서의 성막 레이트의 조사결과에 대하여 도 9를 참조하여 설명한다.
도 9는 PECVD 법에 있어서의 RF 전력에 대한 성막 레이트의 의존성에 대하여 보이는 그래프이다.
도 9의 좌측의 종축은 선형눈금으로 나타낸 성막 레이트(Å/min.)를 나타내고, 횡축은 선형눈금으로 나타낸 RF 전력(W)을 나타낸다.
조사에 사용한 시료의 성막조건은 아래와 같다.
기판 온도: 170℃가스 압력: 10 Torr총 가스 유량: 940 sccmSiOP-11(b)/HMDSO 유량비(Ar 캐리어 가스): 1.6(SiOP-11(b) 소스 온도: 45℃, HMDSO 소스 온도: 10℃)산화성 가스(O2) 유량: 1∼15 sccmRF 전력: 200∼350 W수파수: 13.56 MHz
도 9의 조사결과에 의하면, 하나 이하의 산소를 함유하는 실리컨함유 화합물 HMDSO에 대하여 적당량(1∼15 sccm, 바람직하기는 2∼10 sccm)의 산소를 가함에 의해, 산소부족의 상태를 확보하면서 산소를 첨가하지 않는 경우에 비해 40∼60% 정도 성막 레이트를 향상시킬 수가 있다.
도 9에는 성막 레이트의 외 RF 전력에 대한 인함유 절연막의 수축률의 의존성에 대하여서의 조사결과도 기재돼 있다. 여기서, 수축률이란 어닐 전의 막두께에 대한 어닐 후의 막두께의 비(%), 즉, 어닐 후의 막두께/어닐 전의 막두께 × 100 으로 정의된다.
이 경우, 도 9의 우측의 종축은 선형눈금으로 나타낸 인함유 절연막의 수축률(%)을 나타내며, 횡축은 선형눈금으로 나타낸 RF 전력(W)을 나타낸다.
이 조사시료로서, 상기의 성막후에 이하의 조건으로 어닐된 후의 시료를 이용하였다. 어닐 처리에 대하여는 제 3의 실시의 형태에서 상세히 설명하기 때문에 상세한 설명은 생략한다.
아닐 조건제 1 분위기 가스: N2처리 온도: 650 ℃시간: 15 분제 2 분위기 가스: O2처리 온도: 650 ℃시간: 15 분
이상, 제 1의 실시의 형태의 성막방법에 의하면, 실리컨함유 화합물로서 일 이하의 산소를 가지는 헥시메틸디 실록산(HMDSO)을 이용하고, 인함유 화합물로서SiOP-11(b)를 이용하며, 또 산화성 가스를 적당량, 예를 들어 산소(O2)를 15 sccm 이하로 가하고 있다.
따라서, 성막가스 전체의 산소량을 줄일 수가 있고, 고농도의 P2O3를 포함하는 PSD막(15)을 형성할 수가 있다. 이 때문에, 유동화 온도를 500 ℃ 이하에 낮출 수가 있다.
더구나, 산화성 가스로서 산소(O2)를 적당량(15 sccm 이하)으로 가하고 있으므로, 성막 레이트를 어느 정도 유지할 수가 있다.
(2) 제 2의 실시의 형태
다음으로, 본 발명의 제 2의 실시의 형태에 관계되는, 플래즈마 여기 CVD 법에 의해 P2O3를 포함하는 BPSG막을 형성하는 방법에 대하여 도 7A와 7B를 참조하여 설명한다.
성막가스로서 HMDSO + SOP-11(b) + TMB 또는 TEB + O2의 혼합가스를 이용하였다. 성막조건은 이하와 같다.
기판 온도: 150∼250 ℃가스 압력: 2∼10 TorrSiOP-11(b) 버블링 가스(N2또는 Ar) 유량: 300∼800 sccm(SiOP-11(b) 소스 온도: 45℃)HMDSO 버블링 가스(N2또는 Ar) 유량: 200∼600 sccm(HMDSO 소스 온도: 10℃)TMP 유량: 5∼200 sccmTMB 또는 TEB 유량: 3∼400 sccm산화성 가스(O2) 유량: 15 sccm 이하RF 전력: 150∼300 W주파수: 380 kHz∼2.45 GHz
상기에 따라, 도 7B에 보인 바와 같이, 피퇴적기판(101) 상에 SiO2+ P2O3+ B2O3의 혼합물로 이루어지는 BPSG막(인함유 절연막)(17)이 형성된다. 도 7A는 성막전의 피퇴적기판(101)의 단면도이다.
제 1의 실시의 형태에서와 같이 산소농도, 기판온도, 인함유 화합물 또는 보론함유 화합물을 조정함에 의해, P2O3의 농도 또는 P2O3/P2O5의 비율을 조정하여, 그 BPSG막(17)의 유동화 온도를 200∼500℃ 범위에서 제어할 수가 있다.
더구나, 산화성 가스로서 산소(O2)를 적당량, 즉, 15 sccm 이하로 가하고 있기 때문에, 성막 레이트를 어느 정도 유지할 수가 있다.
(3) 제 3의 실시의 형태
그런데, P2O3자신은 수분과 용이하게 반응하기 때문에, 상기와 같이 하여 작성된 PSG막(14 및 15a)과 BPSG막(17)은, 성막후 공기중에 꺼내면, 그들은 습기를 흡수하게 된다. 따라서, 반도체장치의 층간 절연막으로서 이들 막을 이용하기 위하여는, 그 들이 흡습하지 않도록, P2O3를 포함하는 PSG막(14, 15a)이나 BPSG막(17)을 안정화시킬 필요가 있다.
다음에, P2O3를 포함하는 PSG막(14, 15a)이나 BPSG막(17)을 안정화시키는 방법에 대하여 도 8을 참조하여 설명한다.
제 1의 실시의 형태에 관계되는 성막방법에 따라 성막한 후, 체임버 내에 피퇴적기판을 넣고 온도 650 ℃에 가열한다.
이어서, 체임버에 N2를 도입하여, 그 분위기 중, 기판온도 650℃에서 15 분간 정도 어닐한다. 계속하여, 체임버 내에의 N2도입을 멈추고 O2를 도입하여, 그 분위기 중, 기판온도 650℃에서 15 분간 정도 어닐한다.
이들의 어닐에 의해, PSG막(14 및 15a)과 BPSG막(17) 중의 P2O3를 P2O5에 변환시킬 수가 있다.
이상의 설명과 같이, 성막후, 질소 분위기 중 및 산소 분위기 중에서 어닐함에 의해, P2O3를 P2O5에 변환시키어 PSG막(14,15a)과 BPSG막(17) 등을 안정화시킬 수가 있다. 또, P2O5라는 최종적인 조성은 PSG막(14, 15a) 등에 패시베이션 효과(passivation effect)를 주어, 계면특성의 안정화에 기여한다. 또한 어닐에 따라, 인함유 절연막 중에 포함되는 잔여의 카번도 동시에 산화된다.
이상 설명의 방법에 의해, PSG막(14,15a)과 BPSG막(17) 등의 흡습성이 개선되기 때문에, 반도체장치에의 그글의 적용이 가능하게 된다.
상기 어닐의 대신에, 또는 어닐과 함께, PSG막(14, 15a) 등 상에 흡습저지용의 커버 절연막을 형성하여도 좋다.
또, 상기 실시의 형태에서는 PECVD 장치가 이용되어, 막의 개질을 위해 어닐 용의 노가 이용되나, 성막후 대기에 접촉시키지 않고 곧바로 막의 개질이 가능하게, 성막장치 전체로서 CVD 장치와 어닐 용의 노가 로드로킹 실에서 접속된 것을사용하는 것이 바람직하다.
이상과 같이, 제 1∼제 3의 실시의 형태에 있어서는, 인 성분으로서 P2O3의 농도가 높은 절연막을 형성하고 있기 때문에, 유동화 온도를 500℃ 이하에 대폭 저하시킬 수가 있다.
따라서, 이들 막을 알루미늄 배선을 피복하는 층간 절연막으로서 이용할 수가 있다. 또, 고밀도화에 수반하여, 확산층이 얕게 돼 있는 반도체장치에 그 배선층의 바탕 절연막으로서 이용하는 경우에도, 확산층 내의 불순물의 재본포를 방지할 수가 있다.
또한, CMP 법 등의 평탄화 가공기술을 필료로 하지 않아, 인함유 절연막을 열적으로 유동화시킴에 의해 층간 절연막을 평탄화할 수가 있기 때문에, 배선층간 등의 요부(concave portions)를 극간없이 완전히 메울 수가 있다.
또, 산화성 가스를 적당량 가하고 있기 때문에, 성막 레이트를 어느 정도 유지할 수가 있다.
(인함유 절연막의 막질의 조사결과)
상기 실시의 형태의 성막방법에 따라 형성된 PSG막(14)에 대하여, 푸리에 변환 적외 분광법(FTIR)에 따른 인함유 절연막 중의 성분분석, 이함유 절연막 중의 인의 감소율, 인함유 절연막의 수축률, 및 전자현미경에 의한 성막형상에 대하여 조사하였다. 조사대상의 PSG막(14)은 제 3의 실시의 형태에 기술한나 어닐이 행해진 후의 것이다.
이하, 이들의 조사결과에 대하여 도 10 내지 16을 참조하여 설명한다.
도 10A와 10B는 FTIR에 따른 성분분석결과를 보인 그래프이다. 도 10A는 성막직후('as depo'라 한다)의 막의 분석결과이고, 도 10B는 어닐후의 분석결과이다. 도 10A와 10B의 각각의 그래프는 산소(O2)의 유량(sccm)을 패러미터로 하고 있다. 또, 양방의 그래프 공히, 종축은 임의단위로 나타낸 흡수강도를 나타내고, 횡축은 선형눈금으로 나타낸 파수(波數)(cm-1)를 나타낸다.
조사에 사용한 시료의 성막조건 및 어닐조건은 아래와 같다. 괄호 안의 N2또는 Ar은 캐리어 가스를 나타내고, 괄호 앞의 수자는 어느 캐리어 가스를 이용한 경우의 조건이다.
성막 조건 기판 온도: 170℃체임버 내 가스 압력: 3 Torr (N2)8 Torr (Ar)SiOP-11(b) 버를링 가스 유량: 400 sccm (N2)627 sccm (Ar)(SiOP-11(b) 소스 온도: 45℃ (21 Torr))HMDSO 버를링 가스 유량: 250 sccm (N2)313 sccm (Ar)(HMDSO 소스 온도: 10℃ (26 Torr))희석 가스 유량: 110 sccm (N2)0 sccm (Ar)산화성 가스(O2) 유량: 0, 2, 5, 10 sccmRF 전력: 150 W주파수: 13.56 MHz상하전극간 거리: 25 mm어닐 조건제 1 분위기 가스: N2처리 온도: 650℃시간: 15 분제 2 분위기 가스: O2처리 온도: 650℃시간: 15 분
FTIR에 따른 성분분석결과에 의하면, 성막직후에는 모든 시료에 대하여 CH3, Si-CH3, 및 Si-OH의 흡수가 확인된다. 그리하여, 산소의 첨가량이 증대함에 따라 이들의 흡수가 사라져 간다. 한편, 어닐 후에는, 모든 시료에 대하여 CH3, Si-CH3의 흡수가 사라지고 있다. 비록 Si-OH의 흡수에 대하여는 산소의 첨가량이 0, 2, 5 sccm의 시료에서 각각 확인할 수 있을지라도 시료들 간의 Si-OH의 흡수에 있어서 큰 차이는 없으며, 성막직후 보다도 대폭으로 감소하고 있다. 한편, 산소의 첨가량이 10 sccm인 경우에는 Si-OH의 흡수가 사라진다.
어닐 후에는, 산소의 첨가량이 0, 2, 5 sccm의 시료에서는 공히 인과 산소의2중결합 P=O(P2O5)의 흡수가 확인되지 않고, 산소의 첨가량이 10 sccm인 경우에 P=O(P2O5)의 흡수가 확인된다.
그런데, FTIR에서는 원래 P2O3의 흡수는 검출되지 않고 P2O5의 흡수만 검출가능한 바, 상기 조사결과를 검토해 보면, 어닐 후에 산소의 첨가량이 0, 2, 5 sccm으로 적을 경우 P2O5의 흡수가 확인되지 않은 이유는, P2O3로부터 P2O5에의 변환량이 적기 때문에 검출되지 않은 것으로 생각된다. 실제로는, 어닐에 의해서 P2O3로부터 P2O5에의 변환은 진행하고 있다. 한편, 산소의 첨가량이 10 sccm인 경우는 어닐에 의한 P2O3로부터 P2O5에의 변환량이 많아 P(P2O5) 농도가 7% 대로 높기 때문에, P2O5의 흡수가 관찰된 것이라 생각된다.
이상의 설명과 같이, 성막가스에의 산소의 첨가량을 늘리면, 형성막 중의 C와 H 등의 불순물의 양이 감소하여 바람직하나, 동시에 P2O3로부터 P2O5에의 변환도 진행하며, 평탄화의 경우의 유동화 온도도 올라가, 형성막의 고화도 빨리 일어나게 된다.
그래서, 형성막 중의 불순물 양을 실용상 문제가 없는 범위에서 허용하며, 될 수 있는 한 낮은 유동화 온도를 성취하도록 성막가스 중의 산소 첨가량을 조정하는 것이 필요하다. 그리하여, 형성막 중의 불순물은 성막·평탄화 공정의 후에 어닐에 의하여 줄이는 것이 바람직하다.
도 11은 O2유량에 대한 인함유 절연막 중의 인의 감소률의 의존성을 보인 그래프이다. 도 11의 종축은 선형눈금으로 나타낸 인의 감소률(%)을 나타내고, 횡축은 선형눈금으로 나타낸 산소(O2)의 유량(sccm)을 나타내고 있다.
조사에 사용한 시료의 성막조건은 아래와 같다.
기판 온도: 250℃체임버 내 가스 압력: 3 TorrSiOP-11(b) 버를링 가스(N2) 유량: 400 sccmSiOP-11(b) 수납 용기 온도: 45℃ (21 Torr)HMDSO 버를링 가스(N2) 유량: 250 sccmHMDSO 수납 용기 온도: 10℃ (26 Torr)희석 가스(N2) 유량: 110 sccm산화성 가스(O2) 유량: 0, 2, 5, 10 sccmRF 전력: 150 W주파수: 13.56 MHz상하전극간 거리: 25 mm
도 11에 보인 결과에 의하면, 산소 첨가량이 증가함에 따라서, 인의 감소률은 저하한다.
도 12는 O2유량에 대한 인함유 절연막의 수축률의 의존성을 보인 그래프이다. 도 12의 종축은 선형눈금으로 나타낸 인함유 절연막의 수축률(%)을 나타내며, 횡축은 선형눈금으로 나타낸 O2유량(sccm)을 나타내고 있다.
조사에 사용한 시료의 성막조건은 도 11의 경우와 같은 조건이다.
도 12에 보인 결과에 의하면, 산소 첨가량이 증가함에 따라서, 수축률은 작아진다.
이상의 도 11 및 도 12에 보인 조사결과로, 산소 첨가량이 증가함에 따라서 인의 감소률이 저하하고 인함유 절연막의 수축률이 작아지는 이유는, 산소 첨가량이 증가함에 따라 성막지후의 분해가 진행하고, 산소의 첨가에 의해 성막직후에 있어서의 P가 Ⅲ가에서 Ⅴ가에 변환되는 때문이라고 생각된다.
도 13, 14 및 15는, 산화성 가스로서의 산소 첨가의 유무에 대하여, 성막직후와 어닐 후의 피퇴적기판(101)의 단면을 전자현미경에 의해 비교관찰한 사진이다.
성막전의 피퇴적기판(101)은 도 13A, 14A 및 15A의 쪽이, 도 16A에 보인 바와 같이, 바탕의 열산화막(51) 상에 퇴적한 막두께 약 0.5μm의 도프트 폴리실리컨막(52a)을 패터닝하여, 그의 표면에 막두께 약 0.1μm의 열산화막(53a)을 형성하여 단차부를 작성한 부분이고, 도 13B, 14B 및 15B의 쪽이, 도 16B에 보인 바와 같이, 바탕의 열산화막(51) 상에 퇴적한 막두께 약 0.4μm의 도프트 폴리실리컨막을 패터닝하여, 간격 약 0.35μm로 늘어서는 폭 약 0.4μm의 복수의 대상층(52b)을 형성하고, 그의 표면에 막두께 약 0.1μm의 열산화막(53b)을 형성한 부분이다.
도 13A 및 13B의 조사에 사용한 시료의 성막조건은 도 11의 조사에 사용한 시료의 성막조건과 같이 하였다. 다만, 산화성 가스로서 O2를 유량 2 sccm으로 가하였다.
도 14A 및 14B의 조사에 사용한 시료의 성막조건은 도 13A 및 13B의 조사에 사용한 시료의 성막조건과 같이 하였다. 다만, O2를 첨가하지 않았다. 동시에 어닐 조건은 도 10A 및 10B의 조사에 사용한 시료의 어닐 조건과 같이 하였다.
또, 도 15A 및 15B의 조사에 사용한 시료의 성막조건은 도 10A 및 10B의 조사에 사용한 시료의 성막조건과 같이 하였다. 이 경우, 캐리어 가스로서 Ar을 사용하였으며, 산화성 가스로서 O2를 유량 2 sccm으로 가하였다. 또, 어닐 조건은 분위기 가스를 N2로 하고, 기판온도를 650℃로 하였으며, 처리시간을 5분간으로 하였다.
도 13A 내지 15A와 도 13B 내지 15B의 결과에 의하면, 산소를 첨가한 것은 도 13B에 보인 바와 같이 극미세부(0.12μm)에 있어서, 성막직후에는 보이드가 생기나 어닐 후에는 묻혀버린 것을 알 수 있다. 한편, 극미세부(0.12μm)에 있어서, 산소를 첨가하지 않고 있는 것에 대하여는, 도 14B에 보인 바와 같이, 어닐 후에도 성막직후의 보이드가 묻히지 않고 남아 있다.
또, 캐리어 가스로서 N2의 대신에 Ar을 이용한 도 15의 경우, 산소 첨가없이는 플로 형상(도시하지 않음)이 성취되지 않았다. 한편, 산소를 2 sccm 첨가한 것에 대하여 전자현미경으로 관찰한 바, 도 15A에 보인 단차의 형상에 따라 층간 절연막의 플로 형사이 성취되어, 도 15B에 보인 바와 같이 간격 약 0.15μm, 깊이 0.4∼0.5μm의 대상층 간의 요부는 완전히 묻혀져 있었다. 극미세부에 대하여는 확인하지 않았다.
이상의 결과로, 산소첨가는 양이 지나치게 많으면 Ⅴ가의 P의 형성에 의해 소산이 나빠지나, 소량 첨가함에 의해 성막직후의 플로 성이 높아져, 메움 성이 향상한다고 생각된다. 산소 첨가량은 유량으로 15 sccm 이하, 바람직하기는 10 sccm 이하의 범위에서 선택하는 것이 좋다.
이상, 실시의 형태에 따라 본 발명을 상세히 설명하였으나, 본 발명의 범위는 상기 실시의 형태에 한하는 것은 아니며, 상기 실시의 형태에 대한 설계변경 정도의 변경은 본 발명의 범위에 포함된다.
예를 들어, 제 3의 실시의 형태에서 어닐 온도를 650℃로 하고 있으나, 이에 한하는 것은 아니며, 650℃ 이하의 온도, 바람직하게는 500℃ 이하로도 가능하다.
또, 실리컨함유 화합물로서 HMDSO를 이용하고 있으나, 하나이하의 산소를 함유하는 타의 실리컨함유 화합물을 이용할 수도 있다.
또한, 캐리어 가스로서 N2또는 Ar을 이용하고 있으나, He를 이용하여도 좋다.
또, 산화성 가스로서 O2를 이용하고 있으나, 타의 산화성 가스, 예를 들어 CO, CO2, NO, N2O, NO2를 이용하여도 좋고, 산화성 가스를 가하지 않아도 좋다.
또한, PECVD 법을 실시하는 성막장치로서 평행평판형의 PECVD 장치를 사용하고 있으나, 본 발명은 이에 한정되는 것은 아니다. ECR(Electron Cyclotron Resonance) 형 따위의 타의 PECVD 장치를 사용할 수가 있다.
또, 플래즈마화를 위한 RF 전력의 주파수는 13.56 MHz에 한정되는 것은 아니며, 380 kHz 내지 2.45 GHz의 범위의 주파수의 RF 전력을 사용할 수도 있다.
이상의 설명과 같이, 본 발명에 있어서는, Ⅲ가의 인을 포함하는 인함유 화합물과 하나이하의 산소를 가진 실리컨함유 화합물의 혼합가스에, 소량의 산화성 가스를 가하여, 또는 산화성 가스를 첨가하지 않고 인함유 절연막을 형성하고 있다.
따라서, 산소부족의 상태에서 인함유 절연막을 형성할 수가 있기 때문에, P2O3의 농도가 높은 인함유 절연막을 형성하여, 유동화 온도를 500℃ 이하에 대폭 저하시킬 수가 있다. 또, 산화성 가스를 소량 첨가함에 의해 성막 레이트를 유지할 수가 있다.
또한, 인함유 절연막을 열적으로 유동화시킴에 의해 층간 절연막을 평탄화할 수가 있기 때문에, 배선층간 등의 요부를 극간없이 메울 수가 있다.

Claims (15)

  1. 유량 300sccm이상 800sccm이하에 조정된, Ⅲ가의 인을 가지고, 또 Si-O-P 구조를 가지는 인함유 화합물과, 유량 200sccm이상 600sccm이하에 조정된, 헥사메틸디실록산((CH 3 )3SiOSi(CH 3 )3)과를 함유하는 혼합가스에 산화성가스를 첨가하지 않는 성막가스를 플라즈마화에 의해 활성화하여 반응시켜, 또는 상기 혼합가스에 상기 산화성가스로서 유량 15sccm이하에 조정된 산소(O2)를 첨가한 성막가스를 플라즈마화에 의해 활성화하여 반응시키어, 피퇴적기판을 온도 150℃이상 250℃이하에 가열한 상태에서 그 피퇴적기판 상에 P2O3를 함유하는 인함유 절연막을 형성하는 것을 특징으로 하는 성막방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    Ⅲ가의 인을 가지고, 또 Si-O-P구조를 가지는 인함유 화합물은,
    또는
    중의 어느 것의 구조식을 가지는 것임을 특징으로 하는 성막방법.
  5. 제 1 항에 있어서,
    상기 P2O3를 함유하는 인함유 절연막을 형성한 후, 다시 산소를 함유하는 분위기중에서 상기 인함유 절연막을 가열하여, 상기 인함유 절연막중의 P2O3를 P2O5에 변환하는 것을 특징으로 하는 성막방법.
  6. 제 1 항에 있어서,
    상기 P2O3를 함유하는 인함유 절연막을 형성한 후, 다시, 상기 인함유 절연막을 가열하여, 유동화시키어 평탄화하는 것을 특징으로 하는 성막방법.
  7. 제 6 항에 있어서,
    상기 인함유 절연막을 가열하는 온도는 700℃ 이하임을 특징으로 하는 성막방법.
  8. 제 6 항에 있어서,
    상기 인함유 절연막을 가열하여, 유통화시켜 평탄화한 후, 산소를 포함하는 분위기중에서 상기 인함유 절연막을 가열하여, 상기 인함유 절연막중의 P2O3를 P2O5로 변환하는 성막방법.
  9. 삭제
  10. 삭제
  11. 제 1 항 또는 제 4 항에 있어서,
    상기 성막중인 피퇴적기판을 온도 400℃이하에 가열하는 것을 특징으로 하는 성막방법.
  12. 제 6 항에 있어서,
    상기 인함유 절연막을 가열하는 온도는 500℃이하임을 특징으로 하는 성막방법.
  13. 제 1 항에 있어서,
    상기 인함유 절연막은 인실리케이트글래스막(PSG막) 또는 보론인실리케이트글래스막(BPSG막)임을 특징으로 하는 성막방법.
  14. 절연막 상에 배선층을 형성하는 공정과,
    제 1 항 또는 제 4항내지 제 8항 또는 제 11항내지 제 13항 중 어느 한 항 기재의 성막방법에 의해, 상기 절연막 상의 배선층을 피복하여 상기 인함유 절연막을 형성하는 공정,
    을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 배선층의 재료는 알루미늄, 알루미늄 합금, 동, 고융점 금속 또는 다결정 실리콘 중 어느 하나임을 특징으로 하는 반도체장치의 제조방법.
KR1019990031795A 1998-12-04 1999-08-03 성막방법 및 반도체장치의 제조방법 KR100339820B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34540498A JP3251554B2 (ja) 1998-12-04 1998-12-04 成膜方法及び半導体装置の製造方法
JP??10-345404 1998-12-04

Publications (2)

Publication Number Publication Date
KR20000047452A KR20000047452A (ko) 2000-07-25
KR100339820B1 true KR100339820B1 (ko) 2002-06-07

Family

ID=18376373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031795A KR100339820B1 (ko) 1998-12-04 1999-08-03 성막방법 및 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US6221755B1 (ko)
EP (1) EP1006569A3 (ko)
JP (1) JP3251554B2 (ko)
KR (1) KR100339820B1 (ko)
TW (1) TW413850B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458720B1 (en) 1999-07-23 2002-10-01 Matsushita Electric Industrial Co., Ltd. Method for forming interlayer dielectric film
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP4606552B2 (ja) * 2000-06-27 2011-01-05 富士通株式会社 半導体装置
US20020182342A1 (en) * 2001-04-13 2002-12-05 Luc Ouellet Optical quality silica films
TW564499B (en) * 2002-05-20 2003-12-01 Mitsubishi Electric Corp Method for manufacturing a semiconductor device
US7145182B2 (en) * 2003-09-12 2006-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated emitter devices having beam divergence reducing encapsulation layer
DE102004032761A1 (de) * 2004-07-06 2006-01-26 Infineon Technologies Ag Verfahren zur Herstellung komplex strukturierter Leitbahnebenen mit Kontaktflächen auf elektronischen Bauelementen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120207A (ja) * 1992-10-07 1994-04-28 Sumitomo Metal Ind Ltd 絶縁膜の形成方法
JPH06333858A (ja) * 1993-05-14 1994-12-02 Internatl Business Mach Corp <Ibm> 低温フローのｂｐｓｇを形成するプラズマｃｖｄプロセス
JPH10135203A (ja) * 1996-10-30 1998-05-22 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346228A (ja) * 1989-07-13 1991-02-27 Kojundo Chem Lab Co Ltd 酸化膜形成法
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH0817173B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 成膜方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JP3721208B2 (ja) * 1994-11-08 2005-11-30 旭電化工業株式会社 気相成長によるリン珪酸ガラス膜の形成法
US5895259A (en) * 1996-05-15 1999-04-20 Advanced Micro Devices, Inc. Polysilicon diffusion doping method employing a deposited doped oxide layer with a highly uniform thickness
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
JP4050804B2 (ja) * 1997-04-30 2008-02-20 株式会社Ａｄｅｋａ リン珪酸ガラス膜の形成法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120207A (ja) * 1992-10-07 1994-04-28 Sumitomo Metal Ind Ltd 絶縁膜の形成方法
JPH06333858A (ja) * 1993-05-14 1994-12-02 Internatl Business Mach Corp <Ibm> 低温フローのｂｐｓｇを形成するプラズマｃｖｄプロセス
JPH10135203A (ja) * 1996-10-30 1998-05-22 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP1006569A2 (en) 2000-06-07
KR20000047452A (ko) 2000-07-25
TW413850B (en) 2000-12-01
US6221755B1 (en) 2001-04-24
EP1006569A3 (en) 2001-07-18
JP2000174013A (ja) 2000-06-23
JP3251554B2 (ja) 2002-01-28

Similar Documents

Publication Publication Date Title
JP2983476B2 (ja) 成膜方法及び半導体装置の製造方法
US8187951B1 (en) CVD flowable gap fill
US8481403B1 (en) Flowable film dielectric gap fill process
US5840631A (en) Method of manufacturing semiconductor device
US20050245096A1 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US20070212850A1 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
KR20140070630A (ko) 반도체 집적을 위한 둔감성 건조 제거 프로세스
US9257302B1 (en) CVD flowable gap fill
JPH1174257A (ja) フッ素含有酸化ケイ素薄膜及びその製造方法
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
Vassiliev et al. Growth Kinetics and Deposition‐Related Properties of Subatmospheric Pressure Chemical Vapor Deposited Borophosphosilicate Glass Film
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
US6562735B1 (en) Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
JP2702430B2 (ja) 半導体装置の製造方法
US6432839B2 (en) Film forming method and manufacturing method of semiconductor device
JP3256708B2 (ja) 半導体装置の製造方法
US8420170B2 (en) Methods of forming glass on a substrate
JPH06283519A (ja) 半導体装置の製造方法
JP4426808B2 (ja) 成膜方法及び半導体装置の製造方法
JPH09293716A (ja) フッ素含有絶縁膜の形成方法
JPH07193129A (ja) 半導体装置の製造方法
JP2856307B2 (ja) 薄膜形成方法
JP3070894B2 (ja) 薄膜形成方法
JPH0758097A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee