JP4426808B2 - 成膜方法及び半導体装置の製造方法 - Google Patents

成膜方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4426808B2
JP4426808B2 JP2003349027A JP2003349027A JP4426808B2 JP 4426808 B2 JP4426808 B2 JP 4426808B2 JP 2003349027 A JP2003349027 A JP 2003349027A JP 2003349027 A JP2003349027 A JP 2003349027A JP 4426808 B2 JP4426808 B2 JP 4426808B2
Authority
JP
Japan
Prior art keywords
film
phosphorus
insulating film
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003349027A
Other languages
English (en)
Other versions
JP2005116775A (ja
Inventor
晴仁 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Youtec Co Ltd
Original Assignee
Youtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Youtec Co Ltd filed Critical Youtec Co Ltd
Priority to JP2003349027A priority Critical patent/JP4426808B2/ja
Publication of JP2005116775A publication Critical patent/JP2005116775A/ja
Application granted granted Critical
Publication of JP4426808B2 publication Critical patent/JP4426808B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、成膜方法及び半導体装置の製造方法に関し、より詳しくは、半導体集積回路装置の配線層等を被覆する平坦化された層間絶縁膜の成膜方法及び半導体装置の製造方法に関する。
近年、半導体集積回路装置においては、更なる高密度化が進展し、数層以上に及ぶ多層配線を形成する場合が増えつつある。この場合、配線層として特にアルミニウム材料を用いることが多いため500℃以下の低温で形成可能な平坦化された層間絶縁膜の成膜方法の開発が強く望まれるようになってきている。
従来、絶縁膜の平坦化方法として、図6に示すように、熱CVD法やプラズマ励起CVD法等により成膜した後、リン含有絶縁膜を加熱し、流動化させて平坦化する方法や、図7に示すエッチバック法や図8に示すCMP法(化学機械研磨法)のように絶縁膜の表面の凹凸をエッチングや研磨により除去して平坦化する方法がある。
前者の場合、下記の反応ガスのいずれかを用いた熱CVD法により、図6(a)に示すように、BPSG膜4を形成する。
(1)SiH4+PH3 +B2H6+O2(PH3 :phosphine )
(2)TEOS+TMOP+TMB 又はTEB +O2又はO3(TEOS:tetraethoxysilane(Si(OC2H5)4) ,TMOP:trimethylphosphate(PO(OCH3)3) )
或いは下記の反応ガスのいずれかを用いたプラズマ励起CVD法により、図6(a)に示すように、BPSG膜4を形成する。
(1)SiH4+PH3 +B2H6+O2(2)TEOS+TMOP+TMB 又はTEB +O2
これについては文献Williams,D.S.and Dein, E.A.:J.Electrochem.Soc., 134,3,:657, 1987、Levin, R.M. and Evans-Lutterodt, K.:J. Vac.Sci.Technol.,B1, 1:54, 1983 、Sato, J. and Maeda, K. : Extended Abstract of Electrochem. Soc. Spring Meeting: 31,1971 等がある。
その後、図6(b)に示すように、形成したBPSG膜4を850℃程度の温度で加熱し、流動化させて平坦化する。なお、PSG膜の場合、上記反応ガスからボロン含有ガス(B2H6,TMB 又はTEB )を除いた反応ガスを用いて熱CVD法やプラズマ励起CVD法等により成膜した後、1000℃以下の温度で加熱し、流動化させて平坦化する。
また、後者の場合、まず、図7(a)及び図8(a)に示すように、下記の反応ガスを用いた熱CVD法又はプラズマ励起CVD法等によりNSG膜(Nondoped Silicate Glass 膜)5を形成し、その後、平坦化する。
(1)SiH4+O2(熱CVD法又はプラズマ励起CVD法)
(2)TEOS+O2又はO3(熱CVD法)
(3)TEOS+O2(プラズマ励起CVD法)
エッチバック法では、図7(b)に示すように、NSG膜5上にレジスト膜6を塗布・形成し、表面を平坦にした上で、図7(c)に示すように、上の方からエッチングし、平坦化されたNSG膜5aを形成する。また、CMP法では、図8(b)に示すように、上記NSG膜5を形成した後、研磨してNSG膜5b表面を平坦化する。
なお、上記図6〜図8において、1は半導体基板、2は下地絶縁膜、3a,3bは下地絶縁膜2の上に形成された配線層である。
特開2000−174013号公報(3頁、図14〜図16)
ところで、上記のエッチバック法やCMP法による平坦化方法では、加熱・流動化による平坦化方法と異なり、加熱しないので、特に低温を要求される場合には有効であるが、図7及び図8に示すように、もとの絶縁膜5の成膜直後に配線層3a,3b間その他の凹部にボイドが形成されていると平坦化後にもそれがそのまま残ってしまう。
現在、埋込み性の良好な絶縁膜の成膜方法として高密度プラズマCVD法、プラズマ励起CVD法、常圧熱CVD法、SOG塗布法等があるが、これらの方法による平坦化が熱的流動性を用いていないため、特に、高密度化されて配線層間が狭くなってきたとき、その凹部を完全に埋め込むことが困難となってきた。
一方、加熱・流動化による平坦化方法では、熱的流動性を用いているので、図6に示すように、完全な埋め込みが期待できる。現在では、特に、このような用途にBPSG膜(ボロンリンシリケートグラス膜)4が用いられることが多いが、流動化のためには低くとも温度850℃の加熱が必要であり、低温形成が要求される配線層3a,3bの下地膜2や層間絶縁膜4としての用途、特に、アルミニウム配線層を被覆する絶縁膜としての用途には適用できない。
この場合、リンやボロンの濃度を高くすれば、流動化温度はある程度下げられるが、まだ十分ではなく、その上絶縁膜2,4の安定性や耐湿性が低下するという新たな問題を生じる。なお、PSG膜についてもほぼBPSG膜と同じ程度の流動化温度が必要であり、上記の問題が生ずる。
また、流動化温度の低い絶縁膜としてBPSG膜にGeO2 を添加したGBPSG膜も開発されているが、精々750℃程度までであり、さらに低温化が要求される下地膜や層間絶縁膜への適用は困難である。
本発明は上記のような事情を考慮してなされたものであり、その目的は、平坦化のための流動化温度を飛躍的に低下させることができる成膜方法及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係る成膜方法は、III価のリンを有し、かつSi-O-P構造を有するリン含有化合物とSiHとを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、或いは前記混合ガスに前記酸化性ガスを添加した成膜ガスをプラズマ化により活性化して反応させ、P2O3を含むリン含有絶縁膜を被堆積基板上に形成することを特徴とする。
また、本発明に係る成膜方法において、前記酸化性ガスはO2 ,CO2 ,のうち少なくともいずれか一であることも可能である。
また、本発明に係る成膜方法において、前記酸化性ガスはN2 Oであり、その添加量は流量300sccm以下であることが好ましい。
また、本発明に係る成膜方法は、流量10〜300cc/分に調整された、III価のリンを有し、かつSi-O-P構造を有するリン含有化合物と、流量100〜2000cc/分に調整されたSiHとを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、或いは前記混合ガスに前記酸化性ガスとして流量300sccm以下に調整されたN2 Oを添加した成膜ガスをプラズマ化により活性化して反応させ、被堆積基板を温度150〜250℃に加熱した状態で該被堆積基板上にP2O3を含むリン含有絶縁膜を形成することを特徴とする。
また、本発明に係る成膜方法においては、前記III価のリンを有し、かつSi-O-P構造を有するリン含有化合物は、
Figure 0004426808

または、
Figure 0004426808
のうちいずれかの構造式を有するものであることも可能である。
また、本発明に係る成膜方法においては、前記成膜中の被堆積基板を温度400℃以下に加熱することが好ましい。
また、本発明に係る成膜方法においては、前記P2O3を含むリン含有絶縁膜を形成した後、さらに、酸素を含む雰囲気中で前記リン含有絶縁膜を加熱し、前記リン含有絶縁膜中のP2O3をP2O5に変換することも可能である。
また、本発明に係る成膜方法においては、前記P2O3を含むリン含有絶縁膜を形成した後、さらに、前記リン含有絶縁膜を加熱し、流動化させて平坦化することも可能である。
また、本発明に係る成膜方法においては、前記リン含有絶縁膜を加熱する温度は700℃以下であることが好ましい。
また、本発明に係る成膜方法においては、前記リン含有絶縁膜を加熱し、流動化させて平坦化した後、さらに、酸素を含む雰囲気中で前記リン含有絶縁膜を加熱し、前記リン含有絶縁膜中のP2O3をP2O5に変換することも可能である。
また、本発明に係る成膜方法においては、前記リン含有絶縁膜はリンシリケートグラス膜(PSG膜)又はボロンリンシリケートグラス膜(BPSG膜)であることも可能である。
本発明に係る半導体装置の製造方法は、絶縁膜上に配線層を形成する工程と、
上記の成膜方法により、前記絶縁膜上の配線層を被覆して前記リン含有絶縁膜を形成する工程と、
を具備することを特徴とする。
また、本発明に係る半導体装置の製造方法において、前記配線層の材料はアルミニウム、アルミニウム合金、銅、高融点金属又は多結晶シリコンのうちいずれか一であることも可能である。
本発明に係る半導体装置の製造方法は、孔又は凹部を有する基板を準備する工程と、
上記の成膜方法により、前記孔内又は前記凹部内に前記リン含有絶縁膜を埋め込む工程と、
を具備することを特徴とする。
前記基板としては、種々の基板を用いることが可能であり、例えば、表面に複数の導電膜、絶縁膜又は半導体膜が成膜された基板を用いても良いし、このような膜が成膜されていないシリコン基板などを用いても良い。また、前記孔は前記基板を貫通するものでも良いし、貫通しないものでも良い。また、前記凹部は、断面が凹形状又は窪んだ形状になっているものであれば種々のものを含む意味である。
本願発明者は、従来例のBPSG膜或いはPSG膜がSiO2+P2O5+B2O3からなる混合物或いはSiO2+P2O5からなる混合物であること、(なお、従来例の反応ガスSiH4+PH3+B2H6+O2のPH3 はIII 価のリンであるが、外部から供給された酸素と結合し、P2O3ではなくP2O5を生成する。これは、PH3 自体が酸素を含まないため、外部から供給された酸素と結合したとき、容易に安定なP2O5が生成されるためであると考えられる。)
P2O5-SiO2 系のBPSG膜等においては、理論的にはP2O520〜80%の組成で共融点が850℃となっており、その流動化温度はP2O5自身の融点が決め手になっていること、及び表1に示すようにP2O3がP2O5よりも融点が極めて低いことに着目した。
Figure 0004426808
従って、BPSG膜或いはPSG膜がP2O5の代わりにP2O3を主として含むようにすれば、流動化温度が下げられると考えられる。
P2O3濃度の高いBPSG膜或いはPSG膜を形成するために、酸素不足の状態でリン含有化合物を酸化することを考えた。その方法として、第1に、PがIII 価の形で含まれるリン含有化合物を成膜ガスとして用いること、第2に、SiH4やリン含有化合物を用いて成膜すること等が考えられる。
上記の第1や第2の方法に適用できるリン含有化合物として、例えば、下記に構造式を示すSi-O-P構造を有するリン含有化合物がある。
Figure 0004426808
または、
Figure 0004426808
さらに、成膜ガス全体の酸素量を減らすため、リン含有化合物とSiH4とだけからなり(但し、これらのキャリアガスは含む)、酸化性ガスを添加しない成膜ガスを用いることも有効である。この場合、酸化性ガスを添加しないと成膜レートが低下するので、リン含有絶縁膜中にPがIII 価の形で含まれる程度に酸素不足の状態を維持でき、かつ成膜レートをある程度維持できるように酸化性ガスを適量、例えばN2Oを300sccm以下、好ましくは10sccm以下で加えたほうがよい。
上記リン含有化合物とSiH4とを含む混合ガスに酸化性ガスを添加しない、或いは酸化性ガスを添加した成膜ガスを用いて、プラズマ励起CVD法によりリン含有絶縁膜、例えばPSG膜やBPSG膜等を形成し、フーリエ変換赤外分光法(FTIR)によりリン含有絶縁膜中の成分を分析したところ、リン含有絶縁膜中に濃度の高いP2O3が存在することが確認できた。そして、成膜温度150〜280℃程度の流動化温度を得た。
また、P2O3の濃度を調整することにより流動化温度を調整することが可能であり、更に、成膜温度、酸素の濃度又はリン含有化合物のガス流量を調整することでP2O3の濃度を容易に調整することができることを見いだした。
以上説明したように本発明によれば、平坦化のための流動化温度を飛躍的に低下させることができる成膜方法及び半導体装置の製造方法を提供することができる。
発明を実施するための形態
以下、図面を参照して本発明の実施の形態について説明する。
(実施の形態1)
本発明の実施の形態1による半導体装置の製造方法について説明する。この半導体装置の製造方法としては、プラズマCVD法によりPSG膜を形成する方法を例に挙げる。
反応ガスとして、リン含有化合物とシリコン含有化合物と酸化性ガスとの混合ガスを用いた。なお、リン含有化合物として、下記に構造式を示すTMP(Trimethylphosphite(P(OCH3)3))や、
Figure 0004426808
下記に構造式を示すSi-O-P構造を有するリン含有化合物(phosphorous acid dimethyl trimethylsilylester (以下、SOP-11(a) と称する。)、及びphosphorous acid dimethoxy trimethylsilylester(以下、SOP-11(b) と称する。)、即ち、
Figure 0004426808
または、
Figure 0004426808
を用いることができる。ここでは、上記のうちSOP-11(b) を用いた。
また、一以下のシリコン含有ガスとして、モノシラン(SiH4)を用いる。その理由は、酸素を含まず、成膜中の酸素不足の状態を比較的容易に達成することができ、Pを成膜中に多く含ませることができるからである。
さらに、酸化性ガスとしてO2 ,CO2 ,N2 Oなどを用いることができる。ここでは、N2 Oを用いる。なお、リン含有絶縁膜中にPがIII価の形で含まれる程度に酸素不足の状態を維持するため、酸化性ガスを加えなくてもよい。しかし、酸化性ガスを加えないと成膜レートが低下するので、リン含有絶縁膜中にPがIII価の形で含まれる程度に酸素不足の状態を維持でき、かつ成膜レートをある程度維持できるように酸化性ガスを適量、例えばN2 Oを300sccm以下、好ましくは10sccm以下で加えた方がよい。
以上のように、成膜ガスとしてSOP-11(b) とSiH4とN2Oとの混合ガスを用いるが、成膜条件については以下の範囲が好ましい。
基板温度:150〜400℃
ガス圧力:0.5〜3.0Torr
SiOP-11(b)バブリングガス(N2 又はAr)流量:300〜1500sccm(SiOP-11(b)ソース温度:45℃)
SiH4流量:100〜2000sccm
酸化性ガス(N2O)流量:300sccm以下
RF電力:150〜1200W
周波数:100kHz〜2.5GHz
なお、液状のソースを用いるため、SOP-11(b) を45℃に加熱した。そして、これらの液状ソースをキャリアガス(N2 又はAr)でバブリングしてソースをキャリアガス中に含ませ、キャリアガスの流量を調整することによりSOP-11(b)の含有量を調整した。SiH4ガスは圧力コントロールして流量計を通して流量をコントロールすることにより含有量を調整した。
また、成膜装置として図3に示すPECVD装置を用いる。その成膜装置301は、図3に示すように、チャンバ201内に平行平板型の上部電極203と下部電極202とを有し、上部電極203と下部電極202の間に成膜ガスをプラズマ化するための周波数13.56MHzのRF電力を供給するRF電源207が接続されている。チャンバ201内は排気口205に接続された排気装置により排気されて適当な圧力に減圧される。また、下部電極202は被堆積基板101を載置する基板載置台を兼ねており、下部電極202側には被堆積基板101を加熱する加熱手段206が設けられている。
さらに、リン含有化合物ソース33としてSOP-11(b) の供給源21を、シリコン含有化合物ソース36としてSiH4の供給源22を、酸化性ガスとしてN2Oの供給源を、希釈ガスソースとしてAr又はN2 の供給源を有し、これらの供給源はまとめて配管24eにより成膜装置301のチャンバ201のガス導入口204に接続されている。
なお、RF電源207はマッチング回路208を通して上部電極203に接続されている。また、図3中、他の符号24a〜24dは各ガスを導く配管である。25a〜25dは流量計であり、26a〜26dは各配管24a〜24dに設けられたソースガスの流通路を開閉するバルブである。32,35はソースの温度を調節する手段であり、具体的にはヒータや冷却器等である。
まず、このようなPECVD装置のチャンバ201内に図1(a)に示す被堆積基板101を入れる。次いで、基板加熱を行い、前記成膜条件の基板温度の範囲に保持する。
なお、被堆積基板101は、シリコン基板(半導体基板)11上に、例えばシリコン酸化膜等の下地絶縁膜12が形成され、更に、下地絶縁膜12上に例えばアルミニウム膜等からなる配線層13a,13bが形成されている。
次に、図1(b)に示すように、前記成膜条件の範囲内に調整された成膜ガスをチャンバ201内に導入し、前記成膜条件のRF電力でプラズマ化して活性化する。
この状態を所定の時間保持することにより、高濃度のP2O3を含む所定の膜厚のPSG膜(リン含有絶縁膜)14が形成される。このとき、P2O3の濃度又はP2O3/P2O5の割合によって、PSG膜14の流動化温度を200〜500℃の範囲で制御することができる。このため、PSG膜14は成膜中に基板温度程度で流動化する場合があり、この場合は成膜と同時に平坦化も達成される。
そうでない場合は、図2(a)〜(c)に示すように、被堆積基板101にPSG膜(リン含有絶縁膜)15を成膜した後に別に平坦化のための加熱処理を行い、PSG膜15を流動化し、平坦化する。これにより、平坦化されたPSG膜15aが形成される。
上記実施の形態1によれば、シリコン含有化合物としてSiH4を用い、リン含有化合物としてSiOP-11(b)を用い、かつ酸化性ガスを適量、例えば酸素(N2O)を300sccm以下で加えている。従って、平坦化のための流動化温度を飛躍的に低下させることができる。
(実施の形態2)
本発明の実施の形態2による半導体装置の製造方法について図4(a),(b)を参照しつつ説明する。この半導体装置の製造方法としては、プラズマ励起CVD法によりP2O3を含むBPSG膜を形成する方法を挙げる。
成膜ガスとしてSiH4+SOP-11(b) +TMB又はTEB+N2Oの混合ガスを用いた。成膜条件は以下の通りである。
基板温度:150〜400℃
ガス圧力:0.5〜3.0Torr
SiOP-11(b)バブリングガス(N2 又はAr)流量:300〜1500sccm(SiOP-11(b)ソース温度:45℃)
SiH4流量:100〜2000sccm
TMP 流量:15〜600sccm
TMB 又はTEB 流量:10〜300sccm
酸化性ガス(N2O)流量:300sccm以下
RF電力:150〜1200W
周波数:100kHz〜2.5GHz
上記により、図4(b)に示すように、被堆積基板101上にSiO2+P2O3+B2O3の混合物からなるBPSG膜(リン含有絶縁膜)17が形成される。なお、図4(a)は成膜前の被堆積基板101の断面図である。
実施の形態1と同じように、酸素濃度、基板温度、リン含有化合物又はボロン含有化合物を調整することにより、P2O3の濃度又はP2O3/P2O5の割合を調整し、そのBPSG膜17の流動化温度を200〜500℃の範囲で制御することができる。
しかも、酸化性ガスとしてN2Oを適量(300sccm以下)で加えているので、成膜レートをある程度維持することができる。
(実施の形態3)
ところで、P2O3自身は容易に水分と反応するので、上記のようにして形成されたPSG膜14,15aやBPSG膜17は、成膜後空気中に取り出すと、吸湿する。従って、半導体装置の層間絶縁膜等として用いるためには、吸湿しないように、P2O3を含むPSG膜14,15aやBPSG膜17を安定化させる必要がある。
次に、P2O3を含むPSG膜14,15aやBPSG膜17を安定化させる方法について図5を参照しながら説明する。
実施の形態1に係る成膜方法により成膜した後、チャンバ内に被堆積基板を入れて温度650℃に基板加熱する。
次いで、N2 を導入し、その雰囲気中、基板温度650℃で15分間程度アニールする。引き続き、N2 を止めてO2 を導入し、その雰囲気中、基板温度650℃で15分間程度アニールする。
これらのアニールによりPSG膜14,15aやBPSG膜17中のP2O3をP2O5に変換させることができる。
以上のように、成膜後、窒素雰囲気中及び酸素雰囲気中でアニールすることにより、P2O3をP2O5へ変換させてPSG膜14,15a等を安定化させることができる。また、P2O5という最終的な組成は、PSG膜14,15a等にパッシペーション効果を持たせ、界面特性の安定化に寄与する。なお、アニールにより同時に、リン含有絶縁膜中に含まれる残余のカーボンも酸化される。
以上により、吸湿性が改善されるため、半導体装置への適用が可能となる。
なお、上記アニールの代わりに、或いはアニールとともに、PSG膜14,15a等上に吸湿阻止用のカバー絶縁膜を形成してもよい。
また、上記実施の形態ではPECVD装置が用いられ、膜の改質のためにアニール用の炉が用いられるが、成膜後大気に触れさせないで直ちに膜の改質が可能なように、成膜装置全体としてCVD装置とアニール用の炉がロードロック室で接続されたものを用いることが望ましい。
以上のように、実施の形態1〜3においては、リン成分としてP2O3の濃度が高い絶縁膜を形成しているので、流動化温度を500℃以下に大幅に低下させることができる。
従って、アルミニウム配線を被覆する層間絶縁膜として用いることができる。また、高密度化に伴い、拡散層が浅くなっている半導体装置にその配線層の下地絶縁膜として用いた場合でも、拡散層内の不純物の再分布を防止することができる。
更に、CMP法等の平坦化加工技術を必要とせず、リン含有絶縁膜を熱的に流動化させることにより層間絶縁膜を平坦化することができるので、配線層間等の凹部を隙間無く埋めることができる。
また、酸化性ガスを適量加えているので、成膜レートをある程度維持することができる。
成膜ガス中の酸素の添加量を増やしていくと、形成膜中のCやH等の不純物量は減少していくので好ましいが、同時にP2 3 からP2 5への変換も進み、平坦化の場合の流動化温度も上がり、形成膜の固化も早く起こるようになる。
このため、形成膜中の不純物量を実用上問題のない範囲で許容し、できるだけ低い流動化温度が得られるように、成膜ガス中の酸素添加量を調整することが必要である。そして、形成膜中の不純物は成膜・平坦化の工程の後にアニールにより減らすことが好ましい。
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
例えば、実施の形態3でアニール温度を650℃としているが、これに限られるものではなく、650℃以下の温度、好ましくは500℃以下でも可能である。
さらに、キャリアガスとしてN2 又はArを用いているが、Heを用いてもよい。
また、酸化性ガスとしてN2Oを用いているが、他の酸化性ガス、例えばCO2 ,O2 を用いてもよいし、酸化性ガスを加えなくてもよい。
さらに、PECVD法を実施する成膜装置として、平行平板型のPECVD装置を用いているが、これに限られるものでない。ECR(Electron Cyclotron Resonance)型のその他のPECVD装置を用いることができる。
(a),(b)は、本発明の実施の形態1に係るP2O3を含むPSG膜の成膜方法について示す断面図である。 (a)〜(c)は、本発明の実施の形態1に係るP2O3を含むPSG膜の他の成膜方法について示す断面図である。 本発明の実施の形態に係る成膜方法に用いられる成膜装置の構成を示す側面図である。 (a),(b)は、本発明の実施の形態2に係るBPSG膜の成膜方法について示す断面図である。 本発明の実施の形態3に係る成膜方法について示す断面図である。 (a),(b)は、従来例に係る加熱による平坦化を含む層間絶縁膜の形成方法について示す断面図である。 (a)〜(c)は、従来例に係る、エッチバックによる平坦化を含む層間絶縁膜の形成方法について示す断面図である。 (a),(b)は、従来例に係るCMP法を用いた研磨による平坦化を含む層間絶縁膜の形成方法について示す断面図である。
符号の説明
1,11 シリコン基板(半導体基板)
2,12 下地絶縁膜
3a,3b,13a,13b 配線層
4,4a,17 BPSG膜(リン含有絶縁膜)
5,5a,5b NSG膜
6 レジスト膜
14,15,15a PSG膜(リン含有絶縁膜)
21 SOP-11(b) の供給源
22 SiH4の供給源
24a〜24e 配管
25a〜25e 流量計
26a〜26d バルブ
32,35 温度調節手段
33 リン含有化合物ソース
36 シリコン含有化合物ソース
101 被堆積基板
201 チャンバ
202 下部電極
203 上部電極
204 ガス導入口
205 排気口
206 加熱手段
207 RF電源
208 マッチング回路
301 成膜装置

Claims (11)

  1. III価のリンを有し、かつSi-O-P構造を有するリン含有化合物とSiHとを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、P 2O3を含むリン含有絶縁膜を被堆積基板上に形成することを特徴とする成膜方法。
  2. 2 又はArのバブリングガスによって流量が300〜1500sccmに調整された下記の化学式で示すSiOP-11(b)と、流量100〜2000sccmに調整されたSiHとを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、或いは前記混合ガスに前記酸化性ガスとして流量300sccm以下に調整されたN2 Oを添加した成膜ガスをプラズマ化により活性化して反応させ、被堆積基板を温度150〜250℃に加熱した状態で該被堆積基板上にP2O3を含むリン含有絶縁膜を形成することを特徴とする成膜方法。
    Figure 0004426808
  3. 前記成膜中の被堆積基板を温度400℃以下に加熱することを特徴とする請求項1又は2に記載の成膜方法。
  4. 前記P2O3を含むリン含有絶縁膜を形成した後、さらに、酸素を含む雰囲気中で前記リン含有絶縁膜を加熱し、前記リン含有絶縁膜中のP2O3をP2O5に変換することを特徴とする請求項1乃至請求項のいずれかに記載の成膜方法。
  5. 前記P2O3を含むリン含有絶縁膜を形成した後、さらに、前記リン含有絶縁膜を加熱し、流動化させて平坦化することを特徴とする請求項1乃至請求項のいずれかに記載の成膜方法。
  6. 前記リン含有絶縁膜を加熱する温度は700℃以下であることを特徴とする請求項に記載の成膜方法。
  7. 前記リン含有絶縁膜を加熱し、流動化させて平坦化した後、さらに、酸素を含む雰囲気中で前記リン含有絶縁膜を加熱し、前記リン含有絶縁膜中のP2O3をP2O5に変換することを特徴とする請求項又は請求項に記載の成膜方法。
  8. 前記リン含有絶縁膜はリンシリケートグラス膜(PSG膜)又はボロンリンシリケートグラス膜(BPSG膜)であることを特徴とする請求項1乃至のいずれか一に記載の成膜方法。
  9. 絶縁膜上に配線層を形成する工程と、
    請求項1乃至のいずれか一に記載の成膜方法により、前記絶縁膜上の配線層を被覆して前記リン含有絶縁膜を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  10. 前記配線層の材料はアルミニウム、アルミニウム合金、銅、高融点金属又は多結晶シリコンのうちいずれか一であることを特徴とする請求項に記載の半導体装置の製造方法。
  11. 孔又は凹部を有する基板を準備する工程と、
    請求項1乃至のいずれか一に記載の成膜方法により、前記孔内又は前記凹部内に前記リン含有絶縁膜を埋め込む工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2003349027A 2003-10-08 2003-10-08 成膜方法及び半導体装置の製造方法 Expired - Fee Related JP4426808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003349027A JP4426808B2 (ja) 2003-10-08 2003-10-08 成膜方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003349027A JP4426808B2 (ja) 2003-10-08 2003-10-08 成膜方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005116775A JP2005116775A (ja) 2005-04-28
JP4426808B2 true JP4426808B2 (ja) 2010-03-03

Family

ID=34541005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003349027A Expired - Fee Related JP4426808B2 (ja) 2003-10-08 2003-10-08 成膜方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4426808B2 (ja)

Also Published As

Publication number Publication date
JP2005116775A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
JP2983476B2 (ja) 成膜方法及び半導体装置の製造方法
US5840631A (en) Method of manufacturing semiconductor device
JP2008227511A (ja) 誘電体材料を含有するシリコンの形成過程における改良されたギャップ充填堆積
US6727190B2 (en) Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
KR100276558B1 (ko) 바탕표면 개질방법, 반도체장치의 제조방법 및 반도체장치의 제조장치
JP3712356B2 (ja) 成膜方法および半導体装置の製造方法
CN102232125B (zh) 使用含氧前体的介电阻挡层沉积
KR20140070630A (ko) 반도체 집적을 위한 둔감성 건조 제거 프로세스
JP2004047996A (ja) 窒素がドープされたシリコンカーバイド膜の蒸着方法
TWI517298B (zh) 經控制之氣隙的形成
JP2009539265A (ja) ギャップ充填と共形のフィルムの適用のために低k膜を堆積させ硬化する方法
US5567661A (en) Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
TW201207941A (en) Improving conformality of oxide layers along sidewalls of deep vias
JP4426808B2 (ja) 成膜方法及び半導体装置の製造方法
KR101739496B1 (ko) 갭필 방법
JPH08203893A (ja) 半導体装置の製造方法
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
TW579546B (en) Film forming method and manufacturing method of semiconductor device
KR100888186B1 (ko) 절연막 형성 방법
KR20090002973A (ko) 절연막 형성방법, 이 방법으로 형성된 절연막 및 이 방법을이용한 반도체 소자의 갭-필 방법
JPH09293716A (ja) フッ素含有絶縁膜の形成方法
TW506054B (en) Method for planarizing dielectric layer
JPH0758097A (ja) 半導体装置の製造方法
KR20090120229A (ko) 절연막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees