JP4426808B2 - 成膜方法及び半導体装置の製造方法 - Google Patents
成膜方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4426808B2 JP4426808B2 JP2003349027A JP2003349027A JP4426808B2 JP 4426808 B2 JP4426808 B2 JP 4426808B2 JP 2003349027 A JP2003349027 A JP 2003349027A JP 2003349027 A JP2003349027 A JP 2003349027A JP 4426808 B2 JP4426808 B2 JP 4426808B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- phosphorus
- insulating film
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(1)SiH4+PH3 +B2H6+O2(PH3 :phosphine )
(2)TEOS+TMOP+TMB 又はTEB +O2又はO3(TEOS:tetraethoxysilane(Si(OC2H5)4) ,TMOP:trimethylphosphate(PO(OCH3)3) )
或いは下記の反応ガスのいずれかを用いたプラズマ励起CVD法により、図6(a)に示すように、BPSG膜4を形成する。
(1)SiH4+PH3 +B2H6+O2(2)TEOS+TMOP+TMB 又はTEB +O2
これについては文献Williams,D.S.and Dein, E.A.:J.Electrochem.Soc., 134,3,:657, 1987、Levin, R.M. and Evans-Lutterodt, K.:J. Vac.Sci.Technol.,B1, 1:54, 1983 、Sato, J. and Maeda, K. : Extended Abstract of Electrochem. Soc. Spring Meeting: 31,1971 等がある。
(2)TEOS+O2又はO3(熱CVD法)
(3)TEOS+O2(プラズマ励起CVD法)
エッチバック法では、図7(b)に示すように、NSG膜5上にレジスト膜6を塗布・形成し、表面を平坦にした上で、図7(c)に示すように、上の方からエッチングし、平坦化されたNSG膜5aを形成する。また、CMP法では、図8(b)に示すように、上記NSG膜5を形成した後、研磨してNSG膜5b表面を平坦化する。
上記の成膜方法により、前記絶縁膜上の配線層を被覆して前記リン含有絶縁膜を形成する工程と、
を具備することを特徴とする。
上記の成膜方法により、前記孔内又は前記凹部内に前記リン含有絶縁膜を埋め込む工程と、
を具備することを特徴とする。
(実施の形態1)
基板温度:150〜400℃
ガス圧力:0.5〜3.0Torr
SiOP-11(b)バブリングガス(N2 又はAr)流量:300〜1500sccm(SiOP-11(b)ソース温度:45℃)
SiH4流量:100〜2000sccm
酸化性ガス(N2O)流量:300sccm以下
RF電力:150〜1200W
周波数:100kHz〜2.5GHz
本発明の実施の形態2による半導体装置の製造方法について図4(a),(b)を参照しつつ説明する。この半導体装置の製造方法としては、プラズマ励起CVD法によりP2O3を含むBPSG膜を形成する方法を挙げる。
基板温度:150〜400℃
ガス圧力:0.5〜3.0Torr
SiOP-11(b)バブリングガス(N2 又はAr)流量:300〜1500sccm(SiOP-11(b)ソース温度:45℃)
SiH4流量:100〜2000sccm
TMP 流量:15〜600sccm
TMB 又はTEB 流量:10〜300sccm
酸化性ガス(N2O)流量:300sccm以下
RF電力:150〜1200W
周波数:100kHz〜2.5GHz
上記により、図4(b)に示すように、被堆積基板101上にSiO2+P2O3+B2O3の混合物からなるBPSG膜(リン含有絶縁膜)17が形成される。なお、図4(a)は成膜前の被堆積基板101の断面図である。
ところで、P2O3自身は容易に水分と反応するので、上記のようにして形成されたPSG膜14,15aやBPSG膜17は、成膜後空気中に取り出すと、吸湿する。従って、半導体装置の層間絶縁膜等として用いるためには、吸湿しないように、P2O3を含むPSG膜14,15aやBPSG膜17を安定化させる必要がある。
2,12 下地絶縁膜
3a,3b,13a,13b 配線層
4,4a,17 BPSG膜(リン含有絶縁膜)
5,5a,5b NSG膜
6 レジスト膜
14,15,15a PSG膜(リン含有絶縁膜)
21 SOP-11(b) の供給源
22 SiH4の供給源
24a〜24e 配管
25a〜25e 流量計
26a〜26d バルブ
32,35 温度調節手段
33 リン含有化合物ソース
36 シリコン含有化合物ソース
101 被堆積基板
201 チャンバ
202 下部電極
203 上部電極
204 ガス導入口
205 排気口
206 加熱手段
207 RF電源
208 マッチング回路
301 成膜装置
Claims (11)
- III価のリンを有し、かつSi-O-P構造を有するリン含有化合物とSiH4とを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、P 2O3を含むリン含有絶縁膜を被堆積基板上に形成することを特徴とする成膜方法。
- 前記成膜中の被堆積基板を温度400℃以下に加熱することを特徴とする請求項1又は2に記載の成膜方法。
- 前記P2O3を含むリン含有絶縁膜を形成した後、さらに、酸素を含む雰囲気中で前記リン含有絶縁膜を加熱し、前記リン含有絶縁膜中のP2O3をP2O5に変換することを特徴とする請求項1乃至請求項3のいずれかに記載の成膜方法。
- 前記P2O3を含むリン含有絶縁膜を形成した後、さらに、前記リン含有絶縁膜を加熱し、流動化させて平坦化することを特徴とする請求項1乃至請求項3のいずれかに記載の成膜方法。
- 前記リン含有絶縁膜を加熱する温度は700℃以下であることを特徴とする請求項5に記載の成膜方法。
- 前記リン含有絶縁膜を加熱し、流動化させて平坦化した後、さらに、酸素を含む雰囲気中で前記リン含有絶縁膜を加熱し、前記リン含有絶縁膜中のP2O3をP2O5に変換することを特徴とする請求項5又は請求項6に記載の成膜方法。
- 前記リン含有絶縁膜はリンシリケートグラス膜(PSG膜)又はボロンリンシリケートグラス膜(BPSG膜)であることを特徴とする請求項1乃至7のいずれか一に記載の成膜方法。
- 絶縁膜上に配線層を形成する工程と、
請求項1乃至8のいずれか一に記載の成膜方法により、前記絶縁膜上の配線層を被覆して前記リン含有絶縁膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記配線層の材料はアルミニウム、アルミニウム合金、銅、高融点金属又は多結晶シリコンのうちいずれか一であることを特徴とする請求項9に記載の半導体装置の製造方法。
- 孔又は凹部を有する基板を準備する工程と、
請求項1乃至8のいずれか一に記載の成膜方法により、前記孔内又は前記凹部内に前記リン含有絶縁膜を埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349027A JP4426808B2 (ja) | 2003-10-08 | 2003-10-08 | 成膜方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349027A JP4426808B2 (ja) | 2003-10-08 | 2003-10-08 | 成膜方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116775A JP2005116775A (ja) | 2005-04-28 |
JP4426808B2 true JP4426808B2 (ja) | 2010-03-03 |
Family
ID=34541005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349027A Expired - Fee Related JP4426808B2 (ja) | 2003-10-08 | 2003-10-08 | 成膜方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4426808B2 (ja) |
-
2003
- 2003-10-08 JP JP2003349027A patent/JP4426808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005116775A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2983476B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
US5840631A (en) | Method of manufacturing semiconductor device | |
JP2008227511A (ja) | 誘電体材料を含有するシリコンの形成過程における改良されたギャップ充填堆積 | |
US6727190B2 (en) | Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials | |
KR100276558B1 (ko) | 바탕표면 개질방법, 반도체장치의 제조방법 및 반도체장치의 제조장치 | |
JP3712356B2 (ja) | 成膜方法および半導体装置の製造方法 | |
CN102232125B (zh) | 使用含氧前体的介电阻挡层沉积 | |
KR20140070630A (ko) | 반도체 집적을 위한 둔감성 건조 제거 프로세스 | |
JP2004047996A (ja) | 窒素がドープされたシリコンカーバイド膜の蒸着方法 | |
TWI517298B (zh) | 經控制之氣隙的形成 | |
JP2009539265A (ja) | ギャップ充填と共形のフィルムの適用のために低k膜を堆積させ硬化する方法 | |
US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
KR100339820B1 (ko) | 성막방법 및 반도체장치의 제조방법 | |
TW201207941A (en) | Improving conformality of oxide layers along sidewalls of deep vias | |
JP4426808B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
KR101739496B1 (ko) | 갭필 방법 | |
JPH08203893A (ja) | 半導体装置の製造方法 | |
JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
TW579546B (en) | Film forming method and manufacturing method of semiconductor device | |
KR100888186B1 (ko) | 절연막 형성 방법 | |
KR20090002973A (ko) | 절연막 형성방법, 이 방법으로 형성된 절연막 및 이 방법을이용한 반도체 소자의 갭-필 방법 | |
JPH09293716A (ja) | フッ素含有絶縁膜の形成方法 | |
TW506054B (en) | Method for planarizing dielectric layer | |
JPH0758097A (ja) | 半導体装置の製造方法 | |
KR20090120229A (ko) | 절연막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |