TWI517298B - 經控制之氣隙的形成 - Google Patents

經控制之氣隙的形成 Download PDF

Info

Publication number
TWI517298B
TWI517298B TW103106542A TW103106542A TWI517298B TW I517298 B TWI517298 B TW I517298B TW 103106542 A TW103106542 A TW 103106542A TW 103106542 A TW103106542 A TW 103106542A TW I517298 B TWI517298 B TW I517298B
Authority
TW
Taiwan
Prior art keywords
ruthenium
containing film
raised features
adjacent raised
carbonaceous material
Prior art date
Application number
TW103106542A
Other languages
English (en)
Other versions
TW201442148A (zh
Inventor
泰達尼金瑞Ｖ
徐晶晶
美歐里克愛柏亥吉巴蘇
庫茲喬伊格里非斯
英格爾尼汀Ｋ
那瓦卡普萊文Ｋ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201442148A publication Critical patent/TW201442148A/zh
Application granted granted Critical
Publication of TWI517298B publication Critical patent/TWI517298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

經控制之氣隙的形成
本發明之實施例係關於利用介電材料填充諸如半導體晶圓之基板上相鄰凸起特徵結構之間的間隙之方法。
自從半導體裝置在數十年前面世之後，其幾何形狀之尺寸已顯著減小。當代之半導體製造設備通常用以製造幾何形狀最小為28nm及28nm以下之裝置，及新設備設計正在經不斷開發及實施以製造幾何形狀甚至更小之裝置。隨著裝置之幾何形狀減小，互連電容對裝置效能之影響程度增大。為了降低互連電容，曾以傳統方式由氧化矽形成之層間材料現在正使用較低介電常數材料(低介電常數材料)形成。已經使用之一些低介電常數材料包括氟化氧化矽、碳化氧化矽，及多種聚合物及氣凝膠。
儘管該等及其他低介電常數材料已成功用於眾多不同類型之積體電路之製造，但需要可在基板上相鄰凸起特徵結構之間產生低介電常數材料區域之改良的新製程。
本發明之方法在基板上相鄰凸起特徵結構之間形成氣隙(例如具有真空或氣體之空間)。在一實施例中，氣隙 包含多孔低介電常數材料中之一或更多個細孔。在另一實施例中，氣隙主要為孔隙，該等孔隙大體在第一凸起特徵結構與相鄰第二凸起特徵結構之間形成之間隙的整個寬度上延伸。氣隙可具有低至1.0之介電常數，由此降低用以填充相鄰凸起結構之間的間隙之整體材料堆疊之互連電容。氣隙可形成有一致的形狀，該形狀不依據空間尺寸。氣隙之尺寸、位置，及數目可藉由改變用以形成氣隙之層的厚度及數目來控制。
根據本發明之一實施例，在基板上相鄰凸起特徵結 構之間形成氣隙之方法包括使用可流動沉積製程在相鄰凸起特徵結構之間的底部區域中形成第一含矽薄膜。隨後，在第一含矽薄膜之頂部形成含碳材料。該方法亦包括使用可流動沉積製程在含碳材料上方形成第二含矽薄膜。第二含矽薄膜可填充相鄰凸起特徵結構之間的上部區域，及在相鄰凸起特徵結構上方延伸。該方法亦包括在高溫下固化含碳材料及含矽材料達一時段，以在相鄰凸起特徵結構之間形成氣隙。氣隙之尺寸及位置可藉由改變第一含矽薄膜、含碳材料，及第二含矽薄膜之厚度得以控制。
在一些實施例中，含碳材料係使用可流動沉積製程 得以沉積之烴材料。烴材料可大體不含矽。
在一實施例中，含碳材料係使用可流動之化學氣相 沉積(chemical vapor deposition；CVD)製程而形成。
在另一實施例中，含碳材料包含矽、氧，及碳。
在另一實施例中，含碳材料大體不含矽。
在另一實施例中，含矽薄膜係使用可流動之CVD製 程而形成。
在另一實施例中，含矽薄膜大體不含碳。
在又一實施例中，含矽薄膜之密度在固化之後增 大，及第二含矽薄膜在氣隙上方延伸。
根據本發明之另一實施例，在基板上之相鄰凸起特 徵結構之間形成氣隙之方法包括使用可流動沉積製程在相鄰凸起特徵結構之間的底部區域中形成第一含矽薄膜。隨後，使用可流動沉積製程在第一含矽薄膜之頂部上形成第一含碳材料，及在第一含碳材料上方形成第二含矽薄膜。該方法亦包括在第二含矽薄膜之頂部上形成含碳層及隨後的含矽層之一或更多個堆疊，直至位於相鄰凸起特徵結構之間且在相鄰凸起特徵結構上方延伸之上部區域得以填充。該方法亦包括在高溫下固化含碳材料及含矽材料達一時段，以在相鄰凸起特徵結構之間形成氣隙。氣隙之尺寸及位置可藉由改變第一含矽薄膜、含碳材料，及第二含矽薄膜之厚度得以控制。氣隙之數目可藉由變更含碳層及隨後之含矽層之堆疊之數目得以控制。
在一些實施例中，含碳材料係使用可流動沉積製程 得以沉積之烴材料。烴材料可大體不含矽。
在另一實施例中，含碳材料係摻雜碳之氧化矽。
在一實施例中，烴材料係使用可流動CVD製程而形 成。
在另一實施例中，含矽薄膜之密度在固化之後增 大，及第三含矽薄膜在氣隙上方延伸。
以下描述中闡述額外實施例及特徵結構，及熟習該 項技術者在查看本說明書之後將對該等實施例及特徵結構顯而易見。特徵及優勢可憑藉本說明書中所述之工具、組合，及方法來實現及達到。
102‧‧‧凸起特徵結構
104‧‧‧基板
105‧‧‧含碳材料
108‧‧‧第二含矽薄膜
110‧‧‧第一含矽薄膜
112‧‧‧氣隙
130‧‧‧緻密氧化物/層
135‧‧‧緻密氧化物/層
145‧‧‧側壁
202‧‧‧凸起特徵結構
204‧‧‧基板
205‧‧‧第一含碳材料
208‧‧‧第三含矽薄膜
210‧‧‧第一含矽薄膜
212‧‧‧第一氣隙
230‧‧‧第三緻密氧化物
235‧‧‧第一緻密氧化物
270‧‧‧第二含矽薄膜
275‧‧‧第二含碳材料
280‧‧‧第二緻密氧化物
285‧‧‧第二氣隙
300‧‧‧製程
301‧‧‧步驟
305‧‧‧步驟
310‧‧‧步驟
315‧‧‧步驟
320‧‧‧步驟
330‧‧‧製程
331‧‧‧步驟
340‧‧‧步驟
345‧‧‧步驟
355‧‧‧步驟
360‧‧‧步驟
365‧‧‧步驟
400‧‧‧系統
402‧‧‧前開式晶圓盒
404‧‧‧機械臂
406‧‧‧低壓固持區域
408a‧‧‧處理腔室
408b‧‧‧處理腔室
408c‧‧‧處理腔室
408d‧‧‧處理腔室
408e‧‧‧處理腔室
408f‧‧‧處理腔室
410‧‧‧第二機械臂
500‧‧‧基板處理腔室
510‧‧‧遠端電漿系統
511‧‧‧進氣口組件
512‧‧‧第一通道
513‧‧‧第二通道
520‧‧‧腔室電漿區域
521‧‧‧蓋
524‧‧‧絕緣環件
526‧‧‧長度
550‧‧‧最小直徑
551‧‧‧空心體積
553‧‧‧噴淋頭
555‧‧‧小孔
556‧‧‧通孔
570‧‧‧基板處理區域
對本發明之性質及優勢的進一步理解可藉由參考本說明書之剩餘部分及圖式而實現。相似元件符號貫穿數個圖式用以指示相似元件。
第1A-1F圖係橫剖面簡化圖，該等圖式圖示根據本發明之一實施例之在基板上的相鄰凸起特徵結構之間形成氣隙的方法；第2A-2G圖係橫剖面簡化圖，該等圖式圖示根據本發明之另一實施例之在基板上的相鄰凸起特徵結構之間形成氣隙的方法；第3A-3B圖係根據本發明之實施例之在基板上的相鄰凸起特徵結構之間形成氣隙之方法；第4圖係根據本發明之實施例之基板處理系統之簡化圖，該基板處理系統可用以在相鄰凸起特徵結構之間形成氣隙；第5A圖係根據本發明之實施例之基板處理腔室之簡化圖，該基板處理腔室可用以在相鄰凸起特徵結構之間形成氣隙；及第5B圖係根據本發明之實施例之噴淋頭之簡化 圖，該噴淋頭可用於基板處理腔室以在相鄰凸起特徵結構之間形成氣隙。
本發明之方法藉由在基板上之相鄰凸起特徵結構之 間形成氣隙來降低互連電容。氣隙可包括真空或氣體。氣隙可在半導體裝置之製造期間在例如溝槽中或在金屬線之間形成。在一實施例中，氣隙包括多孔低介電常數材料中之一或更多個細孔。在另一實施例中，氣隙主要包括孔隙，及氣隙大體自第一凸起特徵結構延伸至相鄰第二凸起特徵結構。氣隙可使用含碳材料而形成，該等含碳材料提供形成於不同尺寸之空間中但形狀一致之氣隙。
第1A-1F圖係橫剖面簡化圖，該等圖式圖示根據本 發明之一實施例之在基板上相鄰凸起特徵結構之間形成氣隙的方法。第1A圖圖示基板104上之凸起特徵結構102。僅圖示基板104之表面。凸起特徵結構102可為基板104表面上之金屬線、覆蓋基板中或基板上所形成之裝置的導線、在基板之上部部分中形成之溝槽，或類似物。基板104可例如用以製造半導體裝置、平板顯示器(例如薄膜電晶體(thin film transistor；TFT))、能量轉換及儲存裝置(例如光電或燃料電池)、固態照明(例如LED及OLED)、磁性儲存裝置及光儲存裝置、微機電系統(micro-electro-mechanical system；MEMS)等等。
第1B圖圖示在凸起特徵結構102之間形成之第一含 矽薄膜110。在此實例中，含矽薄膜110可藉由使用可流動 CVD製程而形成，如下文中更全面之描述。
第1C圖圖示在第一含矽薄膜110頂部上形成之含碳 材料105。含碳材料105可使用可流動之化學氣相沉積(chemical vapor deposition；CVD)製程而形成，如下文中更全面之描述。在一些實施例中，含碳材料105可包含摻雜碳之氧化矽材料，該摻雜碳之氧化矽材料主要包括矽、氧、碳，及氫。在其他實施例中，含碳材料105可包含烴材料。如此圖式中所示，含碳材料105可填充位於相鄰凸起特徵結構之間的區域。當含碳材料105使用可流動沉積製程而形成時，含碳材料自溝槽底部至溝槽頂部向上填充相鄰凸起特徵結構之間的空間。該等空間經填充至一位準，該位準在基板之所有不同區域大約相同，無論給定區域內相鄰凸起特徵結構之間的空間具有何種寬度或形狀皆如此。在一些實施例中，可不使用第一含矽薄膜110，且含碳材料105可沉積在基板104上。
第1D圖圖示在含碳材料105上形成之第二含矽薄 膜108。第二含矽薄膜108可使用可流動CVD製程而形成，如下文中更全面之描述。第二含矽薄膜108可填充凸起特徵結構102之間的上部區域及在凸起特徵結構上方延伸。在一實施例中，第二含矽薄膜108主要包括氧化矽，及大體不含碳。在其他實施例中，第二含矽薄膜108利用不同製程得以沉積，例如，利用非可流動CVD製程或旋塗製程。
第一含矽薄膜110、含碳材料105，及第二含矽薄膜 108可曝露於固化製程。如第1D圖及第1E圖中所圖示，在 固化製程期間，可將第一含矽薄膜110轉化成第一緻密氧化物135，及可將第二含矽薄膜108轉化成第二緻密氧化物130。在含碳材料105包括摻雜碳之氧化矽材料之實施例中，可將含碳材料轉化成包括多孔氧化物之氣隙112。多孔氧化物可主要包括氧化矽。依據固化製程之製程條件，氧化矽中之細孔可包括真空或氣體。在含碳材料105包括烴材料之其他實施例中，可大體去除烴材料，從而留存主要為孔隙之氣隙112。由此，儘管第1E圖及第1F圖可圖示呈現多孔狀之烴材料，但可大體去除烴材料，從而主要留存孔隙。
在利用含氧氣氛進行之固化製程期間形成之二氧化 碳及水具有揮發性，及穿過第二含矽薄膜108向外擴散。氧亦分別與第一含矽薄膜110及第二含矽薄膜108中之矽反應以提供氧化矽(或緻密氧化層135、130)。總而言之，氧與含碳材料105中之碳的反應速度大於與含矽薄膜108、110中之矽的反應速度。此情況容許二氧化碳及水在緻密氧化物130形成之前或形成期間穿過第二含矽薄膜108向外擴散。
固化製程可包括在高溫下曝露於含氧氣氛，在此曝露中，氧與含碳材料105中之碳反應以提供二氧化碳及水。或者，固化製程可包括在高溫下曝露於非氧化性氣氛，在此曝露中，矽碳鍵經熱分解。高溫範圍可自約200℃至約1100℃(例如在不同實施例中高於200℃、300℃、400℃、500℃、600℃、700℃、800℃、900℃，或1000℃中之一者)。含氧氣氛可包括大體上之純氧，該純氧具有氧原子(O)、氧分子(O2)、臭氧(O3)，及上述各者之混合物之形式。該氣氛亦可含 有氧與蒸汽(H2O)及/或氧與惰性氣體之混合物。非氧化性氣氛可包括氫(H2)、氦(He)、氮(N2)、氬(Ar)，及/或其他非氧化性氣體。在一些實施例中，可利用紫外線處理、微波、電子束處理，或蒸汽退火來執行固化。
如上所論述，在一些實施例中，在凸起特徵結構102 之間形成之氣隙112可包含一或更多個由摻雜碳之氧化矽產生之多孔氧化物之細孔。摻雜碳之氧化矽材料之含碳量及固化製程之條件(例如環境、溫度、壓力等等)可經修改以改變細孔之尺寸及濃度。此舉接著改變多孔氧化物氣隙112之介電常數。該項技術之一般技術者將瞭解，與凸起特徵結構102之間的空間之體積相比，多孔氧化物之體積將影響複合間隙填充材料(亦即，凸起特徵結構102之間的緻密氧化層130、135及多孔氧化物)之有效互連電容。此實施例在凸起特徵結構102之間提供低介電常數材料(亦即多孔氧化物)及在凸起特徵結構102之間提供緻密氧化物130、135。緻密氧化層130、135在凸起特徵結構102與任何覆蓋層之間提供結構完整性。緻密氧化層130、135亦保護多孔氧化物免於濕氣及在固化製程之後多孔氧化物可能曝露於之其他污染物的影響。在一些實施例中，可藉由改變緻密氧化層之厚度來控制氣隙之垂直位置。
如上所論述，在當烴用於含碳材料105之一些實施 例中，凸起特徵結構102之間形成之氣隙112可主要包含孔隙。該項技術之一般技術者將瞭解，與凸起特徵結構102之間的空間體積相比，孔隙之體積將影響複合間隙填充材料(亦 即凸起特徵結構102之間的緻密氧化層130、135及孔隙)之有效互連電容。此實施例在凸起特徵結構102之間提供孔隙，及在凸起特徵結構102之間提供緻密氧化物130、135。緻密氧化層130、135在凸起特徵結構102與任何覆蓋層之間提供結構完整性。緻密氧化層130、135亦保護孔隙免於濕氣及在固化製程之後孔隙可能曝露於之其他污染物的影響。在一些實施例中，可藉由改變緻密氧化層之厚度來控制氣隙之垂直位置。
熟習該項技術者將認識到，可藉由控制含碳材料105 之厚度來控制氣隙之厚度(高度)，及可藉由控制第一含矽薄膜110之厚度來控制垂直位置。由此，一些實施例容許同時精密地控制氣隙112之厚度(高度)及氣隙之垂直位置。 在一實施例中，當相鄰凸起結構102之間形成之間隙的間隙底部窄於間隙頂部時，此舉可為有利。更特定而言，沉積相對較厚之第一含矽薄膜110以升高含碳材料105之高度(及由此升高氣隙112)意謂著含碳材料105將在間隙之寬度大於底部寬度之位置處跨越間隙。由此，在含碳材料105及其所產生之氣隙112之厚度已給定之情況下，與在溝槽中之較低位置處形成間隙相比，側壁之間的間隙尺寸增大，及此情況又降低複合間隙填充解決方案之介電常數。
如第1F圖中所圖示，在一些實施例中，用以沉積第一含矽薄膜135之沉積製程沿凸起特徵結構102之側壁145沉積一材料薄層。此材料薄層可自溝槽底部延伸至凸起特徵結構之頂部，或可僅沿如第1F圖中所圖示之側壁的下部部分 延伸。側壁上附加之材料可為沉積在相鄰凸起特徵結構102之間的間隙內之材料堆疊提供增大之機械強度，由此改良間隙填充方案中及在經受後續處理時之穩定性。
第2A-2G圖係橫剖面簡化圖，該等圖式圖示根據本發明之另一實施例在基板上之相鄰凸起特徵結構之間形成氣隙之方法。第2A圖圖示基板204上之凸起特徵結構202。再次僅圖示基板204之表面。
第2B圖圖示在凸起特徵結構202之間形成之第一含矽薄膜210。在此實例中，含矽薄膜210可使用可流動CVD製程而形成，如下文中更詳細所述。
第2C圖圖示在第一含矽薄膜210之頂部形成之第一含碳材料205。如本文中更詳細論述，第一含碳材料205可使用摻雜碳之氧化矽材料或烴材料而形成。如此圖式中所示，第一含碳材料205可填充相鄰凸起特徵結構202之間的區域。當第一含碳材料205使用可流動沉積製程而形成時，第一含碳材料205自溝槽底部至溝槽頂部向上填充相鄰凸起特徵結構202之間的空間。該等空間經填充至大約相同之一位準，無論相鄰凸起特徵結構202之間的空間具有何種寬度或形狀。在一些實施例中，可不使用第一含矽薄膜210，及第一含碳材料205可沉積在基板204上。
第2D圖圖示在凸起特徵結構202之間及在第一含碳材料205頂部上形成之第二含矽薄膜270。在此實例中，第二含矽薄膜270可使用可流動CVD製程而形成，如下文中更詳細所述。
第2E圖圖示在第二含矽薄膜270頂部上形成之第二 含碳材料275。如本文中更詳細論述，第二含碳材料275可使用摻雜碳之氧化矽材料或烴材料而形成。如此圖式中所示，第二含碳材料275可填充相鄰凸起特徵結構202之間的區域。當第二含碳材料275使用可流動沉積製程而形成時，第二含碳材料自溝槽底部至溝槽頂部向上填充相鄰凸起特徵結構之間的空間。該等空間經填充至大約相同之一位準，無論相鄰凸起特徵結構之間的空間具有何種寬度或形狀。
第2F圖圖示在第二含碳材料275上形成之第三含矽 薄膜208。第三含矽薄膜208可使用可流動CVD製程而形成，如下文中更全面之描述。第三含矽薄膜208可填充凸起特徵結構202之間的上部區域，及在凸起特徵結構上方延伸。在一些實施例中，第三含矽薄膜208大體不含碳。
在一些實施例中，可沉積額外之含碳層及含矽薄膜 以產生3個、4個，或4個以上之氣隙。由此，藉由減小含碳層及/或含矽薄膜之厚度，可在固定垂直空間中形成更多氣隙。
第一含矽薄膜210、第二含矽薄膜270及第三含矽 薄膜208分別曝露於固化製程，及第一含碳材料205及第二含碳材料275分別曝露於固化製程。如第2F圖及第2G圖中所圖示，在固化製程期間，可將第一含矽薄膜210轉化成第一緻密氧化物235，可將第二含矽薄膜270轉化成第二緻密氧化物280，及可將第三含矽薄膜208轉化成第三緻密氧化物230。此外，可將第一含碳材料205轉化成第一氣隙212及可將第二含碳材料275轉化成第二氣隙285。由此，儘管第2G 圖可圖示呈現多孔狀之烴材料，但可大體去除烴材料，從而主要留存孔隙。
在利用含氧氣氛進行之固化製程期間形成之二氧化 碳及水具有揮發性，及穿過第二含矽薄膜270及第三含矽薄膜208向外擴散。氧亦分別與第一含矽薄膜210、第二含矽薄膜270及第三含矽薄膜208中所含之矽反應以提供氧化矽(或緻密氧化層235、280、230)。總而言之，氧與含碳材料205、275中之碳的反應速度大於與含矽薄膜210、270、208中之矽的反應速度。此情況容許二氧化碳及水在第二緻密氧化物280及第三緻密氧化物230分別形成之前或形成期間分別穿過第二含矽薄膜270及第三含矽薄膜208向外擴散。
固化製程可包括在高溫下曝露於含氧氣氛，在此曝 露中，氧與含碳材料205、275中之碳反應以提供二氧化碳及水。或者，固化製程可包括在高溫下曝露於非氧化性氣氛，在此曝露中，矽碳鍵經熱分解。高溫範圍可自約200℃至約1100℃(例如在不同實施例中高於200℃、300℃、400℃、500℃、600℃、700℃、800℃、900℃，或1000℃中之一者)。 含氧氣氛可包括大體上之純氧，該純氧具有氧原子(O)、氧分子(O2)、臭氧(O3)，及上述各者之混合物之形式。氣氛亦可含有氧與蒸汽(H2O)及/或氧與惰性氣體之混合物。非氧化性氣氛可包括氫(H2)、氦(He)、氮(N2)、氬(Ar)，及/或其他非氧化性氣體。在一些實施例中，可利用紫外線處理、電子束、微波處理，或蒸汽退火來執行固化。
如上所論述，在一些實施例中，在凸起特徵結構202 之間形成之氣隙212、285可包含一或更多個自摻雜碳之氧化矽產生之多孔氧化物之細孔。摻雜碳之氧化矽材料之含碳量及固化製程之條件(例如環境、溫度、壓力等等)可經修改以改變細孔之尺寸及濃度。此又改變多孔氧化物氣隙212、285之介電常數。該項技術之一般技術者將瞭解，與凸起特徵結構202之間的空間體積相比，多孔氧化物之體積將影響複合間隙填充材料(亦即凸起特徵結構202之間的緻密氧化層235、280、230及多孔氧化物)之有效互連電容。此實施例在凸起特徵結構202之間提供低介電常數材料(亦即多孔氧化物)及在凸起特徵結構202之間提供緻密氧化物235、280、230。緻密氧化層235、280、230在凸起特徵結構202與任何覆蓋層之間提供結構完整性。緻密氧化層235、280、230亦保護多孔氧化物免於濕氣及在固化製程之後多孔氧化物可能曝露於之其他污染物。在一些實施例中，可藉由改變緻密氧化層之厚度來控制氣隙之垂直位置。
如上所論述，在當烴用於含碳材料205、275之一些 實施例中，凸起特徵結構202之間形成之氣隙212、285可主要包含孔隙。該項技術之一般技術者將瞭解，與凸起特徵結構202之間的空間體積相比，孔隙之體積將影響複合間隙填充材料(亦即凸起特徵結構202之間的緻密氧化層235、280、230及孔隙)之有效互連電容。此實施例在凸起特徵結構202之間提供孔隙，及在凸起特徵結構202之間提供緻密氧化物235、280、230。緻密氧化層235、280、230在凸起特徵結構202與任何覆蓋層之間提供結構完整性。緻密氧化層235、 280、230亦保護孔隙免於濕氣及在固化製程之後孔隙可能曝露於之其他污染物。在一些實施例中，可藉由改變緻密氧化層之厚度來控制氣隙之垂直位置。
熟習該項技術者將認識到，可藉由控制含碳材料 205、275之厚度來控制氣隙之厚度(高度)，及可藉由控制第一含矽薄膜210之厚度來控制垂直位置。吾人亦將認識到，可藉由改變沉積層之數目來控制氣隙數目。由此，一些實施例容許精密地控制氣隙212、285之厚度(高度)、氣隙之垂直位置，及氣隙之數目。在一實施例中，當相鄰凸起結構202之間形成之間隙的間隙底部窄於間隙頂部時，此舉可為有利。更特定而言，沉積相對較厚之第一含矽薄膜210以升高含碳材料205、275之高度(及由此升高氣隙212、285)意謂著含碳材料205、275將在間隙之中寬度大於底部寬度之位置跨越間隙。由此，在含碳材料205、275及其所產生之氣隙212、285之厚度已給定之情況下，與在溝槽中之較低位置處形成間隙相比，側壁之間的間隙尺寸增大，及此又降低複合間隙填充解決方案之介電常數。
在一些實施例中，沉積製程可用以沿凸起特徵結構 202之側壁沉積第一含矽薄膜210(請參看第1F圖以進行參考)。此材料薄層可自溝槽底部延伸至凸起特徵結構之頂部，或可僅沿側壁之下部部分延伸(請參看第1F圖以進行參考)。 側壁上附加之材料可為沉積在相鄰凸起特徵結構之間的間隙內之材料堆疊提供增大之機械強度，由此改良間隙填充方案中及在經受後續處理時之穩定性。
第3A圖描述製造一實施例之製程300，該實施例在 基板上之凸起特徵結構之間形成氣隙。在步驟301中，提供具有凸起特徵結構之基板。凸起特徵結構可為位於基板表面上之金屬線、覆蓋基板中或基板上所形成之裝置的導線、在基板之上部部分中形成之溝槽，或類似物。
在步驟305中，第一非碳材料層沉積在凸起特徵結 構之間。在一些實施例中，第一非碳材料層係可使用可流動CVD製程而形成之含矽薄膜，如下文中更全面描述。在一實施例中，含矽薄膜主要包括氧化矽，及大體不含碳。在其他實施例中，利用不同製程(例如，非可流動CVD製程或旋塗製程)沉積含矽薄膜。
在步驟310中，含碳層沉積在第一非碳材料層頂 部。在一些實施例中，含碳層係摻雜碳之氧化矽材料。摻雜碳之氧化矽材料可使用可流動之化學氣相沉積(chemical vapor deposition；CVD)製程而形成，如下文中更全面描述。 摻雜碳之氧化矽材料可主要包括矽、氧、碳，及氫。在其他實施例中，含碳層包含經摻雜之氧化矽材料。在進一步實施例中，含碳層可包含烴材料，該烴材料類似於摻雜碳之氧化矽材料，係使用可流動CVD製程而沉積。在進一步實施例中，烴材料可使用習用之旋塗、熱線CVD，或替代沉積製程而形成。烴材料可主要包括碳及氫。在一些實施例中，可不使用第一含矽薄膜，及第一含碳材料可沉積在基板上。
在步驟315中，第二非碳層沉積在含碳層頂部。在 一些實施例中，第二非碳材料層係可使用可流動CVD製程而 形成之含矽薄膜，如下文中更全面描述。在一實施例中，含矽薄膜主要包括氧化矽，及大體不含碳。在其他實施例中，利用不同製程(例如，非可流動CVD製程或旋塗製程)沉積含矽薄膜。第二非碳層可填充凸起特徵結構之間的上部區域，及在凸起特徵結構上方延伸。
在步驟320中，將具有凸起特徵結構之基板曝露於 固化製程，該等凸起特徵結構包括非碳層及含碳層。在一些實施例中，固化製程將非碳層轉化成緻密氧化層。在含碳材料包含摻雜碳之氧化矽材料之進一步實施例中，固化製程將含碳層轉化成氣隙，該等氣隙包括多孔氧化物及在凸起特徵結構之間延伸。在其他實施例中，當含碳材料包含烴時，固化將含碳層轉化成氣隙，該等氣隙大體為在凸起特徵結構之間延伸之孔隙。依據固化製程之製程條件，該等氣隙可包含真空或氣體。
第3B圖描述製造一實施例之製程330，該實施例在 基板上之凸起特徵結構之間形成氣隙。在步驟331中，提供具有凸起特徵結構之基板。凸起特徵結構可為基板表面上之金屬線、覆蓋基板中或基板上所形成之裝置的導線、在基板之上部部分中形成之溝槽，或類似物。
在步驟340中，在凸起特徵結構之間的間隙中沉積 非碳材料層。在一些實施例中，非碳材料層係可使用可流動CVD製程而形成之含矽薄膜，如下文中更全面描述。在一實施例中，含矽薄膜主要包括氧化矽，及大體不含碳。在其他實施例中，利用不同製程(例如非可流動CVD製程或旋塗製 程)沉積含矽薄膜。
在步驟345中，含碳層沉積在第一非碳材料層頂 部。在一些實施例中，含碳層係摻雜碳之氧化矽材料。摻雜碳之氧化矽材料可使用可流動之化學氣相沉積(chemical vapor deposition；CVD)製程而形成，如下文中更全面描述。 摻雜碳之氧化矽材料可主要包括矽、氧、碳，及氫。在其他實施例中，含碳層包含經摻雜之氧化矽材料。在進一步實施例中，含碳層可包含烴材料，該烴材料類似於摻雜碳之氧化矽材料，係使用可流動CVD製程而沉積。在進一步實施例中，烴材料可使用習用之旋塗、熱線CVD，或替代性沉積製程而形成。烴材料可主要包括碳及氫。在一些實施例中，可不使用第一含矽薄膜，及第一含碳材料可沉積在基板上。
在步驟355中，作出決定。如若凸起特徵結構之間 的間隙已經填充至所需高度，則製程前進至步驟360。然而，如若間隙尚未經填充至所需高度，則製程返回步驟340，在該步驟中，沉積額外非碳層。然後，製程前進至步驟345，在該步驟中，沉積額外之含碳層。該製程可按需要之次數重複，直至凸起特徵結構之間的間隙經填充至所需高度。
在步驟360中，最終非碳層沉積在最後之含碳層的 頂部。在一些實施例中，最終非碳材料層係可使用可流動CVD製程而形成之含矽薄膜，如下文中更全面描述。在一實施例中，含矽薄膜主要包括氧化矽，及大體不含碳。在其他實施例中，利用不同製程(例如，非可流動之CVD製程或旋塗製程)沉積含矽薄膜。最終非碳層可填充凸起特徵結構之間的 上部區域，及在凸起特徵結構上方延伸。
在步驟365中，具有凸起特徵結構之基板曝露於固 化製程，該等凸起特徵結構包括非碳層及含碳層。在一些實施例中，固化製程將非碳層轉化成緻密氧化層。在含碳材料包含摻雜碳之氧化矽材料之進一步實施例中，固化製程將含碳層轉化成氣隙，該等氣隙包括多孔氧化物及在凸起特徵結構之間延伸。在其他實施例中，當含碳材料包含烴時，固化將含碳層轉化成氣隙，該等氣隙大體為在凸起特徵結構之間延伸之孔隙。依據固化製程之製程條件，該等氣隙可包含真空或氣體。
可流動摻雜碳之氧化矽形成物
在一些實施例中，含碳層可為摻雜碳之氧化矽薄膜。形成可流動之摻雜碳之氧化矽薄膜的示例性方法包括向反應腔室提供矽前驅物。矽前驅物可包括一或更多種含碳有機矽化合物。矽前驅物亦可包括不含碳之矽化合物，例如矽烷(SiH4)。含有有機矽之化合物可包括具有直接Si-C鍵之彼等化合物及/或具有Si-O-C鍵之彼等化合物。有機矽烷矽前驅物之實例包括二甲基矽烷、三甲基矽烷、四甲矽烷、二乙基矽烷、四甲基正矽酸鹽(tetramethylorthosilicate；TMOS)、四乙基正矽酸鹽(tetraethylorthosilicate；TEOS)、八甲基三矽氧烷(octamethyltrisiloxane；OMTS)、八甲基環四矽氧烷(octamethylcyclotetrasiloxane；OMCTS)、四甲基環四矽氧烷(tetramethylcyclotetrasiloxane；TOMCATS)、DMDMOS、DEMS、甲基三乙氧基矽烷(methyl triethoxysilane；MTES)、 苯基二甲基矽烷，及苯基矽烷，及上述各者之混合物等等。
在一些實施例中，可流動氧化物或可流動之低介電常數材料可用作含矽薄膜。
在將有機矽前驅物引入至沉積室之前或期間，有機矽前驅物可與載體氣體混合。載體氣體可為不過度干擾氧化薄膜在基板上之形成之非活性氣體。載體氣體之實例包括氦、氫、氖、氬，及氮等其他氣體。
亦可將含氧前驅物引入至含有基板之反應腔室。含氧前驅物可包括在沉積室外遠端產生之氧原子。氧原子可藉由前驅物之解離而產生，該前驅物諸如氧分子(O2)、臭氧(O3)、氮氧化合物(例如NO、NO2、N2O，等)、氫氧化合物(例如H2O、H2O2，等)、碳氧化合物(例如CO、CO2，等)，及其他含氧前驅物及前驅物組合。
前驅物解離用以產生氧原子之步驟亦可藉由熱解離、紫外線光解離，及/或電漿解離等其他方法來完成。電漿解離可涉及在遠端電漿產生腔室中觸發來自氦、氬等之電漿，及將氧前驅物引入至電漿以產生氧原子前驅物。
在一些實施例中，在將氧原子及有機矽前驅物引入至沉積室之前，兩者不混合。前驅物可經由分佈在反應腔室周圍的經空間隔離之前驅物入口進入腔室。例如，氧原子前驅物可自入口(或多個入口)進入，該入口位於腔室頂部及直接定位在基板上方。該一或多個入口可以垂直於基板沉積表面之方向引導氧前驅物流。同時，矽前驅物可自沉積室側面周圍之一或更多個入口進入。該等入口可以近似平行於沉 積表面之方向引導矽前驅物流。
額外實施例包括經由多口噴淋頭之各個口引入氧原 子及矽前驅物。例如，定位在基板上方之噴淋頭可包括開口圖案，用於使前驅物進入沉積室。可供應一開口子組以用於氧原子前驅物，同時可供應第二開口子組以用於矽前驅物。 移動穿過不同開口組之前驅物可與彼此流體隔絕，直至流出開口進入沉積室為止。
由於氧原子與矽前驅物在沉積室中反應，因此該兩 者在基板沉積表面上形成摻雜碳之氧化矽。在初始沉積期間，可將基板固持在恆定的相對低溫(例如約30℃至約70℃)下。初始氧化層具有極佳之流動性，及可快速轉移至基板表面上之結構中的間隙底部。
烴材料
在一些實施例中，含碳層可為烴材料。烴材料可係使用類似於上文所論述之摻雜碳之氧化矽材料之可流動CVD製程而形成。或者，烴材料可係使用習用之旋塗沉積製程、熱線CVD製程、電漿增強CVD，或任何其他適合之沉積製程而形成。
烴材料主要包含碳及氫。在一些實施例中，烴材料係寡聚物，而在進一步實施例中，烴材料可為聚合物。
在利用熱線CVD製程沉積烴之實施例中，可使用乙烯基單體前驅物來執行沉積，該等前驅物經開發以獲取深寬比較高之圖案化線及空間結構之完整、無孔隙的間隙填充。該等單體在基板表面上藉由與熱活化之有機過氧化物引發劑 反應而經聚合。在進一步實施例中，兩種單體(包括N,N-二甲基丙烯醯胺及二乙烯基苯)可用於「從下到上」塗佈，而非保形塗佈。在一些實施例中，可藉由調諧諸如壓力、線溫度，及前驅物流速之製程條件來實現完整、無孔隙之間隙填充。在其他實施例中，可形成聚二乙烯基苯(polydivinybenzene；pDVB)及聚二甲基丙烯醯胺(polydimethylacrylamide；pDMA)薄膜。
在一些實施例中，塗覆製程可在自100毫托至約800 托之壓力範圍內進行。在進一步實施例中，可調節單體及引發劑之流速(0.5SCCM至5000SCCM)。在其他實施例中，燈絲溫度之範圍可自100℃至800℃。在進一步實施例中，塗覆製程可在自10℃至100℃之台座溫度下進行。在又進一步實施例中，聚合物沉積速率經由製程調諧可自10埃/分鐘至10000埃/分鐘。在其他實施例中，輔助性氣體可與單體來源氣體一同使用以促進生長過程。輔助性氣體可包含一或更多種氣體，例如載體氣體、惰性氣體，還原氣體。
在一些實施例中，烴材料之氣體引發劑可選自包括 過氧化氫、過氧化烷基、過氧化芳基、氫過氧化物、鹵素，及非氧化性引發劑之群組，非氧化性引發劑諸如過氧化第三丁基、過氧化三級戊基。在進一步實施例中，單體前驅物可選自含有乙烯基之前驅物，例如丙烯酸酯、甲基丙烯酸酯、苯乙烯。
可流動之含矽形成物
在一些實施例中，含矽薄膜可為可流動之含矽材 料。形成可流動之含矽薄膜的示例性方法包括向反應腔室提供無碳之矽前驅物。無碳之矽前驅物可為例如含矽及氮之前驅物、含矽及氫之前驅物，或含矽氮及氫之前驅物等其他矽前驅物分類。該等前驅物之具體實例可包括矽烷胺，例如H2N(SiH3)、HN(SiH3)2，及N(SiH3)3等其他矽烷胺。該等矽烷胺可與可充當載體氣體及/或反應性氣體之額外氣體混合。額外氣體之實例可包括除其他氣體以外之氫、氮、氨、氦、氬。 無碳矽前驅物之實例亦可包括矽烷(SiH4)，該矽烷為單獨存在或與其他含矽氣體(例如N(SiH3)3)、含氫氣體(例如H2)，及/或含氮氣體(例如N2、NH3)混合。無碳矽前驅物亦可包括二矽烷、三矽烷、更高矽數之矽烷，及氯化矽烷，上述各者為單獨存在或與彼此組合，或與前文提及之無碳矽前驅物組合。
矽前驅物除無碳之外亦可無氧。缺少氧致使由前驅 物形成之矽氮層中之矽烷醇(Si-OH)基濃度降低。沉積薄膜中之過量矽烷醇基團可導致在從沉積層中去除羥基(-OH)基團之沉積後步驟期間的孔隙率及收縮率增大。
亦將自由基氮前驅物提供至反應腔室。自由基氮前 驅物係在反應腔室外側由更穩定之氮前驅物產生之含氮自由基之物質。例如，可在反應腔室外之電漿單元中活化相對穩定之氮前驅物(例如NH3及/或肼(N2H4))以形成自由基氮前驅物，然後，將該自由基氮前驅物運送至反應腔室內。穩定之氮前驅物在不同實施例中亦可為混合物，該混合物包括NH3與N2、NH3與H2、NH3與N2與H2，及N2與H2。在NH3與 N2與H2之混合物中，肼亦可用以替代NH3或與NH3組合。所產生之自由基氮前驅物可為‧N、‧NH、‧NH2等中之一或更多者，及該前驅物亦可伴隨有在電漿中形成之遊離物質。
如若自由基前驅物包括隨前述之前驅物供應至遠端電漿區域之氮，則該自由基前驅物可為自由基氮前驅物。大體而言，不包括氮之自由基前驅物亦將容許形成含矽及氮之層。自由基前驅物在反應腔室中與沉積區域隔離之區段內產生，在該沉積區域中，前驅物混合及反應以在沉積基板(例如半導體晶圓)上沉積矽氮層。在自由基前驅物係自由基氮前驅物之一實施例中，使穩定的氮前驅物流入遠端電漿區域及藉由電漿激發該前驅物。穩定的氮前驅物(及自由基氮前驅物)亦可伴隨有諸如氫、氮、氬、氦等之載體氣體。亦已發現，由主要由氮(N2)組成之輸入氣體(具有或不具有額外之惰性載體氣體)形成之自由基氮前驅物產生有利薄膜。在含矽前驅物包含氮之實施例中，自由基氮前驅物亦可由從輸入氣體形成之自由基前驅物替代，該輸入氣體主要由氫(H2)(及可選的惰性載體氣體)組成。
在反應腔室中，無碳之矽前驅物與自由基氮前驅物混合及反應以在沉積基板上沉積含矽及氮之薄膜。與習用之氮化矽(Si3N4)薄膜沉積技術不同，含矽及氮之沉積薄膜具有可流動特性。形成物之可流動性質容許薄膜流入基板之沉積表面上之較窄間隙及/或溝槽及其他結構中。
流動性可歸因於將自由基氮前驅物與無碳矽前驅物混合所產生之多種性質。該等性質可包括沉積薄膜中之較多 氫組分，及/或短鏈聚矽氮聚合物之存在。該等短鏈生長及相聯以在薄膜形成期間及之後形成密度更大之介電材料。例如，沉積薄膜可具有矽氮烷類之Si-NH-Si主鏈(亦即Si-N-H薄膜)。當矽前驅物及自由基氮前驅物皆無碳時，含矽及氮之沉積薄膜亦大體上不含碳。當然，「無碳」並非一定意謂著薄膜中甚至不存在微量之碳。前驅物材料中可能存在碳污染物，該等碳污染物進入所沉積之矽及氮前驅物。然而，該等碳雜質之量遠小於將在具有碳基團(例如TEOS、TMDSO，等)之矽前驅物中所發現之量。
腔室電漿區域或遠端電漿系統中之區域可被稱作遠 端電漿區域。在一些實施例中，自由基氮前驅物在遠端電漿區域中產生及移動進入基板處理區域，在該基板處理區域中，無碳之含矽前驅物由自由基氮前驅物激發。在一些實施例中，無碳之含矽前驅物僅由自由基氮前驅物激發。電漿功率可基本上僅施加於遠端電漿區域以確保自由基氮前驅物向無碳之含矽前驅物提供主要激勵。
在採用腔室電漿區域之實施例中，經激勵之電漿流 出物在基板處理區域中與沉積區域隔離之區段內產生。沉積區域在本文中亦被稱作基板處理區域，該沉積區域係電漿流出物與無碳之含矽前驅物混合及反應以在沉積基板上沉積矽氮層之處。經激勵之電漿流出物亦伴隨有惰性氣體。在一些實施例中，無碳之含矽前驅物在進入基板電漿區域之前並未穿過電漿。基板處理區域在本文中可被描述為在含矽及氮之層生成期間「無電漿」。「無電漿」並非一定意謂著該區域 沒有電漿。在電漿區域內產生之遊離物質及自由電子移動穿過噴淋頭中之孔。難以界定腔室電漿區域中之電漿邊緣，及電漿邊緣可能穿過噴淋頭中之孔侵佔基板處理區域。在使用電感耦合電漿之情況下，可能直接在基板處理區域內實現少量遊離。而且，基板處理區域中可產生低強度電漿，而不會消除形成薄膜之所需特徵。
示例性沉積系統
根據本發明之實施例之可用以沉積可流動層之處理腔室可包括高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition；HDP-CVD)腔室、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)腔室、次常壓化學氣相沉積(sub-atmospheric chemical vapor deposition；SACVD)腔室等其他類型之腔室及熱化學氣相沉積腔室。具體實例包括CENTURA ULTIMA® HDP-CVD腔室/系統，及PRODUCER® PECVD腔室/系統，該兩者可自美國加利福尼亞州聖克拉拉市的應用材料公司購得。
處理腔室可併入用於生產積體電路晶片之更大的製造系統。第4圖圖示一個該種系統400，該系統具有沉積腔室、烘焙腔室，及固化腔室。在該圖中，一對前開式晶圓盒(front opening unified pods；FOUP)402供應基板(例如300mm直徑之晶圓)，該等基板由機械臂404收納及在被放入晶圓處理腔室408a-f中之一者內之前先被放入低壓固持區域406。第二機械臂410可用以將基板晶圓在固持區域406與處理腔室408a-f之間往返運送。
處理腔室408a-f可包括一或更多個系統元件以用於沉積、退火、固化，及/或蝕刻基板晶圓上之可流動介電薄膜。在一配置中，兩對處理腔室(例如408c-d及408e-f)可用以在基板上沉積可流動介電材料，及第三對處理腔室(例如408a-b)可用以使沉積介電質退火。在另一配置中，相同兩對處理腔室(例如408c-d及408e-f)可經配置以在基板上沉積可流動介電薄膜及使其退火，而第三對腔室(例如408a-b)可用於沉積薄膜之紫外線或電子束固化。在又一配置中，所有三對腔室(例如408a-f)可經配置以在基板上沉積及固化可流動介電薄膜。在又一配置中，兩對處理腔室(例如408c-d及408e-f)可用於可流動介電質之沉積及可流動介電質之紫外線或電子束固化，而第三對處理腔室(例如408a-b)可用於使介電薄膜退火。所描述之製程中任何一或更多者可在與不同實施例中所示之製造系統分開之一或多個腔室中實施。
此外，製程腔室408a-f中之一或更多者可經配置為濕式處理腔室。該等製程腔室包括在包括濕氣之氣氛中加熱可流動介電薄膜。由此，系統400之實施例可包括濕式處理腔室408a-b及退火處理腔室408c-d以對所沉積之介電薄膜執行濕式及乾式退火。
第5A圖係示例性基板處理腔室500之簡化圖。遠端電漿系統(remote plasma system；RPS)510可處理氣體，然後，該氣體移動穿過進氣口組件511。兩個不同的氣體供應通道在進氣口組件511內可見。第一通道512攜帶穿過RPS 510之氣體，而第二通道513則繞過RPS 510。在所揭示之實施例 中，第一通道512可用於製程氣體及第二通道513可用於處理氣體。蓋(或導電頂部部分)521及多孔隔板553經圖示在彼此之間具有絕緣環件524，該環件容許相對於多孔隔板553將交流電位施加至蓋521。製程氣體移動穿過第一通道512進入腔室電漿區域520，及該製程氣體可單獨在腔室電漿區域520中或在腔室電漿區域520與RPS 510之組合中由電漿激發。腔室電漿區域520及/或RPS 510之組合在本文中可被稱作遠端電漿系統。多孔隔板(亦被稱作噴淋頭)553將腔室電漿區域520與噴淋頭553下方之基板處理區域570分隔開。 噴淋頭553容許電漿存在於腔室電漿區域520中以避免直接在基板處理區域570中激發氣體，同時仍容許所激發物質自腔室電漿區域520移動進入基板處理區域570。
噴淋頭553定位在腔室電漿區域520與基板處理區 域570之間，及容許在腔室電漿區域520內產生之電漿流出物(前驅物或其他氣體之激發衍生物)穿過橫穿板厚度之複數個通孔556。噴淋頭553亦具有一或更多個空心體積551，該等空心體積可用蒸汽或氣體(例如含矽前驅物)形式之前驅物填充，及該等空心體積穿過小孔555進入基板處理區域570但並未直接進入腔室電漿區域520。在此實例中，噴淋頭553厚度大於通孔556之最小直徑550的長度。為了維持自腔室電漿區域520穿透至基板處理區域570之激發物質的顯著濃度，可藉由使得部分穿過噴淋頭553的通孔556形成為更大直徑部分，來限制通孔之最小直徑550之長度526。在此實例中，通孔556之最小直徑550之長度的數量級可等於或小 於通孔556之最小直徑。
在圖示之實例中，噴淋頭553可分散(經由通孔556)製程氣體，該等製程氣體含有氧、氫、氮，及/或該等製程氣體在腔室電漿區域520中經歷電漿激勵之後的電漿流出物。在一些實施例中，經由第一通道512被引入至RPS 510及/或腔室電漿區域520中之製程氣體可含有氧(O2)、臭氧(O3)、N2O、NO、NO2、NH3、包括N2H4之NxHy、矽烷、二矽烷、TSA，及DSA中之一或更多者。製程氣體亦可包括載體氣體，諸如，氦、氬、氮(N2)，等。第二通道513亦可輸送製程氣體、載體氣體，及/或用以自正在生長或剛沉積之薄膜中去除不需要之組分的薄膜固化氣體。電漿流出物可包括製程氣體之遊離或中性衍生物，及在本文中亦可被稱作自由基氧前驅物及/或自由基氮前驅物(係指所引入之製程氣體的原子成分)。
在實施例中，通孔556之數目可在約60個與約2000個之間。通孔556可具有多種形狀，但最易於形成圓形。在此實例中，通孔556之最小直徑550可在約0.5mm與約20mm之間，或在約1mm與約6mm之間。通孔之橫剖面形狀亦有選擇餘地，該等形狀可為錐形、圓柱形，或該兩個形狀之組合。在不同實施例中，用以將氣體引入基板處理區域570之小孔555數目可在約100個與約5000個之間，或在約500個與約2000個之間。小孔555之直徑可在約0.1mm與約2mm之間。
第5B圖係示例性噴淋頭553之簡化仰視圖。噴淋頭553對應於第5A圖中圖示之噴淋頭。通孔556經繪示在噴淋 頭553底部具有更大內徑(inner-diameter；ID)及在頂部具有更小內徑。小孔555大體均勻地分佈在噴淋頭表面上，甚至分佈在通孔556之間，此有助於提供與本文中所述之其他實施例相比更為均勻之混合。
當經由噴淋頭553中之通孔556到達之電漿流出物 與經由源自空心體積551之小孔555到達之含矽前驅物結合時，在基板處理區域570內由台座(未圖示)支撐之基板上產生示例性薄膜。儘管基板處理區域570可經配備以支援用於諸如固化之其他製程之電漿，但在示例性薄膜之生長期間則不存在電漿。
電漿可在位於噴淋頭553上方之腔室電漿區域520 中或位於噴淋頭553下方之基板處理區域570中被點燃。電漿存在於腔室電漿區域520中以自流入之含氮及氫之氣體產生自由基氮前驅物。通常處於射頻(radio frequency；RF)範圍內之交流電壓施加在處理腔室之導電頂部部分521與噴淋頭553之間，以在沉積期間在腔室電漿區域520中點燃電漿。射頻電源產生13.56MHz之高射頻頻率，但亦產生單獨或與13.56MHz頻率結合之其他頻率。
當激發基板處理區域570中之底部電漿以固化薄膜 或清洗與基板處理區域570毗鄰之內部表面時，可將頂部電漿保持處於低功率或無功率。基板處理區域570中之電漿藉由在噴淋頭553與台座或腔室底部之間施加交流電壓而得以點燃。當電漿存在時，可將清洗氣體引入至基板處理區域570中。
台座可具有熱交換通道，熱交換流體經由該熱交換 通道流動以控制基板溫度。此配置容許基板溫度得以冷卻或加熱以維持相對低溫(自0℃至約120℃)。熱交換流體可包含乙二醇及水。台座之晶圓支撐盤(較佳為鋁、陶瓷，或該兩者之組合)亦可係使用單個迴路埋置式加熱器元件而經電阻加熱以便達到相對高溫(自約120℃至約1100℃)。加熱器元件之外部部分可在支撐盤周邊鄰近處延行，而內部部分則在半徑更小之同心圓路徑上延行。連到加熱器元件之接線穿過台座之桿。
基板處理系統由系統控制器控制。在一示例性實施例中，系統控制器包括硬碟驅動器、軟碟驅動器，及處理器。處理器含有單板電腦(single-board computer；SBC)、類比及數位輸入/輸出板、介面板，及步進電動機控制器板。CVD系統之多個零件符合界定板、卡片機架，及連接器尺寸及類型之歐洲通用模塊(Versa Modular European；VME)標準。VME標準亦將匯流排結構界定為具有16位元資料匯流排及24位元位址匯流排。
系統控制器控制CVD機器之所有活動。系統控制器執行系統控制軟體，該軟體是儲存在電腦可讀取媒體中之電腦程式。較佳地，該媒體為硬碟驅動器，但該媒體亦可為其他種類之記憶體。電腦程式包括指令集，該等指令集指定特定過程之時序、氣體混合物、腔室壓力、腔室溫度、射頻功率位準、晶座位置，及其他參數。亦可使用儲存在諸如軟碟或另一適合驅動器之其他記憶體裝置中之其他電腦程式以命 令系統控制器。
用於在基板上沉積薄膜堆疊之製程或用於清洗腔室 之製程可係使用電腦程式產品而得以實施，該電腦程式產品由系統控制器執行。可以任何習用之電腦可讀取程式化語言來編寫電腦程式碼，該語言諸如68000組合語言、C、C++、Pascal、式譯(Fortran)，或其他語言。使用習用正文編輯器將適合程式碼輸入單個或多個檔案及儲存或嵌入至電腦可使用媒體中，該電腦可使用媒體諸如電腦之記憶體系統。如若所輸入之碼文本係高階語言，則編譯該碼，然後，所產生之編譯程式碼與預編譯之Microsoft Windows®資料庫常式的目標碼鏈接。為執行已鏈接編譯目標碼，系統使用者調用目標碼，從而使電腦系統在記憶體中載入該碼。然後，CPU讀取及執行該碼以執行程式中經識別之任務。
本文已描述數個實施例，熟習該項技術者將認識 到，在不背離本發明之精神之情況下，可使用多種潤飾、替代性構造、組合，及同等物。此外，本文未描述眾所熟知之數個製程及元件，以便避免無謂地使本發明含義不清。由此，上文之描述不應被視作限制本發明之範疇。
330‧‧‧製程
331‧‧‧步驟
340‧‧‧步驟
345‧‧‧步驟
355‧‧‧步驟
360‧‧‧步驟
365‧‧‧步驟

Claims (26)

  1. 一種在一基板上之相鄰凸起特徵結構之間形成氣隙之方法，該方法包含以下步驟：使用一可流動沉積製程形成一第一含矽薄膜，該第一含矽薄膜填充該等相鄰凸起特徵結構之間之一下部區域；使用一可流動沉積製程在該等相鄰凸起特徵結構之間之該第一含矽薄膜頂部上形成一含碳材料；在該含碳材料上方形成一第二含矽薄膜，該第二含矽薄膜填充該等相鄰凸起特徵結構之間之一上部區域及在該等相鄰凸起特徵結構上方延伸；以及在一高溫下固化該含碳材料及該第一含矽薄膜及該第二含矽薄膜達一時段，以在該等相鄰凸起特徵結構之間形成該等氣隙；其中該等相鄰凸起特徵結構產生一溝槽，且該可流動沉積製程自該溝槽的一底部至該溝槽的一頂部向上填充該溝槽；以及其中該第一含矽薄膜在該等相鄰凸起特徵結構的側壁上形成一薄層，該薄層自該溝槽的一底部僅沿該等側壁的一下部部分延伸。
  2. 如請求項1所述之方法，其中該含碳材料係使用一可流動化學氣相沉積(chemical vapor deposition；CVD)製程而形成。
  3. 如請求項1所述之方法，其中該含碳材料包含一摻雜碳之氧化矽材料。
  4. 如請求項1所述之方法，其中該含碳材料包含一烴材料。
  5. 如請求項1所述之方法，其中該含碳材料大體不含矽。
  6. 如請求項1所述之方法，其中該固化步驟包括在該高溫下曝露於一含氧氣氛。
  7. 如請求項1所述之方法，其中，該固化步驟自該含碳材料中去除碳以提供一多孔氧化物，及該等氣隙包含該多孔氧化物中之一或更多個細孔。
  8. 如請求項1所述之方法，其中該含碳材料在該固化步驟期間被大體去除，使得該等氣隙中之至少一者自該等相鄰凸起特徵結構中之一第一者延伸至該等相鄰凸起特徵結構中之一第二者。
  9. 如請求項1所述之方法，其中該第一含矽薄膜係使用一可流動化學氣相沉積CVD)製程而形成。
  10. 如請求項1所述之方法，其中該第一含矽薄膜及該第二含矽薄膜實質上由氧化矽組成。
  11. 如請求項1所述之方法，其中該第一含矽薄膜及該第二含矽薄膜大體不含碳。
  12. 如請求項1所述之方法，其中在該固化步驟之後，該第一含矽薄膜及該第二含矽薄膜之一密度增大，及該第二含矽薄膜在該氣隙上延伸。
  13. 如請求項1所述之方法，其中填充該等相鄰凸起特徵結構之間之該下部區域之該第一含矽薄膜在該下部區域中具有一第一厚度，以及該等相鄰凸起特徵結構之該等側壁上之該薄層具有一第二厚度，而該第一厚度大於該第二厚度。
  14. 如請求項1所述之方法，其中該等相鄰凸起特徵結構具有自該基板延伸至該等相鄰凸起特徵結構頂部的一第一高度，以及該等側壁之該下部部分的一高度小於該第一高度。
  15. 如請求項1所述之方法，其中用於沉積該第一含矽薄膜的該可流動沉積製程為一非均勻沉積製程，在該基板上沉積的層厚於該等相鄰凸起特徵結構的該等側壁上的層。
  16. 一種在一基板上之相鄰凸起特徵結構之間形成氣隙之方法，該方法包含以下步驟： 使用一可流動化學氣相沉積(chemical vapor deposition；CVD)製程形成一第一含矽薄膜，該第一含矽薄膜填充該等相鄰凸起特徵結構之間之一下部區域，該第一含矽薄膜大體不含碳；使用一沉積製程在該等相鄰凸起特徵結構之間之該第一含矽薄膜頂部上形成一含碳材料，該含碳材料大體不含矽；使用一可流動化學氣相沉積(CVD)製程在該含碳材料上方形成一第二含矽薄膜，該第二含矽薄膜填充該等相鄰凸起特徵結構之間之一上部區域，及在該等相鄰凸起特徵結構上方延伸，該第二含矽薄膜大體不含碳；以及在一高溫下固化該含碳材料及該第一含矽薄膜及該第二含矽薄膜達一時段，以在該等相鄰凸起特徵結構之間形成該等氣隙，該高溫高於該含碳材料之一分解溫度，其中，在該固化步驟期間，該含碳材料被大體去除，使得該等氣隙中之至少一者自該等相鄰凸起特徵結構中之一第一者延伸至該等相鄰凸起特徵結構中之一第二者；其中該等相鄰凸起特徵結構產生一溝槽，且該可流動沉積製程自該溝槽的一底部至該溝槽的一頂部向上填充該溝槽；以及其中該第一含矽薄膜在該等相鄰凸起特徵結構的側壁上形成一薄層，該薄層自該溝槽的一底部僅沿該等側壁的一下部部分延伸。
  17. 如請求項16所述之方法，其中該含碳材料包含一烴材料。
  18. 如請求項16所述之方法，其中該含碳材料包含一摻雜碳之氧化矽材料。
  19. 如請求項16所述之方法，其中該含碳材料係使用一可流動化學氣相沉積(CVD)製程而形成。
  20. 如請求項16所述之方法，其中該含碳材料係使用一旋塗沉積製程而形成。
  21. 如請求項16所述之方法，其中該固化步驟包括在該高溫下曝露於一含氧氣氛。
  22. 如請求項16所述之方法，其中在該固化步驟之後，該第一含矽薄膜及該第二含矽薄膜之一密度增大，及該第二含矽薄膜在該等氣隙上延伸。
  23. 如請求項16所述之方法，其中填充該等相鄰凸起特徵結構之間之該下部區域之該第一含矽薄膜在該下部區域中具有一第一厚度，以及該等相鄰凸起特徵結構之該等側壁上之該薄層具有一第二厚度，而該第一厚度大於該第二厚度。
  24. 如請求項16所述之方法，其中該等相鄰凸起特徵結構具有自該基板延伸至該等相鄰凸起特徵結構頂部的一第一高度，以及該等側壁之該下部部分的一高度小於該第一高度。
  25. 如請求項16所述之方法，其中用於沉積該第一含矽薄膜的該可流動沉積製程為一非均勻沉積製程，在該基板上沉積的層厚於該等相鄰凸起特徵結構的該等側壁上的層。
  26. 一種在一基板上之相鄰凸起特徵結構之間形成氣隙之方法，該方法包括以下步驟：使用一可流動化學氣相沉積(chemical vapor deposition；CVD)製程形成一第一含矽薄膜，該第一含矽薄膜填充該等相鄰凸起特徵結構之間之一下部區域，該第一含矽薄膜大體不含碳；使用一沉積製程在該等相鄰凸起特徵結構之間之該第一含矽薄膜頂部上形成一含碳材料，該含碳材料大體不含矽；重複該第一含矽薄膜之形成步驟及該含碳薄膜之形成步驟，直到已達到所需之一間隙填充；使用一可流動化學氣相沉積(CVD)製程在該含碳材料上方形成一最終含矽薄膜，該最終含矽薄膜填充該等相鄰凸起特徵結構之間之一上部區域，及在該等相鄰凸起特徵結構上方延伸，該最終含矽薄膜大體不含碳；以及在一高溫下固化該等含碳材料及該等含矽薄膜達一時段，以在該等相鄰凸起特徵結構之間形成該等氣隙，該高溫 高於該含碳材料之一分解溫度，其中，在該固化步驟期間，該等含碳材料被大體去除，使得該等氣隙中之至少一者自該等相鄰凸起特徵結構中之一第一者延伸至該等相鄰凸起特徵結構中之一第二者；其中該等相鄰凸起特徵結構產生一溝槽，且該可流動沉積製程自該溝槽的一底部至該溝槽的一頂部向上填充該溝槽；以及其中該第一含矽薄膜在該等相鄰凸起特徵結構的側壁上形成一薄層，該薄層自該溝槽的一底部僅沿該等側壁的一下部部分延伸。
TW103106542A 2013-03-04 2014-02-26 經控制之氣隙的形成 TWI517298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361772267P 2013-03-04 2013-03-04
US13/834,508 US8921235B2 (en) 2013-03-04 2013-03-15 Controlled air gap formation

Publications (2)

Publication Number Publication Date
TW201442148A TW201442148A (zh) 2014-11-01
TWI517298B true TWI517298B (zh) 2016-01-11

Family

ID=51421124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106542A TWI517298B (zh) 2013-03-04 2014-02-26 經控制之氣隙的形成

Country Status (4)

Country Link
US (1) US8921235B2 (zh)
KR (1) KR102018878B1 (zh)
TW (1) TWI517298B (zh)
WO (1) WO2014137609A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US9416450B2 (en) * 2012-10-24 2016-08-16 Applied Materials, Inc. Showerhead designs of a hot wire chemical vapor deposition (HWCVD) chamber
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9779983B2 (en) * 2015-05-28 2017-10-03 Sandisk Technologies Llc Methods for forming air gaps in shallow trench isolation trenches for NAND memory
US20180148832A1 (en) * 2016-11-25 2018-05-31 Applied Materials, Inc. Methods for depositing flowable carbon films using hot wire chemical vapor deposition
KR20180134048A (ko) 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조방법
US20180363133A1 (en) * 2017-06-16 2018-12-20 Applied Materials, Inc. Method and Apparatus for Void Free SiN Gapfill
KR102410013B1 (ko) 2017-10-20 2022-06-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2019173624A1 (en) * 2018-03-09 2019-09-12 Applied Materials, Inc. A method for si gap fill by pecvd
US11145509B2 (en) * 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
KR20220049295A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US6265321B1 (en) 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
US6287979B1 (en) 2000-04-17 2001-09-11 Chartered Semiconductor Manufacturing Ltd. Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US6555467B2 (en) 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
JP4574145B2 (ja) 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
US6872654B2 (en) 2002-12-26 2005-03-29 Intel Corporation Method of fabricating a bismaleimide (BMI) ASA sacrifical material for an integrated circuit air gap dielectric
WO2004073018A2 (en) 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial benzocyclobutene/norbornene polymers for making air gaps within semiconductor devices
US7041571B2 (en) 2004-03-01 2006-05-09 International Business Machines Corporation Air gap interconnect structure and method of manufacture
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US20070010072A1 (en) 2005-07-09 2007-01-11 Aviza Technology, Inc. Uniform batch film deposition process and films so produced
US7790634B2 (en) 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7781352B2 (en) 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7666754B2 (en) 2007-10-18 2010-02-23 Tokyo Electron Limited Method and system for forming an air gap structure
JP4929254B2 (ja) 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
KR101005669B1 (ko) 2008-09-03 2011-01-05 주식회사 동부하이텍 반도체 소자의 에어갭 제조 방법
US20100081293A1 (en) 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
US20110151677A1 (en) * 2009-12-21 2011-06-23 Applied Materials, Inc. Wet oxidation process performed on a dielectric material formed from a flowable cvd process
JP2013521650A (ja) * 2010-03-05 2013-06-10 アプライド マテリアルズ インコーポレイテッド ラジカル成分ｃｖｄによる共形層
US8642252B2 (en) 2010-03-10 2014-02-04 International Business Machines Corporation Methods for fabrication of an air gap-containing interconnect structure
US8318584B2 (en) * 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US8765573B2 (en) * 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8598675B2 (en) * 2011-02-10 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure profile for gap filling
KR20130015167A (ko) 2011-08-02 2013-02-13 삼성전자주식회사 에어 갭을 갖는 반도체 소자 및 그 제조 방법
US20130217240A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
US8927390B2 (en) * 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US20130260564A1 (en) * 2011-09-26 2013-10-03 Applied Materials, Inc. Insensitive dry removal process for semiconductor integration
US20130288485A1 (en) * 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
US9514932B2 (en) * 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
US8937011B2 (en) * 2012-12-18 2015-01-20 Sandisk 3D Llc Method of forming crack free gap fill

Also Published As

Publication number Publication date
WO2014137609A1 (en) 2014-09-12
KR20150126874A (ko) 2015-11-13
TW201442148A (zh) 2014-11-01
US8921235B2 (en) 2014-12-30
KR102018878B1 (ko) 2019-09-05
US20140248754A1 (en) 2014-09-04

Similar Documents

Publication Publication Date Title
TWI517298B (zh) 經控制之氣隙的形成
TWI516630B (zh) 自由基組成化學氣相沉積之原位臭氧硬化之方法
US8765573B2 (en) Air gap formation
TWI535882B (zh) 使用非碳可流動ｃｖｄ製程形成氧化矽的方法
TWI534290B (zh) 透過自由基化成份化學氣相沉積形成的共形層
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
TWI507560B (zh) 不具碳自由基成分之ｃｖｄ膜的氧摻雜
US8449942B2 (en) Methods of curing non-carbon flowable CVD films
US20120238108A1 (en) Two-stage ozone cure for dielectric films
TW201417179A (zh) 低成本流動性介電質薄膜
CN109791871A (zh) 基于远程等离子体的渐变或多层的碳化硅膜的沉积
TW201308432A (zh) 降低釋氣的覆蓋層
KR20140009170A (ko) 실리콘­질화물­수소화물 필름들의 아민 큐어링
TWI621731B (zh) 用於應力裝置之低溫可流動固化
KR20140010434A (ko) 평탄화-후 치밀화
JP2013102174A (ja) 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
JP2013507003A (ja) 平坦化後の高密度化
KR20140050059A (ko) 감소된 아웃개싱을 위한 표면 처리 및 증착
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber