KR102410013B1 - 집적회로 소자 및 그 제조 방법 - Google Patents

집적회로 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102410013B1
KR102410013B1 KR1020170136601A KR20170136601A KR102410013B1 KR 102410013 B1 KR102410013 B1 KR 102410013B1 KR 1020170136601 A KR1020170136601 A KR 1020170136601A KR 20170136601 A KR20170136601 A KR 20170136601A KR 102410013 B1 KR102410013 B1 KR 102410013B1
Authority
KR
South Korea
Prior art keywords
insulating
spacer
layer
conductive line
substrate
Prior art date
Application number
KR1020170136601A
Other languages
English (en)
Other versions
KR20190044321A (ko
Inventor
박석한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170136601A priority Critical patent/KR102410013B1/ko
Priority to US16/043,398 priority patent/US10727233B2/en
Priority to CN201811009700.1A priority patent/CN109698186B/zh
Publication of KR20190044321A publication Critical patent/KR20190044321A/ko
Application granted granted Critical
Publication of KR102410013B1 publication Critical patent/KR102410013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H01L27/10844—
    • H01L27/1085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적회로 소자는 도전 라인 및 절연 캡핑 패턴을 포함하는 도전 라인 구조물과, 상기 도전 라인 구조물의 측벽을 덮는 이너 스페이서 및 제1 절연 스페이서를 포함하는 절연 스페이서를 포함한다. 상기 제1 절연 스페이서는 슬릿부와, 상기 기판과 상기 슬릿부와의 사이에서 길게 연장되고 상기 기판으로부터의 수직 거리가 증가함에 따라 상기 이너 스페이서와의 이격 거리가 작아지도록 상기 이너 스페이서로부터 이격되어 있는 절연 포켓부와, 상기 슬릿부를 사이에 두고 상기 절연 포켓부로부터 이격되어 있고 상기 이너 스페이서에 접해 있는 상측 절연부를 포함한다. 상기 절연 스페이서를 형성하기 위하여, 상기 이너 스페이서 위에 폴리머층을 형성하고, 상기 이너 스페이서 및 상기 폴리머층에 각각 접하는 제1 절연 스페이서층을 형성하고, 상기 제1 절연 스페이서층의 일부를 제거하여 상기 폴리머층을 노출시키는 슬릿부를 가지는 제1 절연 스페이서를 형성한다.

Description

집적회로 소자 및 그 제조 방법 {Integrated circuit device and method of manufacturing the same}
본 발명의 기술적 사상은 집적회로 소자 및 그 제조 방법에 관한 것으로, 특히 상호 인접한 복수의 도전 패턴들을 구비하는 집적회로 소자 및 그 제조 방법에 관한 것이다.
전자 기술의 발달로 인해, 최근 반도체 소자의 다운-스케일링(down-scaling)이 급속도로 진행되고 있으며, 고도로 다운-스케일링된 반도체 소자에서 복수의 배선 라인과 이들 사이에 개재되는 복수의 콘택 플러그와의 사이의 이격 거리가 점차 감소되고, 이로 인해 상호 인접한 도전 패턴들간의 로드 커패시턴스 (load capacitance)가 증가되어 동작 속도 또는 리프레시 특성에 악영향을 미친다. 따라서, 이와 같은 문제를 해결할 수 있는 구조 및 그 구현 방법에 대한 기술 개발이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 고집적화에 의해 미세화된 단위 셀 내에서 복수의 도전 패턴들 사이의 로드 커패시턴스를 최소화할 수 있는 구조를 가지는 집적회로 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자는 기판상에서 제1 수평 방향으로 연장되는 도전 라인과 상기 도전 라인을 덮는 절연 캡핑 패턴을 포함하는 도전 라인 구조물과, 상기 도전 라인 구조물의 측벽에 접하는 이너(inner) 스페이서와, 상기 이너 스페이서 위에서 상기 도전 라인 구조물의 측벽을 덮는 제1 절연 스페이서를 포함하는 절연 스페이서를 포함한다. 상기 제1 절연 스페이서는 상기 기판 상에서 상기 제1 수평 방향을 따라 길게 연장되는 슬릿부(slit portion)와, 상기 기판과 상기 슬릿부와의 사이에서 상기 제1 수평 방향을 따라 길게 연장되고 상기 기판으로부터의 수직 거리가 증가함에 따라 상기 이너 스페이서와의 이격 거리가 작아지도록 상기 이너 스페이서로부터 이격되어 있는 절연 포켓부와, 상기 슬릿부를 사이에 두고 상기 절연 포켓부로부터 이격되어 있고 상기 이너 스페이서에 접해 있는 상측 절연부를 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자는 기판상에서 제1 수평 방향으로 연장되는 한 쌍의 도전 라인과 상기 한 쌍의 도전 라인을 덮는 한 쌍의 절연 캡핑 패턴을 포함하는 한 쌍의 라인 구조물과, 상기 한 쌍의 라인 구조물 사이에 일렬로 배치되는 복수의 콘택 구조물과, 상기 한 쌍의 라인 구조물과 상기 복수의 콘택 구조물의 사이에 배치된 복수의 절연 스페이서를 포함한다. 상기 복수의 절연 스페이서는 각각 상기 도전 라인 구조물의 측벽에 접하는 이너 스페이서와, 상기 제1 수평 방향을 따라 길게 연장되는 슬릿부(slit portion)와, 상기 기판과 상기 슬릿부와의 사이에서 상기 제1 수평 방향을 따라 길게 연장되고 상기 기판으로부터의 수직 거리가 증가함에 따라 상기 이너 스페이서와의 이격 거리가 작아지도록 상기 이너 스페이서로부터 이격되어 있는 절연 포켓부와, 상기 슬릿부를 사이에 두고 상기 절연 포켓부로부터 이격되어 있고 상기 이너 스페이서에 접해 있는 상측 절연부를 포함한다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는 기판 상에 도전 라인과 상기 도전 라인을 덮는 절연 캡핑 패턴을 포함하는 도전 라인 구조물을 형성한다. 상기 도전 라인 구조물의 측벽을 덮는 이너 스페이서를 형성한다. 상기 이너 스페이서보다 더 작은 높이를 가지고 상기 이너 스페이서 위에서 상기 도전 라인 구조물의 상기 측벽을 덮는 폴리머층을 형성한다. 상기 도전 라인 구조물의 상기 측벽 위에서 상기 이너 스페이서 및 상기 폴리머층에 각각 접하는 제1 절연 스페이서층을 형성한다. 상기 제1 절연 스페이서층의 일부를 제거하여 상기 폴리머층을 노출시키는 슬릿부를 가지는 제1 절연 스페이서를 형성한다.
본 발명의 기술적 사상에 의한 집적회로 소자는 도전 라인 구조물과 콘택 구조물과의 사이에 유전율이 매우 낮은 에어 스페이서 또는 폴리머 스페이서를 구비한 절연 스페이서를 포함한다. 따라서, 고집적화에 의해 미세화된 단위 셀 내에서 복수의 도전 패턴들 사이의 로드 커패시턴스를 최소화할 수 있는 구조를 제공할 수 있다. 또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 의하면, 도전 라인 구조물과 도전성 플러그와의 사이에 에어 스페이서를 형성하는 데 있어서, 도전성 플러그 위에 금속 실리사이드막 및 도전성 랜딩 패드를 형성하기 전에 에어 스페이서를 형성한다. 따라서, 에어 스페이서 형성 공정 중에 에어 스페이서, 또는 그 주변을 통한 오염 전파를 방지함으로써 집적회로 소자의 품질이 열화되는 것을 방지할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 메모리 셀 어레이 영역의 주요 구성들을 설명하기 위한 개략적인 평면 레이아웃이다.
도 2a 내지 도 2e는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자를 설명하기 위한 도면들로서, 도 2a는 집적회로 소자의 요부 단면도이고, 도 2b 내지 도 2e는 각각 도 2a의 집적회로 소자의 일부 영역의 평면도이다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자를 설명하기 위한 요부 단면도이다.
도 4는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자를 설명하기 위한 요부 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자를 설명하기 위한 요부 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자를 설명하기 위한 요부 단면도이다.
도 7은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자를 설명하기 위한 요부 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자를 설명하기 위한 요부 단면도이다.
도 9 내지 도 27은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들로서, 도 9 내지 도 14, 도 15a, 도 16a, ..., 도 25a, 도 26, 및 도 27은 각각 도 1의 A - A' 선 및 B - B' 선 단면에 대응하는 부분의 공정 순서에 따른 주요 구성들의 단면도이고, 도 15b, 도 16b, ..., 및 도 25b는 각각 도 15a, 도 16a, ..., 및 도 25a의 일부 영역을 확대하여 도시한 단면도이다.
도 28a 및 도 28b는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(10)의 메모리 셀 어레이 영역의 주요 구성들을 설명하기 위한 개략적인 평면 레이아웃이다.
도 1을 참조하면, 집적회로 소자(10)에서 복수의 활성 영역(ACT)은 평면 상의 X 방향 및 Y 방향에 대하여 사선 방향으로 수평으로 연장되도록 배치될 수 있다. 복수의 워드 라인(WL)이 복수의 활성 영역(ACT)을 가로질러 X 방향을 따라 상호 평행하게 연장될 수 있다. 복수의 워드 라인(WL) 위에는 복수의 비트 라인(BL)이 X 방향과 교차하는 Y 방향을 따라 상호 평행하게 연장될 수 있다. 복수의 비트 라인(BL)은 다이렉트 콘택(DC)을 통해 복수의 활성 영역(ACT)에 연결될 수 있다.
복수의 비트 라인(BL) 중 상호 인접한 2 개의 비트 라인(BL) 사이에 복수의 베리드 콘택(BC)이 형성될 수 있다. 복수의 베리드 콘택(BC) 위에는 복수의 도전성 랜딩 패드(LP)가 형성될 수 있다. 복수의 베리드 콘택(BC) 및 복수의 도전성 랜딩 패드(LP)는 복수의 비트 라인(BL)의 상부에 형성되는 커패시터의 하부 전극(도시 생략)을 활성 영역(ACT)에 연결시키는 역할을 할 수 있다. 복수의 도전성 랜딩 패드(LP)는 각각 베리드 콘택(BC)과 적어도 일부가 오버랩되도록 배치될 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(100A)를 설명하기 위한 요부(要部) 단면도이고, 도 2b는 도 2a의 제1 레벨(LV1)에서의 일부 영역의 평면도이고, 도 2c는 도 2a의 제2 레벨(LV2)에서의 일부 영역의 평면도이고, 도 2d는 도 2a의 제3 레벨(LV3)에서의 일부 영역의 평면도이고, 도 2e는 도 2a의 제4 레벨(LV4)에서의 일부 영역의 평면도이다. 도 2a 내지 도 2e에 예시한 집적회로 소자(100A)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다.
도 2a 내지 도 2e를 참조하면, 집적회로 소자(100A)는 기판(110) 상에서 제1 수평 방향(Y 방향)을 따라 연장되는 비트 라인(BL)과, 비트 라인(BL)을 덮는 절연 캡핑 패턴(136)을 포함하는 도전 라인 구조물(130A)을 포함한다.
일부 실시예들에서, 기판(110)은 실리콘, 예를 들면 단결정 실리콘, 다결정 실리콘, 또는 비정질 실리콘을 포함할 수 있다. 다른 일부 실시예들에서, 기판(110)은 Ge, SiGe, SiC, GaAs, InAs, 및 InP 중에서 선택되는 적어도 하나를 포함할 수 있다. 기판(110)은 도전 영역, 예를 들면 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물을 포함할 수 있다.
기판(110) 상에는 절연막(120)이 형성되어 있다. 절연막(120)은 실리콘 산화막, 실리콘 질화막, 또는 이들의 조합으로 이루어질 수 있다.
도전 라인 구조물(130A)은 절연막(120) 상에서 Y 방향으로 연장될 수 있다. 비트 라인(BL)은 도전성 폴리실리콘, TiN, TiSiN, W, 텅스텐 실리사이드, 또는 이들의 조합으로 이루어질 수 있다. 절연 캡핑 패턴(136)은 실리콘 질화막으로 이루어질 수 있다.
도전 라인 구조물(130A)의 양 측에는 복수의 콘택 구조물(150)이 Y 방향을 따라 일렬로 배치될 수 있다. 도전 라인 구조물(130A)의 양 측에서 복수의 콘택 구조물(150) 각각의 사이에는 절연 펜스(148)가 배치될 수 있다. 복수의 콘택 구조물(150)은 각각 절연막(120)을 관통하여 기판(110)의 상면(110T)보다 더 낮은 레벨까지 연장될 수 있다. 복수의 콘택 구조물(150)은 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 또는 이들의 조합으로 이루어질 수 있다. 절연 펜스(148)는 실리콘 질화막으로 이루어질 수 있다.
도전 라인 구조물(130A)의 양 측벽은 절연 스페이서(140A)로 덮여 있다. 비트 라인(BL)과 복수의 콘택 구조물(150)은 절연 스페이서(140A)에 의해 상호 절연될 수 있다. 절연 스페이서(140A)는 기판(110) 상에서 비트 라인(BL)과 나란히 Y 방향으로 길게 연장될 수 있다.
절연 스페이서(140A)는 도전 라인 구조물(130A)의 측벽에 접하는 이너(inner) 스페이서(142)와, 이너 스페이서(142) 위에서 도전 라인 구조물(130A)의 측벽을 덮는 제1 절연 스페이서(144)와, 제1 절연 스페이서(144)를 사이에 두고 도전 라인 구조물(130A)의 측벽을 덮는 제2 절연 스페이서(146)를 포함할 수 있다.
이너 스페이서(142)는 도전 라인 구조물(130A)의 측벽과 절연막(120)의 상면을 컨포멀(conformal)하게 덮도록 연장될 수 있다. 일부 실시예들에서, 이너 스페이서(142)는 실리콘 질화막으로 이루어질 수 있다.
제1 절연 스페이서(144)는 기판(110)의 상면(110T)보다 더 높은 레벨에서 Y 방향으로 길게 연장되는 슬릿부(slit portion)(144S)와, 기판(110)과 슬릿부(144S)와의 사이에서 Y 방향으로 길게 연장되어 있는 절연 포켓부(144A)와, 슬릿부(144S)를 사이에 두고 절연 포켓부(144A)로부터 이격되어 있고 이너 스페이서(142)에 접해 있는 상측 절연부(144B)를 포함한다. 일부 실시예들에서, 제1 절연 스페이서(144)를 구성하는 절연 포켓부(144A) 및 상측 절연부(144B)는 실리콘 산화막으로 이루어질 수 있다.
절연 포켓부(144A)는 비트 라인(BL)과 대면하면서 비트 라인(BL)과 나란히 연장될 수 있다. 상측 절연부(144B)는 절연 캡핑 패턴(136)과 대면하면서 절연 캡핑 패턴(136)과 나란히 연장될 수 있다.
절연 포켓부(144A)는 이너 스페이서(142)로부터 이격되어 있다. 기판(110)으로부터의 거리, 즉 기판(110)으로부터 멀어지는 Z 방향의 거리가 증가함에 따라, 제2 수평 방향(X 방향)에서 절연 포켓부(144A)와 이너 스페이서(142)와의 이격 거리는 작아지는 부분을 갖는다.
절연 포켓부(144A) 중 슬릿부(144S)를 한정하는 최상부는 이너 스페이서(142)로부터 이격되어 있고, 상측 절연부(144B) 중 슬릿부(144S)를 한정하는 저면은 이너 스페이서(142)에 접해 있을 수 있다. 일부 실시예들에서, 절연 포켓부(144A) 중 슬릿부(144S)에 인접한 상부(144AU)는 기판(110)의 상면(110T)에 대하여 실질적으로 수직 방향(Z 방향)으로 연장될 수 있다. 절연 포켓부(144A)의 상부(144AU)와 이너 스페이서(142)는 상호 평행하게 연장될 수 있다.
절연 포켓부(144A)는 비트 라인(BL)에 대면하는 레벨, 예를 들면 제1 레벨(LV1)에서는 이너 스페이서(142)와의 사이에 제1 폭(W11)(도 2b 참조)을 가지는 제1 절연 공간을 한정하고, 절연 캡핑 패턴(136)에 대면하는 레벨, 예를 들면 제2 레벨(LV2) 및 제3 레벨(LV3)에서는 이너 스페이서(142)와의 사이에 제1 폭(W11)보다 더 작은 제2 폭(W12)(도 2c 및 도 2d 참조)을 가지는 제2 절연 공간을 한정할 수 있다. 상기 제1 절연 공간과 상기 제2 절연 공간은 상호 연통될 수 있다.
절연 스페이서(140)는 상기 제1 절연 공간 및 상기 제2 절연 공간을 채우는 에어 스페이서(AS1)를 더 포함할 수 있다. 에어 스페이서(AS1)는 상기 제1 절연 공간을 채우는 하부 에어 스페이서(AS1L)와, 상기 제2 절연 공간을 채우는 상부 에어 스페이서(AS1U)를 포함할 수 있다. X 방향에서, 하부 에어 스페이서(AS1L)의 폭보다 상부 에어 스페이서(AS1U)의 폭이 더 작을 수 있다. 일부 실시예들에서, X 방향에서 하부 에어 스페이서(AS1L)는 제1 폭(W11)을 가지고, 상부 에어 스페이서(AS1U)는 제2 폭(W12)을 가질 수 있다.
도전 라인 구조물(130A)과 제2 절연 스페이서(146)와의 사이에는 이너 스페이서(142), 제1 절연 스페이서(144), 및 에어 스페이서(AS1)가 개재될 수 있다. 제2 절연 스페이서(146)는 제1 절연 스페이서(144)의 외부 측벽을 덮는 외측 절연부(146A)와, 외측 절연부(146A)에 일체로 연결되어 있고 슬릿부(144S)를 관통하여 이너 스페이서(142)와 제1 절연 스페이서(144)와의 사이의 공간까지 연장된 삽입부(146P)를 포함할 수 있다. 삽입부(146P)는 제1 절연 스페이서(144) 중 절연 포켓부(144A)의 상부(144AU)와 이너 스페이서(142)와의 사이의 제2 절연 공간 내에 위치될 수 있다. 삽입부(146P)는 이너 스페이서(142)를 사이에 두고 절연 캡핑 패턴(136)에 대면할 수 있다. 도 2d에 예시한 바와 같이, 삽입부(146P)는 Y 방향으로 길게 연장되는 라인 형상을 가질 수 있다. 제2 절연 스페이서(146)를 구성하는 외측 절연부(146A) 및 삽입부(146P)는 실리콘 질화막, SiOCN 막, SiCN 막, 또는 이들의 조합으로 이루어질 수 있다. 상기 SiOCN은 실리콘(Si), 산소(O), 탄소(C), 및 질소(N)을 함유하는 물질을 의미한다. 상기 SiCN은 실리콘(Si), 탄소(C), 및 질소(N)을 함유하는 물질을 의미한다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자(100B)를 설명하기 위한 요부 단면도이다. 도 3에 예시한 집적회로 소자(100B)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다. 도 3에서, 도 2a 내지 도 2e에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
집적회로 소자(100B)는 기판(110) 상에서 제1 수평 방향 (도 3에서 Y 방향)을 따라 연장되는 복수의 비트 라인(BL)과, 복수의 비트 라인(BL)을 덮는 복수의 절연 캡핑 패턴(136)을 포함하는 복수의 도전 라인 구조물(130B)을 포함한다. 복수의 도전 라인 구조물(130B)은 도 2a 내지 도 2e를 참조하여 설명한 도전 라인 구조물(130A)과 대체로 동일한 구성을 가진다. 단, 복수의 도전 라인 구조물(130B)은 비트 라인(BL) 및 절연 캡핑 패턴(136) 외에, 비트 라인(BL)과 기판(110)의 활성 영역과의 사이에 연결되는 다이렉트 콘택(DC)을 더 포함할 수 있다. 일부 실시예들에서, 비트 라인(BL)과 다이렉트 콘택(DC)은 일체로 연결된 구조를 가질 수 있다.
집적회로 소자(100B)는 복수의 도전 라인 구조물(130B) 각각의 양 측벽을 덮는 복수의 절연 스페이서(140B)를 포함한다. 복수의 절연 스페이서(140B)는 각각 도 2a 내지 도 2e를 참조하여 설명한 절연 스페이서(140A)와 대체로 동일한 구성을 가질 수 있다. 단, 복수의 절연 스페이서(140B) 중 도전 라인 구조물(130B)의 다이렉트 콘택(DC)을 덮는 부분들은 기판(110)의 상면(110T)보다 더 낮은 레벨까지 기판(110) 내부를 향해 연장되는 구조를 가질 수 있다. 이에 따라, 다이렉트 콘택(DC)의 양측에서 이너 스페이서(142), 제1 절연 스페이서(144), 제1 절연 스페이서(144)의 절연 포켓부(144A)와 이너 스페이서(142)와의 사이의 하부 에어 스페이서(AS1L), 및 제2 절연 스페이서(146)는 각각 기판(110)의 상면(110T)보다 더 낮은 레벨까지 기판(110) 내부를 향해 연장되는 구조를 가질 수 있다.
도 2a 내지 도 2e를 참조하여 설명한 바와 같이, 복수의 도전 라인 구조물(130B) 중 이웃하는 2 개의 도전 라인 구조물(130B) 사이에는 복수의 콘택 구조물(150)이 Y 방향을 따라 일렬로 배치되고, 복수의 콘택 구조물(150) 각각의 사이에는 절연 펜스(148)가 배치될 수 있다. 이웃하는 2 개의 도전 라인 구조물(130B) 사이에 개재된 콘택 구조물(150)에서, 제1 절연 스페이서(144)의 절연 포켓부(144A)에 대면하는 부분은 X 방향에서 제3 폭(W13)을 가지고, 제1 절연 스페이서(144)의 상측 절연부(144B)에 대면하는 부분은 X 방향에서 제3 폭(W13)보다 더 큰 제4 폭(W14)을 가질 수 있다.
도 4는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자(100C)를 설명하기 위한 요부 단면도이다. 도 4에 예시한 집적회로 소자(100C)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다. 도 4에서, 도 2a 내지 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
집적회로 소자(100C)는 도 3을 참조하여 설명한 집적회로 소자(100B)와 대체로 동일한 구성을 가질 수 있다. 단, 집적회로 소자(100C)는 복수의 도전 라인 구조물(130B) 각각의 양 측벽을 덮는 복수의 절연 스페이서(140C)를 포함한다. 복수의 절연 스페이서(140C)는 각각 도 3을 참조하여 설명한 절연 스페이서(140B)와 대체로 동일한 구성을 가질 수 있다. 단, 복수의 절연 스페이서(140C)는 이너 스페이서(142)와 절연 포켓부(144A)와의 사이에 한정되는 상기 제1 절연 공간 및 상기 제2 절연 공간을 채우는 폴리머 스페이서(143)를 포함한다. 복수의 절연 스페이서(140C)는 도 2a 내지 도 3에 예시한 에어 스페이서(AS1)는 포함하지 않을 수 있다.
일부 실시예들에서, 폴리머 스페이서(143)는 실리콘 산화막보다 더 낮은 유전율을 가질 수 있다. 예를 들면, 폴리머 스페이서(143)는 약 2 ∼ 3의 유전율을 가질 수 있다. 일부 실시예들에서, 폴리머 스페이서(143)는 상기 제1 절연 공간 및 상기 제2 절연 공간에서 이너 스페이서(142)에 화학 결합된 그라프트 중합체층(graft polymer layer)(143A)와, 상기 제2 절연 공간에서 그라프트 중합체층(143A)에 자기조립된 폴리머 블록으로 이루어지는 수직 도메인층(143B)을 포함할 수 있다. 폴리머 스페이서(143)을 구성하는 그라프트 중합체층(143A) 및 수직 도메인층(143B)은 각각 다이렉트 콘택(DC)의 측벽을 덮는 부분들을 포함할 수 있으며, 이들 부분은 기판(110)의 상면(110T)보다 더 낮은 레벨까지 기판(110) 내부를 향해 연장되는 구조를 가질 수 있다.
그라프트 중합체층(143A) 및 수직 도메인층(143B)은 각각 비닐계 폴리머(vinyl polymers)로 이루어질 수 있다. 예를 들면, 그라프트 중합체층(143A) 및 수직 도메인층(143B)은 각각 방향족 탄화수소계 폴리머(aromatic hydrocarbon polymer), (메트)아크릴계 폴리머((meth)acrylic polymer), 비닐 피리딘계 폴리머(vinylpyridine polymer), 비닐에스테르계 폴리머(vinylester polymer), 비닐 피롤리돈계 폴리머(vinylpyrrolidone polymer), 올레핀계 폴리머(olefin polymer), 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 그라프트 중합체층(143A) 및 수직 도메인층(143B)은 각각 PS(polystyrene)로 이루어질 수 있다. 다른 예에서, 그라프트 중합체층(143A) 및 수직 도메인층(143B)은 각각 PMMA(poly(methyl methacrylate))로 이루어질 수 있다. 그러나, 이들은 예시에 불과한 것으로서, 본 발명이 상기 예시한 바에 한정되는 것은 아니다.
도 5는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자(200A)를 설명하기 위한 요부 단면도이다. 도 4에 예시한 집적회로 소자(200A)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다. 도 5에서, 도 2a 내지 도 2e에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
집적회로 소자(200A)는 도 2a 내지 도 2e를 참조하여 설명한 집적회로 소자(100A)와 대체로 동일한 구성을 가진다. 단, 집적회로 소자(200A)에서 도전 라인 구조물(130A)의 양 측벽은 절연 스페이서(240A)로 덮여 있다. 절연 스페이서(240A)는 이너 스페이서(142)와, 제1 절연 스페이서(244)와, 제2 절연 스페이서(246)를 포함할 수 있다.
제1 절연 스페이서(244)는 슬릿부(244S), 절연 포켓부(244A), 및 상측 절연부(244B)를 포함한다. 슬릿부(244S), 절연 포켓부(244A), 및 상측 절연부(244B)는 각각 도 2a에 예시한 슬릿부(144S), 절연 포켓부(144A), 및 상측 절연부(144B)와 유사한 구성을 가진다. 단, 절연 포켓부(244A) 중 슬릿부(244S)를 한정하는 최상부에 인접한 상부(244AU)는 기판(110)으로부터 멀어질수록 이너 스페이서(142)에 점차 가까워지도록 경사 방향으로 연장될 수 있다.
절연 스페이서(240A)는 이너 스페이서(142)와 절연 포켓부(244A)와의 사이에 한정되는 절연 공간들을 채우는 에어 스페이서(AS2)를 더 포함할 수 있다. 에어 스페이서(AS2)는 제1 레벨(LV1)에서 절연 포켓부(244A)와 이너 스페이서(142)와의 사이에 제1 폭(W21)을 가지는 하부 에어 스페이서(AS2L)와, 제2 레벨(LV2)에서 절연 포켓부(244A) 중 슬릿부(244S)에 인접한 상부(244AU)와 이너 스페이서(142)와의 사이에 제1 폭(W21)보다 더 작은 폭을 가지는 상부 에어 스페이서(AS2U)를 포함할 수 있다. 하부 에어 스페이서(AS2L)와 상부 에어 스페이서(AS2U)는 상호 연통될 수 있다. X 방향에서, 상부 에어 스페이서(AS2U)의 폭은 기판(110)으로부터 멀어질수록 점차 작아질 수 있다.
제2 절연 스페이서(246)는 제1 절연 스페이서(244)의 외부 측벽을 덮는 외측 절연부(246A)와, 외측 절연부(246A)에 일체로 연결되어 있고 슬릿부(244S)를 관통하여 이너 스페이서(142)와 제1 절연 스페이서(244)와의 사이의 공간까지 연장된 삽입부(246P)를 포함할 수 있다. 삽입부(246P)의 수직 길이는 도 2a에 예시한 삽입부(146P)의 수직 길이보다 더 작을 수 있다.
도 6은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자(200B)를 설명하기 위한 요부 단면도이다. 도 6에 예시한 집적회로 소자(200B)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다. 도 6에서, 도 2a 내지 도 5에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
집적회로 소자(200B)는 도 3에 예시한 집적회로 소자(100B)와 유사하게 기판(110) 상에서 제1 수평 방향 (도 3에서 Y 방향)을 따라 연장되는 복수의 도전 라인 구조물(130B)을 포함한다. 집적회로 소자(200B)는 복수의 도전 라인 구조물(130B) 각각의 양 측벽을 덮는 복수의 절연 스페이서(240B)를 포함한다. 복수의 절연 스페이서(240B)는 각각 도 5를 참조하여 설명한 절연 스페이서(240A)와 대체로 동일한 구성을 가질 수 있다. 단, 복수의 절연 스페이서(240B) 중 도전 라인 구조물(130B)의 다이렉트 콘택(DC)을 덮는 부분들은 기판(110)의 상면(110T)보다 더 낮은 레벨까지 기판(110) 내부를 향해 연장되는 구조를 가질 수 있다.
도 2b 내지 도 2e에 예시한 바와 유사하게, 복수의 도전 라인 구조물(130B) 중 이웃하는 2 개의 도전 라인 구조물(130B) 사이에는 복수의 콘택 구조물(150) 및 복수의 절연 펜스(148)가 Y 방향을 따라 하나씩 교대로 배치될 수 있다. 이웃하는 2 개의 도전 라인 구조물(130B) 사이에 개재된 콘택 구조물(150)에서, 제1 절연 스페이서(244)의 절연 포켓부(244A)에 대면하는 부분은 X 방향에서 제3 폭(W23)을 가지고, 제1 절연 스페이서(244)의 상측 절연부(244B)에 대면하는 부분은 X 방향에서 제3 폭(W23)보다 더 큰 제4 폭(W24)을 가질 수 있다.
다른 일부 실시예들에서, 집적회로 소자(200B)는 에어 스페이서(AS2) 대신 이너 스페이서(142)와 절연 포켓부(244A)와의 사이에 한정되는 절연 공간들을 채우는 폴리머 스페이서를 포함할 수 있다. 절연 스페이서(240B)에 채용 가능한 폴리머 스페이서는 도 4를 참조하여 설명한 폴리머 스페이서(143)와 동일 또는 유사한 구성을 가질 수 있다.
도 7은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자(300A)를 설명하기 위한 요부 단면도이다. 도 7에 예시한 집적회로 소자(300A)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다. 도 7에서, 도 2a 내지 도 2e에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
집적회로 소자(300A)는 도 2a 내지 도 2e를 참조하여 설명한 집적회로 소자(100A)와 대체로 동일한 구성을 가진다. 단, 집적회로 소자(300A)에서 도전 라인 구조물(130A)의 양 측벽은 절연 스페이서(340A)로 덮여 있다. 절연 스페이서(340A)는 이너 스페이서(142)와, 제1 절연 스페이서(344)와, 제2 절연 스페이서(346)를 포함할 수 있다.
제1 절연 스페이서(344)는 슬릿부(344S), 절연 포켓부(344A), 및 상측 절연부(344B)를 포함한다. 슬릿부(344S), 절연 포켓부(344A), 및 상측 절연부(344B)는 각각 도 2a에 예시한 슬릿부(144S), 절연 포켓부(144A), 및 상측 절연부(144B)와 유사한 구성을 가진다. 단, 절연 포켓부(344A) 중 슬릿부(344S)를 한정하는 최상부는 이너 스페이서(142)에 접해 있고, 절연 포켓부(344A) 중 슬릿부(344S)에 인접한 상부(344AU)는 기판(110)으로부터 멀어질수록 이너 스페이서(142)에 점차 가까워지도록 경사 방향으로 연장될 수 있다.
절연 스페이서(340A)는 이너 스페이서(142)와 절연 포켓부(344A)와의 사이에 한정되는 절연 공간들을 채우는 에어 스페이서(AS3)를 더 포함할 수 있다. 에어 스페이서(AS3)는 제1 레벨(LV1)에서 절연 포켓부(344A)와 이너 스페이서(142)와의 사이에 제1 폭(W31)을 가지는 제1 절연 공간을 채우는 하부 에어 스페이서(AS3L)와, 제2 레벨(LV2)에서 절연 포켓부(344A)의 상부(344AU)와 이너 스페이서(142)와의 사이에 제1 폭(W31)보다 더 작은 폭을 가지는 제2 절연 공간을 채우는 상부 에어 스페이서(AS3U)를 포함할 수 있다. 하부 에어 스페이서(AS3L)와 상부 에어 스페이서(AS3U)는 상호 연통될 수 있다. X 방향에서, 상부 에어 스페이서(AS3U)의 폭은 기판(110)으로부터 멀어질수록 점차 작아질 수 있으며, 상부 에어 스페이서(AS3U)의 최상부는 절연 포켓부(344A)의 상부(344AU)와 이너 스페이서(142)가 만나는 지점에 의해 결정될 수 있다.
제2 절연 스페이서(346)는 제1 절연 스페이서(344)의 외부 측벽을 덮는 외측 절연부(346A)와, 외측 절연부(346A)로부터 돌출되어 슬릿부(344S)를 채우는 돌출부(346P)를 포함할 수 있다.
도 8은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자(300B)를 설명하기 위한 요부 단면도이다. 도 8에 예시한 집적회로 소자(300B)는 도 1에 예시한 집적회로 소자(10)의 일부를 구성할 수 있다. 도 8에서, 도 2a 내지 도 7에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
집적회로 소자(300B)는 도 3에 예시한 집적회로 소자(100B)와 유사하게 기판(110) 상에서 제1 수평 방향 (도 3에서 Y 방향)을 따라 연장되는 복수의 도전 라인 구조물(130B)을 포함한다. 집적회로 소자(300B)는 복수의 도전 라인 구조물(130B) 각각의 양 측벽을 덮는 복수의 절연 스페이서(340B)를 포함한다. 복수의 절연 스페이서(340B)는 각각 도 7를 참조하여 설명한 절연 스페이서(340A)와 대체로 동일한 구성을 가질 수 있다. 단, 복수의 절연 스페이서(340B) 중 도전 라인 구조물(130B)의 다이렉트 콘택(DC)을 덮는 부분들은 기판(110)의 상면(110T)보다 더 낮은 레벨까지 기판(110) 내부를 향해 연장되는 구조를 가질 수 있다.
도 2b 내지 도 2e에 예시한 바와 유사하게, 복수의 도전 라인 구조물(130B) 중 이웃하는 2 개의 도전 라인 구조물(130B) 사이에는 복수의 콘택 구조물(150) 및 복수의 절연 펜스(148)가 Y 방향을 따라 하나씩 교대로 배치될 수 있다. 이웃하는 2 개의 도전 라인 구조물(130B) 사이에 개재된 콘택 구조물(150)에서, 제1 절연 스페이서(344)의 절연 포켓부(344A)에 대면하는 부분은 X 방향에서 제3 폭(W33)을 가지고, 제1 절연 스페이서(344)의 상측 절연부(344B)에 대면하는 부분은 X 방향에서 제3 폭(W33)보다 더 큰 제4 폭(W34)을 가질 수 있다.
다른 일부 실시예들에서, 집적회로 소자(300B)는 에어 스페이서(AS3) 대신 이너 스페이서(142)와 절연 포켓부(344A)와의 사이에 한정되는 절연 공간들을 채우는 폴리머 스페이서를 포함할 수 있다. 절연 스페이서(340B)에 채용 가능한 폴리머 스페이서는 도 4를 참조하여 설명한 폴리머 스페이서(143)와 동일 또는 유사한 구성을 가질 수 있다.
도 1 내지 도 8을 참조하여 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 예시적인 구성들을 설명하였으나, 본 발명의 기술적 사상은 본 명세서에 예시한 바에 한정되지 않는다. 본 발명의 기술적 사상에 의하면, 도 1 내지 도 8을 참조하여 설명한 바로부터 본 발명의 기술적 사상의 범위 내에서 다양하게 변형 및 변경된 구조를 가지는 집적회로 소자들을 제공할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(100A, 100B, 100C, 200A, 200B, 300A, 300B)는 도전 라인 구조물(130A, 130B)과 복수의 콘택 구조물(150)과의 사이에 유전율이 매우 낮은 에어 스페이서(AS1, AS2, AS3) 또는 폴리머 스페이서(143)를 구비한 절연 스페이서(140A, 140B, 140C, 240A, 240B, 340A, 340B)를 포함한다. 따라서, 고집적화에 의해 미세화된 단위 셀 내에서 복수의 도전 패턴들 사이의 로드 커패시턴스를 최소화할 수 있는 구조를 제공할 수 있다.
도 9 내지 도 27은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(400)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 9 내지 도 14, 도 15a, 도 16a, ..., 도 25a, 도 26, 및 도 27에서, (a)에는 도 1의 A - A' 선 단면에 대응하는 부분의 공정 순서에 따른 주요 구성들이 예시되어 있고, (b)에는 도 1의 B - B' 선 단면에 대응하는 부분의 공정 순서에 따른 주요 구성들이 예시되어 있다. 도 15b, 도 16b, ..., 및 도 25b는 도 15a, 도 16a, ..., 및 도 25a의 (a)에 예시된 일부 영역(XX)을 확대하여 도시한 단면도이다. 도 9 내지 도 27에 있어서, 도 1 내지 도 8에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 9를 참조하면, 기판(110) 상에 소자 분리용 트렌치(T1)를 형성하고, 소자 분리용 트렌치(T1) 내에 소자분리막(112)을 형성한다.
소자분리막(112)에 의해 기판(110)에 활성 영역(ACT)이 정의될 수 있다. 소자분리막(112)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다. 소자분리막(112)은 한 종류의 절연막으로 이루어지는 단일층, 서로 다른 두 종류의 절연막으로 이루어지는 이중층, 또는 적어도 세 종류의 절연막들의 조합으로 이루어지는 다중층으로 구성될 수 있다.
기판(110)에 복수의 워드 라인 트렌치(T2)를 형성할 수 있다. 복수의 워드 라인 트렌치(T2)는 X 방향으로 상호 평행하게 연장되며, 활성 영역(ACT)을 가로지르는 라인 형상을 가질 수 있다. 도 9의 (b)에 예시된 바와 같이, 저면에 단차가 형성된 복수의 워드 라인 트렌치(T2)를 형성하기 위하여, 소자분리막(112) 및 기판(110)을 각각 별도의 식각 공정으로 식각하여, 소자분리막(112)의 식각 깊이와 기판(110)의 식각 깊이가 서로 다르게 되도록 할 수 있다. 복수의 워드 라인 트렌치(T2)가 형성된 결과물을 세정한 후, 복수의 워드 라인 트렌치(T2) 각각의 내부에 게이트 유전막(116), 워드 라인(118), 및 매몰 절연막(119)을 차례로 형성할 수 있다. 워드 라인(118)은 도 1에 예시한 워드 라인(WL)을 구성할 수 있다. 일부 실시예들에서, 복수의 워드 라인(118)을 형성한 후, 복수의 워드 라인(118) 각각의 양측에서 기판(110)에 불순물 이온을 주입하여 복수의 활성 영역(ACT)의 상면에 복수의 소스/드레인 영역을 형성할 수 있다. 다른 일부 실시예들에서, 복수의 워드 라인(118)을 형성하기 전에 복수의 소스/드레인 영역을 형성하기 위한 불순물 이온 주입 공정이 수행될 수 있다.
게이트 유전막(116)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, ONO (oxide/nitride/oxide), 또는 실리콘 산화막보다 높은 유전 상수를 가지는 고유전막 중에서 선택되는 적어도 하나로 이루어질 수 있다. 예를 들면, 게이트 유전막(116)은 약 10 내지 25의 유전 상수를 가질 수 있다. 일부 실시예들에서, 게이트 유전막(116)은 HfO2, Al2O3, HfAlO3, Ta2O3, TiO2, 또는 이들의 조합으로 이루어질 수 있으나, 상기 예시한 바에 한정되지 않는다. 복수의 워드 라인(118)은 Ti, TiN, Ta, TaN, W, WN, TiSiN, WSiN, 또는 이들의 조합으로 이루어질 수 있다.
복수의 매몰 절연막(119) 각각의 상면은 기판(110)의 상면과 실질적으로 동일 레벨에 위치될 수 있다. 복수의 매몰 절연막(119)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 또는 이들의 조합으로 이루어질 수 있다. 복수의 매몰 절연막(119) 및 기판(110) 상에 절연막(120)을 형성한다. 절연막(120)은 기판(110) 상에 차례로 형성된 제1 절연막(122) 및 제2 절연막(124)을 포함할 수 있다. 절연막(120)은 복수의 활성 영역(ACT)의 상면, 소자분리막(112)의 상면, 및 복수의 매몰 절연막(119)의 상면을 덮도록 형성될 수 있다. 일부 실시예들에서, 제1 절연막(122)은 실리콘 산화막으로 이루어지고, 제2 절연막(124)은 실리콘 질화막으로 이루어질 수 있다.
도 10을 참조하면, 절연막(120) 상에 제1 도전층(CL1)을 형성한다. 제1 도전층(CL1)은 도핑된 폴리실리콘으로 이루어질 수 있다.
도 11을 참조하면, 제1 도전층(CL1) 위에 마스크 패턴(MP1)을 형성한 후, 마스크 패턴(MP1)의 개구(MH)를 통해 노출되는 제1 도전층(CL1)을 식각하고 그 결과 노출되는 기판(110)의 일부 및 소자분리막(112)의 일부를 식각하여 기판(110)의 활성 영역(ACT)을 노출시키는 다이렉트 콘택홀(DCH)을 형성한다.
마스크 패턴(MP1)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다. 마스크 패턴(MP1)을 형성하기 위하여 포토리소그래피 공정을 이용할 수 있다.
도 12를 참조하면, 마스크 패턴(MP1)(도 11 참조)을 제거하고, 다이렉트 콘택홀(DCH) 내에 다이렉트 콘택(DC)을 형성한다.
다이렉트 콘택(DC)을 형성하기 위한 예시적인 공정에서, 다이렉트 콘택홀(DCH)의 내부 및 제1 도전층(CL1)의 상부에 다이렉트 콘택홀(DCH)을 채우기에 충분한 두께의 제2 도전층을 형성하고, 제2 도전층이 다이렉트 콘택홀(DCH) 내에만 남도록 제2 도전층을 에치백 할 수 있다. 제2 도전층은 도핑된 폴리실리콘으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 13을 참조하면, 제1 도전층(CL1) 및 다이렉트 콘택(DC)의 상부에 제3 도전층(CL3), 제4 도전층(CL4), 및 복수의 절연 캡핑 패턴(136)을 차례로 형성한다.
복수의 절연 캡핑 패턴(136)은 각각 Y 방향을 따라 길게 연장되는 라인 패턴으로 이루어질 수 있다. 제3 도전층(CL3) 및 제4 도전층(CL4)은 각각 TiN, TiSiN, W, 텅스텐 실리사이드, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 제3 도전층(CL3)은 TiSiN을 포함하고, 제4 도전층(CL4)은 W을 포함할 수 있다. 복수의 절연 캡핑 패턴(136)은 실리콘 질화막으로 이루어질 수 있다.
도 14를 참조하면, 절연 캡핑 패턴(136)을 식각 마스크로 이용하여 하부의 제4 도전층(CL4), 제3 도전층(CL3), 제1 도전층(CL1), 및 다이렉트 콘택(DC) 각각의 일부를 식각하여 기판(110) 상에 복수의 비트 라인(BL)을 형성한다. 이에 따라, 비트 라인(BL) 및 절연 캡핑 패턴(136)을 포함하는 복수의 도전 라인 구조물(430)이 형성될 수 있다. 복수의 도전 라인 구조물(430)은 각각 비트 라인(BL)에 일체로 연결된 다이렉트 콘택(DC)을 포함할 수 있다.
복수의 비트 라인(BL)은 각각 제1 도전층(CL1), 제3 도전층(CL3), 및 제4 도전층(CL4)의 남은 부분들로 이루어질 수 있다. 복수의 비트 라인(BL)이 형성된 후, 다이렉트 콘택(DC) 주변에서 다이렉트 콘택홀(DCH)의 일부가 다시 노출될 수 있다.
도 15a 및 도 15b를 참조하면, 도 14의 결과물에서의 노출 표면들을 컨포멀하게 덮는 이너 스페이서(142)를 형성한다.
일부 실시예들에서, 이너 스페이서(142)를 형성하기 위하여 ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 공정을 이용할 수 있다.
도 16a 및 도 16b를 참조하면, 이너 스페이서(142)가 형성된 도 15a의 결과물을 세정한 후, 이너 스페이서(142) 위에서 복수의 도전 라인 구조물(430) 각각의 측벽을 덮는 그라프트 중합체층(graft polymer layer)(443A)을 형성한다.
그라프트 중합체층(443A)은 복수의 도전 라인 구조물(430)의 상면보다 낮은 레벨의 상면을 가지고, 복수의 도전 라인 구조물(430) 각각의 사이의 공간에서 노출된 표면들을 컨포멀하게 덮도록 형성될 수 있다.
일부 실시예들에서, 그라프트 중합체층(443A)을 형성하기 위하여 다음과 같은 일련의 공정들을 수행할 수 있다. 먼저, 정착기(anchoring group)를 가지는 정착용 폴리머를 포함하는 폴리머 조성물을 이너 스페이서(142)가 형성된 결과물 상에 코팅하여 폴리머 조성물층(PC1)을 형성한다. 일부 실시예들에서, 폴리머 조성물층(PC1)은 동일 또는 유사한 분자량을 가지는 정착용 폴리머들만을 포함하도록 형성될 수 있다. 예를 들면, 폴리머 조성물층(PC1)에 포함되는 모든 정착용 폴리머들은 약 2,000 ∼ 500,000의 범위 내에서 선택되는 수평균분자량(Mn)을 가질 수 있으며, 폴리머 조성물층(PC1)에 포함되는 정착용 폴리머들의 중량평균분자량(Mw) 대 수평균분자량(Mn)의 비인 다분산도(Mw/Mn)가 약 1.1 이하일 수 있으나, 본 발명의 기술적 사상이 상기 예시한 바에 한정되는 것은 아니다.
폴리머 조성물층(PC1)은 복수의 도전 라인 구조물(130) 각각의 상면 높이보다 더 낮은 레벨의 상면을 가지도록 형성될 수 있다. 폴리머 조성물층(PC1)은 표면 장력으로 인해 오목한 상면을 가지고, 폴리머 조성물층(PC1) 중 이너 스페이서(142)에 접하는 에지부에서 가장 큰 높이를 가지며, 이너 스페이서(142)에 접하는 에지부로부터 멀어질수록 상면의 높이가 점차 감소되는 경사면을 가질 수 있다.
폴리머 조성물층(PC1)을 열처리하여 폴리머 조성물층(PC1)에 접하는 이너 스페이서(142)의 표면들 상에 상기 정착용 폴리머가 그라프트되도록 상기 정착용 폴리머의 정착기와 이너 스페이서(142)의 노출 표면과의 반응을 유도하여, 이너 스페이서(142) 상에 그라프트 중합체층(443A)을 형성할 수 있다. 일부 실시예들에서, 이너 스페이서(142)의 세정 후 이너 스페이서(142)의 표면에 남아 있는 히드록시기와 상기 정착용 폴리머의 정착기인 히드록시기와의 축합 반응 (condensation reaction)에 의해 상기 정착용 폴리머가 이너 스페이서(142)의 표면에 그라프트될 수 있다. 그라프트 중합체층(443A)을 형성하기 위한 상기 열처리는 약 150 ∼ 300 ℃의 범위 내에서 약 60 ∼ 300 초 동안 수행될 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
폴리머 조성물층(PC1)에 포함되는 상기 정착용 폴리머는 비닐계 폴리머로 이루어질 수 있다. 예를 들면, 상기 정착용 폴리머는 방향족 탄화수소계 폴리머, (메트)아크릴계 폴리머, 비닐 피리딘계 폴리머, 비닐에스테르계 폴리머, 비닐 피롤리돈계 폴리머, 올레핀계 폴리머, 또는 이들의 조합을 포함하는 코폴리머로 이루어질 수 있다. 상기 정착용 폴리머가 코폴리머로 이루어지는 경우, 상기 코폴리머는 블록 코폴리머 또는 랜덤 코폴리머일 수 있다.
일부 실시예들에서, 그라프트 중합체층(443A)은 PS를 주성분으로 하는 폴리머층, 또는 PMMA를 주성분으로 하는 폴리머층으로 이루어질 수 있다. 일부 실시예들에서, 그라프트 중합체층(443A)은 약 2 ∼ 5 nm의 두께를 가지도록 형성될 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
도 17a 및 도 17b를 참조하면, 도 16a의 결과물에서 폴리머 조성물층(PC1)의 미반응 부분을 유기 용매를 이용하여 제거하여, 그라프트 중합체층(443A)을 노출시키고, 노출된 그라프트 중합체층(443A)을 에치백하여, 그라프트 중합체층(443A) 중 복수의 도전 라인 구조물(430) 각각의 측벽을 덮는 부분들을 제외한 다른 불필요한 부분들을 제거한다. 이 때, 그라프트 중합체층(443A)의 높이가 낮아질 수 있다.
상기 유기 용매로서, PGMEA (propylene glycol monomethyl ester acetate), PGME (propylene glycol monomethyl ester), EEP (ethyl-3-ethoxy propionate), EL (ethyl lactate), HBM (methyl 2-hydroxybutyate), GBL (gamma-butyro lactone) 등을 사용할 수 있으나, 상기 예시된 물질들에만 한정되는 것은 아니다.
도 18a 및 도 18b를 참조하면, 도 17a의 결과물 상에 블록 공중합체층(PC2)을 형성한다.
블록 공중합체층(PC2)은 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 블록 공중합체 (block copolymer)로 이루어질 수 있다. 일부 실시예들에서, 블록 공중합체층(PC2) 내의 블록 공중합체는 약 3,000 ∼ 2,000,000 g/mol의 분자량을 가지는 선형 또는 분기형 고분자로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 폴리머 블록은 PS(polystyrene)일 수 있다. 상기 제2 폴리머 블록은 PMMA(poly(methyl methacrylate)), PEO(poly(ethylene oxide)), PLA(Poly(lactic acid)), 또는 PI(polyisoprene)일 수 있다. 상기 블록 공중합체에서 상기 제1 폴리머 블록과 상기 제2 폴리머 블록의 부피비는 다양하게 선택될 수 있다. 예를 들면, 상기 제1 폴리머 블록과 상기 제2 폴리머 블록의 부피비는 약 20:80 내지 약 40:60일 수 있으나, 이에 한정되는 것은 아니다.
일부 실시예들에서, 블록 공중합체층(PC2)을 형성하기 위하여, 그라프트 중합체층(443A)이 형성된 도 17a의 결과물 상에 블록 공중합체 조성물을 인가할 수 있다. 예를 들면, 블록 공중합체층(PC2)은 딥 코팅 (dip coating), 용액 캐스팅 (solution casting), 또는 스핀 코팅 (spin-coating) 공정을 이용하여 형성될 수 있다. 블록 공중합체층(PC2)은 그라프트 중합체층(443A)의 높이보다 더 낮은 높이의 상면을 가지도록 형성될 수 있다. 블록 공중합체층(PC2)은 표면 장력으로 인해 오목한 상면을 가지고, 블록 공중합체층(PC2) 중 그라프트 중합체층(443A)에 접하는 에지부에서 가장 큰 높이를 가지며, 그라프트 중합체층(443A)에 접하는 에지부로부터 멀어질수록 상면의 높이가 점차 감소되는 경사면을 가질 수 있다.
도 19a 및 도 19b를 참조하면, 블록 공중합체층(PC2)(도 18a 참조)을 상분리하여 자기조립층(SM)을 형성한다.
자기조립층(SM)은 그라프트 중합체층(443A)에 접하여 수직 배향되고 상기 제1 폴리머 블록을 포함하는 복수의 제1 수직 도메인(domain)(SA)과, 제1 수직 도메인(SA)을 사이에 두고 그라프트 중합체층(443A)으로부터 이격되어 수직 배향되고 상기 제2 폴리머 블록을 포함하는 제2 수직 도메인(SB)을 포함한다.
블록 공중합체층(PC2)의 상분리를 위하여, 블록 공중합체층(PC2) 내의 블록 공중합체의 유리전이온도 (Tg) 보다 더 높은 온도하에서 블록 공중합체층(PC2)을 어닐링할 수 있다. 예를 들면, 블록 공중합체층(PC2)을 상분리하기 위하여 약 130 ∼ 190 ℃의 범위 내에서 선택되는 온도하에서 약 1 ∼ 24 시간 동안 블록 공중합체층(PC2)을 어닐링할 수 있다.
도 18a 및 도 18b에 예시한 바와 같이 표면 장력으로 인해 블록 공중합체층(PC2)의 상면에 경사면이 형성된 상태에서, 도 19a를 참조하여 설명한 바와 같은 방법으로 블록 공중합체층(PC2)의 상분리를 수행한 결과, 얻어진 자기조립층(SM)에서, 그라프트 중합체층(443A)에 접해 있는 복수의 제1 수직 도메인(SA)은 그라프트 중합체층(443A)에 접하는 에지부에서 가장 큰 높이를 가지고 그라프트 중합체층(443A)으로부터 멀어질수록 상면의 높이가 점차 낮아지는 경사진 상면을 가질 수 있다.
도 19a 및 도 19b에는 이웃하는 2 개의 도전 라인 구조물(430) 사이에서 자기조립층(SM)이 2 개의 제1 수직 도메인(SA)과 1 개의 제2 수직 도메인(SB)을 포함하는 경우를 예시하였으나, 본 발명의 기술적 사상이 도 19a에 예시한 바에 한정되는 것은 아니다. 예를 들면, 본 발명의 기술적 사상의 범위 내에서 제1 수직 도메인(SA) 및 제2 수직 도메인(SB)이 반복 배치되는 수 및 배치 형태가 다양하게 변형될 수 있다. 또한, 자기조립층(SM)은 서로 다른 종류의 적어도 3 개의 수직 도메인을 포함할 수도 있다.
도 20a 및 도 20b를 참조하면, 자기조립층(SM)(도 19a 참조) 중 그라프트 중합체층(443A)에 접해 있는 복수의 제1 수직 도메인(SA)만 남도록 자기조립층(SM)으로부터 복수의 제2 수직 도메인(SB)을 제거한다.
일부 실시예들에서, 자기조립층(SM) 중 복수의 제2 수직 도메인(SB)을 선택적으로 제거하기 위하여, 습식 식각 공정, 건식 식각 공정, 또는 이들의 조합을 이용할 수 있다. 다른 일부 실시예들에서, 자기조립층(SM) 중 복수의 제2 수직 도메인(SB)을 선택적으로 제거하기 위하여, 자기조립층(SM)에 고분자 분해 수단 (polymer decomposer)을 인가하여 복수의 제2 수직 도메인(SB)을 선택적으로 분해한 후, 상기 분해된 복수의 제2 수직 도메인(SB)을 세정액, 예를 들면 IPA (isopropyl alcohol)를 이용하여 스트립하는 공정을 수행할 수 있다. 일부 실시예들에서, 상기 고분자 분해 수단으로서 복사선 또는 플라즈마를 이용할 수 있다. 상기 복사선은 산소 분위기 하에서 제공될 수 있으며, DUV (deep ultraviolet), 소프트 X-선, 또는 E-빔일 수 있다. 상기 플라즈마는 산소 플라즈마일 수 있다. 복수의 제2 수직 도메인(SB)을 선택적으로 분해하기 위하여 상기 고분자 분해 수단의 종류 또는 에너지를 선택할 수 있다. 예를 들면, 복수의 제2 수직 도메인(SB)을 구성하는 물질을 선택적으로 분해시킬 수 있는 에너지를 갖는 복사선 또는 플라즈마를 자기조립층(SM)에 인가할 수 있다. 복사선 에너지 또는 플라즈마 에너지는 복사선 조사 시간 또는 플라즈마 노출 시간에 의해 조절될 수 있다.
자기조립층(SM) 중 복수의 제2 수직 도메인(SB)을 선택적으로 제거하는 동안 기판(110) 상에 남아 있는 복수의 그라프트 중합체층(443A) 및 복수의 제1 수직 도메인(SA) 각각의 높이가 낮아질 수 있다. 복수의 제2 수직 도메인(SB)이 제거된 후 자기조립층(SM)의 복수의 제1 수직 도메인(SA) 중 기판(110) 상에 남아 있는 부분들은 복수의 수직 도메인층(443B)으로서 남게 될 수 있다. 복수의 수직 도메인층(443B)은 도 4를 참조하여 설명한 복수의 수직 도메인층(143B)과 대체로 동일한 구성을 가질 수 있다. 복수의 수직 도메인층(443B)은 그라프트 중합체층(443A)에 접하는 에지부에서 가장 큰 높이를 가지고 그라프트 중합체층(443A)로부터 멀어질수록 상면의 높이가 점차 낮아지는 경사진 상면을 가질 수 있다. 복수의 수직 도메인층(443B)은 각각 X 방향에서 약 2 ∼ 5 nm의 폭을 가질 수 있다.
도 21a 및 도 21b를 참조하면, 복수의 제2 수직 도메인(SB)이 제거되고 복수의 수직 도메인층(443B)이 남아 있는 도 20a의 결과물 상에서 이너 스페이서(142)의 노출 표면들과, 복수의 그라프트 중합체층(443A) 및 복수의 수직 도메인층(443B)의 노출 표면들을 컨포멀하게 덮는 제1 절연 스페이서막(444L)을 형성한다. 제1 절연 스페이서막(444L)이 형성된 후, 복수의 그라프트 중합체층(443A) 및 복수의 수직 도메인층(443B)은 이너 스페이서(142) 및 제1 절연 스페이서막(444L)에 의해 포위될 수 있다.
일부 실시예들에서, 제1 절연 스페이서막(444L)을 형성하기 위하여 ALD 공정을 수행할 수 있다. 제1 절연 스페이서막(444L)은 실리콘 산화막으로 이루어질 수 있다.
도 21b에서 "XC"로 표시한 부분에서와 같이, 제1 절연 스페이서막(444L) 중 그라프트 중합체층(443A)의 최상면을 덮는 부분에는 단차부(444P)가 있을 수 있다. 제1 절연 스페이서막(444L)의 단차부(444P)는 대략 X 방향 또는 그와 유사한 방향으로 돌출되는 부분을 포함할 수 있다.
도 20a 및 도 20b를 참조하여 설명한 바와 같이, 복수의 수직 도메인층(443B)은 그라프트 중합체층(443A)에 접하는 에지부에서 가장 큰 높이를 가지고 그라프트 중합체층(443A)로부터 멀어질수록 상면의 높이가 점차 낮아지는 경사진 상면을 가지므로, 제1 절연 스페이서막(444L) 중 제1 수직 도메인(SA)의 상면을 덮는 부분은 단차부(444P)보다는 더 완만하게 경사진 단차를 가질 수 있다.
도 22a 및 도 22b를 참조하면, 제1 절연 스페이서막(444L)(도 21a 참조)의 일부를 제거하여, 그라프트 중합체층(443A)을 노출시키는 슬릿부(444S)를 포함하는 제1 절연 스페이서(444)를 형성한다.
슬릿부(444S)를 포함하는 제1 절연 스페이서(444)를 형성하기 위하여, 도 21a의 결과물에서 제1 절연 스페이서막(444L)을 에치백할 수 있다. 그 결과, 제1 절연 스페이서막(444L) 중 복수의 도전 라인 구조물(430) 각각의 사이에서 기판(110)을 덮는 부분들과 제1 절연 스페이서막(444L) 중 복수의 도전 라인 구조물(430) 각각의 상면을 덮는 부분들과, 제1 절연 스페이서막(444L)의 단차부(444P) 중 일부가 함께 제거될 수 있다. 이와 같이 제1 절연 스페이서막(444L)의 단차부(444P) 중 일부가 제거됨으로써, 그라프트 중합체층(443A)을 노출시키는 슬릿부(444S)를 가지는 제1 절연 스페이서(444)가 얻어질 수 있다. 슬릿부(444S)는 Y 방향을 따라 길게 연장되는 형상을 가질 수 있다. 일부 실시예들에서, 슬릿부(444S)는 약 2 ∼ 5 nm의 폭을 가지는 개구로 이루어질 수 있다.
도 23a 및 도 23b를 참조하면, 제1 절연 스페이서(444)의 슬릿부(444S)를 통해 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거하여, 이너 스페이서(142)와 제1 절연 스페이서(444)와의 사이에 에어 스페이서(AS)를 형성한다.
제1 절연 스페이서(444)는 기판(110)과 슬릿부(444S)와의 사이에서 Y 방향으로 길게 연장되어 있는 절연 포켓부(444A)와, 슬릿부(444S)를 사이에 두고 절연 포켓부(444A)로부터 이격되어 있고 이너 스페이서(142)에 접해 있는 상측 절연부(444B)를 포함할 수 있다.
일부 실시예들에서, 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거하기 위하여 애싱(ashing) 공정 및 세정 공정을 순차적으로 수행할 수 있다. 세정 공정시 세정액을 사용한 스핀 공정을 수행할 수 있다. 이 때, 절연 포켓부(444A) 중 슬릿부(444S)에 인접한 상부(444AU)는 기판(110)의 상면(110T)에 대하여 실질적으로 수직 방향(Z 방향)으로 연장되도록 형성될 수 있다. 이 경우, 제1 절연 스페이서(444)는 도 2a 내지 도 2e, 또는 도 3에 예시한 제1 절연 스페이서(144)와 대체로 동일한 구조를 가질 수 있다.
다른 일부 실시예들에서, 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거하기 위한 애싱 공정 후 세정 공정을 수행할 때, 세정액의 구성분인 용제가 휘발되는 동안, 절연 포켓부(444A) 중 슬릿부(444S)에 인접한 상부(444AU)와 이너 스페이서(142)와의 반데르바알스 힘(van der Waals force)의 작용에 의해 절연 포켓부(444A)의 상부(444AU)가 이너 스페이서(142)를 향하여 기울어질 수 있다. 그 결과, 도 23a 및 도 23b에 예시한 바와 달리, 절연 포켓부(444A) 중 슬릿부(444S)에 인접한 상부(444AU)가 기판(110)으로부터 멀어질수록 이너 스페이서(142)에 점차 가까워지도록 경사 방향으로 연장되는 형상을 가질 수 있다. 이 경우, 제1 절연 스페이서(444)는 도 5 또는 도 6에 예시한 제1 절연 스페이서(244)와 대체로 동일한 구조를 가질 수 있다.
또 다른 일부 실시예들에서, 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거하기 위한 애싱 공정 후 세정 공정을 수행할 때, 세정액의 구성분인 용제가 휘발되는 동안, 절연 포켓부(444A) 중 슬릿부(444S)를 한정하는 최상부가 이너 스페이서(142)에 접할 때까지 절연 포켓부(444A)의 상부(444AU)가 이너 스페이서(142)를 향하여 기울어질 수 있다. 이에 따라, 절연 포켓부(444A) 중 슬릿부(444S)에 인접한 상부(444AU)는 기판(110)으로부터 멀어질수록 이너 스페이서(142)에 점차 가까워지고, 절연 포켓부(444A)의 최상부는 이너 스페이서(142)에 접하여 에어 스페이서(AS)의 입구가 폐쇄되는 형상을 가질 수 있다. 이 경우, 제1 절연 스페이서(444)는 도 7 또는 도 8에 예시한 제1 절연 스페이서(344)와 대체로 동일한 구조를 가질 수 있다.
도 24a 및 도 24b를 참조하면, 제1 절연 스페이서(444)의 절연 포켓부(444A) 내에 에어 스페이서(AS)가 형성된 결과물상에 제2 절연 스페이서막(446L)을 형성한다.
제2 절연 스페이서막(446L)은 제1 절연 스페이서(444)를 컨포멀하게 덮도록 형성될 수 있다. 제2 절연 스페이서막(446L)는 슬릿부(444S)를 관통하여 이너 스페이서(142)와 제1 절연 스페이서(444)와의 사이의 공간까지 연장된 삽입부(446P)를 포함할 수 있다. 삽입부(446P)는 제2 절연 스페이서막(446L)을 형성하는 동안 제2 절연 스페이서막(446L)의 구성 물질이 슬릿부(444S)를 통해 에어 스페이서(AS)로 유입되어 형성된 것일 수 있다. 삽입부(446P)는 도 2d에 예시한 삽입부(146P)와 유사하게 Y 방향으로 길게 연장되는 라인 형상을 가질 수 있다. 제2 절연 스페이서막(446L)은 실리콘 질화막, SiOCN 막, SiCN 막, 또는 이들의 조합으로 이루어질 수 있다.
다른 일부 실시예들에서, 도 23a 및 도 23b를 참조하여 설명한 바와 같이 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거한 후 얻어진 제1 절연 스페이서(444) 중 절연 포켓부(444A)의 상부(444AU)가 도 5 또는 도 6에 예시한 제1 절연 스페이서(244)에서와 유사하게 기판(110)으로부터 멀어질수록 이너 스페이서(142)에 점차 가까워지도록 경사 방향으로 연장되는 형상을 가지는 경우, 삽입부(446P)의 크기는 도 24a에 예시한 것보다 더 작을 수 있다.
또 다른 일부 실시예들에서, 도 23a 및 도 23b를 참조하여 설명한 바와 같이 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거한 후 얻어진 제1 절연 스페이서(444) 중 절연 포켓부(444A)의 최상부가 도 7 또는 도 8에 예시한 제1 절연 스페이서(344)에서와 유사하게 이너 스페이서(142)에 접하여 에어 스페이서(AS)의 입구가 폐쇄되는 형상을 가지는 경우, 삽입부(446P)는 형성되지 않을 수 있다.
도 25a 및 도 25b를 참조하면, 제2 절연 스페이서막(446L)을 에치백하여, 제2 절연 스페이서막(446L)으로부터 복수의 도전 라인 구조물(430) 각각의 측벽을 덮는 복수의 제2 절연 스페이서(446)를 형성한다.
복수의 제2 절연 스페이서(446)가 형성된 후, 절연막(120) 위에서 복수의 도전 라인 구조물(430) 각각의 사이에 Y 방향을 따라 길게 연장되는 라인 공간(LS)이 한정될 수 있다.
도 26을 참조하면, 복수의 도전 라인 구조물(430) 각각의 사이에서 라인 공간(LS)을 복수의 콘택 공간(CS)으로 분리하기 위한 복수의 절연 펜스(450)를 형성한다. 복수의 절연 펜스(450)는 각각 워드 라인(118) 상에서 워드 라인(118)과 수직으로 오버랩되는 절연 플러그의 형태를 가질 수 있다. 이에 따라, 하나의 라인 공간(LS)에 형성된 복수의 절연 펜스(450)에 의해 상기 하나의 라인 공간(LS)이 기둥 형상의 복수의 콘택 공간(CS)으로 분리될 수 있다. 복수의 절연 펜스(450)는 실리콘 질화막으로 이루어질 수 있다. 일부 실시예들에서, 복수의 절연 펜스(450)를 형성하는 동안 복수의 절연 캡핑 패턴(136) 및 그 주변의 막들이 복수의 절연 펜스(450)를 형성하는 데 수반되는 식각 공정 분위기에 노출되면서 일부 소모될 수 있으며, 그 결과로서 복수의 절연 캡핑 패턴(136) 및 그 주변 막들의 일부 영역의 높이가 낮아질 수도 있다.
그 후, 복수의 콘택 공간(CS)을 통해 노출되는 구조물들의 일부를 제거하여, 복수의 비트 라인(BL) 각각의 사이에서 기판(110)의 활성 영역(ACT)을 노출시키는 복수의 리세스 공간(R1)을 형성한다.
복수의 리세스 공간(R1)을 형성하기 위하여 이방성 식각, 등방성 식각, 또는 이들의 조합을 이용할 수 있다. 예를 들면, 복수의 비트 라인(BL) 각각의 사이에서 복수의 콘택 공간(CS)을 통해 노출되는 구조물들 중 제2 절연막(124) 및 제1 절연막(122)을 차례로 식각하기 위하여 이방성 식각 공정을 수행하고, 제1 절연막(122)을 식각한 결과 노출되는 기판(110)의 활성 영역(ACL)의 일부를 등방성 식각 공정으로 제거하여 복수의 리세스 공간(R1)을 형성할 수 있다. 복수의 리세스 공간(R1)은 각각 콘택 공간(CS)과 연통될 수 있다. 복수의 리세스 공간(R1)을 통해 기판(110)의 활성 영역(ACT)이 노출될 수 있다.
도 27을 참조하면, 복수의 비트 라인(BL) 각각의 사이에서 복수의 리세스 공간(R1)을 채우면서 복수의 비트 라인(BL) 각각의 사이의 콘택 공간(CS)의 일부를 채우는 복수의 도전성 플러그(460)를 형성한다.
복수의 도전성 플러그(460)를 형성하기 위하여 도 16a의 결과물에서 복수의 리세스 공간(R1) 및 복수의 콘택 공간(CS)을 채우면서 복수의 절연 캡핑 패턴(136) 및 복수의 절연 펜스(450)의 상면들을 덮는 도전층을 형성한 후, 상기 도전층의 상측 일부를 에치백에 의해 제거하여 복수의 절연 캡핑 패턴(136) 및 복수의 절연 펜스(450)의 상면들을 노출시키고 복수의 콘택 공간(CS) 각각의 입구측 상부 공간을 다시 비울 수 있다. 상기 도전층 중 제거되지 않고 남아 있는 부분들은 복수의 도전성 플러그(460)를 구성할 수 있다. 복수의 도전성 플러그(460)는 도핑된 폴리실리콘으로 이루어질 수 있다.
도전성 플러그(460) 위에 금속 실리사이드막(472) 및 도전성 랜딩 패드(LP)를 차례로 형성한다. 복수의 도전성 랜딩 패드(LP)는 금속 실리사이드막(472) 위에서 복수의 콘택 공간(CS)(도 26 참조)을 채우면서 복수의 도전 라인 구조물(430)의 일부와 수직으로 오버랩되도록 절연 캡핑 패턴(136)의 상부까지 연장될 수 있다. 복수의 도전성 랜딩 패드(LP)는 도전성 배리어막(474)과, 도전성 배리어막(474) 위에서 콘택 공간(CS)의 남은 공간을 채우면서 복수의 도전 라인 구조물(430)의 상부까지 연장되는 도전층(476)을 포함할 수 있다. 도전성 배리어막(474)은 Ti/TiN 적층 구조로 이루어질 수 있다. 도전층(476)은 금속, 금속 질화물, 도전성 폴리실리콘, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 도전층(476)은 텅스텐(W)을 포함할 수 있다.
도전층(476) 위에 도전층(476)의 일부를 노출시키는 마스크 패턴(도시 생략)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 이용하여 도전성 배리어막(474), 도전층(476) 및 그 주위의 절연막들을 식각하여, 도전성 배리어막(474) 및 도전층(476) 중 남은 부분들로 이루어지는 복수의 도전성 랜딩 패드(LP)를 형성할 수 있다. 상기 마스크 패턴은 실리콘 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 복수의 도전성 랜딩 패드(LP)는 복수의 아일랜드 패턴으로 이루어질 수 있다. 일부 실시예들에서, 복수의 도전성 랜딩 패드(LP)를 형성하는 데 수반되는 식각 공정 분위기에 의해 복수의 도전성 랜딩 패드(LP) 주위에서 복수의 절연 캡핑 패턴(136) 및 그 측벽을 덮는 복수의 절연 스페이서(440) 각각의 일부 영역들이 함께 제거되어 복수의 절연 캡핑 패턴(136) 및 복수의 절연 스페이서(440) 각각의 일부 영역의 높이가 낮아질 수 있다.
복수의 도전성 랜딩 패드(LP) 주위의 공간을 절연막(480)으로 채워 복수의 도전성 랜딩 패드(LP)를 상호 전기적으로 절연시킬 수 있다. 그 후, 절연막(480) 위에 복수의 도전성 랜딩 패드(LP)에 전기적으로 연결 가능한 복수의 커패시터 하부 전극을 형성할 수 있다.
도 9 내지 도 27을 참조하여 집적회로 소자(400)의 예시적인 제조 방법을 설명하였으나, 도 9 내지 도 27을 참조하여 설명한 방법으로부터 다양한 변형 및 변경을 가하여 다양한 구조를 가지는 집적회로 소자들을 제조할 수 있다. 예를 들면, 도 9 내지 도 27을 참조하여 설명한 바로부터, 도 3 내지 도 8에 예시한 집적회로 소자(100B, 100C, 200A, 200B, 300A, 300B), 또는 이들로부터 다양하게 변형 및 변경된 다양한 집적회로 소자들을 제조할 수 있음을 당업자들은 잘 알 수 있을 것이다. 특히, 도 4에 예시한 바와 같이 이너 스페이서(142)와 절연 포켓부(144A)와의 사이의 공간을 채우는 폴리머 스페이서(143)를 포함하는 집적회로 소자(100C)를 형성하기 위하여, 도 9 내지 도 27을 참조하여 설명한 집적회로 소자의 제조 방법 중 도 23a를 참조하여 설명한 공정, 즉 그라프트 중합체층(443A) 및 수직 도메인층(443B)을 제거하는 공정을 생략할 수 있다.
도 28a 및 도 28b는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 28a 및 도 28b에서, 도 9 내지 도 27에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 28a를 참조하면, 도 9 내지 도 17b를 참조하여 설명한 바와 같은 공정들을 수행하여 이너 스페이서(142) 위에서 복수의 도전 라인 구조물(430) 각각의 측벽을 덮는 그라프트 중합체층(443A)을 형성한다.
그 후, 도 16a 내지 도 17b를 참조하여 설명한 공정을 다시 반복하여 그라프트 중합체층(443A) 위에서 복수의 도전 라인 구조물(430) 각각의 측벽을 덮는 추가 그라프트 중합체층(543B)을 형성한다. 단, 추가 그라프트 중합체층(543B)은 그라프트 중합체층(443A)의 높이보다 더 작은 높이를 가질 수 있다.
도 28b를 참조하면, 도 28a의 결과물에 대하여 도 18a 내지 도 20b를 참조하여 설명한 공정들을 수행하여, 추가 그라프트 중합체층(543B) 위에서 복수의 도전 라인 구조물(430) 각각의 측벽을 덮는 수직 도메인층(443B)을 형성할 수 있다.
그 후, 도 21a 내지 도 27을 참조하여 설명한 공정들을 수행하여 집적회로 소자를 제조할 수 있다.
도 28a 및 도 28b를 참조하여 설명한 집적회로 소자의 제조 방법에 의하면, 도 21a 및 도 21b를 참조하여 설명한 바와 같은 방법으로 그라프트 중합체층(443A), 추가 그라프트 중합체층(543B), 및 수직 도메인층(443B)을 덮는 제1 절연 스페이서막(444L)을 형성할 때, 제1 절연 스페이서막(444L) 중 도전 라인 구조물(430)의 측벽을 덮는 부분에서의 표면 단차가 비교적 완만한 구조를 얻을 수 있다. 따라서, 이웃하는 2 개의 도전 라인 구조물(430) 사이에서 절연 스페이서(440)에 의해 한정되는 공간의 폭이 기판(110)으로부터 멀어질수록 완만하게 증가하는 구조가 얻어질 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 의하면, 도전 라인 구조물(430)과 복수의 도전성 플러그(460)와의 사이에 유전율이 매우 낮은 에어 스페이서(AS) 또는 폴리머 스페이서(143)를 포함하는 절연 스페이서(440)가 비트 라인(BL)의 길이 방향을 따라 길게 연장되는 구조를 얻을 수 있다. 따라서, 고집적화에 의해 미세화된 단위 셀 내에서 복수의 도전 패턴들 사이의 로드 커패시턴스를 최소화할 수 있는 구조를 제공할 수 있다. 또한, 도전 라인 구조물(430)과 복수의 도전성 플러그(460)와의 사이에 에어 스페이서(AS)를 형성하는 데 있어서, 도전성 플러그(460) 위에 금속 실리사이드막(472) 및 도전성 랜딩 패드(LP)를 형성하기 전에 에어 스페이서(AS)를 형성한다. 따라서, 금속 실리사이드막(472) 및 도전성 랜딩 패드(LP)를 형성한 후 에어 스페이서(AS)를 형성하는 경우에 비해 에어 스페이서(AS) 형성 공정 중에 에어 스페이서(AS), 또는 그 주변을 통한 오염 전파를 방지함으로써 집적회로 소자의 품질이 열화되는 것을 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
130A: 도전 라인 구조물, 142: 이너 스페이서, 144: 제1 절연 스페이서, 146: 제2 절연 스페이서, 150: 콘택 구조물, AS1: 에어 스페이서, 143: 폴리머 스페이서.

Claims (20)

  1. 기판상에서 제1 수평 방향으로 연장되는 도전 라인과 상기 도전 라인을 덮는 절연 캡핑 패턴을 포함하는 도전 라인 구조물과,
    상기 도전 라인 구조물의 측벽에 접하는 이너(inner) 스페이서와, 상기 이너 스페이서 위에서 상기 도전 라인 구조물의 측벽을 덮는 제1 절연 스페이서와, 상기 제1 절연 스페이서를 사이에 두고 상기 도전 라인 구조물의 측벽을 덮는 제2 절연 스페이서를 포함하는 절연 스페이서를 포함하고,
    상기 제1 절연 스페이서는
    상기 기판 상에서 상기 제1 수평 방향을 따라 길게 연장되는 슬릿부(slit portion)와,
    상기 기판과 상기 슬릿부와의 사이에서 상기 제1 수평 방향을 따라 길게 연장되고 상기 기판으로부터의 수직 거리가 증가함에 따라 상기 이너 스페이서와의 이격 거리가 작아지도록 상기 이너 스페이서로부터 이격되어 있는 절연 포켓부와,
    상기 슬릿부를 사이에 두고 상기 절연 포켓부로부터 이격되어 있고 상기 이너 스페이서에 접해 있는 상측 절연부를 포함하고,
    상기 제2 절연 스페이서는 상기 슬릿부를 관통하는 집적회로 소자.
  2. 제1항에 있어서,
    상기 절연 포켓부는 상기 도전 라인과 나란히 연장되고,
    상기 상측 절연부는 상기 절연 캡핑 패턴과 나란히 연장되는 집적회로 소자.
  3. 제1항에 있어서,
    상기 절연 포켓부는 상기 도전 라인에 대면하는 제1 레벨에서는 상기 이너 스페이서와의 사이에 제1 폭을 가지는 제1 절연 공간을 한정하고 상기 절연 캡핑 패턴에 대면하는 제2 레벨에서는 상기 이너 스페이서와의 사이에 상기 제1 폭보다 더 작은 제2 폭을 가지는 제2 절연 공간을 한정하고, 상기 제1 절연 공간과 상기 제2 절연 공간은 상호 연통되는 집적회로 소자.
  4. 제3항에 있어서,
    상기 절연 스페이서는 상기 제1 절연 공간 및 상기 제2 절연 공간을 채우는 에어 스페이서를 더 포함하는 집적회로 소자.
  5. 제3항에 있어서,
    상기 절연 스페이서는 상기 제1 절연 공간 및 상기 제2 절연 공간을 채우는 폴리머 스페이서를 더 포함하는 집적회로 소자.
  6. 제5항에 있어서,
    상기 폴리머 스페이서는
    상기 제1 절연 공간 및 상기 제2 절연 공간에서 상기 이너 스페이서에 화학 결합된 그라프트 중합체층(graft polymer layer)과,
    상기 제2 절연 공간에서 상기 그라프트 중합체층에 자기조립된 폴리머 블록으로 이루어지는 수직 도메인층을 포함하는 집적회로 소자.
  7. 제3항에 있어서,
    상기 절연 포켓부 및 상기 제1 절연 공간은 상기 기판의 상면보다 더 낮은 레벨까지 상기 기판 내부를 향해 연장되어 있는 집적회로 소자.
  8. 삭제
  9. 제1항에 있어서,
    상기 절연 스페이서를 사이에 두고 상기 도전 라인 구조물과 대면하는 콘택 구조물을 더 포함하고,
    상기 제1 수평 방향에 수직인 제2 수평 방향에서, 상기 콘택 구조물 중 상기 절연 포켓부에 대면하는 제1 부분은 제3 폭을 가지고, 상기 콘택 구조물 중 상기 상측 절연부에 대면하는 제2 부분은 상기 제3 폭보다 더 큰 제4 폭을 가지는 집적회로 소자.
  10. 기판상에서 제1 수평 방향으로 연장되는 한 쌍의 도전 라인과 상기 한 쌍의 도전 라인을 덮는 한 쌍의 절연 캡핑 패턴을 포함하는 한 쌍의 라인 구조물과,
    상기 한 쌍의 라인 구조물 사이에 일렬로 배치되는 복수의 콘택 구조물과,
    상기 한 쌍의 라인 구조물과 상기 복수의 콘택 구조물의 사이에 배치된 복수의 절연 스페이서를 포함하고,
    상기 복수의 절연 스페이서는 각각
    상기 도전 라인 구조물의 측벽에 접하는 이너 스페이서와,
    상기 제1 수평 방향을 따라 길게 연장되는 슬릿부(slit portion)와, 상기 기판과 상기 슬릿부와의 사이에서 상기 제1 수평 방향을 따라 길게 연장되고 상기 기판으로부터의 수직 거리가 증가함에 따라 상기 이너 스페이서와의 이격 거리가 작아지도록 상기 이너 스페이서로부터 이격되어 있는 절연 포켓부와, 상기 슬릿부를 사이에 두고 상기 절연 포켓부로부터 이격되어 있고 상기 이너 스페이서에 접해 있는 상측 절연부를 포함하는 제1 절연 스페이서를 포함하고,
    상기 절연 포켓부의 최상부는 상기 이너 스페이서에 접해 있는 집적회로 소자.
  11. 제10항에 있어서,
    상기 복수의 절연 스페이서는 각각 상기 이너 스페이서와 상기 절연 포켓부와의 사이에 개재된 에어 스페이서를 더 포함하는 집적회로 소자.
  12. 제10항에 있어서,
    상기 제1 절연 스페이서는 상기 기판의 상면보다 더 낮은 레벨까지 상기 기판의 내부를 향해 연장되어 있는 에어 스페이서를 포함하는 집적회로 소자.
  13. 제10항에 있어서,
    상기 절연 포켓부는 상기 도전 라인에 대면하는 제1 레벨에서는 상기 이너 스페이서와의 사이에 제1 폭을 가지는 제1 절연 공간을 한정하고 상기 절연 캡핑 패턴에 대면하는 제2 레벨에서는 상기 이너 스페이서와의 사이에 상기 제1 폭보다 더 작은 제2 폭을 가지는 제2 절연 공간을 한정하고, 상기 제1 절연 공간과 상기 제2 절연 공간은 상호 연통되는 집적회로 소자.
  14. 제13항에 있어서,
    상기 절연 포켓부 중 상기 제2 절연 공간을 한정하는 상부는 상기 기판의 상면에 대하여 수직 방향으로 연장되어 있는 집적회로 소자.
  15. 제13항에 있어서,
    상기 절연 포켓부 중 상기 제2 절연 공간을 한정하는 상부는 상기 기판으로부터 멀어질수록 상기 이너 스페이서에 가까워지도록 경사 방향으로 연장되어 있는 집적회로 소자.
  16. 삭제
  17. 기판 상에 도전 라인과 상기 도전 라인을 덮는 절연 캡핑 패턴을 포함하는 도전 라인 구조물을 형성하는 단계와,
    상기 도전 라인 구조물의 측벽을 덮는 이너 스페이서를 형성하는 단계와,
    상기 이너 스페이서보다 더 작은 높이를 가지고 상기 이너 스페이서 위에서 상기 도전 라인 구조물의 상기 측벽을 덮는 폴리머층을 형성하는 단계와,
    상기 도전 라인 구조물의 상기 측벽 위에서 상기 이너 스페이서 및 상기 폴리머층에 각각 접하는 제1 절연 스페이서층을 형성하는 단계와,
    상기 제1 절연 스페이서층의 일부를 제거하여 상기 폴리머층을 노출시키는 슬릿부를 가지는 제1 절연 스페이서를 형성하는 단계를 포함하는 집적회로 소자의 제조 방법.
  18. 제17항에 있어서,
    상기 폴리머층을 형성하는 단계는
    상기 이너 스페이서 위에서 상기 도전 라인 구조물의 상기 측벽을 덮는 그라프트 중합체층을 형성하는 단계와,
    상기 그라프트 중합체층에 자기조립된 폴리머 블록으로 이루어지는 수직 도메인층을 형성하는 단계를 포함하는 집적회로 소자의 제조 방법.
  19. 제17항에 있어서,
    상기 제1 절연 스페이서를 형성하는 단계 후, 상기 폴리머층 및 상기 제1 절연 스페이서를 사이에 두고 상기 도전 라인 구조물의 상기 측벽을 덮는 제2 절연 스페이서를 형성하는 단계를 더 포함하는 집적회로 소자의 제조 방법.
  20. 제17항에 있어서,
    상기 제1 절연 스페이서를 형성하는 단계 후, 상기 슬릿부를 통해 상기 폴리머층을 제거하여 상기 이너 스페이서와 상기 제1 절연 스페이서 사이에 에어 스페이서를 형성하는 단계를 더 포함하는 집적회로 소자의 제조 방법.
KR1020170136601A 2017-10-20 2017-10-20 집적회로 소자 및 그 제조 방법 KR102410013B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170136601A KR102410013B1 (ko) 2017-10-20 2017-10-20 집적회로 소자 및 그 제조 방법
US16/043,398 US10727233B2 (en) 2017-10-20 2018-07-24 Integrated circuit devices and methods of fabricating the same
CN201811009700.1A CN109698186B (zh) 2017-10-20 2018-08-31 集成电路器件及制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170136601A KR102410013B1 (ko) 2017-10-20 2017-10-20 집적회로 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190044321A KR20190044321A (ko) 2019-04-30
KR102410013B1 true KR102410013B1 (ko) 2022-06-16

Family

ID=66170066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136601A KR102410013B1 (ko) 2017-10-20 2017-10-20 집적회로 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10727233B2 (ko)
KR (1) KR102410013B1 (ko)
CN (1) CN109698186B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574450B1 (ko) * 2018-07-27 2023-09-04 삼성전자 주식회사 소자 특성을 향상시킬 수 있는 반도체 소자
CN110707083B (zh) * 2018-08-23 2022-02-01 联华电子股份有限公司 半导体存储装置及其形成方法
KR20210032844A (ko) * 2019-09-17 2021-03-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20210038762A (ko) 2019-09-30 2021-04-08 삼성전자주식회사 반도체 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004103893A1 (ja) 2003-05-22 2006-07-20 デプト株式会社 微細構造体及びその製造方法
US7041571B2 (en) 2004-03-01 2006-05-09 International Business Machines Corporation Air gap interconnect structure and method of manufacture
KR20060036845A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
KR101517851B1 (ko) 2009-03-26 2015-05-06 삼성전자 주식회사 반도체 소자의 제조 방법
KR101564052B1 (ko) * 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR20120121795A (ko) 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
KR20130010298A (ko) 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치 및 그 형성방법
KR101979752B1 (ko) * 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101926610B1 (ko) * 2012-09-06 2018-12-07 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR101950349B1 (ko) * 2012-12-26 2019-02-20 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US9312220B2 (en) 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
KR101978969B1 (ko) * 2013-06-17 2019-05-17 삼성전자주식회사 반도체 소자
KR102094477B1 (ko) * 2013-10-11 2020-04-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20150063650A (ko) 2013-12-02 2015-06-10 에스케이하이닉스 주식회사 배선들 사이에 에어갭을 형성하는 방법 및 이에 의한 배선 구조
US9627514B1 (en) 2015-12-28 2017-04-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN108389861B (zh) * 2017-02-03 2019-06-28 联华电子股份有限公司 半导体元件及其形成方法
KR102630510B1 (ko) * 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20190123051A1 (en) 2019-04-25
KR20190044321A (ko) 2019-04-30
CN109698186B (zh) 2023-05-02
US10727233B2 (en) 2020-07-28
CN109698186A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
KR102410013B1 (ko) 집적회로 소자 및 그 제조 방법
US6613621B2 (en) Methods of forming self-aligned contact pads using a damascene gate process
US8435876B2 (en) Method of manufacturing semiconductor device
US20070099391A1 (en) Methods for forming semiconductor structures with buried isolation collars and semiconductor structures formed by these methods
US20040149992A1 (en) Semiconductor device and method of manufacturing the same
US20090184392A1 (en) Method and structure for forming trench dram with asymmetric strap
US10763260B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US10763169B2 (en) Contact structure and associated method for flash memory
KR102295523B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US9287374B2 (en) Semiconductor device and method for forming the same
KR101083918B1 (ko) 반도체 메모리 소자의 제조 방법
US10937729B2 (en) Integrated circuit devices and methods of manufacturing the same
US10373683B2 (en) DRAM device with embedded flash memory for redundancy and fabrication method thereof
US20230354583A1 (en) Method of fabricating semiconductor device
US7323377B1 (en) Increasing self-aligned contact areas in integrated circuits using a disposable spacer
US7459370B2 (en) Method of fabricating semiconductor memory device having plurality of storage node electrodes
US7326612B2 (en) Method for fabricating a semiconductor structure
KR20060022573A (ko) 반도체 소자의 콘택홀 형성 방법
KR101001152B1 (ko) 반도체소자 제조 방법
US20230413538A1 (en) Integrated circuit device
US20230284436A1 (en) Semiconductor Device and Method of Fabricating the Same
KR20080090798A (ko) 반도체 소자의 트랜지스터 제조방법
CN114649337A (zh) 半导体装置及其形成方法
CN115148736A (zh) 半导体装置及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant