CN109698186A - 集成电路器件及制造其的方法 - Google Patents

集成电路器件及制造其的方法 Download PDF

Info

Publication number
CN109698186A
CN109698186A CN201811009700.1A CN201811009700A CN109698186A CN 109698186 A CN109698186 A CN 109698186A CN 201811009700 A CN201811009700 A CN 201811009700A CN 109698186 A CN109698186 A CN 109698186A
Authority
CN
China
Prior art keywords
spacer
layer
insulation
insulated part
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811009700.1A
Other languages
English (en)
Other versions
CN109698186B (zh
Inventor
朴硕汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109698186A publication Critical patent/CN109698186A/zh
Application granted granted Critical
Publication of CN109698186B publication Critical patent/CN109698186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路器件包括：导电线结构，其包括导电线和绝缘盖图案；以及包括内间隔物和第一绝缘间隔物的绝缘间隔物，内间隔物和第一绝缘间隔物在导电线结构的侧壁上。第一绝缘间隔物包括：狭缝部分；下绝缘部分，其与内间隔物间隔开，使得下绝缘部分的一部分与内间隔物之间的分隔距离随着离衬底的垂直距离增加而减小；以及接触内间隔物的上绝缘部分。一种形成绝缘间隔物的方法包括：在内间隔物上形成聚合物层；形成接触内间隔物和聚合物层中的每个的第一绝缘间隔物层；以及通过部分地去除第一绝缘间隔物层形成第一绝缘间隔物。

Description

集成电路器件及制造其的方法
技术领域
本发明构思涉及集成电路器件及制造其的方法，并且更具体地，涉及包括彼此相邻的多个导电图案的集成电路器件及制造其的方法。
背景技术
由于电子技术的发展，近年来半导体器件已经迅速按比例缩小，并且在高度地按比例缩小的半导体器件中多个布线与布置在其间的多个接触插塞之间的分隔距离已经逐渐减小。因此，彼此相邻的导电图案之间的负载电容已经增加，从而不利地影响半导体器件的操作速度和/或刷新特性。
发明内容
本发明构思提供具有能够最小化由于高度集成导致的单位单元中多个导电图案之间的负载电容的结构的集成电路器件以及制造该集成电路器件的方法。
根据本发明构思的一方面，提供了一种集成电路器件，包括：导电线结构，其包括导电线和在导电线上的绝缘盖图案，导电线在衬底之上在第一水平方向上延伸；以及绝缘间隔物，其包括内间隔物和在内间隔物上的第一绝缘间隔物，内间隔物接触导电线结构的侧壁，并且第一绝缘间隔物在导电线结构的侧壁上，其中第一绝缘间隔物包括：在衬底上在第一水平方向上延伸的狭缝部分；下绝缘部分，其在衬底与狭缝部分之间在第一水平方向上延伸并且与内间隔物间隔开，使得下绝缘部分的一部分与内间隔物之间的分隔距离随着离衬底的垂直距离增加而减小；以及上绝缘部分，其接触内间隔物并且与下绝缘部分间隔开，并且狭缝部分在其间。
根据本发明构思的另一方面，提供了一种集成电路器件，包括：一对导电线结构，其包括一对导电线和在所述一对导电线上的一对绝缘盖图案，所述一对导电线在衬底之上在第一水平方向上延伸；多个接触结构，其在所述一对导电线结构之间布置成一条线；以及布置在所述一对导电线结构与所述多个接触结构之间的多个绝缘间隔物，其中所述多个绝缘间隔物中的每个包括：接触每个导电线结构的侧壁的内间隔物；在第一水平方向上延伸的狭缝部分；绝缘袋部分，其在衬底与所述狭缝部分之间在第一水平方向上延伸并且与内间隔物间隔开使得下绝缘部分的一部分与内间隔物之间的分隔距离随着离衬底的垂直距离增加而减小；以及上绝缘部分，其接触内间隔物并且与下绝缘部分间隔开，其间具有狭缝部分。
根据本发明构思的又一方面，提供了一种制造集成电路器件的方法，该方法包括：在衬底上形成导电线结构，导电线结构包括导电线和在导电线上的绝缘盖图案；在导电线结构的侧壁上形成内间隔物；在内间隔物上形成聚合物层，聚合物层具有比内间隔物更小的高度，并且在导电线结构的侧壁上，其中内间隔物插置在导电线结构与聚合物层之间；在导电线结构的侧壁上形成接触聚合物层和内间隔物中的每个的第一绝缘间隔物层；以及通过部分地去除第一绝缘间隔物层形成第一绝缘间隔物，第一绝缘间隔物具有暴露聚合物层的狭缝部分。
根据本发明构思的又一方面，提供了一种集成电路器件，包括：导电线结构，其包括导电线和在导电线上的绝缘盖图案，导电线在衬底上在第一方向上延伸；在导电线结构的侧壁上的内间隔物；以及在内间隔物上的第一绝缘间隔物。第一绝缘间隔物可以包括：下绝缘部分，其邻近导电线在第一方向上延伸；以及上绝缘部分，其邻近绝缘盖图案在第一方向上延伸。下绝缘部分可以与上绝缘部分分隔开一间隙，并且下绝缘部分的上部与内间隔物之间的第一距离可以小于下绝缘部分的下部与内间隔物之间的第二距离。
根据本发明构思的又一方面，集成电路器件包括在导电线结构与接触结构之间的绝缘间隔物，绝缘间隔物包括具有极低介电常数的空气间隔物或聚合物间隔物。因此，可以提供能够最小化由于高度集成导致的单位单元中多个导电图案之间的负载电容的结构。另外，根据制造集成电路器件的方法，根据本发明构思的实施方式，在导电线结构与导电插塞之间形成空气间隔物时，空气间隔物在金属硅化物膜和导电着落焊盘形成在导电插塞上之前被形成。因此，在形成空气间隔物的工艺中，可以防止由于空气间隔物或其周围环境导致的污染的扩散，从而防止集成电路器件质量的劣化。
附图说明
从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，在附图中：
图1是示出根据本发明构思的实施方式的集成电路器件的存储单元阵列区域的构造的示意性平面布局；
图2A至图2E是示出根据本发明构思的实施方式的集成电路器件的图，具体地，图2A是集成电路器件的一部分的截面图，图2B至图2E分别是图2A的集成电路器件的局部区域的俯视图；
图3是示出根据本发明构思的实施方式的集成电路器件的一部分的截面图；
图4是示出根据本发明构思的实施方式的集成电路器件的一部分的截面图；
图5是示出根据本发明构思的实施方式的集成电路器件的一部分的截面图；
图6是示出根据本发明构思的实施方式的集成电路器件的一部分的截面图；
图7是示出根据本发明构思的另外的实施方式的集成电路器件的一部分的截面图；
图8是示出根据本发明构思的实施方式的集成电路器件的一部分的截面图；
图9至图27是示出根据本发明构思的实施方式的制造集成电路器件的方法的截面图，具体地，图9至图14、图15A、图16A、...、图25A、图26和图27每个示出分别对应于沿图1的线A-A'和B-B'截取的截面的构造的截面图，并且图15B、图16B、...、以及图25B分别是示出图15A、图16A、...、以及图25A的局部区域的放大截面图；以及
图28A和图28B是示出根据本发明构思的实施方式的制造集成电路器件的方法的截面图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施方式。在整个说明书中，相同的部件将由相同的附图标记表示，并且其重复描述将被省略。
图1是示出根据本发明构思的实施方式的集成电路器件10的存储单元阵列区域的构造的示意性平面布局。
参照图1，在集成电路器件10中，多个有源区域ACT可以布置为在平面上在相对于X方向和Y方向的倾斜方向上水平地延伸。多个字线WL可以跨过多个有源区域ACT沿X方向彼此平行地延伸。在多个字线WL上，多个位线BL可以沿交叉X方向的Y方向彼此平行地延伸。多个位线BL可以经由直接接触DC连接到多个有源区域ACT。
多个掩埋接触BC可以形成在多个位线BL当中彼此相邻的两个位线BL之间。多个导电着落焊盘LP可以形成在多个掩埋接触BC上。多个掩埋接触BC和多个导电着落焊盘LP可以将形成在多个位线BL之上的电容器的底部电极(未示出)连接到有源区域ACT。多个导电着落焊盘LP中的每个可以被布置为至少部分地交叠掩埋接触BC。
图2A是示出根据本发明构思的实施方式的集成电路器件100A的一部分的截面图，图2B是图2A的第一水平LV1处的局部区域的俯视图，图2C是图2A的第二水平LV2处的局部区域的俯视图，图2D是图2A的第三水平LV3处的局部区域的俯视图，并且图2E是图2A的第四水平LV4处的局部区域的俯视图。图2A至图2E中示出的集成电路器件100A可以构成图1中所示的集成电路器件10的一部分。
参照图2A至图2E，集成电路器件100A包括导电线结构130A，导电线结构130A包括沿第一水平方向(Y方向)在衬底110之上延伸的位线BL和覆盖位线BL的绝缘盖图案136。
在一些实施方式中，衬底110可以包括硅，例如，单晶硅、多晶硅或非晶硅。在一些另外的实施方式中，衬底110可以包括例如选自Ge、SiGe、SiC、GaAs、InAs和InP当中的至少一种。衬底110可以包括导电区域，例如杂质掺杂阱和/或杂质掺杂结构。
绝缘膜120可以形成在衬底110上。绝缘膜120可以包括例如硅氧化物膜、硅氮化物膜或其组合。
导电线结构130A可以在绝缘膜120上在Y方向上延伸。位线BL可以包括例如导电多晶硅、TiN、TiSiN、W、钨硅化物或其组合，尽管本发明构思不限于此。在一些实施方式中，位线BL可以由多个层组成。绝缘盖图案136可以包括例如硅氮化物膜，尽管本发明构思不限于此。
多个接触结构150和绝缘障碍物148可以在导电线结构130A的两侧上沿着Y方向布置成一条线。每个绝缘障碍物148可以在导电线结构130A的两侧上布置在多个接触结构150之间(例如在Y方向上)。多个接触结构150中的每个可以穿透绝缘膜120并且延伸至比衬底110的顶表面110T更低的水平。多个接触结构150中的每个可以包括例如掺杂多晶硅、金属、导电金属氮化物、金属硅化物或其组合，尽管本发明构思不限于此。每个绝缘障碍物148可以包括例如硅氮化物膜，尽管本发明构思不限于此。
绝缘间隔物140A可以在导电线结构130A的两个侧壁上，并且在一些实施方式中覆盖导电线结构130A的两个侧壁。位线BL可以通过绝缘间隔物140A与多个接触结构150绝缘。绝缘间隔物140A可以在衬底110之上与位线BL并排地在Y方向上延伸。
绝缘间隔物140A可以包括：接触导电线结构130A的侧壁的内间隔物142；在内间隔物142上的第一绝缘间隔物144，第一绝缘间隔物144在导电线结构130A的侧壁上，并且在一些实施方式中覆盖导电线结构130A的侧壁；以及第二绝缘间隔物146，其在导电线结构130A的侧壁上，并且在一些实施方式中覆盖导电线结构130A的侧壁，其中第一绝缘间隔物144的部分在导电线结构130A与第二绝缘间隔物146的部分之间。
内间隔物142可以延伸以共形地在导电线结构130A的侧壁和绝缘膜120的顶表面上，并且在一些实施方式中覆盖导电线结构130A的侧壁和绝缘膜120的顶表面。在一些实施方式中，内间隔物142可以包括例如硅氮化物膜，尽管本发明构思不限于此。
第一绝缘间隔物144可以包括：在Y方向上延伸的狭缝部分144S，其在比衬底110的顶表面110T更高的水平处；在Y方向上延伸的绝缘袋单元144A(在此也被称为下绝缘部分144A)，其在衬底110与狭缝部分144S之间；以及上绝缘单元144B(在此也被称为上绝缘部分144B)，其与下绝缘部分144A间隔开并且狭缝部分144S在其间并且其接触内间隔物142。在一些实施方式中，构成第一绝缘间隔物144的下绝缘部分144A和上绝缘部分144B可以包括例如硅氧化物膜，尽管本发明构思不限于此。在一些实施方式中，狭缝部分144S可以在下绝缘部分144A与上绝缘部分144B之间的第一绝缘间隔物144中构成间隙。
下绝缘部分144A可以与位线BL并排延伸，同时面向(例如邻近)位线BL。上绝缘部分144B可以与绝缘盖图案136并排延伸，同时面向(例如邻近)绝缘盖图案136。
下绝缘部分144A可以与内间隔物142间隔开。随着离衬底110的距离即在Z方向上离衬底110的距离增加，下绝缘部分144A可以具有这样的部分，其在下绝缘部分144A与内间隔物142之间在第二水平方向(例如X方向)上具有减小的分隔距离。
下绝缘部分144A的限定狭缝部分144S的最上部分可以与内间隔物142间隔开，并且上绝缘部分144B的限定狭缝部分144S的底部可以接触内间隔物142。在一些实施方式中，下绝缘部分144A的与狭缝部分144S相邻的上部144AU可以基本上在相对于衬底110的顶表面110T的垂直方向(例如Z方向)上延伸。下绝缘部分144A的上部144AU和内间隔物142可以彼此平行地延伸。
下绝缘部分144A可以在面向(例如邻近)位线BL的水平处(例如在第一水平LV1处)限定第一绝缘空间(也被称为第一绝缘区域)，并且可以在面向(例如邻近)绝缘盖图案136的水平处(例如在第二水平LV2和第三水平LV3处)限定第二绝缘空间(也被称为第二绝缘区域)，第一绝缘空间在下绝缘部分144A与内间隔物142之间在水平方向(例如X方向)上具有第一宽度W11(参见图2B)，第二绝缘空间在下绝缘部分144A与内间隔物142之间在水平方向(例如X方向)上具有第二宽度W12(参见图2C和图2D)，第二宽度W12小于第一宽度W11。第一绝缘区域可以与第二绝缘区域连通。在一些实施方式中，第一绝缘区域可以物理地连接到第二绝缘区域。
绝缘间隔物140A还可以包括在第一绝缘区域和第二绝缘区域内的空气间隔物AS1。空气间隔物AS1可以包括下空气间隔物AS1L和上空气间隔物AS1U，下空气间隔物AS1L在第一绝缘区域内，并且在一些实施方式中填充第一绝缘区域，上空气间隔物AS1U在第二绝缘区域的部分内。在X方向上，上空气间隔物AS1U的宽度可以小于下空气间隔物AS1L的宽度。在一些实施方式中，在X方向上，下空气间隔物AS1L可以具有第一宽度W11，并且上空气间隔物AS1U可以具有第二宽度W12。在一些实施方式中，空气间隔物AS1可以构成器件中的空隙，并且可以填充有空气、一种或更多种气体或真空。
内间隔物142、第一绝缘间隔物144和空气间隔物AS1可以布置在第二绝缘间隔物146的部分与导电线结构130A之间。第二绝缘间隔物146可以包括外绝缘部分146A和插入部分146P，外绝缘部分146A覆盖第一绝缘间隔物144的外侧壁，插入部分146P一体地连接到外绝缘部分146A并且穿透狭缝部分144S以延伸到内间隔物142与第一绝缘间隔物144之间的空间。插入部分146P可以位于下绝缘部分144A的上部144AU与内间隔物142之间的第二绝缘区域中。插入部分146P可以面向绝缘盖图案136，其间具有内间隔物142。在一些实施方式中，插入部分146P可以具有第二宽度W12。如图2D所示，插入部分146P可以在Y方向上延伸(例如具有线形状)。构成第二绝缘间隔物146的外绝缘部分146A和插入部分146P中的每个可以包括例如硅氮化物膜、SiOCN膜、SiCN膜或其组合，尽管本发明构思不限于此。SiOCN是指含硅(Si)、氧(O)、碳(C)和氮(N)的材料。SiCN是指含硅(Si)、碳(C)和氮(N)的材料。
图3是示出根据本发明构思的实施方式的集成电路器件100B的一部分的截面图。图3中所示的集成电路器件100B可以构成图1中所示的集成电路器件10的一部分。在图3中，与图2A至图2E相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
集成电路器件100B可以包括多个导电线结构130B，多个导电线结构130B包括沿第一水平方向(例如图3中的Y方向)在衬底110之上延伸的多个位线BL和分别覆盖多个位线BL的多个绝缘盖图案136。多个导电线结构130B中的每个具有与参照图2A至图2E描述的导电线结构130A基本相同的构造。然而，除了位线BL和绝缘盖图案136之外，多个导电线结构130B中的每个还可以包括在位线BL与衬底110的有源区域之间连接的直接接触DC。在一些实施方式中，位线BL和直接接触DC可以具有一体连接的结构。在一些实施方式中，在位线BL与衬底110的有源区域之间连接的直接接触DC可以设置在多个位线BL的不同位线BL中的不同位置处。因此，如图3所示，在特定位置处，多个位线BL中的一个位线BL可以具有在位线BL与有源区域之间连接的直接接触DC，而多个位线中的相邻位线BL在相同位置处可以不具有直接接触DC。
集成电路器件100B可以包括覆盖多个导电线结构130B中的每个的两个侧壁的多个绝缘间隔物140B。多个绝缘间隔物140B中的每个可以具有与参照图2A至图2E描述的绝缘间隔物140A基本相同的构造。然而，多个绝缘间隔物140B的在每个导电线结构130B的直接接触DC上的部分可以具有朝向衬底110的比衬底110的顶表面110T(例如最上表面)更低的水平延伸(例如在负Z方向上)的结构。因此，在直接接触DC的两侧上的内间隔物142、第一绝缘间隔物144、下空气间隔物AS1L和第二绝缘间隔物146中的每个可以具有朝向衬底110的比衬底110的顶表面110T更低的水平延伸的结构，下空气间隔物AS1L在第一绝缘间隔物144的下绝缘部分144A与内间隔物142之间。在一些实施方式中，绝缘膜120可以在其中直接接触DC在衬底110的顶表面110T下面延伸处不存在于内间隔物142与衬底110之间。在一些实施方式中，内间隔物142和/或直接接触DC可以直接接触衬底110。
如参照图2A至图2E所描述的，多个接触结构150和绝缘障碍物148可以沿Y方向在多个导电线结构130B当中的两个相邻导电线结构130B之间布置成一条线，并且每个绝缘障碍物148可以在Y方向上布置在多个接触结构150之间。在布置于两个相邻导电线结构130B之间的每个接触结构150中，面向(例如邻近)第一绝缘间隔物144的下绝缘部分144A的部分可以在X方向上具有第三宽度W13，并且面向(例如邻近)第一绝缘间隔物144的上绝缘部分144B的部分可以在X方向上具有第四宽度W14，第四宽度W14大于第三宽度W13。
图4是示出根据本发明构思的实施方式的集成电路器件100C的主要部分的截面图。图4中所示的集成电路器件100C可以构成图1中所示的集成电路器件10的一部分。在图4中，与图2A至图3中相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
集成电路器件100C可以具有与参照图3描述的集成电路器件100B基本相同的构造。然而，集成电路器件100C可以包括覆盖多个导电线结构130B中的每个的两个侧壁的多个绝缘间隔物140C。多个绝缘间隔物140C中的每个可以具有与参照图3描述的每个绝缘间隔物140B基本相同的构造。然而，多个绝缘间隔物140C中的每个可以包括在第一绝缘区域和第二绝缘区域内(并且在一些实施方式中，填充第一绝缘区域和第二绝缘区域)的聚合物间隔物143，第一绝缘区域和第二绝缘区域限定在内间隔物142与下绝缘部分144A之间。在一些实施方式中，多个绝缘间隔物140C中的每个可以不包括如图2A至图3所示的空气间隔物AS1。尽管聚合物间隔物143被描述为在第一绝缘区域和第二绝缘区域内并且没有空气间隔物AS1，但是将理解，在聚合物间隔物143中可以存在若干数量的极小的空隙空间，而不背离这里所描述的发明构思。
在一些实施方式中，聚合物间隔物143可以具有比硅氧化物膜更低的介电常数。例如，聚合物间隔物143可以具有约2至约3的介电常数。在一些实施方式中，聚合物间隔物143可以包括在第一绝缘区域和第二绝缘区域中的接枝聚合物层(graft polymer layer)143A以及在第一绝缘区域中的垂直畴层(vertical domain layer)143B，接枝聚合物层143A化学结合到内间隔物142，并且垂直畴层143B包括自组装到接枝聚合物层143A上的聚合物嵌段。构成聚合物间隔物143的接枝聚合物层143A和垂直畴层143B中的每个可以包括在直接接触DC的侧壁上的部分，并且该部分可以具有朝向衬底110的内部延伸至比衬底110的顶表面110T更低的水平的结构。在一些实施方式中，与集成电路器件100B不同，集成电路器件100C可以不包括第二绝缘间隔物146的插入部分146P，因为集成电路器件100C的接枝聚合物层143A可以在第二绝缘区域的在集成电路器件100B中将由插入部分146P占据的部分内。
接枝聚合物层143A和垂直畴层143B中的每个可以包括乙烯基聚合物，尽管本发明构思不限于此。例如，接枝聚合物层143A和垂直畴层143B中的每个可以包括例如芳族烃聚合物、(甲基)丙烯酸聚合物、乙烯基吡啶聚合物、乙烯基酯聚合物、乙烯基吡咯烷酮聚合物、烯烃聚合物、或其组合。在一些实施方式中，接枝聚合物层143A和垂直畴层143B中的每个可以包括例如聚苯乙烯(PS)。在一些实施方式中，接枝聚合物层143A和垂直畴结构层143B中的每个可以包括例如聚(甲基丙烯酸甲酯)(PMMA)。然而，这些仅是示例，并且本发明构思不限于上述示例。
图5是示出根据本发明构思的实施方式的集成电路器件200A的一部分的截面图。图5中所示的集成电路器件200A可以构成图1中所示的集成电路器件10的一部分。在图5中，与图2A至图2E相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
集成电路器件200A可以具有与参照图2A至图2E描述的集成电路器件100A基本相同的构造。然而，在集成电路器件200A中，绝缘间隔物240A可以在导电线结构130A的两个侧壁上。绝缘间隔物240A可以包括内间隔物142、第一绝缘间隔物244和第二绝缘间隔物246。
第一绝缘间隔物244可以包括狭缝部分244S、下绝缘部分244A和上绝缘部分244B。狭缝部分244S、下绝缘部分244A和上绝缘部分244B分别具有与图2A中所示的狭缝部分144S、下绝缘部分144A和上绝缘部分144B相似的构造。然而，下绝缘部分244A的与其限定狭缝部分244S的最上部分相邻的上部244AU可以在倾斜方向上延伸，以随着离衬底110的距离增加而逐渐更靠近内间隔物142。
绝缘间隔物240A还可以包括填充内间隔物142与下绝缘部分244A之间限定的绝缘区域的空气间隔物AS2。空气间隔物AS2可以包括下空气间隔物AS2L和上空气间隔物AS2U，下空气间隔物AS2L在第一水平LV1处在下绝缘部分244A与内间隔物142之间具有第一宽度W21(例如在X方向上)，并且上空气间隔物AS2U在第二水平LV2处在下绝缘部分244A的上部244AU与内间隔物142之间具有小于第一宽度W21的宽度，上部244AU与狭缝部分244S相邻。下空气间隔物AS2L可以与上空气间隔物AS2U连通。在一些实施方式中，下空气间隔物AS2L可以物理地连接到上空气间隔物AS2U。在X方向上，上空气间隔物AS2U的宽度可以随着离衬底110的距离增加而逐渐减小。
第二绝缘间隔物246可以包括外绝缘部分246A和插入部分246P，外绝缘部分246A在第一绝缘间隔物244的外侧壁上，在一些实施方式中，覆盖第一绝缘间隔物244的外侧壁，插入部分246P一体地连接到外绝缘部分246A并且穿透狭缝部分244S以延伸至内间隔物142与第一绝缘间隔物244之间的空间。插入部分246P的垂直长度(例如在Z方向上)可以小于图2A中所示的插入部分146P的垂直长度。
图6是示出根据本发明构思的实施方式的集成电路器件200B的一部分的截面图。图6中所示的集成电路器件200B可以构成图1所示的集成电路器件10的一部分。在图6中，与图2A至图5相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
集成电路器件200B(与图3中所示的集成电路器件100B相似)可以包括沿第一水平方向(图3中的Y方向)在衬底110之上延伸的多个导电线结构130A和130B。集成电路器件200B可以包括覆盖多个导电线结构130B中的每个的两个侧壁的多个绝缘间隔物240B。多个绝缘间隔物240B中的每个可以具有与参照图5描述的绝缘间隔物240A基本相同的构造。然而，多个绝缘间隔物240B的覆盖每个导电线结构130B的直接接触DC的部分可以具有朝向衬底110的内部延伸至比衬底110的顶表面110T更低的水平的结构。
与图2B至图2E所示的示例相似，多个接触结构150和多个绝缘障碍物148可以在多个导电线结构130B当中的两个相邻导电线结构130B之间沿Y方向一个接一个地交替布置。在布置于两个相邻导电线结构130B之间的每个接触结构150中，面向(例如邻近)第一绝缘间隔物244的下绝缘部分244A的部分可以在X方向上具有第三宽度W23，并且面向(例如邻近)第一绝缘间隔物244的上绝缘部分244B的部分可以在X方向上具有第四宽度W24，第四宽度W24大于第三宽度W23。
在一些实施方式中，集成电路器件200B可以包括填充内间隔物142与下绝缘部分244A之间限定的绝缘区域的聚合物间隔物，而不是空气间隔物AS2。可用于使间隔物240B绝缘的聚合物间隔物可以具有与参照图4描述的聚合物间隔物143相同或相似的构造。
图7是示出根据本发明构思的实施方式的集成电路器件300A的一部分的截面图。图7中所示的集成电路器件300A可以构成图1中所示的集成电路器件10的一部分。在图7中，与图2A至图2E中相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
集成电路器件300A可以具有与参照图2A至图2E描述的集成电路器件100A基本相同的构造。然而，在集成电路器件300A中，绝缘间隔物340A可以在导电线结构130A的两个侧壁上，并且在一些实施方式中，覆盖导电线结构130A的两个侧壁。绝缘间隔物340A可以包括内间隔物142、第一绝缘间隔物344和第二绝缘间隔物346。
第一绝缘间隔物344可以包括狭缝部分344S、下绝缘部分344A和上绝缘部分344B。狭缝部分344S、下绝缘部分344A和上绝缘部分344B分别具有与图2A中所示的狭缝部分144S、下绝缘部分144A和上绝缘部分144B相似的构造。然而，下绝缘部分344A的限定狭缝部分344S的最上部分可以接触内间隔物142，并且下绝缘部分344A的邻近狭缝部分344S的上部344AU可以在倾斜方向上延伸以随着离衬底110的距离增大而逐渐更靠近内间隔物142。
绝缘间隔物340A还可以包括填充内间隔物142与下绝缘部分344A之间限定的绝缘区域的空气间隔物AS3。空气间隔物AS3可以包括下空气间隔物AS3L和上空气间隔物AS3U，下空气间隔物AS3L填充在第一水平LV1处在下绝缘部分344A与内间隔物142之间具有第一宽度W31的第一绝缘区域，上空气间隔物AS3U填充在第二水平LV2处在下绝缘部分344A的上部344AU与内间隔物142之间具有小于第一宽度W31的宽度的第二绝缘区域。下空气间隔物AS3L可以与上空气间隔物AS3U连通。在一些实施方式中，下空气间隔物AS3L可以物理地连接到上空气间隔物AS3U。在X方向上，上空气间隔物AS3U的宽度可以随着离衬底110的距离增加而逐渐减小，并且上空气间隔物AS3U的最上部分可以由下绝缘部分344A的上部344AU接触内间隔物142的点确定。
第二绝缘间隔物346可以包括外绝缘部分346A和突出部分346P，外绝缘部分346A在第一绝缘间隔物344的外侧壁上，并且在一些实施方式中，覆盖第一绝缘间隔物344的外侧壁，突出部分346P从外绝缘部分346A突出并且填充狭缝部分344S。
图8是示出根据本发明构思的实施方式的集成电路器件300B的主要部分的截面图。图8中所示的集成电路器件300B可以构成图1中所示的集成电路器件10的一部分。在图8中，与图2A至图7相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
集成电路器件300B(与图3中所示的集成电路器件100B相似)可以包括沿第一水平方向(图3中的Y方向)在衬底110之上延伸的多个导电线结构130B。集成电路器件300B可以包括多个绝缘间隔物340B，其在多个导电线结构130B中的每个的两个侧壁上，并且在一些实施方式中，覆盖多个导电线结构130B中的每个的两个侧壁。多个绝缘间隔物340B中的每个可以具有与参照图7描述的绝缘间隔物340A基本相同的构造。然而，多个绝缘间隔物340B的在每个导电线结构130B的直接接触DC上的部分可以具有朝向衬底110的内部延伸至比衬底110的顶表面110T更低的水平的结构。
与图2B至图2E中所示的示例相似，多个接触结构150和多个绝缘障碍物148可以在多个导电线结构130B当中的两个相邻导电线结构130B之间沿Y方向一个接一个地交替布置。在布置于两个相邻导电线结构130B之间的每个接触结构150中，面向(例如邻近)第一绝缘间隔物344的下绝缘部分344A的部分可以在X方向上具有第三宽度W33，面向(例如邻近)第一绝缘间隔物344的上绝缘部分344B的部分可以在X方向上具有第四宽度W34，第四宽度W34大于第三宽度W33。
在一些另外的实施方式中，集成电路器件300B可以包括聚合物间隔物，而不是空气间隔物AS3，聚合物间隔物在内间隔物142与下绝缘部分344A之间限定的绝缘区域内，并且在一些实施方式中，聚合物间隔物填充内间隔物142与下绝缘部分344A之间限定的绝缘区域。可用于绝缘间隔物340B的聚合物间隔物可以具有与参照图4描述的聚合物间隔物143相同或相似的构造。
尽管根据本发明构思的实施方式的集成电路器件的构造的示例已经参照图1至图8被描述，但是本发明构思不限于此。根据本发明构思，可以提供具有从参照图1至图8描述的结构不同地修改和改变的结构的集成电路器件而不背离本发明构思的范围。
根据本发明构思的实施方式的集成电路器件100A、100B、100C、200A、200B、300A和300B可以分别包括在导电线结构130A和/或130B与多个接触结构150之间的绝缘间隔物140A、140B、140C、240A、240B、340A和340B。包括空气间隔物AS1、AS2和/或AS3和/或聚合物间隔物143的绝缘间隔物140A、140B、140C、240A、240B、340A和/或340B可以具有极低的介电常数。因此，上述集成电路器件可以提供能够最小化由于高度集成所致的单位单元中的多个导电图案之间的负载电容的结构。
图9至图27是示出根据本发明构思的实施方式的制造集成电路器件400的方法的截面图。图9至图14、图15A、图16A、...、图25A、图26和图27的每个示出与沿图1的线A-A'和线B-B'截取的截面对应的区域的构造。图15B、图16B、...、以及图25B分别是示出分别在图15A、图16A、...、以及图25A中的沿图1的线A-A'截取的截面图中的局部区域XX的放大截面图。在图9至图27中，与图1至图8相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
参照图9，器件隔离沟槽T1可以形成在衬底110中，并且器件隔离膜112可以形成在器件隔离沟槽T1中。
有源区域ACT可以通过器件隔离膜112在衬底110中限定。器件隔离膜112可以包括例如氧化物膜、氮化物膜或其组合，尽管本发明构思不限于此。器件隔离膜112可以包括包含一个绝缘膜的单层、包含两个不同绝缘膜的两个层或者包含至少三个绝缘膜的组合的多个层。
多个字线沟槽T2可以形成在衬底110中。多个字线沟槽T2可以在X方向上彼此平行地延伸，并且可以具有交叉有源区域ACT的线形状。如图9中沿图1的线B-B'截取的截面图所示，为了形成每个在其底表面具有台阶的多个字线沟槽T2，器件隔离膜112和衬底110可以分别通过单独的蚀刻工艺被蚀刻，并且因此具有不同的蚀刻深度。其中形成多个字线沟槽T2的所得产物可以被清洁，随后在多个字线沟槽T2中的每个中按照下述次序形成栅极电介质膜116、字线118和掩埋绝缘膜119。字线118可以构成图1所示的字线WL。在一些实施方式中，在形成多个字线118之后，杂质离子可以被注入到在多个字线118中的每个的两侧上的衬底110中，从而在多个有源区域ACT的上部中形成多个源极/漏极区域。在一些另外的实施方式中，在形成多个字线118之前，可以执行用于形成多个源极/漏极区域的杂质离子注入工艺。
栅极电介质膜116可以包括选自例如硅氧化物膜、硅氮化物膜、硅氮氧化物膜、氧化物/氮化物/氧化物(ONO)和具有比硅氧化物膜更高的介电常数的高K电介质膜当中的至少一种。例如，栅极电介质膜116可以具有约10至约25的介电常数。在一些实施方式中，栅极电介质膜116可以包括例如HfO2、Al2O3、HfAlO3、Ta2O3、TiO2或其组合，而不限于此。多个字线118中的每个可以包括例如Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或其组合。
多个掩埋绝缘膜119中的每个的顶表面可以在与衬底110的顶表面基本相同的水平处。多个掩埋绝缘膜119中的每个可以包括例如硅氧化物膜、硅氮化物膜、硅氮氧化物膜或其组合。绝缘膜120可以形成在多个掩埋绝缘膜119和衬底110上。绝缘膜120可以包括第一绝缘膜122和第二绝缘膜124，第一绝缘膜122和第二绝缘膜124可以按照所述次序形成在衬底110上。绝缘膜120可以在多个有源区域ACT的顶表面、器件隔离膜112的顶表面以及多个掩埋绝缘膜119的顶表面上和/或覆盖多个有源区域ACT的顶表面、器件隔离膜112的顶表面以及多个掩埋绝缘膜119的顶表面。在一些实施方式中，第一绝缘膜122可以包括例如硅氧化物膜，并且第二绝缘膜124可以包括例如硅氮化物膜，尽管本发明构思不限于此。
参照图10，第一导电层CL1可以形成在绝缘膜120上。第一导电层CL1可以包括但不限于掺杂多晶硅。
参照图11，掩模图案MP1可以形成在第一导电层CL1上，随后蚀刻通过掩模图案MP1的开口MH暴露的第一导电层CL1，然后，作为结果暴露的衬底110的一部分和器件隔离膜112的一部分可以被蚀刻，从而形成暴露衬底110的有源区域ACT的直接接触孔DCH。
掩模图案MP1可以包括例如氧化物膜、氮化物膜或其组合。光刻工艺可以用于形成掩模图案MP1。
参照图12，掩模图案MP1(参见图11)可以被去除，随后在直接接触孔DCH中形成直接接触DC。
在形成直接接触DC的工艺的一示例中，可以在直接接触孔DCH中以及在第一导电层CL1上形成具有足够的厚度以充分填充直接接触孔DCH的第二导电层，随后执行第二导电层的回蚀刻，使得第二导电层主要保留在直接接触孔DCH中。第二导电层可以包括例如掺杂多晶硅，但不限于此。
参照图13，第三导电层CL3、第四导电层CL4和多个绝缘盖图案136可以形成在第一导电层CL1和直接接触DC上。
多个绝缘盖图案136中的每个可以包括在Y方向上延伸的线图案。第三导电层CL3和第四导电层CL4中的每个可以包括例如TiN、TiSiN、W、钨硅化物或其组合。在一些实施方式中，第三导电层CL3可以包括例如TiSiN，并且第四导电层CL4可以包括例如W。多个绝缘盖图案136中的每个可以包括例如硅氮化物膜。
参照图14，通过使用绝缘盖图案136作为蚀刻掩模，绝缘盖图案136下方的第四导电层CL4、第三导电层CL3、第一导电层CL1和直接接触DC中的每个可以被部分地蚀刻，从而在衬底110之上形成多个位线BL。因此，可以形成每个包括位线BL和绝缘盖图案136的多个导电线结构430。在一些实施方式中，多个导电线结构430中的每个可以包括一体地连接到位线BL的直接接触DC。
多个位线BL中的每个可以包括第一导电层CL1、第三导电层CL3和第四导电层CL4的剩余部分。在形成多个位线BL之后，直接接触孔DCH可以在直接接触DC周围再次被部分地暴露。
参照图15A和图15B，内间隔物142可以被形成，内间隔物142共形地覆盖图14的所得产物的暴露表面。
在一些实施方式中，原子层沉积(ALD)或化学气相沉积(CVD)工艺可以被用于形成内间隔物142。
参照图16A和图16B，其中形成内间隔物142的图15A的所得产物可以被清洁，随后在内间隔物142上形成接枝聚合物层443A，接枝聚合物层443A覆盖多个导电线结构430中的每个的侧壁。
接枝聚合物层443A可以具有在比多个导电线结构430中的每个的顶表面更低的水平处的顶表面，并且可以共形地覆盖多个导电线结构430之间的每个空间中的暴露表面。
在一些实施方式中，为了形成接枝聚合物层443A，可以执行以下一系列工艺。首先，包括具有锚定基团的锚定聚合物的聚合物组合物可以被涂覆在其中形成内间隔物142的所得产物上，从而形成聚合物组合物层PC1。在一些实施方式中，聚合物组合物层PC1可以仅包括具有相同或相似分子量的锚定聚合物。例如，聚合物组合物层PC1中包括的锚定聚合物中的每个可以具有在约2000至约500000的范围内选择的数均分子量(Mn)，并且可以具有约1.1或更小的多分散指数(Mw/Mn)，多分散指数(Mw/Mn)是聚合物组合物层PC1中包括的锚定聚合物的每个的重均分子量(Mw)与数均分子量(Mn)的比。然而，本发明构思不限于此。
聚合物组合物层PC1可以具有在比多个导电线结构430中的每个的顶表面更低的水平处的顶表面。聚合物组合物层PC1的顶表面可以由于表面张力而凹入，并且聚合物组合物层PC1可以在其接触内间隔物142的边缘处具有最大高度，并且可以具有倾斜表面，使得其顶表面具有随着离其接触内间隔物142的边缘的距离增加而逐渐减小的高度。
可以通过热处理聚合物组合物层PC1来诱导锚定聚合物的锚定基团与内间隔物142的暴露表面之间的反应，使得锚定聚合物被接枝到内间隔物142的接触聚合物组合物层PC1的表面上，从而在内间隔物142上形成接枝聚合物层443A。在一些实施方式中，可以通过在清洁内间隔物142之后留在内间隔物142的表面上的羟基与其为锚定聚合物的锚定基团的羟基之间的缩合反应将锚定聚合物接枝到内间隔物142的表面上。用于形成接枝聚合物层443A的热处理可以在约150℃至约300℃下执行约60秒至约300秒，但不限于此。
聚合物组合物层PC1中包括的锚定聚合物可以包括例如乙烯基聚合物。例如，锚定聚合物可以包括芳族烃聚合物、(甲基)丙烯酸聚合物、乙烯基吡啶聚合物、乙烯基酯聚合物、乙烯基吡咯烷酮聚合物、烯烃聚合物或包含其组合的共聚物。当锚定聚合物包含共聚物时，该共聚物可以是嵌段共聚物或无规共聚物。
在一些实施方式中，接枝聚合物层443A可以包括例如包含聚苯乙烯(PS)作为主要组分的聚合物层，或者包含聚(甲基丙烯酸甲酯)(PMMA)作为主要组分的聚合物层。在一些实施方式中，接枝聚合物层443A可以具有约2nm至约5nm的厚度，但不限于此。
参照图17A和图17B，聚合物组合物层PC1的未反应部分可以通过使用有机溶剂从图16A的所得产物中去除，从而暴露接枝聚合物层443A，并且暴露的接枝聚合物层443A可以被回蚀刻，从而去除除了其在多个导电线结构430中的每个的侧壁上的部分之外的接枝聚合物层443A的不需要的部分。这里，接枝聚合物层443A的高度可以减小。
有机溶剂可以包括例如丙二醇单甲醚醋酸酯(PGMEA)、丙二醇单甲醚(PGME)、3-乙氧基丙酸乙酯(EEP)、乳酸乙酯(EL)、2-羟基丁酸甲酯(HBM)、γ-丁内酯(GBL)等，但不限于此。
参照图18A和图18B，嵌段共聚物层PC2可以形成在图17A的所得产物上。
嵌段共聚物层PC2可以包括嵌段共聚物，该嵌段共聚物包括具有第一重复单元的第一聚合物嵌段和具有第二重复单元的第二聚合物嵌段。在一些实施方式中，嵌段共聚物层PC2中的嵌段共聚物可以包括具有约3000g/mol至约2000000g/mol的分子量的线性聚合物或分支聚合物。在一些实施方式中，第一聚合物嵌段可以包括例如聚苯乙烯(PS)。第二聚合物嵌段可以包括例如聚(甲基丙烯酸甲酯)(PMMA)、聚氧乙烯(PEO)、聚(乳酸)(PLA)或聚异戊二烯(PI)。在嵌段共聚物中，可以不同地选择第一聚合物嵌段与第二聚合物嵌段的体积比。例如，第一聚合物嵌段与第二聚合物嵌段的体积比可以在约20:80至约40:60的范围内，但不限于此。
在一些实施方式中，为了形成嵌段共聚物层PC2，嵌段共聚物组合物可以被应用到其中形成接枝聚合物层443A的图17A的所得产物上。例如，嵌段共聚物层PC2可以通过浸涂(dip coating)、溶液涂覆或旋涂工艺形成。嵌段共聚物层PC2可以具有拥有比接枝聚合物层443A的高度更小的高度的顶表面。嵌段共聚物层PC2的顶表面由于表面张力可以是凹入的，并且嵌段共聚物层PC2可以在其接触接枝聚合物层443A的边缘处具有最大高度，并且可以具有倾斜表面，使得其顶表面具有随着离其接触接枝聚合物层443A的边缘的距离增加而逐渐减小的高度。
参照图19A和图19B，嵌段共聚物层PC2(参见图18A)可以经历相分离，从而形成自组装层SM。
自组装层SM可以包括多个第一垂直畴SA以及第二垂直畴SB，多个第一垂直畴SA中的每个可以包括第一聚合物嵌段并且可以与接枝聚合物层443A接触地垂直取向，第二垂直畴SB可以包括第二聚合物嵌段并且可以在与接枝聚合物层443A间隔开的同时垂直取向，其中第一垂直畴SA在第二垂直畴SB与接枝聚合物层443A之间。
为了嵌段共聚物层PC2的相分离，嵌段共聚物层PC2可以在高于嵌段共聚物层PC2中的嵌段共聚物的玻璃转变温度(Tg)的温度下退火。例如，为了执行嵌段共聚物层PC2的相分离，嵌段共聚物层PC2可以在约130℃至约190℃的范围内选择的温度下退火约1小时至约24小时。
在嵌段共聚物层PC2的顶表面如图18A和图18B所示已经形成为由于表面张力而倾斜时作为通过参照图19A描述的方法执行嵌段共聚物层PC2的相分离的结果而获得的自组装层SM中，接触接枝聚合物层443A的多个第一垂直畴SA中的每个可以具有倾斜的顶表面，使得其顶表面的高度在其接触接枝聚合物层443A的边缘处最大并随着离接枝聚合物层443A的距离增加而逐渐减小。
尽管图19A和图19B示出其中自组装层SM在两个相邻导电线结构430之间包括两个第一垂直畴SA和一个第二垂直畴SB的示例，但本发明构思不限于图19A所示的示例。例如，第一垂直畴SA和第二垂直畴SB被布置时的重复次数和布置形式可以被不同地修改而不背离本发明构思的范围。另外，自组装层SM可以包括例如彼此不同的至少三个垂直畴。
参照图20A和图20B，多个第二垂直畴SB可以从自组装层SM(参见图19A)被去除，使得仅剩下自组装层SM中的多个第一垂直畴SA，多个第一垂直畴SA每个接触接枝聚合物层443A。
在一些实施方式中，为了从自组装层SM中选择性地去除多个第二垂直畴SB，可以使用湿蚀刻工艺、干蚀刻工艺或其组合。在一些另外的实施方式中，为了从自组装层SM中选择性地去除多个第二垂直畴SB，多个第二垂直畴SB可以通过将聚合物分解剂应用到自组装层SM而被选择性地分解，然后，多个分解的第二垂直畴SB可以通过使用清洁溶液(例如异丙醇(IPA))被剥离。在一些实施方式中，辐射线或等离子体可以用作聚合物分解剂。辐射线可以在氧气氛中提供，并且可以是例如深紫外线(DUV)、软X射线或电子束(E-beam)。在一些实施方式中，等离子体可以是氧等离子体。为了选择性地分解多个第二垂直畴SB，可以选择聚合物分解剂的种类或能量。例如，具有允许构成多个第二垂直畴SB的材料的选择性分解的能量的辐射线或等离子体可以被应用到自组装层SM。辐射线能量或等离子体能量可以通过辐射线照射时间或等离子体曝光时间被调整。
在多个第二垂直畴SB从自组装层SM被选择性地去除时，保留在衬底110上的多个接枝聚合物层443A和多个第一垂直畴SA中的每个的高度可以减小。自组装层SM的多个第一垂直畴SA的在去除多个第二垂直畴SB之后保留在衬底110上的部分可以作为多个垂直畴层443B保留。多个垂直畴层443B可以具有与参照图4描述的多个垂直畴层143B基本相同的构造。多个垂直畴层443B中的每个可以具有倾斜的顶表面，使得其顶表面的高度在其接触接枝聚合物层443A的边缘处最大并且随着离接枝聚合物层443A的距离增加而逐渐减小。在一些实施方式中，多个垂直畴层443B中的每个可以在X方向上具有约2nm至约5nm的宽度。
参照图21A和图21B，第一绝缘间隔物膜444L可以形成在图20A的所得产物上，其中多个垂直畴层443B在去除多个第二垂直畴SB之后保留，第一绝缘间隔物膜444L共形地覆盖内间隔物142的暴露表面以及多个接枝聚合物层443A和多个垂直畴层443B的暴露表面。在形成第一绝缘间隔物膜444L之后，多个接枝聚合物层443A和多个垂直畴层443B可以被内间隔物142和第一绝缘间隔物膜444L围绕。
在一些实施方式中，为了形成第一绝缘间隔物膜444L，可以执行ALD工艺。第一绝缘间隔物膜444L可以包括例如硅氧化物膜。
如图21B中由“XC”指示的区域所示，第一绝缘间隔物膜444L的覆盖每个接枝聚合物层443A的最上表面的部分可以包括台阶444P。第一绝缘间隔物膜444L的台阶444P可以包括大致在X方向或与其相似的方向上突出的部分。
如参照图20A和图20B所述，由于多个垂直畴层443B中的每个具有倾斜的顶表面，使得其顶表面的高度在其接触接枝聚合物层443A的边缘处最大并且随着离接枝聚合物层443A的距离增加而逐渐减小，第一绝缘间隔物膜444L的覆盖每个第一垂直畴层443B的顶表面的部分可以具有比台阶444P更平缓地倾斜的台阶。
参照图22A和图22B，第一绝缘间隔物膜444L(参见图21A)可以被部分地去除，从而形成第一绝缘间隔物444，其包括暴露接枝聚合物层443A的狭缝部分444S。
为了形成包括狭缝部分444S的第一绝缘间隔物444，第一绝缘间隔物膜444L可以从图21A的所得产物回蚀刻。结果，第一绝缘间隔物膜444L的覆盖多个导电线结构430之间的衬底110的部分、第一绝缘间隔物膜444L的覆盖多个导电线结构430中的每个的顶表面的部分、以及第一绝缘间隔物膜444L的台阶444P的一部分可以一起被去除。这样，第一绝缘间隔物膜444L的台阶444P的所述部分被去除，由此可以获得包括暴露接枝聚合物层443A的狭缝部分444S的第一绝缘间隔物444。狭缝部分444S可以具有在Y方向上延伸的形状。在一些实施方式中，狭缝部分444S可以包括具有约2nm至约5nm的宽度的开口。
参照图23A和图23B，接枝聚合物层443A和垂直畴层443B可以经由第一绝缘间隔物444的狭缝部分444S被去除，从而在内间隔物142与第一绝缘间隔物444之间形成空气间隔物AS。
第一绝缘间隔物444可以包括下绝缘部分444A和上绝缘部分444B，下绝缘部分444A在衬底110与狭缝部分444S之间在Y方向上延伸，上绝缘部分444B与下绝缘部分444A间隔开(狭缝部分444S在其间)并且接触内间隔物142。
在一些实施方式中，为了去除接枝聚合物层443A和垂直畴层443B，可以执行灰化工艺和清洁工艺。在清洁工艺中，可以执行使用清洁溶液的旋转工艺。这里，下绝缘部分444A的上部444AU(其与狭缝部分444S相邻)可以形成为相对于衬底110的顶表面110T基本上在垂直方向(Z方向)上延伸。在这种情况下，第一绝缘间隔物444可以具有与图2A至图2E和/或图3中所示的第一绝缘间隔物144基本相同的结构。
在一些实施方式中，在其中清洁工艺在用于去除接枝聚合物层443A和垂直畴层443B的灰化工艺之后被执行的情况下，在其为清洁溶液的组分的溶剂挥发的同时，下绝缘部分444A的上部444AU可以通过内间隔物142与下绝缘部分444A的邻近于狭缝部分444S的上部444AU之间的范德瓦尔斯力的作用而朝向内间隔物142倾斜。结果，与图23A和图23B所示的示例不同，下绝缘部分444A的邻近于狭缝部分444S的上部444AU可以具有在倾斜方向上延伸的形状，使得上部444AU随着离衬底110的距离增加而逐渐更靠近内间隔物142。在这种情况下，第一绝缘间隔物444可以具有与图5和/或图6所示的第一绝缘间隔物244基本相同的结构。
在一些实施方式中，在其中清洁工艺在用于去除接枝聚合物层443A和垂直畴层443B的灰化工艺之后被执行的情况下，在其为清洁溶液的组分的溶剂挥发的同时，下绝缘部分444A的上部444AU可以朝向内间隔物142倾斜，使得下绝缘部分444A的限定狭缝部分444S的最上部分与内间隔物142接触。因此，下绝缘部分444A的邻近于狭缝部分444S的上部444AU可以随着离衬底110的距离增加而逐渐更靠近内间隔物142，并且下绝缘部分444A的最上部分可以接触内间隔物142，由此空气间隔物AS的入口可以被关闭。在这种情况下，第一绝缘间隔物444可以具有与图7和/或图8所示的第一绝缘间隔物344基本相同的结构。
参照图24A和图24B，第二绝缘间隔物膜446L可以形成在其中空气间隔物AS形成于第一绝缘间隔物444的下绝缘部分444A中的所得产物上。
第二绝缘间隔物膜446L可以共形地覆盖第一绝缘间隔物444。第二绝缘间隔物膜446L可以包括插入部分446P，其穿透狭缝部分444S并且延伸到内间隔物142与第一绝缘间隔物444之间的空间。插入部分446P可以通过在形成第二绝缘间隔物膜446L期间使第二绝缘间隔物膜446L的组成材料经由狭缝部分444S流入到空气间隔物AS中而形成。类似于图2D中所示的插入部分146P，插入部分446P可以具有在Y方向上延伸的线形状。第二绝缘间隔物膜446L可以包括例如硅氮化物膜、SiOCN膜、SiCN膜或其组合。
在一些实施方式中，在如参照图23A和图23B所述的去除接枝聚合物层443A和垂直畴层443B之后获得的第一绝缘间隔物444的下绝缘部分444A的上部444AU具有在倾斜方向上延伸的形状使得上部444AU随着离衬底110的距离增加而逐渐更靠近内间隔物142的情况下，与图5和/或图6中所示的第一绝缘间隔物244中一样，插入部分446P可以具有比图24A中所示的尺寸更小的尺寸。
在一些实施方式中，在空气间隔物AS的入口由于在如参照图23A和图23B描述的去除接枝聚合物443A和垂直畴层443B之后获得的第一绝缘间隔物444的下绝缘部分444A的最上部分接触内间隔物142而被关闭的情况下，与图7和/或图8中所示的第一绝缘间隔物344中一样，插入部分466P可以不被形成。
参照图25A和图25B，第二绝缘间隔物膜446L可以被回蚀刻，从而由第二绝缘间隔物膜446L形成多个第二绝缘间隔物446，多个第二绝缘间隔物446每个覆盖多个导电线结构430中的每个的侧壁。
在形成多个第二绝缘间隔物446之后，在Y方向上延伸的每个线空间LS可以在绝缘膜120之上被限定在多个导电线结构430之间。
参照图26，可以形成用于将多个导电线结构430之间的每个线空间LS分隔成多个接触空间CS的多个绝缘障碍物450。多个绝缘障碍物450中的每个可以具有在字线118之上的绝缘插塞的形状，绝缘插塞垂直地交叠字线118。因此，一个线空间LS可以通过形成在一个线空间LS中的多个绝缘障碍物450分成具有柱形状的多个接触空间CS。多个绝缘障碍物450中的每个可以包括硅氮化物膜。在一些实施方式中，在形成多个绝缘障碍物450的同时，多个绝缘盖图案136及其周围的膜可以暴露于伴随多个绝缘障碍物450的形成的蚀刻工艺气氛，并且因此被部分地消耗，结果，多个绝缘盖图案136及其周围的膜的局部区域的高度可以被减小。
接着，由多个接触空间CS暴露的结构可以被部分地去除，从而在多个位线BL之间形成暴露有源区域ACT的多个凹陷空间R1。
为了形成多个凹陷空间R1，可以使用各向异性蚀刻、各向同性蚀刻或其组合。例如，各向异性蚀刻工艺可以被执行以按照下述次序蚀刻由多个位线BL之间的多个接触空间CS暴露的结构当中的第二绝缘膜124和第一绝缘膜122，作为第一绝缘膜122的蚀刻的结果而暴露的衬底110的有源区域ACT可以通过各向同性蚀刻工艺被部分地去除，从而形成多个凹陷空间R1。多个凹陷空间R1中的每个可以与接触空间CS连通。衬底110的有源区域ACT可以通过多个凹陷空间R1暴露。
参照图27，多个导电插塞460可以被形成，多个导电插塞460每个部分地填充多个位线BL之间的接触空间CS，同时填充多个位线BL之间的多个凹陷空间R1。
为了形成多个导电插塞460，在填充图26的所得产物中的多个凹陷空间R1和多个接触空间CS的同时覆盖多个绝缘盖图案136和多个绝缘障碍物450的顶表面的导电层可以被形成，随后通过回蚀刻去除导电层的上部，由此可以暴露多个绝缘盖图案136和多个绝缘障碍物450的顶表面，并且在多个接触空间CS中的每个的入口侧处的上部空间可以被再次清空。导电层的未被去除的剩余部分可以构成多个导电插塞460。多个导电插塞460中的每个可以包括例如掺杂多晶硅。
金属硅化物膜472和导电着落焊盘LP可以按照所述次序形成在每个导电插塞460上。多个导电着落焊盘LP可以在绝缘盖图案136之上延伸，以在金属硅化物膜472之上填充多个接触空间CS(参见图26)的同时垂直地部分交叠多个导电线结构430。多个导电着落焊盘LP中的每个可以包括导电阻挡膜474和在导电阻挡膜474上的导电层476，导电层476在导电阻挡膜474之上填充接触空间CS的剩余空间的同时在多个导电线结构430中的每个之上延伸。导电阻挡膜474可以包括例如Ti/TiN堆叠结构。导电层476可以包括例如金属、金属氮化物、导电多晶硅或其组合。例如，导电层476可以包括钨(W)。
部分地暴露导电层476的掩模图案(未示出)可以形成在导电层476上，随后通过使用掩模图案作为蚀刻掩模蚀刻导电阻挡膜474、导电层476和其周围的绝缘膜，从而形成包括导电阻挡膜474和导电层476的剩余部分的多个导电着落焊盘LP。掩模图案可以包括例如硅氮化物膜，但不限于此。多个导电着落焊盘LP可以分别包括多个岛图案。在一些实施方式中，由于伴随多个导电着落焊盘LP的形成的蚀刻工艺气氛，多个绝缘盖图案136和在多个绝缘盖图案136的侧壁上的多个绝缘间隔物440的局部区域也可以被去除，局部区域在多个绝缘间隔物440周围，由此多个绝缘盖图案136和多个绝缘间隔物440的局部区域的高度可以减小。
绝缘膜480可以填充多个导电着落焊盘LP周围的空间，从而使多个导电着落焊盘LP彼此电绝缘。接着，可以在绝缘膜480上形成可电连接到多个导电着落焊盘LP的多个电容器底部电极(未示出)。
尽管已经参照图9至图27描述了制造集成电路器件400的方法的一示例，但是具有各种结构的集成电路器件可以通过对参照图9至图27描述的方法进行各种修改和改变而被制造。例如，本领域技术人员将理解，从参照图9至图27进行的描述中，图3至图8所示的集成电路器件100B、100C、200A、200B、300A和300B以及由其进行不同地修改和改变的各种集成电路器件可以被制造。具体地，为了形成如图4所示的集成电路器件100C(其包括填充内间隔物142与下绝缘部分144A之间的空间的聚合物间隔物143)，参照图23A描述的工艺，也就是去除接枝聚合物层443A和垂直畴层443B的工艺，可以从制造集成电路器件的方法被省略，该方法已经参照图9至图27被描述。
图28A和图28B是示出根据本发明构思的实施方式的制造集成电路器件的方法的截面图。在图28A和图28B中，与图9至图27中相同的附图标记分别表示相同的构件，并且其重复描述将被省略。
参照图28A，可以执行参照图9至图17B描述的工艺，从而在内间隔物142上形成接枝聚合物层443A，接枝聚合物层443A在多个导电线结构430中的每个的侧壁上。
接着，参照图16A至图17B描述的工艺可以被再次重复，从而在接枝聚合物层443A上形成附加接枝聚合物层543B，附加接枝聚合物层543B在多个导电线结构430中的每个的侧壁上。然而，附加接枝聚合物层543B可以具有比接枝聚合物层443A的高度小的高度。
参照图28B，可以在图28A的所得产物上执行参照图18A至图20B描述的工艺，从而在附加接枝聚合物层543B上形成垂直畴层443B，垂直畴层443B在多个导电线结构430中的每个的侧壁上。
接着，可以执行参照图21A至图27描述的工艺，从而制造集成电路器件。
根据已经参照图28A和图28B描述的制造集成电路器件的方法，当覆盖接枝聚合物层443A、附加接枝聚合物层543B和垂直畴层443B的第一绝缘间隔物膜444L以与参照图21A和图21B所述相同的方式被形成时，第一绝缘间隔物膜444L的在每个导电线结构430的侧壁上(在一些实施方式中，覆盖每个导电线结构430的侧壁)的部分可以具有其中表面台阶相对平缓(例如相对于与衬底110正交的垂直线以小角度倾斜)的结构。因此，可以获得其中由两个相邻导电线结构430之间的绝缘间隔物440限定的空间随着离衬底110的距离增加而具有平缓增加的宽度的结构。
根据依据本发明构思的实施方式的制造集成电路器件的方法，可以获得其中在每个导电线结构430与多个导电插塞460之间包括空气间隔物AS或聚合物间隔物143的绝缘间隔物440在位线BL的长度方向上延伸的结构，空气间隔物AS或聚合物间隔物143具有极低的介电常数。因此，可以提供能够最小化由于高度集成导致的单位单元中多个导电图案之间的负载电容的结构。另外，在每个导电线结构430与多个导电插塞460之间形成空气间隔物AS时，空气间隔物AS可以在金属硅化物膜472和导电着落焊盘LP形成在每个导电插塞460上之前被形成。因此，与空气间隔物AS在金属硅化物膜472和导电着落焊盘LP形成之后被形成的情况相比，通过防止在形成空气间隔物AS的工艺期间由于空气间隔物AS或其周围环境导致的污染的扩散，可以防止集成电路器件的质量劣化。
将理解，尽管术语“第一”、“第二”等在此被用于描述本发明构思的示例实施方式中的构件、区域、层、部分、区、部件和/或元件，但是这些构件、区域、层、部分、区、部件和/或元件不应受这些术语限制。这些术语仅用于将一个构件、区域、部分、区、部件和/或元件与另一构件、区域、部分、区、部件或元件区分开。因此，下面描述的第一构件、区域、部分、区、部件或元件也可以被称作第二构件、区域、部分、区、部件或元件而不背离本发明构思的范围。例如，第一元件也可以被称为第二元件，并且类似地，第二元件也可以被称为第一元件而不背离本发明构思的范围。
为了描述的容易，空间关系术语，诸如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等，可以在此被用来描述如图中示出的一个元件或特征的与另外的元件(们)或特征(们)的关系。将理解，除图中描绘的取向之外，空间关系术语还旨在涵盖装置在使用或在操作中的不同取向。例如，如果图中的装置被翻转，则被描述为“在”另外的元件或特征“下面”或“之下”的元件将取向“在”所述另外的元件或特征“之上”。因此，示例性术语“在……下面”能涵盖上下两取向。装置可以被另外取向(旋转90度或处于另外的取向)，且此处使用的空间关系描述语被相应地解释。
此处使用的术语仅为了描述具体实施方式的目的，且不旨在成为对示例实施方式的限制。当在此处使用时，单数形式“一”和“该”也打算包括复数形式，除非上下文清楚地另行表示。还将理解，如果在此使用，术语“包含”和“包括”指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
除非另有定义，此处使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的相同的含义。还将被理解，诸如通用词典中定义的术语的术语应被解释为具有与它们的在本说明书和/或相关领域的背景下的含义一致的含义，并且将不在理想化或过度形式化的意义上被解释，除非此处明确地如此定义。
当某个示例实施方式可以被不同地实现时，可以与所描述的次序不同地执行特定的工艺次序。例如，两个连续描述的工艺可以基本上同时执行或者按照与所描述的次序相反的次序被执行。
在附图中，作为例如制造技术和/或公差的结果的相对于图示的形状的变化将被预料到。因此，本发明构思的示例实施方式不应解释为限于此处示出的区域的特定形状，而是可以被解释为包括例如由制造工艺导致的形状上的偏差。例如，示出为矩形形状的蚀刻区域可以是圆的或某种曲度的形状。因此，图中示出的区域本质上是示意性的，且图中示出的区域的形状旨在示出装置的区域的具体形状且不旨在限制本发明构思的范围。当在此使用时，术语“和/或”包括相关所列项目的一个或更多个的任何和所有组合。诸如“……的至少一个”的表述当在一些元素之后时，修饰整列元素并且不修饰列中的单独元素。
将理解，当一元件被称为“连接到”或“联接到”另外的元件时，它能直接连接或联接到所述另外的元件，或者可以存在居间元件。相反，当一元件被称为“直接连接到”或“直接联接到”另外的元件时，没有居间元件存在。用来描述元件或层之间的关系的其它词语应当以类似的方式被解释(例如“在……之间”和“直接在……之间”、“邻近……”和“直接邻近……”、“在……上”和“直接在……上”)。
相同的数字始终指代相同的元件。因此，相同或相似的数字可以参照另外的附图被描述，即使在对应的附图中它们既未被提及也未被描述。此外，未被附图标记表示的元件可以参照另外的附图来描述。
虽然已经参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，可以在此进行在形式和细节上的各种改变而不背离所附权利要求的精神和范围。
本申请要求享有2017年10月20日在韩国知识产权局提交的韩国专利申请第10-2017-0136601号的优先权，其全部内容通过引用合并于此。

Claims (25)

1.一种集成电路器件，包括：
导电线结构，其包括导电线和在所述导电线上的绝缘盖图案，所述导电线在衬底之上在第一水平方向上延伸；以及
绝缘间隔物，其包括内间隔物和在所述内间隔物上的第一绝缘间隔物，所述内间隔物接触所述导电线结构的侧壁，并且所述第一绝缘间隔物在所述导电线结构的所述侧壁上，
其中所述第一绝缘间隔物包括：
在所述衬底上在所述第一水平方向上延伸的狭缝部分；
下绝缘部分，其在所述衬底与所述狭缝部分之间在所述第一水平方向上延伸并且与所述内间隔物间隔开，使得所述下绝缘部分的一部分与所述内间隔物之间的分隔距离随着离所述衬底的垂直距离增加而减小；以及
上绝缘部分，其接触所述内间隔物并且与所述下绝缘部分间隔开，并且所述狭缝部分在其间。
2.根据权利要求1所述的集成电路器件，其中所述下绝缘部分邻近所述导电线延伸，以及
其中所述上绝缘部分邻近所述绝缘盖图案延伸。
3.根据权利要求1所述的集成电路器件，其中所述下绝缘部分在邻近所述导电线的第一水平处在所述下绝缘部分与所述内间隔物之间限定第一绝缘区域，并且在邻近所述绝缘盖图案的第二水平处在所述下绝缘部分与所述内间隔物之间限定第二绝缘区域，所述第一绝缘区域具有第一宽度，并且所述第二绝缘区域具有小于所述第一宽度的第二宽度，以及
其中所述第一绝缘区域与所述第二绝缘区域物理地连接。
4.根据权利要求3所述的集成电路器件，其中所述绝缘间隔物还包括在所述第一绝缘区域和所述第二绝缘区域内的空气间隔物。
5.根据权利要求3所述的集成电路器件，其中所述绝缘间隔物还包括在所述第一绝缘区域和所述第二绝缘区域内的聚合物间隔物。
6.根据权利要求5所述的集成电路器件，其中所述聚合物间隔物包括：
在所述第一绝缘区域和所述第二绝缘区域内的接枝聚合物层，所述接枝聚合物层化学结合到所述内间隔物；以及
在所述第二绝缘区域内的垂直畴层，所述垂直畴层包括自组装到所述接枝聚合物层上的聚合物嵌段。
7.根据权利要求3所述的集成电路器件，其中所述下绝缘部分的最上部分与所述内间隔物间隔开，所述最上部分和所述上绝缘部分限定所述狭缝部分。
8.根据权利要求3所述的集成电路器件，其中所述下绝缘部分的最上部分接触所述内间隔物，所述最上部分和所述上绝缘部分限定所述狭缝部分。
9.根据权利要求3所述的集成电路器件，其中所述下绝缘部分和所述第一绝缘区域延伸到比所述衬底的顶表面低的水平。
10.根据权利要求1所述的集成电路器件，其中所述绝缘间隔物还包括在所述导电线结构的所述侧壁上的第二绝缘间隔物，其中所述第一绝缘间隔物的部分在所述第二绝缘间隔物与所述导电线结构之间，并且
其中所述第二绝缘间隔物穿透所述狭缝部分。
11.根据权利要求10所述的集成电路器件，其中所述第二绝缘间隔物包括插入部分，所述插入部分穿透所述狭缝部分并且延伸到所述内间隔物与所述下绝缘部分之间的空间。
12.根据权利要求1所述的集成电路器件，还包括：
邻近所述导电线结构的接触结构，其间具有所述绝缘间隔物，
其中，在垂直于所述第一水平方向的第二水平方向上，所述接触结构的第一部分具有第三宽度，并且所述接触结构的第二部分具有大于所述第三宽度的第四宽度，所述第一部分邻近所述下绝缘部分，并且所述第二部分邻近所述上绝缘部分。
13.一种集成电路器件，包括：
一对导电线结构，其包括一对导电线和在所述一对导电线上的一对绝缘盖图案，所述一对导电线在衬底之上在第一水平方向上延伸；
多个接触结构，其在所述一对导电线结构之间布置成一条线；以及
布置在所述一对导电线结构与所述多个接触结构之间的多个绝缘间隔物，
其中所述多个绝缘间隔物中的每个包括：
接触所述一对导电线结构中的每个导电线结构的侧壁的内间隔物；以及
第一绝缘间隔物，其包括狭缝部分、在所述衬底与所述狭缝部分之间的下绝缘部分、以及上绝缘部分，
其中所述狭缝部分在所述第一水平方向上延伸，
其中所述下绝缘部分在所述第一水平方向上延伸并且与所述内间隔物间隔开，使得所述下绝缘部分的一部分与所述内间隔物之间的分隔距离随着离所述衬底的垂直距离增加而减小，以及
其中所述上绝缘部分接触所述内间隔物并且与所述下绝缘部分间隔开，其间具有所述狭缝部分。
14.根据权利要求13所述的集成电路器件，其中所述多个绝缘间隔物中的每个还包括在所述内间隔物与所述下绝缘部分之间的空气间隔物。
15.根据权利要求13所述的集成电路器件，其中所述多个绝缘间隔物中的至少一个包括延伸到比所述衬底的顶表面更低的水平的空气间隔物。
16.根据权利要求13所述的集成电路器件，其中所述多个绝缘间隔物中的每个还包括在所述内间隔物与所述下绝缘部分之间的聚合物间隔物，以及
其中所述聚合物间隔物包括化学结合到所述内间隔物的接枝聚合物层以及包含自组装到所述接枝聚合物层上的聚合物嵌段的垂直畴层。
17.根据权利要求13所述的集成电路器件，其中所述下绝缘部分在邻近所述一对导电线的每个导电线的第一水平处在所述下绝缘部分与所述内间隔物之间限定第一绝缘区域，并且在面向所述一对绝缘盖图案的每个绝缘盖图案的第二水平处在所述下绝缘部分与所述内间隔物之间限定第二绝缘区域，所述第一绝缘区域具有第一宽度，并且所述第二绝缘区域具有小于所述第一宽度的第二宽度，以及
其中所述第一绝缘区域与所述第二绝缘区域物理地连接。
18.根据权利要求17所述的集成电路器件，其中所述下绝缘部分的上部相对于所述衬底的顶表面在垂直方向上延伸，所述上部限定所述第二绝缘区域。
19.根据权利要求17所述的集成电路器件，其中所述下绝缘部分的上部在倾斜方向上延伸，使得所述上部随着离所述衬底的距离增加而变得更靠近所述内间隔物，所述上部限定所述第二绝缘区域。
20.根据权利要求17所述的集成电路器件，其中所述下绝缘部分的最上部分接触所述内间隔物。
21.一种制造集成电路器件的方法，所述方法包括：
在衬底上形成导电线结构，所述导电线结构包括导电线和在所述导电线上的绝缘盖图案；
在所述导电线结构的侧壁上形成内间隔物；
在所述内间隔物上形成聚合物层，所述聚合物层具有比所述内间隔物更小的高度并且在所述导电线结构的所述侧壁上，其中所述内间隔物插置在所述导电线结构与所述聚合物层之间；
在所述导电线结构的所述侧壁上形成接触所述聚合物层和所述内间隔物中的每个的第一绝缘间隔物层；以及
通过部分地去除所述第一绝缘间隔物层而形成第一绝缘间隔物，所述第一绝缘间隔物具有暴露所述聚合物层的狭缝部分。
22.根据权利要求21所述的方法，其中形成所述聚合物层包括：
在所述内间隔物上形成接枝聚合物层，所述接枝聚合物层在所述导电线结构的所述侧壁上；以及
形成包括聚合物嵌段的垂直畴层，所述聚合物嵌段被自组装到所述接枝聚合物层上。
23.根据权利要求22所述的方法，其中形成所述接枝聚合物层包括：
在所述内间隔物的侧壁上形成聚合物组合物层，所述聚合物组合物层包含锚定聚合物；以及
热处理所述聚合物组合物层，使得所述锚定聚合物被接枝到所述内间隔物的所述侧壁。
24.根据权利要求23所述的方法，其中，在形成所述聚合物组合物层时，所述聚合物组合物层的顶表面的第一高度小于所述导电线结构的顶表面的第二高度。
25.根据权利要求22所述的方法，其中形成所述垂直畴层包括：
在所述接枝聚合物层的侧壁上形成嵌段共聚物层；
通过执行所述嵌段共聚物层的相分离形成包括第一垂直畴和第二垂直畴的自组装层，所述第一垂直畴接触所述接枝聚合物层且垂直地取向，并且所述第二垂直畴与所述接枝聚合物层间隔开，其中所述第一垂直畴插置在所述接枝聚合物层与所述第二垂直畴之间；以及
从所述自组装层选择性地去除所述第二垂直畴。
CN201811009700.1A 2017-10-20 2018-08-31 集成电路器件及制造其的方法 Active CN109698186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170136601A KR102410013B1 (ko) 2017-10-20 2017-10-20 집적회로 소자 및 그 제조 방법
KR10-2017-0136601 2017-10-20

Publications (2)

Publication Number Publication Date
CN109698186A true CN109698186A (zh) 2019-04-30
CN109698186B CN109698186B (zh) 2023-05-02

Family

ID=66170066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811009700.1A Active CN109698186B (zh) 2017-10-20 2018-08-31 集成电路器件及制造其的方法

Country Status (3)

Country Link
US (1) US10727233B2 (zh)
KR (1) KR102410013B1 (zh)
CN (1) CN109698186B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574450B1 (ko) * 2018-07-27 2023-09-04 삼성전자 주식회사 소자 특성을 향상시킬 수 있는 반도체 소자
CN110707083B (zh) * 2018-08-23 2022-02-01 联华电子股份有限公司 半导体存储装置及其形成方法
KR20210032844A (ko) * 2019-09-17 2021-03-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20210038762A (ko) 2019-09-30 2021-04-08 삼성전자주식회사 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060036845A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
US20100285662A1 (en) * 2009-05-11 2010-11-11 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs
CN103383935A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体器件及其制造方法
US20140061736A1 (en) * 2012-09-06 2014-03-06 Yoo-Sang Hwang Semiconductor device and method of manufacturing the same
KR20140083746A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
US20140367825A1 (en) * 2013-06-17 2014-12-18 Samsung Electronics Co., Ltd. Semiconductor devices including empty spaces and methods of forming the same
KR20150042623A (ko) * 2013-10-11 2015-04-21 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004103893A1 (ja) 2003-05-22 2006-07-20 デプト株式会社 微細構造体及びその製造方法
US7041571B2 (en) 2004-03-01 2006-05-09 International Business Machines Corporation Air gap interconnect structure and method of manufacture
KR101517851B1 (ko) 2009-03-26 2015-05-06 삼성전자 주식회사 반도체 소자의 제조 방법
KR20120121795A (ko) 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
KR20130010298A (ko) 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치 및 그 형성방법
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US9312220B2 (en) 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
KR20150063650A (ko) 2013-12-02 2015-06-10 에스케이하이닉스 주식회사 배선들 사이에 에어갭을 형성하는 방법 및 이에 의한 배선 구조
US9627514B1 (en) 2015-12-28 2017-04-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN108389861B (zh) * 2017-02-03 2019-06-28 联华电子股份有限公司 半导体元件及其形成方法
KR102630510B1 (ko) * 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060036845A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
US20100285662A1 (en) * 2009-05-11 2010-11-11 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs
CN103383935A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体器件及其制造方法
US20140061736A1 (en) * 2012-09-06 2014-03-06 Yoo-Sang Hwang Semiconductor device and method of manufacturing the same
KR20140083746A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
US20140367825A1 (en) * 2013-06-17 2014-12-18 Samsung Electronics Co., Ltd. Semiconductor devices including empty spaces and methods of forming the same
KR20150042623A (ko) * 2013-10-11 2015-04-21 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US10727233B2 (en) 2020-07-28
US20190123051A1 (en) 2019-04-25
KR102410013B1 (ko) 2022-06-16
CN109698186B (zh) 2023-05-02
KR20190044321A (ko) 2019-04-30

Similar Documents

Publication Publication Date Title
CN109698186A (zh) 集成电路器件及制造其的方法
US7868416B2 (en) Semiconductor device
US7271056B2 (en) Method of fabricating a trench capacitor DRAM device
US9153654B2 (en) Semiconductor device with buried bit line and method for fabricating the same
US8008160B2 (en) Method and structure for forming trench DRAM with asymmetric strap
US8399323B2 (en) Method for fabricating vertical channel type nonvolatile memory device
US20050142771A1 (en) Semiconductor device and method for fabricating the same
US9608106B2 (en) Semiconductor device and method for forming the same
US8461060B2 (en) Method and apparatus providing air-gap insulation between adjacent conductors using nanoparticles
US8455339B2 (en) Method for fabricating semiconductor device with side junction
US20130115745A1 (en) Methods of manufacturing semiconductor devices including device isolation trenches self-aligned to gate trenches
US6953961B2 (en) DRAM structure and fabricating method thereof
KR101129029B1 (ko) 수직형 트랜지스터의 불순물영역 형성방법 및 이를 이용한 수직형 트랜지스터 제조방법
US20070102744A1 (en) Semiconductor device and method of manufacturing the same
US20090191686A1 (en) Method for Preparing Doped Polysilicon Conductor and Method for Preparing Trench Capacitor Structure Using the Same
US20190122980A1 (en) Integrated circuit devices and methods of manufacturing the same
CN115472613A (zh) 一种半导体器件及其制造方法
US6964898B1 (en) Method for fabricating deep trench capacitor
US7952138B2 (en) Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor
US7993985B2 (en) Method for forming a semiconductor device with a single-sided buried strap
CN106298676A (zh) 半导体元件的制作方法
US20070221979A1 (en) Method for production of memory devices and semiconductor memory device
CN115513213A (zh) 一种半导体器件及其制造方法
KR20100076697A (ko) 낮은 컨택 저항을 갖는 반도체 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant