KR20060036845A - 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자 - Google Patents

비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자 Download PDF

Info

Publication number
KR20060036845A
KR20060036845A KR1020040085960A KR20040085960A KR20060036845A KR 20060036845 A KR20060036845 A KR 20060036845A KR 1020040085960 A KR1020040085960 A KR 1020040085960A KR 20040085960 A KR20040085960 A KR 20040085960A KR 20060036845 A KR20060036845 A KR 20060036845A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
bit line
insulating film
pads
semiconductor substrate
Prior art date
Application number
KR1020040085960A
Other languages
English (en)
Inventor
박석한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040085960A priority Critical patent/KR20060036845A/ko
Publication of KR20060036845A publication Critical patent/KR20060036845A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의 제조방법 및 그에 의하여 제조된 반도체소자를 제공한다. 이 방법은 반도체기판 내에 소자분리막을 형성하여 활성영역들을 한정하는 것을 포함한다. 상기 반도체기판 상에 상기 활성영역들을 가로지르는 복수개의 평행한 워드라인들을 형성한다. 상기 워드라인들을 갖는 반도체기판 상에 제1 층간절연막을 형성한다. 상기 제1 층간절연막을 관통하며 상기 활성영역들과 각각 접촉되는 스토리지 노드 패드들 및 비트라인 패드들을 형성한다. 상기 스토리지 노드 패드들 및 비트라인 패드들을 갖는 반도체기판 상에 제2 층간절연막을 형성한다. 상기 제2 층간절연막을 패터닝하여 상기 비트라인 패드들을 노출시키는 비트라인 콘택홀들을 형성한다. 상기 제2 층간절연막 상에 상기 비트라인 콘택홀들을 통하여 상기 비트라인 패드들과 접촉되는 복수개의 평행한 비트라인 패턴들을 형한다. 적어도 상기 비트라인 패턴들 사이의 공간을 채우는 제3 층간절연막을 형성한다. 이 경우에, 상기 제3 층간절연막은 저유전막으로 형성된다. 상기 제3 층간절연막을 갖는 반도체기판 상에 제4 층간절연막을 형성한다.

Description

비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자{Method of fabricating a semiconductor device for reducing capacitance between bit lines and semiconductor device fabricated thereby}
도 1은 일반적인 비트라인을 구비한 반도체소자의 일부분을 보여주는 평면도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명하기 위하여 도 1의 I-I′선에 따라 취해진 단면도들이다.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자 및 그 제조방법에 관한 것이다.
디램(DRAM)과 같은 반도체소자가 고집적화 및 대용량화되면서 반도체 칩 사이즈의 최소화를 위한 공정의 확보가 필요해지고 있다. 상기 반도체소자의 고집적화 및 대용량화에 따라, 상기 디램을 구성하는 요소 중 하나인 비트라인들은 미세 공정 기술에 의하여 형성된다. 상기 비트라인들 사이의 간격을 줄이고, 상기 비트 라인들의 크기를 작게 하여 반도체소자의 스케일 다운을 이루고 있다.
상기 비트라인들 사이의 간격이 줄어듦에 따라 상기 비트라인들 사이에는 일종의 커패시터 작용이 이루어질 수 있다. 상기 비트라인들 사이에 형성된 의도되지 않은 커패시터를 기생 커패시터라 한다. 또한, 좁은 공간에 다수의 비트라인들이 형성됨으로써, 상기 비트라인들의 폭은 줄어들고, 좁은 단면적으로 인한 저항은 늘어나게 된다.
상기 비트라인들에서의 저항 및 기생 용량은 회로에 의하여 전달되는 전기 신호의 흐름을 방해하는 전체 저항을 늘리며, 위상 변화에 따른 신호 전달의 지체를 가져온다. 상기 신호 전달의 지체는 반도체소자의 능률 및 성능을 떨어뜨리는 작용을 하므로 억제되어야 한다. 이에 따라, 상기 비트라인들에 의한 기생 용량과 저항을 줄일 수 있는 방안이 제시되어야 한다. 상기 비트라인들의 기생 용량을 줄이기 위하여 상기 비트라인들의 폭을 줄이고, 상기 비트라인들 사이의 간격을 늘리는 방법이 있다. 그러나, 상기 비트라인들의 크기는 저항과 관련이 있으므로 상기 비트라인들의 크기를 줄이는데는 한계가 있고, 상기 비트라인들 사이의 간격을 늘리는 것은 디자인 룰의 축소 경향과 상반될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자를 제공하는데 있다.
본 발명의 일 태양은, 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 내에 소자분리막을 형성하여 활성영역들을 한정하는 것을 포함한다. 상기 반도체기판 상에 상기 활성영역들을 가로지르는 복수개의 평행한 워드라인들을 형성한다. 상기 워드라인들을 갖는 반도체기판 상에 제1 층간절연막을 형성한다. 상기 제1 층간절연막을 관통하며 상기 활성영역들과 각각 접촉되는 스토리지 노드 패드들 및 비트라인 패드들을 형성한다. 상기 스토리지 노드 패드들 및 비트라인 패드들을 갖는 반도체기판 상에 제2 층간절연막을 형성한다. 상기 제2 층간절연막을 패터닝하여 상기 비트라인 패드들을 노출시키는 비트라인 콘택홀들을 형성한다. 상기 제2 층간절연막 상에 상기 비트라인 콘택홀들을 통하여 상기 비트라인 패드들과 접촉되는 복수개의 평행한 비트라인 패턴들을 형한다. 적어도 상기 비트라인 패턴들 사이의 공간을 채우는 제3 층간절연막을 형성한다. 이 경우에, 상기 제3 층간절연막은 저유전막으로 형성된다. 상기 제3 층간절연막을 갖는 반도체기판 상에 제4 층간절연막을 형성한다.
본 발명의 실시예에서, 상기 제3 층간절연막은 SOG법에 의한 산화막으로 형성될 수 있고, 상기 제4 층간절연막은 CVD법에 의한 산화막으로 형성될 수 있다.
다른 실시예에서, 상기 비트라인 패턴들의 측벽들을 덮는 비트라인 스페이서들을 형성하는 것을 더 포함할 수 있다.
본 발명의 다른 태양은, 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자를 제공한다. 상기 반도체소자는 반도체기판 내에 배치되어 활성영역들을 한정 하는 소자분리막을 구비한다. 상기 활성영역들을 가로지르는 복수개의 평행한 워드라인 패턴들이 배치된다. 상기 워드라인 패턴들 사이의 공간을 채우는 제1 층간절연막이 배치된다. 상기 제1 층간절연막을 관통하며 상기 활성영역들과 접촉하는 스토리지 노드 패드들 및 비트라인 패드들이 배치된다. 상기 스토리지 노드 패드들 및 비트라인 패드들을 갖는 반도체기판 상에 제2 층간절연막이 배치된다. 상기 제2 층간절연막 상에 상기 워드라인 패턴들의 상부를 가로지르고, 상기 제2 층간절연막을 관통하여 상기 비트라인 패드들과 접촉되는 복수개의 평행한 비트라인 패턴들이 배치된다. 적어도 상기 비트라인 패턴들 사이의 공간을 채우되, 저유전막으로 이루어진 제3 층간절연막이 배치된다. 상기 제3 층간절연막을 갖는 반도체기판 상에 제4 층간절연막이 배치된다.
본 발명의 실시예에서, 상기 제3 층간절연막은 SOG막일 수 있고, 상기 제4 층간절연막 CVD 산화막일 수 있다.
다른 실시예에서, 상기 비트라인 패턴들의 측벽들을 덮는 비트라인 스페이서들을 더 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 일반적인 비트라인들을 구비한 반도체소자를 나타낸 평면도이고, 도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명하기 위하여 도 1의 I-I′선에 따라 취해진 단면도들이다. 후술하는 실시예는 디램의 비트라인을 형성하는 방법을 염두에 두고 기술될 것이지만, 유사한 설명이 기타 다른 도전막 패턴들 또는 금속 배선들간에도 적용될 수 있음이 당업자에게 자명할 것이다.
도 1 및 도 2a를 참조하면, 반도체기판(101) 내에 소자분리막(103)을 형성하여 2차원적으로 배열된 복수개의 활성영역들(103a)을 한정한다. 상기 소자분리막(103)은 셸로우 트렌치 소자분리(shallow trench isolation; STI) 공정에 의하여 형성될 수 있다. 상기 소자분리막(103)이 형성된 반도체기판 상에 상기 활성영역들(103a)을 가로지르는 복수개의 평행한 워드라인 패턴들(109)을 형성한다. 상기 워드라인 패턴들(109)은 차례로 적층된 워드라인들(105) 및 캡핑막 패턴들(107)로 형성된다. 보다 구체적으로, 상기 소자분리막(103)이 형성된 반도체기판 상에 게이트 절연막 및 게이트 도전막을 형성한다. 이어서, 상기 게이트 도전막 상에 캡핑막 패턴(107)을 형성한다. 상기 캡핑막 패턴(107)을 식각마스크로 사용하여 상기 게이트 도전막 및 상기 게이트 절연막을 식각하여 상기 활성영역들(103a)을 가로지르는 복수개의 평행한 워드라인들(105)을 형성한다. 상기 게이트 절연막은 실리콘 산화막 또는 고유전막(high-k dielectric layer)으로 형성될 수 있다. 상기 게이트 도전막은 도우프트 실리콘막 또는 금속막으로 형성될 수 있다. 또는 상기 게이트용 도전막은 차례로 적층된 도우프트 실리콘막 및 금속 실리사이드막으로 형성될 수 있다. 상기 금속 실리사이드막은 텅스텐 실리사이드막, 코발트 실리사이드막 또는 니켈 실리사이드막으로 형성될 수 있다. 상기 워드라인 패턴들(109)의 측벽들을 둘러싸는 워드라인 스페이서들(111)을 형성한다. 상기 워드라인 스페이서들(111)은 실리콘 질화막으로 형성될 수 있다.
상기 워드라인 패턴들(109) 및 상기 소자분리막(103)을 이온주입 마스크로 사용하여 상기 활성영역들(103a)의 반도체기판 내에 불순물 영역들(113)을 형성한다. 상기 불순물 영역들(113)이 형성된 반도체기판 상에 제1 층간절연막(115)을 형성한다. 상기 제1 층간절연막(115)은 CVD법에 의한 실리콘 산화막으로 형성될 수 있다. 예를 들어, 상기 제1 층간절연막(115)은 HDP-CVD법(High Density Plasma Chemical Vapor Depositon)에 의해 형성된 HDP 산화막 또는 PECVD법(Plasma Enhanced Chemical Vapor Depositon)에 의해 형성된 PE-TEOS막(Plasma Enhanced TetraEthylOrthoSilicate) 또는 BPSG막(BoroPhosphorousSilicateGlass)과 같은 산화막으로 형성될 수 있다.
상기 제1 층간 절연막(115)을 관통하여 상기 불순물 영역들(113)과 접촉하는 스토리지 노드 패드들(119a) 및 비트라인 패드들(119b)을 형성한다. 상기 스토리지 노드 패드들(119a) 및 비트라인 패드들(119b)은 통상 알려진 자기 정렬 콘택(self align contact; SAC) 공정에 의하여 형성될 수 있다. 상기 스토리지 노드 패드들(119a) 및 상기 비트라인 패드들(119b)은 도우프트 폴리 실리콘막으로 형성될 수 있다.
도 1 및 도 2b를 참조하면, 상기 스토리지 노드 패드들(119a) 및 비트라인 패드들(119b)이 형성된 반도체기판 상에 제2 층간절연막(121)을 형성한다. 상기 제2 층간절연막(121)은 CVD법에 의한 산화막으로 형성될 수 있다. 상기 제2 층간절연막(121)을 패터닝하여 상기 비트라인 패드들(119b)을 노출시키는 비트라인 콘택홀들(123)을 형성한다. 상기 비트라인 콘택홀들(123)을 갖는 반도체기판의 전면 상에 비트라인용 도전막(129)을 형성한다. 상기 비트라인용 도전막(129)은 차례로 적층된 배리어 금속막(125) 및 도전막(127)으로 형성될 수 있다. 보다 구체적으로, 상기 비트라인 콘택홀들(123)을 갖는 반도체기판의 전면 상에 배리어 금속막(125)을 콘포멀하게 형성한 후, 상기 도전막(127)을 형성할 수 있다. 상기 도전막(127)은 단차 도포성이 우수한 CVD법에 의해 형성된 텅스텐막으로 형성될 수 있다. 상기 배리어 금속막(125)은 차례로 적층된 접착막 및 확산방지막으로 형성될 수 있다. 상기 접착막은 티타늄막(Ti layer)으로 형성될 수 있다. 상기 확산방지막은 질화티타늄막(TiN layer)으로 형성될 수 있다. 상기 접착막의 티타늄막과 상기 비트라인 패드들(119b)의 도우프트 폴리실리콘막이 반응하여 금속실리사이드막이 형성될 수 있다. 그 결과, 저항이 감소될 수 있다. 상기 확산방지막은 상기 도전막(127) 증착시 금속 소오스 가스, 예를 들어 텅스텐 육불화물(WF6)로부터 나오는 불소가 상기 금속 실리사이드막과 반응하는 것을 방지할 수 있다.
도 1 및 도 2c를 참조하면, 상기 비트라인용 도전막(도 2b의 129) 상에 하드마스크막 패턴들(131)을 형성한다. 상기 하드마스크막 패턴들(131)은 실리콘 질화막으로 형성될 수 있다. 상기 하드마스크막 패턴들(131)을 식각마스크로 사용하여 상기 비트라인용 도전막(도 2b의 129)을 식각하여 상기 워드라인 패턴들(109)의 상부를 가로지르면서, 상기 비트라인 콘택홀들(123)을 채우는 복수개의 평행한 비트라인들(129′)을 형성한다. 이 경우에, 상기 비트라인들(129′)은 차례로 적층된 배리어 금속막 패턴(125′) 및 도전막 패턴(127′)으로 구성될 수 있다. 상기 비트라인들(129′) 및 상기 하드마스크막 패턴들(131)은 비트라인 패턴들(133)을 구성한다. 상기 비트라인 패턴들(133)의 측벽들을 덮는 비트라인 스페이서들(135)을 형성한다. 상기 비트라인 스페이서들(135)은 실리콘 질화막으로 형성될 수 있다.
적어도 상기 비트라인 패턴들(133) 사이의 공간을 채우는 제3 층간절연막(137)을 형성한다. 상기 제3 층간절연막(137)은 저유전막(low-k dielectric)으로 형성된다. 상기 저유전막은 SOG막(spin on glass layer)으로 형성될 수 있다. 보다 구체적으로, 상기 비트라인 패턴들(133)을 갖는 반도체기판 상에 SOG막을 형성하고, 상기 비트라인 패턴들(133)의 상부면이 노출되도록 평탄화시킬 수 있다. 상기 평탄화는 에치 백 공정(etch back process)에 의하여 실시될 수 있다. 상기 제3 층간절연막(137)을 갖는 반도체기판 상에 제4 층간절연막(139)을 형성한다. 일반적으로, 유전막의 유전율이 낮을수록 유전막은 습식 식각 또는 평탄화 공정 등의 후속 공정에 문제를 야기할 수 있다. 즉, 유전율이 낮을수록 유전막의 막질은 포러스(porous)하다는 의미를 나타낸다. 상기 제3 층간절연막(137)을 저유전막으로 형성하므로, 상기 제4 층간절연막(139)은 상기 제3 층간절연막(137)에 비하여 더욱 조밀한 막질을 갖는 유전막으로 형성하는 것이 바람직하다. 이에 따라, 상기 제4 층간절연막(139)은 CVD법에 의한 실리콘 산화막으로 형성될 수 있다. 상기 제4 층간 절연막(139)은 HDP 산화막, BPSG막 또는 TEOS 산화막으로 형성될 수 있다. 결론적으로, 상기 비트라인들 사이에는 저유전막이 형성되어, 상기 비트라인들 사이의 기생 용량을 감소시킬 수 있다.
후속 공정으로, 상기 제4 층간절연막, 상기 제3 층간절연막 및 상기 제2 층간절연막을 관통하여, 상기 스토리지 노드 패드들(119a)과 전기적으로 접속되는 스토리지 노드 플러그들을 형성할 수 있다. 이어서, 상기 스토리지 노드 플러그들과 전기적으로 접속되는 커패시터들을 형성할 수 있다. 각각의 커패시터는 스토리지 노드 전극, 유전막 및 상부전극으로 형성될 수 있다.
도 1 및 도 2c를 다시 참조하여, 본 발명의 실시예에 따른 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자를 설명하기로 한다.
도 1 및 도 2c를 참조하면, 반도체기판(101) 상에 복수개의 활성영역들(103a)을 한정하는 소자분리막(103)이 배치된다. 상기 반도체기판(101) 상에 상기 활성영역들(103a)을 가로지르는 복수개의 평행한 워드라인 패턴들(109)이 배치된다. 상기 워드라인 패턴들(109)은 차례로 적층된 워드라인들(105) 및 캡핑막 패턴들(107)로 이루어진다. 상기 워드라인들(105)과 상기 활성영역들(103a) 사이에 게이트 절연막이 개재될 수 있다. 상기 워드라인들(105)은 도우프트 실리콘막 또는 차례로 적층된 도우프트 실리콘막 및 금속실리사이드막 일 수 있다. 상기 금속 실리사이드막은 텅스텐 실리사이드막, 코발트 실리사이드막 또는 니켈 실리사이드막일 수 있다.
상기 워드라인 패턴들(109)의 측벽들을 덮는 워드라인 스페이서들(111)이 배 치된다. 상기 워드라인 스페이서들(111)은 실리콘 질화막일 수 있다. 상기 워드라인 패턴들(109) 및 상기 소자분리막(103) 사이의 활성영역들 내에 불순물 영역들(113)이 존재한다. 상기 워드라인 패턴들(109) 사이의 공간을 채우는 제1 층간절연막(115)이 배치된다. 상기 제1 층간절연막(115)은 CVD법에 의한 실리콘 산화막일 수 있다. 예를 들어, 상기 제1 층간절연막(115)은 HDP 산화막 또는 PE-TEOS막(Plasma Enhanced TetraEthylOrthoSilicate) 또는 BPSG막(BoroPhosphorousSilicateGlass)과 같은 산화막일 수 있다. 상기 제1 층간 절연막(115)을 관통하여 상기 불순물 영역들(113)과 접촉하는 스토리지 노드 패드들(119a) 및 비트라인 패드들(119b)이 배치된다. 상기 스토리지 노드 패드들(119a) 및 상기 비트라인 패드들(119b)은 도우프트 폴리 실리콘막일 수 있다.
상기 스토리지 노드 패드들(119a) 및 비트라인 패드들(119b)을 갖는 반도체기판 상에 제2 층간절연막(121)이 배치된다. 상기 제2 층간절연막(121)은 CVD법에 의한 산화막일 수 있다. 상기 제2 층간절연막(121)을 관통하며, 상기 비트라인 패드들(119b)을 노출시키는 비트라인 콘택홀들(123)이 배치된다.
상기 워드라인 패턴들(109)의 상부를 가로지르면서, 상기 비트라인 콘택홀들(123)을 채우는 복수개의 평행한 비트라인들(129′)이 배치된다. 상기 비트라인들(129′)은 상기 비트라인 패드들(119b)과 전기적으로 접속된다.
상기 비트라인들(129′)은 차례로 적층된 배리어 금속막 패턴(125′) 및 도전막 패턴(127′)으로 구성될 수 있다. 상기 배리어 금속막 패턴(125′)은 차례로 적층된 티타늄막 및 질화티타늄막일 수 있다. 상기 도전막 패턴(127′)은 텅스텐막 일 수 있다. 상기 비트라인들(129′) 상에 하드마스크막 패턴들(131)이 배치된다. 상기 비트라인들(129′) 및 상기 하드마스크막 패턴들(131)은 비트라인 패턴들(133)을 구성한다. 상기 비트라인 패턴들(133)의 측벽들을 덮는 비트라인 스페이서들(135)이 배치된다. 상기 비트라인 스페이서들(135)은 실리콘 질화막일 수 있다.
적어도 상기 비트라인 패턴들(133) 사이의 공간을 채우는 제3 층간절연막(137)이 배치된다. 상기 제3 층간절연막(137)은 저유전막(low-k dielectric)으로 배치된다. 상기 저유전막은 SOG막(spin on glass layer)일 수 있다. 상기 제3 층간절연막(137)은 상기 비트라인 패턴들(133)의 상부면이 노출되도록 배치될 수 있다. 상기 제3 층간절연막(137)을 갖는 반도체기판 상에 제4 층간절연막(139)이 배치된다. 상기 제4 층간절연막(139)은 CVD법에 의한 실리콘 산화막일 수 있다. 예를 들어, 상기 제4 층간절연막(139)은 HDP 산화막, BPSG막 또는 TEOS 산화막일 수 있다.
상술한 바와 같이 본 발명은, 비트라인들 사이의 공간에 저유전막을 형성함으로써, 상기 비트라인들간에 발생되는 기생 커패시턴스를 감소시킬 수 있다. 이에 따라, 기생 용량에 의하여 발생되는 신호 전달의 지체를 감소시키어, 결과적으로 반도체소자의 능률 및 성능을 향상시킬 수 있다.

Claims (6)

  1. 반도체기판 내에 소자분리막을 형성하여 활성영역들을 한정하고,
    상기 반도체기판 상에 상기 활성영역들을 가로지르는 복수개의 평행한 워드라인들을 형성하고,
    상기 워드라인들을 갖는 반도체기판 상에 제1 층간절연막을 형성하고,
    상기 제1 층간절연막을 관통하며 상기 활성영역들과 각각 접촉되는 스토리지 노드 패드들 및 비트라인 패드들을 형성하고,
    상기 스토리지 노드 패드들 및 비트라인 패드들을 갖는 반도체기판 상에 제2 층간절연막을 형성하고,
    상기 제2 층간절연막을 패터닝하여 상기 비트라인 패드들을 노출시키는 비트라인 콘택홀들을 형성하고,
    상기 제2 층간절연막 상에 상기 비트라인 콘택홀들을 통하여 상기 비트라인 패드들과 접촉되는 복수개의 평행한 비트라인 패턴들을 형성하고,
    적어도 상기 비트라인 패턴들 사이의 공간을 채우는 제3 층간절연막을 형성하되, 상기 제3 층간절연막은 저유전막으로 형성되고,
    상기 제3 층간절연막을 갖는 반도체기판 상에 제4 층간절연막을 형성하는 것을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제3 층간절연막은 SOG법에 의한 산화막으로 형성되고, 상기 제4 층간절연막은 CVD법에 의한 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 비트라인 패턴들의 측벽들을 덮는 비트라인 스페이서들을 형성하는 것을 더 포함하는 반도체소자의 제조방법.
  4. 반도체기판 내에 배치되어 활성영역들을 한정하는 소자분리막;
    상기 활성영역들을 가로지르는 복수개의 평행한 워드라인 패턴들;
    상기 워드라인 패턴들 사이의 공간을 채우는 제1 층간절연막;
    상기 제1 층간절연막을 관통하며 상기 활성영역들과 접촉하는 스토리지 노드 패드들 및 비트라인 패드들;
    상기 스토리지 노드 패드들 및 비트라인 패드들을 갖는 반도체기판 상에 배치된 제2 층간절연막;
    상기 제2 층간절연막 상에 상기 워드라인 패턴들의 상부를 가로지르고, 상기 제2 층간절연막을 관통하여 상기 비트라인 패드들과 접촉되는 복수개의 평행한 비트라인 패턴들;
    적어도 상기 비트라인 패턴들 사이의 공간을 채우되, 저유전막으로 이루어진 제3 층간절연막; 및
    상기 제3 층간절연막을 갖는 반도체기판 상에 배치된 제4 층간절연막을 포함하는 반도체소자.
  5. 제 4 항에 있어서,
    상기 제3 층간절연막은 SOG막이고,
    상기 제4 층간절연막 CVD 산화막인 것을 특징으로 하는 반도체소자.
  6. 제 4 항에 있어서,
    상기 비트라인 패턴들의 측벽들을 덮는 비트라인 스페이서들을 더 포함하는 반도체소자.
KR1020040085960A 2004-10-26 2004-10-26 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자 KR20060036845A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085960A KR20060036845A (ko) 2004-10-26 2004-10-26 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085960A KR20060036845A (ko) 2004-10-26 2004-10-26 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자

Publications (1)

Publication Number Publication Date
KR20060036845A true KR20060036845A (ko) 2006-05-02

Family

ID=37144913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085960A KR20060036845A (ko) 2004-10-26 2004-10-26 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자

Country Status (1)

Country Link
KR (1) KR20060036845A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084124A (ko) * 2008-01-31 2009-08-05 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20190044321A (ko) * 2017-10-20 2019-04-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084124A (ko) * 2008-01-31 2009-08-05 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20190044321A (ko) * 2017-10-20 2019-04-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN109698186A (zh) * 2017-10-20 2019-04-30 三星电子株式会社 集成电路器件及制造其的方法
CN109698186B (zh) * 2017-10-20 2023-05-02 三星电子株式会社 集成电路器件及制造其的方法

Similar Documents

Publication Publication Date Title
US7579233B2 (en) Method of fabricating semiconductor device for reducing parasitic capacitance between bit lines and semiconductor device fabricated thereby
KR100654353B1 (ko) 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법
US7749834B2 (en) Method of fabricating semiconductor devices having buried contact plugs
US7052983B2 (en) Method of manufacturing a semiconductor device having selective epitaxial silicon layer on contact pads
US7511328B2 (en) Semiconductor device having raised cell landing pad and method of fabricating the same
US20020105088A1 (en) Semiconductor device having multilayer interconnection structure and manfacturing method thereof
JP2006261708A (ja) 自己整合コンタクトを有する半導体メモリ装置及びその製造方法
US9263452B2 (en) Reservoir capacitor of semiconductor device
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
JP4964407B2 (ja) 半導体装置及びその製造方法
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
CN111799261A (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
US6977197B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
US7687344B2 (en) Method for fabricating capacitor in semiconductor device
US11665888B2 (en) Semiconductor device and method for fabricating the same
US7074725B2 (en) Method for forming a storage node of a capacitor
KR100439038B1 (ko) 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법
KR20060036845A (ko) 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
KR100366620B1 (ko) 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법
KR20000007644A (ko) 반도체 장치의 제조 방법
KR20200137379A (ko) 반도체 장치 및 그 제조 방법
KR20080097644A (ko) 반도체 장치 및 이의 제조 방법
KR20080060385A (ko) 반도체 소자 제조방법
KR20030097450A (ko) 반도체소자의 커패시터 형성방법
KR20060029299A (ko) 베리드 콘택 플러그와 비트라인의 쇼트를 방지할 수 있는반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid