KR20140070630A - 반도체 집적을 위한 둔감성 건조 제거 프로세스 - Google Patents
반도체 집적을 위한 둔감성 건조 제거 프로세스 Download PDFInfo
- Publication number
- KR20140070630A KR20140070630A KR1020147011222A KR20147011222A KR20140070630A KR 20140070630 A KR20140070630 A KR 20140070630A KR 1020147011222 A KR1020147011222 A KR 1020147011222A KR 20147011222 A KR20147011222 A KR 20147011222A KR 20140070630 A KR20140070630 A KR 20140070630A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric layer
- dielectric
- depositing
- etching
- deposited
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 141
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000008569 process Effects 0.000 title claims description 54
- 230000010354 integration Effects 0.000 title description 2
- 238000000151 deposition Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 40
- 230000008021 deposition Effects 0.000 claims abstract description 34
- 230000009969 flowable effect Effects 0.000 claims abstract description 34
- 239000000203 mixture Substances 0.000 claims abstract description 27
- 239000003989 dielectric material Substances 0.000 claims description 59
- 239000007789 gas Substances 0.000 claims description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 32
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims 4
- 238000002207 thermal evaporation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 135
- 239000000463 material Substances 0.000 description 38
- 239000002243 precursor Substances 0.000 description 35
- 238000012545 processing Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910017840 NH 3 Inorganic materials 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 239000012686 silicon precursor Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- -1 H 2 N (SiH 3 ) Chemical class 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical class [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 기판의 표면으로부터 유전체 층들을 증착하고 식각하는 방법들이 개시된다. 방법들은 수성 HF 내에서 제1 습식 식각 레이트를 갖는 제1 유전체 층을 증착하는 단계를 포함할 수 있다. 방법들은 또한, 증착 후 초기에 유동가능할 수 있는 제2 유전체 층을 증착하는 단계를 포함할 수 있고, 제2 유전체 층은 수성 HF 내에서 제1 습식 식각 레이트 보다 높은 제2 습식 식각 레이트를 가질 수 있다. 방법들은 식각제 가스 혼합물로 제1 및 제2 유전체 층들을 식각하는 단계를 더 포함할 수 있고, 제1 및 제2 유전체 층들은 수성 HF 내에서의 제2 습식 식각 레이트 대 제1 습식 식각 레이트의 비율 보다 1에 더 가까운 식각 레이트들의 비율을 갖는다.
Description
본 출원은, "INSENSITIVE DRY REMOVAL PROCESS FOR SEMICONDUCTOR INEGRATION"이라는 명칭으로 2012년 9월 21일자로 출원된 미국 특허 출원 제13/624,693호의 PCT 출원이고, "INSENSITIVE DRY REMOVAL PROCESS FOR SEMICONDUCTOR INTEGRATION"이라는 명칭으로 2011년 9월 26일자로 출원된 미국 가특허 출원 제61/539,270호에 관한 것으로 이 가특허 출원을 우선권으로 주장하며, 이들 모두는 모든 목적들을 위해 그 전체 내용이 인용에 의해 본원에 포함된다.
반도체 프로세싱은 종종 많은 개별 제조 단계들을 포함한다. 현재의 기술 상황에서, 회로 컴포넌트들은 일상적으로 나노미터 규모(nanometer scales)로 형성되고, 민감한(sensitive) 제조 기법들이 요구된다. 예를 들어, 대체 금속 게이트("RMG" 또는 "게이트 라스트(gate last)") 프로세싱에서, 기판 상에 비-희생(non-sacrificial) 재료의 존재 시에, 트렌치 내에 또는 반도체 기판 상의 다른 피쳐 내에 위치된 희생 재료가 제거될 필요가 있을 수 있다. 제1 재료를 제거하기 위해 사용되는 식각 기법들은, 희생 재료 및 비-희생 재료 양자 모두를 제거할 수 있는 식각제(etchant)에 제1 재료 및 제2 재료 양자 모두를 노출시킬 수 있다. 희생 재료가 제거되기 전에 비-희생 재료가 전부 또는 너무 많이 제거되면, 기판이 망가질 수 있다.
게이트 라스트 프로세싱은 비-희생 필름들이 증착된 후에 희생 재료 제거를 포함할 수 있기 때문에, 정교하고 제어된 식각 기법들이 필요하다. 다양한 식각 기법들이 이용가능하지만, 소수(few)의 기법들 만이, 반도체 기판 상에 상주할 수 있는 필름들의 타입 및 품질 양자 모두를 고려하는 제거를 제공한다. 예를 들어, 불화수소(hydrogen-fluoride) 용액들을 사용하는 습식 제거가 많은 타입들의 필름 또는 산화물 제거에 이용가능하다. 그러나, 이러한 용액들은 증착된 재료들의 밀도 또는 품질에 민감하고, 비-희생 재료를 너무 많이 제거할 수 있다. 몇몇 경우들에서, 습식 식각은 더 낮은 품질의 필름을 더 높은 품질의 필름보다 40 배까지 더 빠르게 제거할 것이다. 더 낮은 품질의 필름이 비-희생 필름이라면, 습식 식각 제거는, 비-희생 층을 ― 전부는 아니더라도 ― 과도하게 제거하기 전에는, 희생 층을 제거하지 못할 수 있다.
따라서, 비-희생 필름들의 존재 시에, 희생 필름들을 제거하기 위한 기법들 및 제품들에 대한 계속된 요구가 존재한다. 이러한 그리고 다른 요구들이 본 기술에 의해 다루어진다.
본 기술은, 제거되는 재료의 품질에 실질적으로 둔감한(insensitive), 반도체 기판의 표면으로부터 유전체 재료들을 제거하는 방법들을 제공한다. 실질적으로 유사한 레이트들로 산화물들을 식각하는 건식 식각제 가스(dry etchant gas)들의 조합을 사용함으로써, 더 낮은 필름 품질의 비-희생 필름들의 존재 시에, 더 높은 필름 품질의 희생 필름들이 제거될 수 있다.
반도체 기판의 표면으로부터 유전체 층들을 증착하고 식각하는 방법들이 개시된다. 방법들은 수성(aqueous) HF 내에서 제1 습식 식각 레이트를 갖는 제1 유전체 층을 증착하는 단계를 포함할 수 있다. 방법들은 또한, 증착 후 초기에 유동가능(initially flowable)할 수 있는 제2 유전체 층을 증착하는 단계를 포함할 수 있고, 제2 유전체 층은 수성 HF 내에서 제1 습식 식각 레이트보다 높은 제2 습식 식각 레이트를 가질 수 있다. 방법들은 식각제 가스 혼합물로 제1 및 제2 유전체 층들을 식각하는 단계를 더 포함할 수 있고, 제1 및 제2 유전체 층들은 수성 HF 내에서의 제2 습식 식각 레이트 대 제1 습식 식각 레이트의 비율(ratio) 보다 1에 더 가까운 식각 레이트들의 비율을 갖는다.
본 기술의 실시예들은 또한 반도체 기판의 표면 상의 유전체 재료를 제거하는 방법들을 포함한다. 방법들은 게이트 라스트 프로세싱을 위해 사용될 수 있으며, 그리고 수성 HF 내에서 제1 습식 식각 레이트를 갖는 제1 품질의 유전체 층을 생성하기 위해, 기판 상에 제1 유전체 재료를 증착하는 단계를 포함할 수 있다. 제2 유전체 재료가 또한 증착될 수 있으며, 제2 유전체 재료는 증착 후 초기에 유동가능할 수 있다. 제2 유전체 재료는 수성 HF 내에서 제1 습식 식각 레이트 보다 큰 제2 습식 식각 레이트를 갖는 제2 품질의 제2 유전체층을 생성하기 위해 경화될(cured) 수 있다. 방법들은 또한 건식 식각제 가스 혼합물로 제1 및 제2 유전체 층들을 식각하는 단계를 포함할 수 있고, 제1 및 제2 유전체 층들은, 건식 식각제 가스 혼합물을 사용하여, 수성 HF 내에서의 제2 습식 식각 레이트 대 제1 습식 식각 레이트의 비율 보다 1에 더 가까운 식각 레이트들의 비율을 갖는다.
추가적인 실시예들 및 특징들이 후술하는 설명에서 일부가 제시되어 있고, 그리고 명세서의 검토를 통해 당업자에게 명확해지고, 및/또는 개시된 방법들의 실시에 의해 학습될 수 있을 것이다. 본 명세서에 설명되는 수단들, 조합들, 및/또는 방법들을 이용하여, 개시된 프로세스들 및 방법들의 특징들 및 장점들이 실현되고 획득될 수 있다.
도 1은 더미 게이트 제거 프로세스가 수행된 기판의 단면도들을 도시한다.
도 2는 개시된 방법들에 따른 식각 프로세스의 플로우차트를 도시한다.
도 3은 개시된 방법들에 따른 식각 프로세스의 플로우차트를 도시한다.
도 4는 본 방법들에 따른 식각 프로세스가 수행된 기판의 단면도를 도시한다.
도 5a는 습식 리세스(recess) 식각 프로세스의 TEM 이미지를 도시한다.
도 5b는 개시된 방법들에 따른 식각 프로세스가 수행된 기판의 TEM 이미지를 도시한다.
도 2는 개시된 방법들에 따른 식각 프로세스의 플로우차트를 도시한다.
도 3은 개시된 방법들에 따른 식각 프로세스의 플로우차트를 도시한다.
도 4는 본 방법들에 따른 식각 프로세스가 수행된 기판의 단면도를 도시한다.
도 5a는 습식 리세스(recess) 식각 프로세스의 TEM 이미지를 도시한다.
도 5b는 개시된 방법들에 따른 식각 프로세스가 수행된 기판의 TEM 이미지를 도시한다.
더 낮은 품질의 비-희생 필름의 존재 시에, 더 높은 품질의 희생 필름을 식각하기 위한 방법들이 설명된다. 식각되는 유전체 층들의 품질에 대해 실질적으로 둔감한 건식 식각제를 사용함으로써, 제2 품질의 비-희생 필름들의 존재 시에, 제1 품질의 희생 필름들이 제거될 수 있다.
반도체 기판의 표면으로부터 유전체 층들을 증착하고 식각하는 방법들이 개시된다. 방법들은 수성 HF 내에서 제1 습식 식각 레이트를 갖는 제1 유전체 층을 증착하는 단계를 포함할 수 있다. 방법들은 또한, 증착 후 초기에 유동가능할 수 있는 제2 유전체 층을 증착하는 단계를 포함할 수 있으며, 그리고 제2 유전체 층은 수성 HF 내에서 제1 습식 식각 레이트 보다 높은 제2 습식 식각 레이트를 가질 수 있다. 방법들은 식각제 가스 혼합물로 제1 및 제2 유전체 층들을 식각하는 단계를 더 포함할 수 있고, 제1 및 제2 유전체 층들은 수성 HF 내에서의 제2 습식 식각 레이트 대 제1 습식 식각 레이트의 비율 보다 1에 더 가까운 식각 레이트들의 비율을 갖는다.
도 1을 참조하면, 더미-게이트 제거 프로세스가 수행된 반도체 기판의 단면도가 도시된다. 기판(100)에 대해, 트렌치(110)를 포함하는 실리콘 기판(105)이 도시된다. 실리콘 기판(105)을 절연시키기 위해 제1 유전체 층(115)이 증착된다. 유전체는 기판 위에 연속적인 층으로서 증착될 수 있다. 더미 게이트(120)가 제1 유전체 층(115) 위에 증착되고, 이후에 더미 게이트 및 상부에 더미 게이트가 놓인 유전체 양자 모두가 식각되어, 섬(island)들 또는 격리된 게이트들을 형성한다. 유전체는 산화물, 질화물, 또는 산질화물일 수 있고, 다양한 방법(means)에 의해 증착될 수 있다. 유전체 증착(dielectric deposition)은 열 산화물(thermal oxide), 또는 HDP-CVD일 수 있거나, 또는 대안적으로는, SACVD 증착된 유전체일 수 있다. 대안적으로, 유전체는 절연 목적들을 위해 비교적 높은-품질의 산화물을 제공하는 상이한 기법에 의해 증착될 수 있다. 더미 게이트는, 이후 제거될 수 있는 임의의 재료일 수 있다. 예를 들어, 더미 게이트는, 대체 게이트에 대한 준비로 나중에 제거되는, 폴리실리콘, 또는 어떤 다른 금속, 또는 산화물일 수 있다.
식각이 수행되어 더미 게이트 구조를 남긴 후, 기판(140)은 후속 제조 프로세스들을 도시한다. 더미 게이트들 아래의 기판(105) 내에 소스/드레인들(145)을 생성하기 위해 임플란트 도핑(implant doping)이 수행될 수 있다. 형성된 기판 및 게이트들을 더 격리시키기 위해, 측벽 스페이서들(150)이 증착될 수 있다. 일 예에서, 스페이서들은 질화물일 수 있고, 컨포멀한(conformal) 성장 기법으로 형성될 수 있거나, 또는 블랭킷 증착된 다음, 결정된 두께로 식각될 수 있다. 제2 유전체 층(155)이 측벽 스페이서들(150) 위에 형성될 수 있고, 집적 수동 디바이스(integrated passive device) 스케일링을 위한 층간 유전체(interlayer dielectric)의 역할을 할 수 있다. 보다 나은 갭 충진(gap fill) 특성들을 제공하기 위해, 제2 유전체는 유동가능한 CVD 또는 스핀-온-글라스(spin-on-glass)와 같은 더 유동가능한 방법(means)에 의해 증착될 수 있다. 대안적으로, 제2 유전체 층(155)은 HDP-CVD, SACVD로, 또는 다른 증착 기법들로 증착될 수 있다.
제2 유전체 재료(155)는, 더미 게이트를 노출시키는 레벨까지 아래로 상기 재료를 감소시키기 위해, 식각되거나 화학적 기계적 평탄화를 겪을 수 있다. 일단 더미 게이트가 노출되었으면, 이 더미 게이트는, 예를 들어, 기판(180)에 도시된 것과 같이 폴리실리콘 더미 게이트 만을 제거하는 폴리실리콘 선택적 식각(polysilicon selective etch)을 사용하여, 제거될 수 있다. 일단 더미 게이트가 제거되었으면, 제1 유전체 재료(115)를 제거하기 위해 식각 기법이 수행될 수 있다. 제1 유전체 재료(115)는, 제2 유전체 재료(155)를 적어도 부분적으로 유지하는 방식으로 제거될 수 있다. 예시적인 기판 상에서, 제1 유전체 재료(115)는 더 높은 품질의 열 산화물 또는 HDP 품질 산화물인 반면, 제2 유전체(155)는 더 낮은 품질의 유동가능한 유전체이다. 따라서, 더 낮은 품질의 산화물을 유지한 채로 더 높은 품질의 산화물을 제거하는 식각 기법이 이용될 수 있다.
개시된 방법들에 따른 식각 프로세스(200)를 도시하는 도 2를 참조하면, 제1 유전체 층(210)이 반도체 기판 상에 형성될 수 있다. 예를 들어, 제1 유전체 층이 게이트 라스트 제조 프로세스로 형성될 수 있고, 다른 재료들이 상부에 형성될 수 있는 보호 층을 생성하는 데에 사용될 수 있다. 제1 유전체 층은, 덜-유동가능한(less-flowable) 또는 유동불가능한(non-flowable) 증착 기법에 의해 형성될 수 있으며, 이 증착 기법은 열 산화물 형성, HDP-CVD 일 수 있거나, 대안적으로 HARP와 같은 SACVD, 또는 플라즈마-인핸스드 TEOS 및 산소 또는 TEOS 및 오존과 같은 PECVD일 수 있다. 제1 유전체 층은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물(oxy-nitride)을 포함할 수 있다. 제1 유전체 층은 기판 상의 트렌치 내에, 또는 기판의 표면 상에 형성될 수 있다. 제1 유전체 층이 기판 표면 상의 피쳐 내에 위치되도록, 추가적인 기판 프로세싱이 제1 유전체 층 주위 및 위에 다른 재료들을 형성할 수 있다. 도 1에 도시된 바와 같이, 유전체 층은 제1 유전체 층(115)일 수 있다.
HDP 증착은 제1 품질을 갖는 제1 유전체 층을 생성한다. 품질은 다양한 양상(aspect)들에서 구성 요소(composition)들을 설명하기 위해 사용되는 용어이다. 산화물의 품질은 밀도, 순도(purity), 파괴시간(time to breakdown) 등을 지칭할 수 있다. 예를 들어, 더 높은 품질의 산화물은 전형적으로, 더 낮은 품질의 산화물 보다 더 밀도가 있으며(denser) 그리고 더 높은 파괴 전압을 갖는다. HDP 증착은, 유동가능한 증착 기법에서 생성하게 될 것 보다 더 높은 품질의 유전체 층 또는 산화물을 생성할 수 있다. HDP 필름은, 기판 표면 근처에 플라즈마를 생성하는 무선 주파수 에너지(radio frequency energy)를 종종 사용하여, 저압(low pressure) 또는 심지어 진공에서 반응 가스(reactant gas)들을 여기시킴으로써 생성된다. 플라즈마 에너지는 원소들을 고도로 반응성(highly reactive)이게 하며 그리고 고 밀도 및 고 품질 필름들을 생성한다. 다른 실시예들에서는, 제1 유전체 층을 생성하기 위해 기판 상에서 열 프로세스(thermal process)가 수행될 수 있으며, 이러한 열 프로세스에서, 필름의 반응 및 형성을 유발하기 위해 기판을 높은 온도까지 가열함으로써 반응 가스들의 화학적 반응들이 야기된다.
제1 유전체 층이 형성된 후, 중간 단계들이 수행될 수 있다. 예를 들어, 대체 게이트 프로세스(replacement gate process)에서, 더미 게이트들의 역할을 하는 폴리실리콘 또는 어떤 다른 재료의 층이 제1 유전체 재료 위에 형성될 수 있다. 더미 게이트들 및 제1 유전체의 식각이 수행될 수 있으며, 이후에, 더미 게이트들 사이에 배치되는 질화물과 같은 재료로 이루어진 스페이서들이 형성될 수 있다. 예를 들어, 도 1을 참조로 설명된 프로세싱이 수행될 수 있다.
제2 유전체 층이 반도체 기판 상에 증착될 수 있다(215). 제2 유전체 층은, 예를 들어 스핀-온-글라스 또는 유동가능한 CVD일 수 있는 유동가능한 증착 기법에 의해 생성될 수 있다. 유동가능한 CVD는 이전에 형성된 층들 모두를 유전체 재료로 덮기 위해 사용될 수 있다. 예를 들어, 집적 수동 디바이스를 생성하기 위해 스케일링할 때, 증착된 컴포넌트들 각각을 컴포넌트들의 후속 층으로부터 분리하기 위해 층간 유전체가 형성될 수 있다. 증착된 유전체 층은 실질적으로 컨포멀할 수 있다. 컨포멀리티(conformality)는 수평 및 수직 표면들 양자 모두 상에서 균일한 두께를 갖는 층을 생성하는 증착, 또는 약 1과 같은 스텝 커버리지(step coverage)를 지칭한다
증착 후 초기에 유동가능한 유전체 층들을 증착하기 위해 다양한 방법들이 사용될 수 있다. 예를 들어, 기판을 하우징하는 기판 프로세싱 영역에 실리콘 전구체가 도입되는 유동가능한 CVD 프로세스가 사용될 수 있다. 질소 전구체와 같은 라디칼 전구체를 생성하기 위해, 원격 플라즈마 영역을 통과한 후 다른 전구체가 도입되며, 이후 라디칼 전구체는 기판 프로세싱 영역 내로 유동되고 실리콘 전구체와 결합된다. 이 기법에서, 기판 프로세싱 영역 내에서 플라즈마 전력의 인가에 의해 실리콘-함유 전구체가 직접 여기되지는 않는다. 대신에, 플라즈마 전력은 단지 기판 프로세싱 영역 바깥의 라디칼 전구체를 여기시키기 위해 인가된다. 이러한 방식(arrangement)은 결과적으로 기판 상에 실리콘-및-질소-함유 층의 유동가능한 증착을 초래한다. 증착이 진행됨에 따라 필름의 유동성(flowability)은 감쇠되며, 유동성은 경화 동작 동안에 본질적으로 제거될 수 있다.
유전체 층 형성 동안에 유동성을 보장하기 위해, 실리콘-함유 전구체는 탄소 및/또는 질소를 함유할 수 있다. 실리콘-함유 전구체는, 유전체 층이 경화 프로세스 동안에 수축(shrinkage)을 덜 겪을 수 있게 하는 무-탄소(carbon-free) 실리콘-함유 전구체일 수 있다. 무-탄소 실리콘 전구체는, 실리콘 전구체들의 다른 부류들 중에서도, 예를 들어, 실리콘-및-질소 전구체, 실리콘-및-수소 전구체, 또는 실리콘-질소-및-수소 함유 전구체일 수 있다. 이러한 전구체들의 구체적인 예들은, 다른 실릴-아민(silyl-amine)들 중에서도, H2N(SiH3), HN(SiH3)2, 및 N(SiH3)3과 같은 실릴-아민들을 포함할 수 있다. 이러한 실릴-아민들은, 캐리어 가스들, 반응성 가스들, 또는 둘 모두의 역할을 할 수 있는 부가적인 가스들과 혼합될 수 있다. 이러한 부가적인 가스들의 예들은, 다른 가스들 중에서도, H2, N2, NH3, He, 및 Ar을 포함할 수 있다. 무-탄소 실리콘 전구체들의 예들은 또한, 단독으로 또는 다른 실리콘(예를 들어, N(SiH3)3), 수소(예를 들어, H2), 및/또는 질소(예를 들어, N2, NH3) 함유 가스들과 혼합된, 실란(SiH4)을 포함할 수 있다. 실리콘-함유 전구체들은 또한, 실란, 디실란 등과 같은, 탄소 또는 질소를 갖지 않는 실리콘 화합물을 포함할 수 있다. 증착된 산화물 필름이 도핑된 산화물 필름이면, 다른 붕소 및 인 도펀트들 중에서도, TEB, TMB, B2H6, TEPO, PH3, P2H6, 및 TMP와 같은 도펀트 전구체들이 또한 사용될 수 있다.
질소는 라디칼 전구체 및 실리콘-함유 전구체 둘 중 하나 또는 이 둘 모두에 포함될 수 있다. 질소가 라디칼 전구체 내에 존재할 때, 이는 라디칼-질소 전구체로 지칭될 수 있다. 라디칼-질소 전구체는, 플라즈마 내에서 더 안정적인(stable) 질소-함유 전구체를 여기시킴으로써 생성되는 플라즈마 배출물들을 포함한다. 예를 들어, 라디칼-질소 전구체를 형성하기 위해, NH3 및/또는 히드라진(N2H4)을 함유하는 비교적 안정적인 질소-함유 전구체가 프로세싱 챔버 바깥의 원격 플라즈마 시스템(RPS) 또는 챔버 플라즈마 영역 내에서 활성화될 수 있고, 라디칼-질소 전구체는 이후 무-플라즈마(plasma-free) 기판 프로세싱 영역 내로 운반된다. 상이한 실시예들에서, 안정적인 질소 전구체는 또한 NH3 및 N2, NH3 및 H2, NH3 및 N2 및 H2, 및 N2 및 H2를 포함하는 혼합물일 수 있다. 히드라진은 또한, N2와 H2의 혼합물들에서 NH3 대신에 또는 NH3와 결합하여 사용될 수 있다. 대안적으로, 안정적인 질소 전구체의 유량(flow rate)은 약 200 sccm 또는 그 초과, 약 300 sccm 또는 그 초과, 약 500 sccm 또는 그 초과, 또는 약 700 sccm 또는 그 초과일 수 있다. 질소-함유 전구체들은 또한 N2O, NO, NO2 및 NH4OH를 포함할 수 있다.
생성된 라디칼-질소 전구체는 
등 중에서 하나 또는 그 초과를 포함할 수 있고, 플라즈마 내에 형성된 이온화된 종을 수반할 수 있다. 라디칼-질소 전구체는 대안적으로, 증착 기판(즉, 반도체 웨이퍼) 상에 실리콘-및-질소 층을 증착하기 위해 전구체들이 혼합 및 반응하는 기판 프로세싱 영역으로부터 구획된(partitioned) 프로세싱 챔버의 한 부분(section)에서 발생될 수 있다. 구획(partition)은 기판 프로세싱 영역에 반응물들을 공급하는 샤워헤드 내에 포함될 수 있다. 라디칼-질소 전구체는 또한, 아르곤, 헬륨 등과 같은 캐리어 가스를 수반할 수 있다. 이러한 기법으로 증착된 라디칼-질소 전구체 및 유전체 층 내의 산소 함유량(amount of oxygen content)을 조정하기 위해 산소가 (O2 및/또는 O3의 형태로) 원격 플라즈마 영역 내로 동시에 전달될 수 있다. 대안적으로, 전달되는 산소는 원격 플라즈마 영역을 우회(bypass)하여 기판 프로세싱 영역 내로 직접 유동할 수 있다.
유동성은, 증착된 필름 내의 상당한(significant) 수소 성분에 적어도 부분적으로 기인할 수 있다. 예를 들어, 증착된 필름은 실라잔-타입(silazane-type), Si-NH-Si 백본(즉, Si-N-H 필름)을 가질 수 있다. 유동성은 또한 실라잔 타입의 단체인(short chanined) 폴리머들로 인한 것일 수 있다. 단체인 폴리머들의 형성 및 유동성을 가능하게 하는 질소는, 라디칼 전구체 또는 실리콘-함유 전구체로부터 비롯된 것일 수 있다. 실리콘 전구체 및 라디칼-질소 전구체 양자 모두가 무-탄소일 때, 증착된 실리콘-및-질소-함유 필름 또한 실질적으로 무-탄소이다. 물론, "무-탄소"가 반드시, 필름이 미량(trace amounts)의 탄소조차도 없음을 의미하는 것은 아니다. 탄소 오염물들은, 증착된 실리콘-및-질소-함유 필름 내에 도달하는 전구체 재료들 내에 존재할 수 있다. 그러나, 이러한 탄소 불순물들의 양은, 탄소 모이어티(moiety)(예를 들어, TEOS, TMDSO 등)를 갖는 실리콘 전구체 내에서 발견될 탄소 불순물들의 양 보다 훨씬 적다.
제1 및 제2 유전체 층들은 둘 모두가 유동가능하게 증착될 수 있거나 둘 모두가 유동가능하지 않을 수 있다. 대안적으로, 상이한 메커니즘들에 의해 유전체들이 증착될 수 있지만(예를 들어, 제1 유전체는 유동가능하지 않고, 제2 유전체는 유동가능함), 사용되는 반응물들에 의존하여 유사한 유전체 품질들을 가질 수 있다. 다른 실시예들에서, 제1 유전체 및 제2 유전체가 동일한 메커니즘에 의해 증착되지만, 두 유전체들에 대한 상이한 반응 종(reactant species)의 사용으로 인해 상이한 품질들을 갖는다.
실리콘-함유 필름들의 증착 동안에 기판 온도가 비교적 낮은 온도로 유지되면서, 유동가능한 필름 성장이 진행될 수 있다. 증착 동안에 기판을 냉각함으로써 유지되는 낮은 온도에서, 유동가능한 산화물 필름이 기판 표면 상에 증착될 수 있다. 페디스털은, 상이한 프로세스들에서 페디스털 및 기판의 온도를 약 -40 ℃ 내지 약 1000 ℃, 약 100 ℃ 내지 약 600 ℃, 약 500 ℃ 미만, 또는 약 400 ℃ 또는 그 미만으로 설정하는 가열 및/또는 냉각 도관(conduit)들을 포함할 수 있다.
제2 유전체 층 형성 후에, 상이한 프로세스들을 위해 중간 단계들이 수행될 수 있다. 예를 들어, 제2 유전체 층의 초과량(excess amounts)을 제거하기 위해 화학적 기계적 평탄화("CMP")가 수행될 수 있다. 예를 들어, 이전에 증착된 폴리실리콘 더미 게이트를 포함하는 분리층을 노출시키기 위해 CMP가 수행될 수 있다. 부가적으로, 이전에 증착된 더미 게이트를 제거하기 위해 폴리실리콘-선택적 습식 식각 프로세스가 수행될 수 있다. 폴리실리콘-선택적 식각은, 다른 재료들의 존재 시에 폴리실리콘을 우선적으로 제거하는 식각 프로세스를 지칭한다. 이 프로세스는 다른 재료들 대신에 폴리실리콘과 함께 발생하는 화학 반응들로 인한 것이거나, 폴리실리콘의 식각으로부터 다른 재료들을 보호하기 위해 증착되는 희생 층 또는 포토-레지스트 층의 부가적인 형성으로 인한 것일 수 있다. 폴리실리콘 또는 다른 재료는 제1 유전체 층을 노출시키기 위해 제거될 수 있고, 이에 의해 제1 유전체 층 및 제2 유전체 층 양자가 노출될 수 있게 한다.
유동가능한 유전체가 기판 상에 증착되고 임의의 중간 단계들이 수행된 후, 후속적인 집적 수동 디바이스 제조 단계들에 대한 준비로, 초과의 유전체를 제거하기 위해 식각 프로세스가 수행될 수 있다. 유전체 층들을 식각(220)하기 위해 건식 식각제 가스가 사용될 수 있다. 식각제는 제1 유전체 층 및 제2 유전체 층 양자의 일부분을 제거할 수 있다. 식각제는 삼불화 질소와 같은 불소-함유 화합물, 및 암모니아를 포함할 수 있다. 식각제 가스들은 유전체 층들과 반응하여, 기판의 온도가 승화 온도를 초과하여 상승될 때 승화하는 고체 부산물(solid byproduct)들을 생성하며, 이에 의해 초과의 유전체를 제거한다. 건식 식각제 가스들은, 프로세스 챔버 내로 유동하기 전에, 원격 플라즈마 시스템을 통해 유동할 수 있으며, 원격 플라즈마 시스템에서, 건식 식각제 가스들은 반응 영역에 진입하기 전에 라디칼화된다(radicalized). 제1 유전체 라이너 층을 제거하는 것 대 제2 유전체 층을 제거하는 것의 식각 레이트 비율은 약 1:2일 수 있거나, 다른 실시예들에서는, 약 1:1.5, 1:1.3, 1:1.2, 1:1.1, 1:1.05, 1:1.01, 또는 약 1:1일 수 있다. 식각 레이트 비율이 1:1과 같을 때, 제1 유전체 층과 제2 유전체 층은 동일한 레이트로 제거된다.
제1 유전체 층은 기판 위의 얇은 보호 층일 수 있으며 그리고 희생 층일 수 있다. 예를 들어, 금속 게이트 증착 및 레이어링(layering)을 포함할 수 있는 후속 프로세스들을 위하여 기판을 준비하기 위해, 제1 유전체 층은 식각 프로세스에 의해 완전히 제거되거나 실질적으로 제거될 수 있다. 그러나, 제1 유전체 층의 식각은 또한 제2 유전체 층을 식각제 가스에 노출시킬 수 있다. 예를 들어, 제2 유전체 층이 층간 유전체이면, 제2 층은 비-희생 층일 수 있고, 층들 사이의 도펀트 또는 전하 확산을 막기 위해, 제1 유전체 층의 제거 동안에 제2 유전체 층을 유지하는 것이 추구될 수 있다. 식각은 제1 유전체층을 제거하기에 충분한 유전체 재료의 제거를 가능하게 하는 시간 길이 동안 수행될 수 있고, 요구되는 시간은 제1 유전체 층의 두께에 의존할 수 있다.
제2 유전체 층은 제1 유전체 층과 거의 동일한 두께이거나 더 큰 두께일 수 있다. 부가적으로, 제2 유전체 층은, 제1 유전체층과 거의 동일한 품질, 또는 더 높거나 더 낮은 품질일 수 있다. 예를 들어, 제2 유전체 층이 제1 유전체 층 보다 더 높은 품질이라면, 더 민감한 또는 선택적인 식각 프로세스가 사용될 수 있는데, 왜냐하면 식각은 비-희생 제2 유전체층 보다 더 빠른 레이트로 희생 제1 유전체 층을 제거할 수 있기 때문이다. 대안적으로, 제2 유전체 층이 제1 유전체 층 보다 낮은 품질이라면, 산화물 품질에 대해 덜 민감한 또는 둔감한 식각 프로세스가 사용될 수 있다. 산화물 품질에 실질적으로 둔감한 식각 프로세스는 상이한 품질들의 산화물들을 실질적으로 동일한 레이트로 제거할 수 있다.
제1 유전체 층을 완전히 제거하기 위해, 약 100 옹스트롬 미만의 재료를 제거하도록 건식 식각제 가스를 이용한 식각이 수행될 수 있다. 제1 유전체 층의 두께에 의존하여, 식각 프로세스는 약 75 옹스트롬 또는 그 미만, 약 50 옹스트롬 또는 그 미만, 약 40 옹스트롬 또는 그 미만, 약 30 옹스트롬 또는 그 미만, 약 25 옹스트롬 또는 그 미만, 약 20 옹스트롬 또는 그 미만, 약 15 옹스트롬 또는 그 미만, 약 10 옹스트롬 또는 그 미만, 약 5 옹스트롬 또는 그 미만 등의 유전체 재료를 제거할 수 있다. 건식 식각제 가스는, 제2 유전체 층을 완전히 제거하지 않으면서, 제1 유전체 층의 전부 또는 실질적으로 전부를 제거할 수 있다. 이러한 제거는, 제2 유전체 층이 제1 유전체 층 보다 낮은 품질임에도 불구하고, 발생할 수 있다. 제1 유전체 층의 제거 후에, 금속화 및 회로 스케일링을 포함하는 후속 제조 단계들이 수행될 수 있다.
이제, 도 3을 참조하면, 반도체 기판의 표면 상의 유전체 재료를 제거하는 방법(300)이 설명된다. 방법들은, 게이트 라스트 프로세싱을 위해 이용될 수 있으며, 그리고 수성 HF 내에서 제1 습식 식각 레이트를 갖는 제1 품질의 유전체 층을 생성하기 위해 기판 상에 제1 유전체 재료를 증착하는 단계(310)를 포함할 수 있다. HF 내에서의 습식 식각 레이트는 증착되는 재료의 품질에 비례할 수 있다. 예를 들어, 유전체 층이 높은 품질이라면, 수성 HF 내에서의 식각 레이트는 유전체 층이 더 낮은 품질인 경우 보다 더 느릴 것이다. 제1 유전체 층은 임의의 타입 또는 품질의 재료일 수 있고, 일 예에서, 제1 유전체 층은 HDP CVD에 의해 증착되는 산화물 재료이다. 대안적으로, 제1 유전체 층은 기판을 덮을 수 있는 질화물 또는 다른 재료일 수 있다. 제1 유전체 층은 아래의(underlying) 기판을 보호하기 위해 사용되는 얇은 층일 수 있으며, 두께가 약 50 옹스트롬 미만일 수 있다. 제1 유전체 층이 제거될 수 있는 반면, 제1 유전체 층의 제거 동안에 제2 재료 층은 적어도 부분적으로 유지된다. 제2 유전체 재료는 제1 유전체 층의 제거 동안에 부분적으로 제거될 수 있지만, 제2 재료의 제거량은 특정한 제거 프로세스에 의해 제한될 수 있다.
제1 유전체 재료가 증착된 후에, 층들의 부가적인 증착 또는 성장, 재료 제거, 재료 도핑 등을 포함하는 부가적인 제조 프로세스들이 발생할 수 있다. 폴리실리콘 또는 어떤 다른 재료의 층이 제1 유전체 층 위에 증착되는(315) 게이트 라스트 프로세스가 수행될 수 있다. 후속적인 식각(320)은 폴리실리콘 또는 더미 게이트들의 섬(island)들을 생성할 수 있다. 트렌치들이 형성될 수 있고 유전체 재료로 충진될 수 있으며, 그리고 제1 유전체 재료의 증착을 포함하는 임의의 식별된 프로세스들 전에 또는 후에, 임플란트 도핑이 수행될 수 있다(325). 층간 유전체의 증착 전에 더미 게이트들 사이에 질소 또는 어떤 다른 재료의 측벽 스페이서들이 증착될 수 있다(330). 스페이서들은, 예를 들어 질화물일 수 있으며, 그리고 층간 유전체의 증착 전에, 결정된 두께로 식각될 수 있다.
제2 유전체 재료가 또한 증착될 수 있고(335), 제2 유전체 재료는 증착 후 초기에 유동가능할 수 있다. 제2 유전체 재료는 증착되었을 수 있는 임의의 더미 게이트들 또는 스페이서들 사이 또는 그 위를 충진할 수 있다. 제2 유전체 재료가 증착 후 초기에 유동가능하도록 제2 유전체 재료를 증착함으로써, 유동성은 보이드(void)들, 심(seam)들, 또는 다른 결함들의 성장(development)을 방지하는 것을 도울 수 있다. 유동가능한 증착은 스핀-온-글라스, 유동가능한 CVD, 또는 증착 후 초기에 유동가능한 유전체 재료를 생성하는 다른 방법들에 의해 수행될 수 있다. 대안적으로, 제2 유전체 재료는 더 높은 품질의 유전체를 생성할 수 있는 유동불가능한 기법들에 의해 증착될 수 있다. 제2 유전체 재료는, 수성 HF 내에서 제2 습식 식각 레이트를 갖는 제2 품질의 산화물, 질화물, 또는 다른 재료일 수 있고, 이러한 제2 습식 식각 레이트는 제1 습식 식각 레이트 보다 클 수 있다. 제1 및 제2 유전체 재료들의 필름 품질들에 의존하여, 제2 유전체 재료는 제1 습식 식각 레이트의 약 두 배 또는 그 초과의 레이트, 또는 제1 습식 식각 레이트의 약 4배, 약 6배, 약 8배, 약 10배, 약 12배, 약 20배, 약 31배, 또는 약 40배 또는 그 초과 배의 제2 습식 식각 레이트를 가질 수 있다.
개선된 필름 품질을 갖는 유전체 층을 생성하기 위해 제2 유전체 재료는 증착 후에 경화될 수 있다(340). 경화는 스팀과 같은 산화 환경들, 질소와 같은 비활성(inert) 환경들, 또는 다양한 실시예들의 다른 환경들에서 행해질 수 있다. 증착이 진행됨에 따라 필름의 유동성이 감쇠되며, 유동성은 경화 동작 중에 본질적으로 제거된다. 경화 동작은 실리콘-및-질소 함유 층을 실리콘 산화물로 변환하는 것을 수반할 수 있다. 경화는, 패터닝된 기판 온도를 상승시키는 것 및 유전체 재료를 산소 함유 환경에 노출시키는 것을 수반할 수 있다. 경화는 어닐(anneal)일 수 있고, 약 1000 ℃ 미만의 온도들에서 수행될 수 있다. 대신에, 경화는 약 800 ℃, 600 ℃, 500 ℃, 400 ℃, 300 ℃, 200 ℃ 미만, 또는 약 100 ℃ 미만 또는 그보다 낮은 온도에서 발생할 수 있다.
어닐은, 경도(hardness), 품질(예를 들어, 개선된 밀도), 균일성, 이동도, 파괴 전하(charge-to-breakdown) 등을 포함하는 유전체 필름 특성들을 개선할 수 있다. 산화후 어닐(post-oxidation anneal)은 필름의 밀도를 높일 수 있으며 그리고 증착 중에 포함되었을 수 있는 결함(defect)들의 일부를 제거할 수 있다. 유동가능한 증착 기법을 사용하는 것은, 온도가 임계치를 초과하여 상승되면 유전체의 리플로우(reflow)가 발생할 수 있다는 점에서, 제조 프로세스의 열 버짓(thermal budget)을 감소시킬 수 있다. 마찬가지로, 게이트 라스트와 같은 특정한 타입들의 제조를 수행할 때, 높은 온도(elevated temperature)들은 또한 도펀트 확산이 발생하는 것을 가능하게 할 수 있다. 따라서, 경화는 임계 온도 미만에서 수행될 수 있으며, 몇몇 경우들에서, 임계 온도는 약 600 ℃, 약 500 ℃, 400 ℃, 300 ℃, 200 ℃ 미만, 또는 약 100 ℃ 미만 또는 그 보다 낮은 온도일 수 있다. 부가적으로, 더미 게이트를 노출시키는 레벨로 층간 유전체를 감소시키기 위해, 화학적 기계적 평탄화와 같은 식각 또는 연마 프로세스가 수행될 수 있다.
제2 유전체 층이 형성된 후, 다른 제조 프로세스들이 수행될 수 있다. 예시적인 프로세스들은, 증착된 초과의 유전체 재료를 제거하기 위한 CMP, 및/또는 이전에 증착된 더미 게이트들을 제거하기 위한 선택적 식각 프로세스(345)를 포함할 수 있다. 식각은, 예를 들어, 폴리실리콘 선택적 습식 식각일 수 있고, 더미 게이트를 제1 유전체 재료의 레벨까지 아래로 제거할 수 있다. 부가적으로, 재료 도핑, 또는 미세제조(microfabrication)에서 사용되는 다른 프로세스들과 함께, 다른 식각 및 증착 단계들이 수행될 수 있다.
식각 프로세스(350)는 제2 유전체 층을 경화한 후에 수행될 수 있다. 식각은, 제1 유전체 층의 적어도 일부분을 제거하는 건식 식각제 가스에 기판을 노출시키는 것을 포함할 수 있다. 건식 식각제는, 암모니아 뿐만 아니라, 삼불화질소와 같은 불소-함유 화합물을 포함하는 가스들의 혼합물일 수 있다. 건식 식각제는 부가적으로, 헬륨 또는 다른 비활성 가스들과 같은 다른 가스들을 포함할 수 있다. 가스들은 기판이 상주하는 프로세싱 챔버 내로 개별적으로 유동될 수 있으며, 그리고 건식 식각제 가스가 프로세스 챔버 내로 유동되기 전에, 건식 식각제 가스는 또한 원격 플라즈마 소스에 의해 여기될 수 있다. 건식 식각제 가스 혼합물은 제거되는 제1 유전체 층과 함께 제2 유전체의 일부분을 제거할 수 있다.
제1 유전체는 희생 층일 수 있고, 제2 유전체 층은 비-희생 층일 수 있다. 건식 식각제 가스는 희생 및 비-희생 유전체 층들을 실질적으로 유사한 레이트들로 제거할 수 있고, 유전체 층들의 품질에 실질적으로 둔감할 수 있다. 예를 들어, 제1 유전체 층은 더 높은 품질의 HDP 산화물일 수 있고, 제2 유전체 층은 더 낮은 품질의 유동가능한 산화물일 수 있다. 수성 HF를 사용한 습식 식각은 더 높은 품질의 제1 유전체 층의 약 두 배 보다 더 빠르게 더 낮은 품질의 제2 유전체 층을 제거할 수 있는 반면, 건식 식각제는 그렇지 않을 수 있다.
제1 유전체 층을 제거하는 동안 제2 유전체 층의 적어도 일부분을 유지하기 위해, 건식 식각제 가스는 더 높은 품질의 유전체 층 및 더 낮은 품질의 유전체 층을 유사한 레이트들로 제거할 수 있다. 제1 및 제2 유전체 층들은, 건식 식각제 가스 혼합물을 사용하여, 수성 HF 내에서의 제2 식각 레이트 대 제1 습식 식각 레이트의 비율 보다 1에 더 가까운 식각 레이트들의 비율을 가질 수 있다. 하나의 예시에서, 제2 유전체 층은, 다른 보호적인 사용들 중에서도, 도펀트 이동(dopant migration)을 방지하는 것을 돕기 위한 층간 유전체로서 사용될 수 있다. 유익하게는, 더 높은 품질의 희생 층을 제거하는 동안 이러한 층의 제거를 제한함으로써, 반도체 또는 집적 수동 디바이스의 스케일링 동안에 확산, 전하 이동(charge transfer), 및 다른 문제들이 방지될 수 있다.
도 4로 돌아가면, 본 방법들에 따른 식각 프로세스가 수행된 기판(410)의 단면도가 도시된다. 더미 게이트들(미도시)의 증착 전에 HDP 품질 유전체 재료(415)가 기판(410) 상에 증착된다. 스페이서 형성(430)과 함께, 식각, 얕은 트렌치 격리(420), 및 임플란트 도핑(425)이 수행된다. 얕은 트렌치 격리(420)는 대안적으로 HDP 품질 유전체 재료 및 더미 게이트들의 증착 전에 수행될 수 있다. 증착 후 초기에 유동가능할 수 있는 제2 유전체 층(또는 층간 유전체)(435)이 기판 위에 증착되며, 그리고 초과의 유전체를 제거하고 더미 게이트들을 노출시키기 위해 CMP가 수행된다. 더미 게이트들을 제거하고 그리고 그에 의해 HDP 품질 유전체 재료(415)를 노출시키기 위해, 폴리실리콘 선택적 습식 식각이 수행된다. HDP 품질 유전체 재료(415)를 제거하기 위해, 삼불화질소, 암모니아, 및 헬륨의 건식 식각제 가스 혼합물이 기판에 노출된다. 가스는 반응 영역 내로 유동하기 전에 원격 플라즈마 챔버를 통해 유동할 수 있다. HDP 품질 유전체 재료(415)의 제거 동안에 상당량의 층간 유전체(435)가 제거될 수 있다. 그러나, 층간 유전체(435)가 HDP 품질 유전체 재료(415) 보다 낮은 품질일 수 있다고 하더라도, 건식 식각제 가스 혼합물은 층들을 실질적으로 유사한 레이트들로 제거할 수 있다. 따라서, HDP 품질 유전체 재료의 제거 동안에, 제거되는 층간 유전체 재료(435)의 양은 제한된다.
예시들
건식 식각제 가스 혼합물을 사용하여 식각 선택비(etch selectivity) 간의 비교 예시들이 만들어졌다. 식각들은, 유동가능한 CVD 뿐만 아니라 HDP CVD에 의해 증착된 산화물들을 포함하는 기판에 대해 수행되었다. 유동가능한 산화물은 식각 전에 400 ℃에서 어닐에 의해 경화되었다. 산화물들은, 13 초의 기간 동안, 삼불화질소 및 암모니아를 함유하는 건식 식각제 가스 혼합물에 노출되었다. 아래의 표 1에서 볼 수 있는 바와 같이, 건식 식각제 가스 혼합물은, HDP 품질 산화물과 비교하여, 유동가능한 산화물을 약간만 더 제거하는데, 이는 건식 식각제 가스가 산화물 품질에 실질적으로 둔감함을 나타낸다.
| 건식 식각제 가스의 식각 깊이 | ||
| 식각 깊이(옹스트롬) | HDP 산화물에 대한 선택비 | |
| HDP 산화물 | 132 | 1.0000 |
| 유동가능한 산화물 | 133 | 1.0076 |
도 5a는 수성 HF 식각제를 사용한 오픈 필드(open field)들 및 트렌치들에서의 식각 깊이를 도시하는 SEM 이미지이다. HF는 산화물 품질에 민감하며, 이에 따라 산화물 품질의 차이들이 상이한 식각 깊이들에 반영된다. 오픈 필드들(505)은 균일한 높이가 아니고, 트렌치들(510)은 일관성 없는(inconsistent) 산화물 제거량들을 보여준다. 그러나, 도 5b는 건식 식각제 가스 혼합물을 사용한 오픈 필드들 및 트렌치들에서의 식각 깊이를 보여주는 SEM 이미지를 도시한다. 건식 식각제 가스 혼합물은 삼불화질소 및 암모니아를 포함한다. 건식 식각제 가스 혼합물은 실질적으로 산화물 품질에 둔감하고, 오픈 필드들(520) 및 트렌치들(515) 양자 모두에 대한 리세스 양들이 실질적으로 유사하고 균일하다.
상기 설명에서는, 설명의 목적들로, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 많은 세부사항들이 기술되었다. 하지만, 특정 실시예들은 이러한 상세사항들 중 일부없이 실행될 수 있거나, 또는 부가적인 상세사항들을 가지면서 실행될 수 있음이 당업자에게 자명할 것이다.
몇몇 실시예들을 개시하였지만, 개시된 실시예들의 사상을 벗어나지 않으면서 다양한 변형들, 대안적 구성들, 및 등가물들이 이용될 수 있다는 것을 당업자들은 인식할 것이다. 아울러, 본 발명이 불필요하게 불명료해지는 것을 방지하기 위해서, 잘 알려져있는 많은 프로세스들 및 엘리먼트들은 설명하지 않았다. 따라서, 상기 설명은 본 발명의 범주를 제한하는 것으로 간주되어서는 안된다.
개별적인 실시예들은 플로우차트, 플로우 다이어그램, 또는 블록 다이어그램으로서 도시되는 프로세스로서 설명될 수 있음이 주목된다. 플로우차트가 방법을 순차적인 프로세스로서 설명할 수 있기는 하지만, 많은 동작들은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수 있다. 프로세스는 프로세스의 동작들이 완료될 때 종료될 수 있지만, 도면에 포함되지 않았거나 논의되지 않은 부가적인 단계들을 가질 수 있다. 또한, 특정하게 설명된 임의의 프로세스 내의 모든 동작들이 모든 실시예들에서 발생할 수 있는 것은 아니다. 프로세스는 방법, 함수, 절차, 서브루틴, 서브프로그램 등에 대응할 수 있다. 프로세스가 함수에 대응할 때, 프로세스의 종료는 호출 함수(calling function) 또는 주 함수(main function)로의 함수의 복귀(return)에 대응한다.
수치 범위가 주어진 경우, 그러한 수치 범위의 상한들과 하한들 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하한의 단위의 최소 프랙션(smallest fraction)까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위내의 임의의 명시된 값 또는 그 범위에 속하는 값과 그러한 명시된 범위내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이들 소범위의 상한들과 하한들은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상한과 하한 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지 그러한 소범위에서 제외되는지 간에, 임의의 한계값이 명시된 범위에서 구체적으로 제외된 것이 아닌 한, 또한 본 발명에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
본 명세서 및 첨부되는 청구항들에서 사용되는 바와 같이, 단수 형태들 "a" "an" 및 "the"는 문맥상 명백히 달리 지시되지 않는 한, 복수의 지시대상들을 포함한다. 따라서, 예를 들어, "유전체 재료(the dielectric material)"라는 언급은 복수의 그러한 재료들을 포함하고, "증착"이라는 언급은 당업자들에게 알려진 하나 또는 그 초과의 증착들 및 그 등가물들에 대한 언급을 포함하며, 기타의 경우도 유사하다.
또한, "포함하다(comprise)", "포함하는(comprising)", "구비하다(include)", "구비하는(including)", 및 "구비하다(includes)"라는 단어들은, 본 명세서 및 다음의 청구항들에서 사용되는 경우에, 명시된 특징들, 정수들, 컴포넌트들, 또는 단계들의 존재를 특정하도록 의도되지만, 이들이 하나 또는 그 초과의 다른 특징들, 정수들, 컴포넌트들, 단계들, 동작들, 또는 그룹들의 존재 또는 부가를 배제하는 것은 아니다.
Claims (19)
- 반도체 기판의 표면으로부터 유전체 층들을 증착하고 식각하는 방법으로서,
수성(aqueous) HF 내에서 제1 습식 식각 레이트(wet etch rate)를 갖는 제1 유전체 층을 증착하는 단계;
제2 유전체 층을 증착하는 단계 ― 상기 제2 유전체 층은 증착 후 초기에 유동가능(initially flowable)하고, 상기 제2 유전체 층은 수성 HF 내에서 상기 제1 습식 식각 레이트 보다 높은 제2 습식 식각 레이트를 가짐 ―; 및
불소-함유 가스 및 암모니아를 포함하는 식각제 가스 혼합물(etchant gas mixture)로 상기 제1 유전체 층 및 상기 제2 유전체 층을 식각하는 단계 ― 상기 제1 유전체 층 및 상기 제2 유전체 층은, 상기 식각제 가스 혼합물을 사용하여, 수성 HF 내에서의 상기 제2 습식 식각 레이트 대 상기 제1 습식 식각 레이트의 비율(ratio) 보다 1에 더 가까운 식각 레이트들의 비율을 가짐 ―;
를 포함하는,
유전체 층들을 증착하고 식각하는 방법. - 제1 항에 있어서,
상기 식각제 가스 혼합물은 플라즈마 배출물(effluent)들을 포함하는 건식(dry) 식각제 가스 혼합물인,
유전체 층들을 증착하고 식각하는 방법. - 제1 항에 있어서,
상기 제1 유전체 층과 상기 제2 유전체 층 중에서 적어도 하나는 산화물을 포함하는,
유전체 층들을 증착하고 식각하는 방법. - 제1 항에 있어서,
상기 제1 유전체 층은 열 증착(thermal deposition) 프로세스 또는 고-밀도(high-density) 플라즈마 증착 프로세스에 의해 증착되는,
유전체 층들을 증착하고 식각하는 방법. - 제4 항에 있어서,
상기 제1 유전체 층은 고-밀도 플라즈마 증착 프로세스에 의해 증착되는,
유전체 층들을 증착하고 식각하는 방법. - 제1 항에 있어서,
상기 제2 유전체 층은 스핀-온-글라스(spin-on-glass) 또는 유동가능한(flowable) CVD에 의해 증착되는,
유전체 층들을 증착하고 식각하는 방법. - 제6 항에 있어서,
상기 제2 유전체 층은 유동가능한 CVD에 의해 증착되는,
유전체 층들을 증착하고 식각하는 방법. - 제1 항에 있어서,
상기 제2 유전체 층을 증착한 후에 상기 제2 유전체 층을 경화(curing)하는 단계를 더 포함하는,
유전체 층들을 증착하고 식각하는 방법. - 제8 항에 있어서,
상기 제2 유전체 층은, 약 400 ℃ 또는 그 미만의 온도에서, 증착되고, 경화되고, 그리고 식각되는,
유전체 층들을 증착하고 식각하는 방법. - 제1 항에 있어서,
상기 식각제 가스 혼합물들을 사용한 상기 식각 레이트들의 비율은 약 1.1 미만인,
유전체 층들을 증착하고 식각하는 방법. - 대체 금속 게이트(replacement metal gate) 반도체 프로세스에서 반도체 기판의 표면 상의 유전체 재료를 제거하는 방법으로서,
수성 HF 내에서 제1 습식 식각 레이트를 갖는 제1 품질의 유전체 층을 생성하기 위해, 상기 기판 상에 제1 유전체 재료를 증착하는 단계;
제2 유전체 재료를 증착하는 단계 ― 상기 제2 유전체는 증착 후 초기에 유동가능함 ―;
수성 HF 내에서 상기 제1 습식 식각 레이트 보다 큰 제2 습식 식각 레이트를 갖는 제2 품질의 제2 유전체 층을 생성하기 위해, 상기 제2 유전체 재료를 경화하는 단계; 및
건식 식각제 가스 혼합물로 상기 제1 유전체 층 및 상기 제2 유전체 층을 식각하는 단계 ― 상기 제1 유전체 층 및 상기 제2 유전체 층은 상기 건식 식각제 가스 혼합물을 사용하여, 수성 HF 내에서의 상기 제2 습식 식각 레이트 대 상기 제1 습식 식각 레이트의 비율 보다 1에 더 가까운 식각 레이트들의 비율을 가짐 ―;
를 포함하는,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 건식 식각제 가스 혼합물은 불소-함유 가스 및 암모니아의 플라즈마 배출물들을 포함하는,
유전체 재료를 제거하는 방법. - 제12 항에 있어서,
상기 불소-함유 가스는 삼불화질소인,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 제2 유전체 층은, 약 400 ℃ 또는 그 미만의 온도에서, 증착되고, 경화되고, 그리고 식각되는,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 건식 식각제 가스를 사용한 상기 제2 유전체 층의 식각 레이트 대 상기 건식 식각제 가스를 사용한 상기 제1 유전체 층의 식각 레이트의 비율이 약 1.1 미만이도록, 상기 건식 식각제 가스는 식각되는 유전체 층의 품질에 실질적으로 둔감(insensitive)한,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 제1 유전체 층은 열 증착 프로세스 또는 고-밀도 플라즈마 증착 프로세스에 의해 증착되는,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 제1 유전체 층은 고-밀도 플라즈마 증착 프로세스에 의해 증착되는,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 제2 유전체 층은 스핀-온-글라스 또는 유동가능한 CVD에 의해 증착되는,
유전체 재료를 제거하는 방법. - 제11 항에 있어서,
상기 제2 유전체 층은 유동가능한 CVD에 의해 증착되는,
유전체 재료를 제거하는 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161539270P | 2011-09-26 | 2011-09-26 | |
| US61/539,270 | 2011-09-26 | ||
| US13/624,693 US20130260564A1 (en) | 2011-09-26 | 2012-09-21 | Insensitive dry removal process for semiconductor integration |
| US13/624,693 | 2012-09-21 | ||
| PCT/US2012/057358 WO2013049223A2 (en) | 2011-09-26 | 2012-09-26 | Insensitive dry removal process for semiconductor integration |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140070630A true KR20140070630A (ko) | 2014-06-10 |
Family
ID=47996724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147011222A KR20140070630A (ko) | 2011-09-26 | 2012-09-26 | 반도체 집적을 위한 둔감성 건조 제거 프로세스 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20130260564A1 (ko) |
| JP (1) | JP2014527315A (ko) |
| KR (1) | KR20140070630A (ko) |
| CN (1) | CN103843118A (ko) |
| TW (1) | TWI541898B (ko) |
| WO (1) | WO2013049223A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160134559A (ko) * | 2015-05-14 | 2016-11-23 | 도쿄엘렉트론가부시키가이샤 | 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램이 기록된 컴퓨터 판독 가능한 기억 매체 |
Families Citing this family (129)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
| US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
| US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
| US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
| US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
| US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
| US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| US8921235B2 (en) * | 2013-03-04 | 2014-12-30 | Applied Materials, Inc. | Controlled air gap formation |
| US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
| US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
| US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
| US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
| US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
| US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
| US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
| US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
| US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
| US20150206803A1 (en) * | 2014-01-19 | 2015-07-23 | United Microelectronics Corp. | Method of forming inter-level dielectric layer |
| US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
| US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
| US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
| US9499898B2 (en) | 2014-03-03 | 2016-11-22 | Applied Materials, Inc. | Layered thin film heater and method of fabrication |
| US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
| US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
| US9269590B2 (en) | 2014-04-07 | 2016-02-23 | Applied Materials, Inc. | Spacer formation |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
| US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
| US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
| US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
| US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
| US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
| US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
| US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
| US9355862B2 (en) | 2014-09-24 | 2016-05-31 | Applied Materials, Inc. | Fluorine-based hardmask removal |
| US9368364B2 (en) | 2014-09-24 | 2016-06-14 | Applied Materials, Inc. | Silicon etch process with tunable selectivity to SiO2 and other materials |
| US9613822B2 (en) | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US9299583B1 (en) | 2014-12-05 | 2016-03-29 | Applied Materials, Inc. | Aluminum oxide selective etch |
| US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US9502258B2 (en) | 2014-12-23 | 2016-11-22 | Applied Materials, Inc. | Anisotropic gap etch |
| US9343272B1 (en) | 2015-01-08 | 2016-05-17 | Applied Materials, Inc. | Self-aligned process |
| US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
| US9373522B1 (en) | 2015-01-22 | 2016-06-21 | Applied Mateials, Inc. | Titanium nitride removal |
| US9449846B2 (en) | 2015-01-28 | 2016-09-20 | Applied Materials, Inc. | Vertical gate separation |
| US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9881805B2 (en) | 2015-03-02 | 2018-01-30 | Applied Materials, Inc. | Silicon selective removal |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
| US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
| US9721789B1 (en) | 2016-10-04 | 2017-08-01 | Applied Materials, Inc. | Saving ion-damaged spacers |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
| US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
| US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
| US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
| US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
| US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
| US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300463A (en) * | 1992-03-06 | 1994-04-05 | Micron Technology, Inc. | Method of selectively etching silicon dioxide dielectric layers on semiconductor wafers |
| JP3330554B2 (ja) * | 1999-01-27 | 2002-09-30 | 松下電器産業株式会社 | エッチング方法 |
| US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
| KR100350056B1 (ko) * | 2000-03-09 | 2002-08-24 | 삼성전자 주식회사 | 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법 |
| US6303418B1 (en) * | 2000-06-30 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer |
| KR100484258B1 (ko) * | 2001-12-27 | 2005-04-22 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US7582555B1 (en) * | 2005-12-29 | 2009-09-01 | Novellus Systems, Inc. | CVD flowable gap fill |
| US20050272191A1 (en) * | 2004-06-03 | 2005-12-08 | Uday Shah | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| KR100703014B1 (ko) * | 2005-10-26 | 2007-04-06 | 삼성전자주식회사 | 실리콘 산화물 식각액 및 이를 이용한 반도체 소자의 제조 방법 |
| US20070281106A1 (en) * | 2006-05-30 | 2007-12-06 | Applied Materials, Inc. | Process chamber for dielectric gapfill |
| KR100818708B1 (ko) * | 2006-08-18 | 2008-04-01 | 주식회사 하이닉스반도체 | 표면 세정을 포함하는 반도체소자 제조방법 |
| US8110787B1 (en) * | 2006-08-23 | 2012-02-07 | ON Semiconductor Trading, Ltd | Image sensor with a reflective waveguide |
| WO2008074672A1 (en) * | 2006-12-20 | 2008-06-26 | Nxp B.V. | Improving adhesion of diffusion barrier on cu containing interconnect element |
| JP5282419B2 (ja) * | 2007-04-18 | 2013-09-04 | ソニー株式会社 | 半導体装置及びその製造方法 |
| KR100877107B1 (ko) * | 2007-06-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성방법 |
| TW200933812A (en) * | 2008-01-30 | 2009-08-01 | Promos Technologies Inc | Process for forming trench isolation structure and semiconductor device produced thereby |
| US8357435B2 (en) * | 2008-05-09 | 2013-01-22 | Applied Materials, Inc. | Flowable dielectric equipment and processes |
| US7910491B2 (en) * | 2008-10-16 | 2011-03-22 | Applied Materials, Inc. | Gapfill improvement with low etch rate dielectric liners |
| WO2011072143A2 (en) * | 2009-12-09 | 2011-06-16 | Novellus Systems, Inc. | Novel gap fill integration |
| US20110151677A1 (en) * | 2009-12-21 | 2011-06-23 | Applied Materials, Inc. | Wet oxidation process performed on a dielectric material formed from a flowable cvd process |
| US8501629B2 (en) * | 2009-12-23 | 2013-08-06 | Applied Materials, Inc. | Smooth SiConi etch for silicon-containing films |
| US8361338B2 (en) * | 2010-02-11 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask removal method |
| US8535998B2 (en) * | 2010-03-09 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a gate structure |
| US8475674B2 (en) * | 2010-04-30 | 2013-07-02 | Applied Materials, Inc. | High-temperature selective dry etch having reduced post-etch solid residue |
| KR20120058962A (ko) * | 2010-11-30 | 2012-06-08 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8415250B2 (en) * | 2011-04-29 | 2013-04-09 | International Business Machines Corporation | Method of forming silicide contacts of different shapes selectively on regions of a semiconductor device |
| US9012283B2 (en) * | 2011-05-16 | 2015-04-21 | International Business Machines Corporation | Integrated circuit (IC) chip having both metal and silicon gate field effect transistors (FETs) and method of manufacture |
| US8927390B2 (en) * | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
-
2012
- 2012-09-21 US US13/624,693 patent/US20130260564A1/en not_active Abandoned
- 2012-09-26 TW TW101135392A patent/TWI541898B/zh not_active IP Right Cessation
- 2012-09-26 CN CN201280048556.7A patent/CN103843118A/zh active Pending
- 2012-09-26 WO PCT/US2012/057358 patent/WO2013049223A2/en active Application Filing
- 2012-09-26 JP JP2014532110A patent/JP2014527315A/ja active Pending
- 2012-09-26 KR KR1020147011222A patent/KR20140070630A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160134559A (ko) * | 2015-05-14 | 2016-11-23 | 도쿄엘렉트론가부시키가이샤 | 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램이 기록된 컴퓨터 판독 가능한 기억 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201330101A (zh) | 2013-07-16 |
| JP2014527315A (ja) | 2014-10-09 |
| US20130260564A1 (en) | 2013-10-03 |
| CN103843118A (zh) | 2014-06-04 |
| WO2013049223A2 (en) | 2013-04-04 |
| WO2013049223A3 (en) | 2013-05-23 |
| TWI541898B (zh) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20140070630A (ko) | 반도체 집적을 위한 둔감성 건조 제거 프로세스 | |
| KR102068636B1 (ko) | 개선된 인트렌치 프로파일 | |
| KR102259262B1 (ko) | 유동성 실리콘-함유 막들의 증착 | |
| TWI479044B (zh) | 硼膜界面工程 | |
| KR101853802B1 (ko) | 라디칼성분 ｃｖｄ에 의한 컨포멀 층들 | |
| TWI579916B (zh) | 整合可流動氧化物及頂蓋氧化物之新穎間隙填充 | |
| KR101183641B1 (ko) | 에칭 저항성을 지닌 낮은 ｋ 유전체 장벽을 수득하는 방법 | |
| KR101161098B1 (ko) | 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상 | |
| US8084105B2 (en) | Method of depositing boron nitride and boron nitride-derived materials | |
| JP4554446B2 (ja) | 半導体装置の製造方法 | |
| US20120142198A1 (en) | Wet oxidation process performed on a dielectric material formed from a flowable cvd process | |
| KR20060081660A (ko) | 게이트 스택 측벽 스페이서 제조 방법 | |
| US9312167B1 (en) | Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber | |
| KR100339820B1 (ko) | 성막방법 및 반도체장치의 제조방법 | |
| KR101739496B1 (ko) | 갭필 방법 | |
| CN116670802A (zh) | 用于半导体装置形成的底层膜 | |
| JP2011082484A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| WITB | Written withdrawal of application |