CN116670802A - 用于半导体装置形成的底层膜 - Google Patents

用于半导体装置形成的底层膜 Download PDF

Info

Publication number
CN116670802A
CN116670802A CN202180077832.1A CN202180077832A CN116670802A CN 116670802 A CN116670802 A CN 116670802A CN 202180077832 A CN202180077832 A CN 202180077832A CN 116670802 A CN116670802 A CN 116670802A
Authority
CN
China
Prior art keywords
etching process
layer
etching
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077832.1A
Other languages
English (en)
Inventor
李津
加布里埃拉·阿尔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116670802A publication Critical patent/CN116670802A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • C23C16/466—Cooling of the substrate using thermal contact gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种结构包括形成在基板上的底层、形成在底层上的心轴层，以及形成在心轴层上的间隔物层。底层包含第一材料，并且间隔物层包含第二材料。第一材料耐受第一蚀刻工艺中使用以去除该间隔物层的部分的蚀刻气体，并耐受第二蚀刻工艺中使用以去除该心轴层的蚀刻气体。

Description

用于半导体装置形成的底层膜
背景
技术领域
本公开内容的实例一般涉及形成半导体装置。特别地，本公开内容的实施方式提供了用于形成具有减少缺陷的纳米结构的方法。
相关技术说明
在集成电路(integrated circuit,IC)或芯片的制造中，由芯片设计者创建代表芯片的不同层的图案。从这些图案创建一系列光掩模，以便在制造处理期间通过光刻将每个半导体层的设计转移到半导体基板上。随后使用掩模通过湿法或干法蚀刻将每层的电路图案转移到半导体基板上。这些层是使用一系列光刻及蚀刻工艺构建的，并转化为构成每个完成芯片的纳米结构。
然而，在湿法或干法蚀刻工艺中，设置在层下面的底层在蚀刻工艺中可能没有足够低的蚀刻速率来图案化半导体层，并且可能与半导体层一起被蚀刻。此可能会在底层中形成凹陷，从而导致最终芯片中的缺陷，由此最终导致装置故障。
因此，需要一种在蚀刻工艺中具有显著低的蚀刻速率以图案化层的底层，以及使用此类底层形成纳米结构的方法。
发明内容
本公开内容的实施方式提供了一种结构。该结构包括形成在基板上的底层、形成在底层上的心轴层，以及形成在心轴层上的间隔物层。底层包含第一材料，并且间隔物层包含第二材料。第一材料耐受第一蚀刻工艺中使用以去除间隔物层的部分的蚀刻气体，并耐受第二蚀刻工艺中使用以去除心轴的蚀刻气体。
本公开内容的实施方式还提供了一种用于在形成结构中使用的底层。底层包含形成在基板上的第一材料，该第一材料耐受第一蚀刻工艺中使用以去除形成在第一材料上的第二材料的部分的蚀刻气体。
本公开内容的实施方式进一步提供了一种用于在基板上形成结构的方法。该方法包括执行沉积工艺，包括在心轴层和底层的从心轴层暴露的表面上保形沉积间隔物层；执行第一蚀刻工艺，包括从心轴层的顶表面和底层的表面去除间隔物层的部分而不从心轴层的侧壁去除间隔物层；以及执行第二蚀刻工艺以去除心轴层而不去除间隔物层。第一次蚀刻和第二次蚀刻导致底层中基本上没有或没有凹陷。
附图说明
为了能够详细理解本公开内容的实施方式的上述特征，可以参考实施方式对以上简要概述的本公开内容进行更特别的描述，实施方式中的一些实施方式在附图中图示。然而，应当注意的是，附图仅图示了本公开内容的典型实施方式，因此不应被认为是对其范围的限制，因为本公开内容可以允许其他同等有效的实施方式。
图1描绘了根据一个实施方式的可用于执行沉积工艺的处理腔室。
图2描绘了根据一个实施方式的可用于执行图案化工艺的处理腔室。
图3是根据一个实施方式的用于制造纳米结构400的方法300的流程图。
图4A、图4B、图4C、图4D、图4E、图4F和图4G是根据一个实施方式的纳米结构的一部分的截面图。
为了促进理解，在可能的情况下，使用相同的附图标记来表示附图中共享的相同元件。设想在一个实施方式中公开的元件可以有益地用于其他实施方式，而无需特定叙述。
具体实施方式
本文所述的实施方式提供了用于底层的材料，底层在蚀刻工艺中具有低蚀刻速率以去除在底层上形成的层的部分；以及使用此类底层形成纳米结构的方法。待蚀刻的层可以由含碳材料、氮化硅、掺杂的含硅材料、或氧化硅形成。底层可以由氧化铝(Al2O3)、氧化锡(SnO2)、碳化钨(WC)、硼(B)、含硅介电材料诸如氮化硅(Si3N4)、氮化碳硅(SiCN)、或氮化硼硅(SiBN)、含硼介电材料诸如氧化硼(B2O3)或氮化硼(BN)、或陶瓷材料诸如二氧化锆(ZrO2)或氮化钛(TiN)形成。由于底层的低蚀刻速率，当在底层上形成的半导体层被图案化时，底层保持不被损坏(例如，其中没有形成凹陷)。
图1是具有分隔的等离子体产生区域的化学气相沉积腔室100的一个实施方式的截面图。化学气相沉积腔室100可用于在基板上沉积含硅层，诸如氧化硅、氮化硅、硼化硅、碳化硅、氮氧化硅或碳氧化硅。在沉积工艺期间，处理气体可以经由气体入口组件105流入第一等离子体区域115。处理气体可以在进入远程等离子体系统(remote plasma system,RPS)101内的第一等离子体区域115之前被激发。沉积腔室100包括盖112和喷头125。盖112被描绘为具有施加的AC电压源，并且喷头125是接地的，与第一等离子体区域115中的等离子体产生一致。绝缘环120位于盖112与喷头125之间，使得电感耦合等离子体(inductivelycoupled plasma,ICP)或电容耦合等离子体(capacitively coupled plasma,CCP)能够在第一等离子体区域115中形成。盖112和喷头125被图示为有绝缘环120处于其之间，此允许相对于喷头125向盖112施加AC电势。
盖112可以是双源盖，其特征在于气体入口组件105内的两个不同的气体供应通道。第一气体供应通道102输送穿过远程等离子体系统(RPS)101的气体，而第二气体供应通道104绕过RPS 101。第一气体供应通道102可用于处理气体，并且第二气体供应通道104可用于处理气体。流入第一等离子体区域115的气体可以被挡板106分散。
流体(诸如前驱物)可经由喷头125流入沉积腔室100的第二等离子体区域133。源自第一等离子体区域115中的前驱物的经激发物质行进穿过喷头125中的孔隙114，并与从喷头125流入第二等离子体区域133的前驱物反应。在第二等离子体区域133中很少有或不存在等离子体。前驱物的经激发衍生物在第二等离子体区133中合并，以在基板上形成可流动的介电材料。随着介电材料的生长，最近添加的材料比底层材料具有更高的迁移率。随着有机内容物因蒸发而降低，迁移率也降低。可以使用此种技术由可流动介电材料填充间隙，而不会在沉积完成后在介电材料内留下传统密度的有机内容物。固化步骤仍可用于进一步减少或去除沉积的膜中的有机内容物。
激发第一等离子体区域115中的前驱物单独地或与远程等离子体系统(RPS)101组合提供几个益处。由于第一等离子体区域115中的等离子体，源自前驱物的经激发物质的浓度在第二等离子体区域133内可增加。此种增加可能源于等离子体在第一等离子体区域115中的位置。第二等离子体区域133比远程等离子体系统(RPS)101更靠近第一等离子体区域115，使得经激发的物质经由与其他气体分子、腔室壁和喷头表面碰撞而离开激发态的时间更少。
在第二等离子体区域133内，源自前驱物的经激发物质的浓度的均匀性也可增加。此可能是由于第一等离子体区域115的形状，该形状更类似于第二等离子体区域133的形状。相对于穿过喷头125中心附近的孔隙114的物质，在远程等离子体系统(RPS)101中创建的经激发的物质行进更大的距离，以便穿过喷头125边缘附近的孔隙114。更大的距离导致经激发的物质的激发减少，并且例如可导致基板边缘附近较慢的生长速率。在第一等离子体区域115中激发前驱物减轻了此种变化。
除了前驱物外，出于各种目的，还可有在不同时间引入的其他气体。例如，可以引入处理气体以从腔室壁、基板、沉积的膜和/或在沉积期间的膜去除不希望的物质。处理气体可包括选自由以下项组成的组的气体中的至少一者或多者：H2、H2/N2混合物、NH3、NH4OH、O3、O2、H2O2和水蒸气。处理气体可以在等离子体中被激发，随后用于从沉积的膜中减少或去除残留的有机含量。在其他实例中，处理气体可以在没有等离子体的情况下使用。当处理气体包括水蒸气时，可以使用质量流量计(mass flow meter,MFM)和注入阀，或者通过利用其他合适的水蒸气发生器来实现输送。
在一个实施方式中，可以通过引入含硅前驱物并使处理前驱物在第二等离子体区域133中反应来沉积含硅层。介电材料前驱物的实例有含硅前驱物，包括硅烷、乙硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、四乙氧基硅烷(tetraethoxysilane,TEOS)、三乙氧基硅烷(triethoxysilane,TES)、八甲基环四硅氧烷(octamethylcyclotetrasiloxane,OMCTS)、四甲基-二硅氧烷(tetramethyl-disiloxane,TMDSO)、四甲基环四硅氧烷(tetramethylcyclotetrasiloxane,TMCTS)、四甲基-二乙氧基-二硅氧烷(tetramethyl-diethoxyl-disiloxane,TMDDSO)、二甲基-二甲氧基-硅烷(DMDMS)或其组合。用于沉积氮化硅的额外前驱物包括含SixNyHz的前驱物，诸如硅烷基胺及其衍生物，包括三硅烷基胺(trisillylamine,TSA)和二硅烷基胺(disillylamine,DSA)、含SixNyHzOzz的前驱物，含SixNyHzClzz的前驱物，或其组合。
处理前驱物可包括含硼化合物、含氢化合物、含氧化合物、含氮化合物、或其组合。含硼化合物的合适实例包括BH3、B2H6、BF3、BCl3等。合适的处理前驱物的实例包括选自由以下项组成的组的化合物中的一者或多者：H2、H2/N2混合物、NH3、NH4OH、O3、O2、H2O2、N2、NxHy化合物(包括N2H4蒸气)、NO、N2O、NO2、水蒸气、或其组合。处理前驱物可以是等离子体激发的，诸如在RPS单元中等离子体激发，以包括含N*和/或H*和/或O*的自由基或等离子体，例如NH3、NH2*、NH*、N*、H*、O*、N*O*、或其组合。或者，处理前驱物可包括本文所述的前驱物中的一者或多者。
处理前驱物可以在第一等离子体区域115中经等离子体激发，以产生处理气体等离子体和自由基，包括含B*、N*和/或H*和/或O*的自由基，或等离子体，或其组合。或者，在引入到第一等离子体区域115之前，处理前驱物在穿过远程等离子体系统之后可能已经处于等离子体状态。
随后，穿过孔隙114将经激发的处理前驱物输送至第二等离子体区域133以用于与前驱物反应。一旦进入处理空间，处理前驱物可以混合并反应，以在基板上沉积介电材料。
图2是适于执行图案化工艺(诸如各向异性蚀刻和各向同性蚀刻)的处理腔室200的一个实例的截面图。可适用于本文公开的方法的合适的处理腔室包括例如可从加利福尼亚州圣克拉拉市的应用材料公司(Applied Materials,Inc.of Santa Clara,California)获得的SYM3TM处理腔室。尽管处理腔室200被图示为包括使得能够实现优异蚀刻性能的多个特征，但是设想到其他处理腔室也可以适于受益于本文所公开的发明特征中的一个或多个发明特征。
处理腔室200包括封闭内部空间206的腔室主体202和盖204。腔室主体202通常由铝、不锈钢或其他合适的材料制成。腔室主体202通常包括侧壁208和底部210。基板支撑基座进入端口(未图示)通常被限定在侧壁208中，并且被狭缝阀选择性地密封以促进基板203从处理腔室200进出。排出口226限定在腔室主体202中，并将内部空间206耦接至真空泵系统228。真空泵系统228通常包括一个或多个泵和节流阀，该一个或多个泵和节流阀用于抽空和调节处理腔室200的内部空间206的压力。在一个实施方式中，真空泵系统228将内部空间206内的压力维持在通常在约10毫托至约500托之间的操作压力。
盖204密封地支撑在腔室主体202的侧壁208上。盖204可以被打开以允许进入处理腔室200的内部空间206。盖204包括促进光学过程监测的窗242。在一个实施方式中，窗242由石英或其他合适的材料组成，该材料透射由安装在处理腔室200外部的光学监测系统240所利用的信号。
光学监测系统240被定位为经由窗242观察腔室主体202的内部空间206和/或定位在基板支撑基座组件248上的基板203中的至少一者。在一个实施方式中，光学监测系统240耦接至盖204并促进集成的沉积工艺，该集成的沉积工艺使用光学计量来提供信息，该信息使得能够进行工艺调整以补偿进入基板图案特征不一致性(诸如厚度等)，并根据需要提供工艺状态监测(诸如等离子体监测、温度监测等)。一种适于受益于本公开内容的光学监测系统是可从加利福尼亚州圣克拉拉市的应用材料公司获得的全光谱干涉计量模块。
气体面板258耦接至处理腔室200，以向内部空间206提供处理和/或清洁气体。在图2所示的实例中，入口端口232'、232”设置在盖204中以允许将气体从气体面板258输送至处理腔室200的内部空间206。在一个实施方式中，气体面板258适于提供氟化的处理气体穿过入口端口232'、232”并进入处理腔室200的内部空间206。在一个实施方式中，从气体面板258提供的处理气体至少包括氟化气体、氯气和含碳气体、氧气、含氮气体和含氯气体。氟化和含碳气体的实例包括CH3F、CH2F2和CF4。其他氟化气体可包括C2F、C4F6、C3F8和C5F8中的一者或多者。含氧气体的实例包括O2、CO2、CO、N2O、NO2、O3、H2O等。含氮气体的实例包括N2、NH3、N2O、NO2等。含氯气体的实例包括HCl、Cl2、CCl4、CHCl3、CH2Cl2、CH3Cl等。含碳气体的合适实例包括甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)等。
喷头组件230耦接至盖204的内表面214。喷头组件230包括多个孔隙，该多个孔隙允许气体从入口端口232'、232”流过喷头组件230进入处理腔室200的内部空间206，在处理腔室200中正在被处理的基板203的表面上呈预定分布。
远程等离子体源277可以视情况耦接至气体面板258，以促进在气体混合物进入内部空间206进行处理之前从远程等离子体中分离气体混合物。RF源功率243经由匹配网络241耦接至喷头组件230。RF源功率243通常能够在约50kHz至约200MHz范围中的可调谐频率下产生高达约3000W的功率。
喷头组件230另外包括可透射光学计量信号的区域。光学透射区域或通道238适于允许光学监测系统240观察内部空间206和/或位于基板支撑基座组件248上的基板203。通道238可以是形成或设置在喷头组件230中的材料、孔隙或多个孔隙，其基本上透射由光学监测系统240产生并反射回光学监测系统240的能量的波长。
在一个实施方式中，喷头组件230配置有多个区域，该多个区域允许对流入处理腔室200的内部空间206的气体进行单独控制。在图2所示的实例中，喷头组件230具有内部区域234和外部区域236，该内部区域和该外部区域经由单独的入口端口232'、232”单独耦接至气体面板258。
基板支撑基座组件248设置在处理腔室200的内部空间206中的气体分配(喷头)组件230下方。基板支撑基座组件248在处理期间保持基板203。基板支撑基座组件248通常包括多个穿过其设置的升降销(未图示)，所述升降销被配置为从基板支撑基座组件248升降基板203，并且促进以常规方式用机器人(未图示)交换基板203。内衬218可以紧密围绕基板支撑基座组件248的外围。
在一个实施方式中，基板支撑基座组件248包括安装板262、基座264和静电卡盘266。安装板262耦接至腔室主体202的底部210，并且包括用于将诸如流体、电源线和传感器引线等设施布线至基座264和静电卡盘266的通道。静电卡盘266包括至少一个夹持电极280，以用于将基板203保持在喷头组件230下方。静电卡盘266由卡盘功率源282驱动，以发展出将基板203保持至卡盘表面的静电力，此是常规已知的。或者，基板203可以通过夹紧、真空或重力保持至基板支撑基座组件248。
基座264或静电卡盘266中的至少一者可以包括至少一个可选的嵌入式加热器276、至少一个可选的嵌入式隔离器274和多个导管268、270，以控制基板支撑基座组件248的横向温度分布。导管268、270流体耦接至流体源272，该流体源使温度调节流体穿过其循环。加热器276由功率源278调节。导管268、270和加热器276用于控制基座264的温度，从而加热和/或冷却静电卡盘266，并最终加热和/或冷却设置在其上的基板203的温度分布。可以使用多个温度传感器290、292来监测静电卡盘266和基座264的温度。静电卡盘266可进一步包括多个气体通道(未图标)，诸如凹槽，该多个气体通道形成在静电卡盘266的基板支撑基座支撑表面中，并且流体耦接至热传递(或背侧)气体源，诸如He。在操作中，以受控的压力将背侧气体提供到气体通道中，以增强静电卡盘266与基板203之间的热传递。
在一个实施方式中，基板支撑基座组件248被配置为阴极，并且包括耦接至多个RF偏置功率源284、286的电极280。RF偏置功率源284、286耦接在设置于基板支撑基座组件248中的电极280与另一电极(诸如喷头组件230或腔室主体202的顶板(盖204))之间。RF偏置功率激发并维持由设置在腔室主体202的处理区域中的气体形成的等离子体放电。
在图2所示的实例中，双RF偏置功率源284、286经由匹配电路288耦接至设置在基板支撑基座组件248中的电极280。由RF偏置功率源284、286产生的信号被经由匹配电路288输送至基板支撑基座组件248穿过单个馈送以电离在等离子体处理腔室200中提供的气体混合物，从而提供执行沉积或其他等离子体增强工艺所需的离子能量。RF偏置功率源284、286通常能够产生频率为约50kHz至约200MHz并且功率为约0瓦至约5000瓦的RF信号。额外的偏置功率源289可以耦接至电极280以控制等离子体的特性。
在一种操作模式中，将基板203设置在等离子体处理腔室200中的基板支撑基座组件248上。将处理气体和/或气体混合物经由喷头组件230从气体面板258引入腔室主体202。真空泵系统228在去除沉积副产物的同时维持腔室主体202内的压力。
控制器250耦接至处理腔室200以控制处理腔室200的操作。控制器250包括中央处理单元(central processing unit,CPU)252、存储器254和支持电路256，该支持电路用于控制工艺顺序和调节来自气体面板258的气流。CPU 252可以是可以在工业环境中使用的任何形式的通用计算机处理器。软件例程可以存储在存储器254，诸如随机存取存储器、只读存储器、软盘或硬盘驱动器或其他形式的数字储存装置中。支持电路256通常耦接至CPU252，并且可包括高速缓存、时钟电路、输入/输出系统、电源等。控制器250与处理腔室200的各种部件之间的双向通信经由许多信号电缆来处理的。
图3是根据一个实施方式的用于形成纳米结构400的方法300的流程图。图4A、图4B、图4C、图4D、图4E、图4F和图4G是与方法300的各个阶段对应的纳米结构400的一部分的截面图。方法300可用于在材料层中形成特征，诸如如接触介电层、栅电极层、栅极介电层、STI绝缘层、金属间层(inter-metal layer,IML)或任何合适的层。或者，方法300可以有利地用于根据需要蚀刻任何其他类型的结构。
如图4A所示，纳米结构400包括基板402、设置在基板402上的界面层404、设置在界面层404上的底层406、和设置在底层406上的心轴层408。
基板402可包含诸如结晶硅(例如，Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片以及图案化或未图案化的晶片、绝缘体上硅(silicon on insulator,SOI)、碳掺杂的氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃或蓝宝石的材料。基板402可以具有各种尺寸，诸如200mm、300mm、450mm或其他直径的晶片，以及矩形或正方形面板。
界面层404可以由氧化硅(SiO2)、正硅酸四乙酯(TEOS)、氮氧化硅(SiON)、硼化硅(SiBx)、碳氮化硅(SiCN)、碳化硼(BC)、无定形碳、氮化硼(BN)、氮化碳硼(BCN)、碳掺杂的氧化物、多孔二氧化硅、氮化硅(SiN)、碳氮氧化物、聚合物、磷硅酸盐玻璃、氟硅酸盐(SiOF)玻璃、有机硅酸盐玻璃(SiOCH)、其他合适的氧化物材料、其他合适的碳化物材料、其他合适的碳氧化物材料、或其他合适的氮氧化物材料。
底层406是蚀刻终止层，其提供对如下所述在随后的蚀刻工艺中沉积在心轴层408上的间隔物层424(如图4B、图4C和图4E所示)的蚀刻选择性。
心轴层408可由含碳材料，诸如无定形碳、旋涂碳(spin-on carbon,SoC)或其他合适的含碳材料形成，并通过使用任何合适的光刻及蚀刻工艺用开口422图案化。在一个特定实例中，心轴层408由位于加利福尼亚州圣克拉拉市的应用材料公司生产的SaphiraTM高级图案化膜(Advanced Patterning Film,APF)碳硬掩模形成。
间隔物层424可以由含硅介电材料，诸如氮化硅(Si3N4)、氧化硅(SiO2)或硼化硅(SiB)形成。在一些其他实施方式中，间隔物层424可以由经掺杂的含硅材料，诸如硼掺杂的硅材料、磷掺杂的硅、或其他合适的III族、IV族或V族掺杂的硅材料形成。在一些实施方式中，底层406由第一类型的材料形成，该第一类型的材料在用含氟蚀刻气体去除由氮化硅(Si3N4)形成的间隔物层424的部分的蚀刻工艺中具有显著低的蚀刻速率。因此，底层406耐受蚀刻工艺中使用的蚀刻气体。第一类型的材料的合适实例包括氧化铝(Al2O3)、氧化锡(SnO2)、硼(B)、或碳化钨(WC)。在用诸如CH3F的含氟蚀刻气体的蚀刻工艺中由第一类型的材料形成的底层406的蚀刻速率可显著低于间隔物层424的蚀刻速率。在一些其他实施方式中，底层406由第二类型的材料形成，该第二类型的材料在用含氯蚀刻气体去除由掺杂的含硅材料形成的间隔物层424的部分的蚀刻工艺中具有显著低的蚀刻速率。因此，底层406耐受蚀刻工艺中使用的蚀刻气体。第二类材料的合适实例包括氧化铝(Al2O3)。在使用含氯蚀刻气体的蚀刻工艺中由第二类型的材料形成的底层406的蚀刻速率可以显著低于间隔物层424的蚀刻速率。在一些其他实施方式中，底层406由第三类型的材料形成，该第三类型的材料在用含氟蚀刻气体去除由氧化硅(SiO2)形成的间隔物层424的部分的蚀刻工艺中具有显著低的蚀刻速率。因此，底层406耐受蚀刻工艺中使用的蚀刻气体。第三类型的材料的合适实例包括氧化铝(Al2O3)、氧化锡(SnO2)、硼(B)、或氮化硅(Si3N4)。在使用含氟蚀刻气体诸如CF4的蚀刻工艺中由第三类型的材料形成的底层406的蚀刻速率可显著低于间隔物层424的蚀刻速率。
在一些其他实施方式中，底层406可以由以下物质形成：含硅介电材料，诸如氮化碳硅(SiCN)或氮化硼硅(SiBN)；含硼介电材料，诸如氧化硼(B2O3)或氮化硼(BN)；或陶瓷材料，诸如二氧化锆(ZrO2)或氮化钛(TiN)；其他合适的氧化物材料；其他合适的碳化物材料；其他合适的碳氧化物材料；或其他合适的氮氧化物材料，该材料在用于去除间隔物层424的部分的蚀刻工艺中具有低蚀刻速率。
方法300通过用于沉积间隔物层424的沉积工艺而开始于方块302。间隔物层424经由心轴层408的开口422以及心轴层408的顶表面428和侧壁430保形地沉积在底层406的暴露表面426上，如图4B所示。间隔物层424可以使用任何合适的沉积工艺，诸如原子层沉积(atomic layer deposition,ALD)、化学气相沉积(chemical vapor deposition,CVD)、旋涂、物理气相沉积(physical vapor deposition,PVD)等形成。
在方块304中，执行第一蚀刻工艺以从底层406的表面426和心轴层408的顶表面428去除间隔物层424的部分，仅留下在心轴层408的侧壁430上的间隔物层424的部分，如图4B所示。该过载(overburden)蚀刻工艺可以是任何合适的蚀刻工艺，诸如在处理腔室(诸如可从加利福尼亚州圣克拉拉市的应用材料公司获得的SYM3TM处理腔室)中的干法等离子体蚀刻工艺。由于在用于去除间隔物层424的部分的蚀刻工艺中底层406的低蚀刻速率，当间隔物层424被图案化时，底层406保持未受损伤(例如，在底层406中没有形成凹陷)。
在间隔物层424由氮化硅(Si3N4)形成的实施方式中，通过在处理腔室中同时供应含氟蚀刻气体、含氧气体和惰性气体(诸如氦(He)、氮(N2)、氩(Ar)或氢(H2))来执行方块304中的蚀刻工艺。含氟蚀刻气体的合适实例包括CH3F、NF3、HF、CF4和SF6。含氧气体的合适实例包括O2、NO2、N2O、O3、SO2、COS、CO和CO2。在一个特定实例中，含氟蚀刻气体包括CH3F，含氧气体包括O2，惰性气体包括氦(He)。在一个实例中，O2和CH3F气体可以分别以介于约5sccm与约200sccm之间(例如约20sccm)和介于约5sccm与约200sccm之间(例如约50sccm)的流率供应。惰性气体氦(He)可以介于10sccm与约1000sccm之间，例如约200sccm的流率供应。执行干法等离子体蚀刻工艺达介于约5秒与约350秒之间，例如约90秒的持续时间。在一个示例性实施方式中，处理腔室中的处理压力被调节在约5毫托与约150毫托之间，例如约60毫托。
在间隔物层424由掺杂的含硅材料形成的实施方式中，通过在处理腔室中同时供应含氯蚀刻气体、钝化气体和惰性气体(诸如氩气(Ar)、氮气(N2)、氦气(He)或氢气(H2))来执行方块304中的蚀刻工艺。含氯蚀刻气体的合适实例包括Cl2和BCl3。含氯气体可包括含硅化合物，诸如SiCl4、SiHCl3、SiH2Cl2、SiH3Cl、Si2Cl6、SiBr4、SiHBr3、SiH2Br2、SiH3Br、SiH4、Si2H6、Si3H8、Si4H10、SiHI2、SiH2I、C4H12Si和Si(C2H3O2)4。钝化气体的合适实例包括HBr、BCl3、SF6和H2S。在一个特定实例中，含氯蚀刻气体包括Cl2，钝化气体包括HBr，惰性气体包括氩气(Ar)和氮气(N2)。在一个实例中，HBr和Cl2气体可以分别以介于约10sccm与约1000sccm之间(例如约200sccm)和介于约10sccm与约1000sccm之间(例如约100sccm)的流率供应。惰性气体氩气(Ar)和氮气(N2)可以分别以介于约10sccm与约1000sccm之间(例如约100sccm)和介于约5sccm与约500sccm之间(例如约20sccm)的流率供应。执行干法等离子体蚀刻工艺达介于约5秒与约300秒之间，例如约35秒的持续时间。在一个示例性实施方式中，处理腔室中的处理压力被调节在约3毫托与约150毫托之间，例如约7毫托。
在间隔物层424由氧化硅(SiO2)形成的实施方式中，通过在处理腔室中供应含氟蚀刻气体来执行方块304中的蚀刻工艺。含氟蚀刻气体的合适实例包括CF4。在一个实例中，CF4气体可以介于约5sccm与约600sccm之间，例如约200sccm的流率供应。执行干法等离子体蚀刻工艺达介于约5秒与约300秒之间，例如约15秒的持续时间。在一个示例性实施方式中，处理腔室中的处理压力被调节在约3毫托与约150毫托之间，例如约4毫托。
在方块306中，通过在处理腔室(诸如可从加利福尼亚州圣克拉拉市的应用材料公司获得的SYM3TM处理腔室)中的干法等离子体蚀刻工艺，执行如图4D所示的用于去除心轴层408的第二蚀刻工艺。在方块306中的第二蚀刻工艺中，由诸如氧化铝(Al2O3)、氧化锡(SnO2)、硼(B)或碳化钨(WC)的第一类型的材料、诸如氧化铝(Al2O3)的第二类型的材料或诸如氧化铝(Al2O3)、氧化锡(SnO2)、硼(B)或氮化硅(Si3N4)的第三类型的材料形成的底层406的蚀刻速率类似于或低于由诸如介电抗反射涂层(Dielectric Anti-ReflectionCoating,DARC)193膜的常规掩模材料形成的底层的蚀刻速率。
通过在处理腔室中同时供应含氧气体和惰性气体(诸如氩气(Ar)、氮气(N2)、氦气(He)或氢气(H2))来执行方块306中的干法等离子体蚀刻工艺。含氧气体的合适实例包括O2、NO2、N2O、O3、SO2、COS、CO和CO2。在一个特定实例中，含氧气体包括O2，并且惰性气体包括氩气(Ar)。
在方块306中的干法等离子体蚀刻工艺期间，还可以调节几个工艺参数。在一个实例中，O2气体可以介于约5sccm与约200sccm之间，例如约300sccm的流率供应。惰性气体氩气(Ar)可以介于10sccm与约1000sccm之间，例如约100sccm的流率供应。执行干法等离子体蚀刻工艺达介于约10秒与约200秒之间，例如约60秒的持续时间。在一个示例性实施方式中，处理腔室中的处理压力被调节在约5毫托与约150毫托之间，例如约45毫托。
在本文所述的实施方式中，提供了用于底层的材料以及使用此类底层形成结构的方法，该底层在用于去除形成在底层上的层的部分的蚀刻工艺中具有显著较低的蚀刻速率。待蚀刻的层可以由含碳材料、氮化硅、掺杂的含硅材料、或氧化硅形成。底层可以由氧化铝(Al2O3)、氧化锡(SnO2)、碳化钨(WC)、硼(B)或氮化硅(Si3N4)形成。由于底层的蚀刻速率显著较低，所以可能由于过度蚀刻而在底层中形成的凹陷显著减少，从而导致所得半导体装置中的缺陷减少。在一些实施方式中，在包括沉积腔室(诸如化学气相沉积腔室100)和处理腔室(诸如处理腔室200)的处理系统中，在不破坏低压或真空环境的情况下执行方块302中的沉积工艺和方块304中的第一蚀刻工艺。不破坏低压或真空环境的工艺可以减少由于大气环境中引入的湿气造成的污染，并进一步减少所形成的半导体装置中的缺陷。
尽管前面涉及本公开内容的实施方式，但是在不脱离本公开内容的基本范围的情况下可以设计本公开内容的其他和进一步实施方式，并且本公开内容的范围由所附权利要求书确定。

Claims (20)

1.一种结构，包括：
底层，所述底层形成在基板上，所述底层包含第一材料；
心轴层，所述心轴层形成在所述底层上；和
间隔物层，所述间隔物层形成在所述心轴层上，所述间隔物层包含第二材料，其中
所述第一材料耐受第一蚀刻工艺中使用以去除所述间隔物层的部分的蚀刻气体，并耐受第二蚀刻工艺中使用以去除所述心轴层的蚀刻气体。
2.如权利要求1所述的结构，其中
所述第二材料包括氮化硅，并且
所述第一蚀刻工艺包括使用含氟蚀刻气体的蚀刻工艺。
3.如权利要求2所述的结构，其中
所述第一材料包括氧化铝、氧化锡、硼或碳化钨中的至少一者。
4.如权利要求1所述的结构，其中
所述第二材料包括掺杂的含硅材料，并且
所述第一蚀刻工艺包括使用含氯蚀刻气体的蚀刻工艺。
5.如权利要求4所述的结构，其中
所述第一材料包括氧化铝。
6.如权利要求1所述的结构，其中
所述第二材料包括氧化硅，并且
所述第一蚀刻工艺包括使用含氟蚀刻气体的蚀刻工艺。
7.如权利要求6所述的结构，其中
所述第一材料包括氧化铝、氧化锡、硼或氮化硅中的至少一者。
8.如权利要求1所述的结构，其中
所述心轴层包括含碳材料，并且
所述第二蚀刻工艺包括使用含氧蚀刻气体的蚀刻工艺。
9.一种用于在形成结构中使用的底层，包含：
第一材料，所述第一材料形成在基板上，其中所述第一材料耐受第一蚀刻工艺中使用以去除形成在所述第一材料上的第二材料的部分的蚀刻气体。
10.如权利要求9所述的底层，其中
所述第二材料包括氮化硅，
所述第一材料包括氧化铝、氧化锡、硼和碳化钨中的至少一者，并且
所述第一蚀刻工艺包括使用含氟蚀刻气体的蚀刻工艺。
11.如权利要求9所述的底层，其中
所述第二材料包括掺杂的含硅材料，
所述第一材料包括氧化铝，并且
所述第一蚀刻工艺包括使用含氯蚀刻气体的蚀刻工艺。
12.如权利要求9所述的底层，其中
所述第二材料包括氧化硅，
所述第一材料包括氧化铝、氧化锡、硼或氮化硅中的至少一者，并且
所述第一蚀刻工艺包括使用含氟蚀刻气体的蚀刻工艺。
13.一种用于在基板上形成结构的方法，所述方法包括以下步骤：
执行沉积工艺，包括以下步骤：在心轴层和底层的从所述心轴层暴露的表面上保形沉积间隔物层；和
执行第一蚀刻工艺，包括从所述心轴层的所述顶表面和所述底层的所述表面去除所述间隔物层的部分，而不从所述心轴层的侧壁去除所述间隔物层，
其中所述底层耐受所述第一蚀刻工艺中使用的蚀刻气体。
14.如权利要求13所述的方法，其中
所述间隔物层包含氮化硅，并且
所述第一蚀刻工艺包括使用含氟蚀刻气体的蚀刻工艺。
15.如权利要求14所述的方法，其中
所述底层包含氧化铝、氧化锡、硼或碳化钨中的至少一者。
16.如权利要求13所述的方法，其中
所述间隔物层包括掺杂的含硅材料，并且
所述第一蚀刻工艺包括使用含氯蚀刻气体的蚀刻工艺。
17.如权利要求16所述的方法，其中
所述底层包含氧化铝。
18.如权利要求13所述的方法，其中
所述间隔物层包含氧化硅，
所述第一蚀刻工艺包括使用含氟蚀刻气体的蚀刻工艺，并且所述底层包含氧化铝、氧化锡、硼或氮化硅中的至少一者。
19.如权利要求13所述的方法，进一步包括以下步骤：
执行第二蚀刻工艺，包括去除所述心轴层而不去除所述间隔物层，其中
所述底层耐受所述第二蚀刻工艺中使用的蚀刻气体，
所述心轴层包含含碳材料，并且
所述第二蚀刻工艺包括使用含氧气体的蚀刻工艺。
20.如权利要求13所述的方法，其中在所述底层中没有形成凹陷。
CN202180077832.1A 2020-12-10 2021-11-12 用于半导体装置形成的底层膜 Pending CN116670802A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063123882P 2020-12-10 2020-12-10
US63/123,882 2020-12-10
US17/157,548 2021-01-25
US17/157,548 US20220189771A1 (en) 2020-12-10 2021-01-25 Underlayer film for semiconductor device formation
PCT/US2021/059142 WO2022125268A1 (en) 2020-12-10 2021-11-12 Underlayer film for semiconductor device formation

Publications (1)

Publication Number Publication Date
CN116670802A true CN116670802A (zh) 2023-08-29

Family

ID=81941655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077832.1A Pending CN116670802A (zh) 2020-12-10 2021-11-12 用于半导体装置形成的底层膜

Country Status (6)

Country Link
US (1) US20220189771A1 (zh)
JP (1) JP2023553273A (zh)
KR (1) KR20220082760A (zh)
CN (1) CN116670802A (zh)
TW (1) TW202236508A (zh)
WO (1) WO2022125268A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051589B2 (en) * 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
JP7190814B2 (ja) 2017-02-13 2022-12-16 ラム リサーチ コーポレーション エアギャップの形成方法
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7709275B2 (en) * 2008-04-10 2010-05-04 United Microelectronics Corp. Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US8637406B1 (en) * 2012-07-19 2014-01-28 International Business Machines Corporation Image transfer process employing a hard mask layer
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
CN109643639B (zh) * 2016-09-13 2023-08-11 应用材料公司 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
US9881794B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
US10163690B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D interconnections for integrated circuits
US9941164B1 (en) * 2016-12-05 2018-04-10 Samsung Electronics Co., Ltd. Self-aligned block patterning with density assist pattern
TW201917775A (zh) * 2017-07-15 2019-05-01 美商微材料有限責任公司 用於利用放大的epe窗口切割圖案流程的遮罩方案
US11315787B2 (en) * 2019-04-17 2022-04-26 Applied Materials, Inc. Multiple spacer patterning schemes

Also Published As

Publication number Publication date
WO2022125268A1 (en) 2022-06-16
KR20220082760A (ko) 2022-06-17
TW202236508A (zh) 2022-09-16
JP2023553273A (ja) 2023-12-21
US20220189771A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US12094711B2 (en) Tin oxide films in semiconductor device manufacturing
TWI775734B (zh) 圖案化結構上之方向性沉積
US9911620B2 (en) Method for achieving ultra-high selectivity while etching silicon nitride
TWI708322B (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
US20220189771A1 (en) Underlayer film for semiconductor device formation
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US20110151676A1 (en) Methods of thin film process
JP7357688B2 (ja) 多重スペーサパターニングのスキーム
WO2020263757A1 (en) Alternating etch and passivation process
TWI830751B (zh) 低溫高品質的介電膜及其形成方法
US20230272525A1 (en) Method of in situ ceramic coating deposition
CN115803474A (zh) 具有受控膜性质和高沉积速率的保形热cvd
TW202125627A (zh) 形成氣隙的系統及方法
US20230066543A1 (en) Fully self aligned via integration processes
US20180350596A1 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
CN117203740A (zh) 具有平坦顶部轮廓的间隔物图案化工艺
CN118039440A (zh) 具有平坦顶部轮廓的间隔物图案化工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination