JPH0758097A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0758097A JPH0758097A JP19946193A JP19946193A JPH0758097A JP H0758097 A JPH0758097 A JP H0758097A JP 19946193 A JP19946193 A JP 19946193A JP 19946193 A JP19946193 A JP 19946193A JP H0758097 A JPH0758097 A JP H0758097A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- compound
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の絶縁膜形成時における埋め込み
性が優れるようにし、かつ、絶縁膜中にホイドが発生す
るのを防ぐ。 【構成】 ウェファ６をサセプタ８に固定し、400 ℃に
加熱する。反応チャンバ７内の圧力を大気圧の状態に保
ちながら、ケイ酸エステル化合物としてTEOSと、トリア
ルキルシリル基を有する化合物としてHMDSとを、ともに
ガスバブラから所定の流量で反応チャンバ７内に供給
し、ディスパージョンヘッド１２によりウェファ６表面
に均一に分散する。以上の条件により、545secの成膜時
間でシリコン酸化膜を１μｍ形成する。
性が優れるようにし、かつ、絶縁膜中にホイドが発生す
るのを防ぐ。 【構成】 ウェファ６をサセプタ８に固定し、400 ℃に
加熱する。反応チャンバ７内の圧力を大気圧の状態に保
ちながら、ケイ酸エステル化合物としてTEOSと、トリア
ルキルシリル基を有する化合物としてHMDSとを、ともに
ガスバブラから所定の流量で反応チャンバ７内に供給
し、ディスパージョンヘッド１２によりウェファ６表面
に均一に分散する。以上の条件により、545secの成膜時
間でシリコン酸化膜を１μｍ形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、さらに詳しくはケイ酸エステル化合
物を原料ガスとして用いる化学気相成長により、半導体
基板と金属配線との間の一次絶縁膜、金属配線間の層間
絶縁膜及びパッシベーション膜として作用する最終絶縁
膜として使用することができる絶縁膜を形成する方法に
関するものである。
関するものであり、さらに詳しくはケイ酸エステル化合
物を原料ガスとして用いる化学気相成長により、半導体
基板と金属配線との間の一次絶縁膜、金属配線間の層間
絶縁膜及びパッシベーション膜として作用する最終絶縁
膜として使用することができる絶縁膜を形成する方法に
関するものである。
【０００２】
【従来の技術】近年、VLSIデバイスの高集積化及び高密
度化が急速に進み、半導体加工技術ではサブミクロン加
工が必須のものとなってきている。サブミクロン加工が
進むに伴って半導体基板の表面性状に対する要求がます
ます厳しくなり、特にアスペクト比が大きくなると表面
の凹凸がデバイス製造上の制約となってきている。この
ような問題を解決するために、最も強く望まれているの
が層間絶縁膜の平坦化技術である。
度化が急速に進み、半導体加工技術ではサブミクロン加
工が必須のものとなってきている。サブミクロン加工が
進むに伴って半導体基板の表面性状に対する要求がます
ます厳しくなり、特にアスペクト比が大きくなると表面
の凹凸がデバイス製造上の制約となってきている。この
ような問題を解決するために、最も強く望まれているの
が層間絶縁膜の平坦化技術である。
【０００３】サブミクロンデバイス用の層間絶縁膜に要
求される特性としては、サブミクロンオーダーのスペー
スを形成すること、高アスペクト比を持つパターンに対
する優れたステップカバレージを実現することなどがあ
る。これらの要求を満たす層間絶縁膜を形成する方法と
しては、有機シラン又は無機シランを原料ガスに用いた
化学気相成長法（CVD 法）が知られている。CVD 法とし
てはプラズマCVD 法、常圧CVD 法、減圧CVD 法、加圧CV
D 法、光励起CVD 法などが従来より提案されている。
求される特性としては、サブミクロンオーダーのスペー
スを形成すること、高アスペクト比を持つパターンに対
する優れたステップカバレージを実現することなどがあ
る。これらの要求を満たす層間絶縁膜を形成する方法と
しては、有機シラン又は無機シランを原料ガスに用いた
化学気相成長法（CVD 法）が知られている。CVD 法とし
てはプラズマCVD 法、常圧CVD 法、減圧CVD 法、加圧CV
D 法、光励起CVD 法などが従来より提案されている。
【０００４】これらの内、原料ガスとして有機シランを
使用し、これにオゾンを加えて行う常圧CVD 法では、形
成された絶縁膜、即ち常圧O3- 有機シランCVD シリコン
酸化膜は、その平坦性が特に優れているため層間絶縁膜
の平坦化が最も期待されている方法の１つである。この
ようなCVD 法は、特開昭６１−７７６９５号公報、「電
気化学」５６，No. ７（１９８８），５２７〜５３２頁
などに記載されている。なお、使用される有機シランと
しては、TEOS(tetraethoxysilane) ,OMCTS(octamethylc
yclotetrasiloxane),HMDS(hexamethyldisiloxane) 等が
知られている。
使用し、これにオゾンを加えて行う常圧CVD 法では、形
成された絶縁膜、即ち常圧O3- 有機シランCVD シリコン
酸化膜は、その平坦性が特に優れているため層間絶縁膜
の平坦化が最も期待されている方法の１つである。この
ようなCVD 法は、特開昭６１−７７６９５号公報、「電
気化学」５６，No. ７（１９８８），５２７〜５３２頁
などに記載されている。なお、使用される有機シランと
しては、TEOS(tetraethoxysilane) ,OMCTS(octamethylc
yclotetrasiloxane),HMDS(hexamethyldisiloxane) 等が
知られている。
【０００５】また、最終保護膜として用いられる絶縁膜
においても、VLSIのデバイスの高集積化及び高密度化に
伴い、その平坦性及び素子の信頼性を保つために膜質を
向上することが強く要求されている。これは主に最終配
線の側壁からの水分等の侵入を防ぐためである。
においても、VLSIのデバイスの高集積化及び高密度化に
伴い、その平坦性及び素子の信頼性を保つために膜質を
向上することが強く要求されている。これは主に最終配
線の側壁からの水分等の侵入を防ぐためである。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
有機シランを原料ガスとするCVD 法によって絶縁膜を形
成する方法においては、成膜速度の下地依存性により、
下地材質によっては段差間、例えば配線間の埋め込み性
が悪くなるとともに膜中にボイドが発生するという欠点
がある。このように有機シラン−CVD 膜が大きな下地依
存性を有することは、例えば平成３年に発行された「電
気学会論文Ａ」，１１１巻７号の６５２〜６５８頁に記
載されている。このように埋め込み性が悪化したりボイ
ドが形成されると、配線間のリーク電流が増加したり、
素子特性に悪影響を及ぼすことになる。
有機シランを原料ガスとするCVD 法によって絶縁膜を形
成する方法においては、成膜速度の下地依存性により、
下地材質によっては段差間、例えば配線間の埋め込み性
が悪くなるとともに膜中にボイドが発生するという欠点
がある。このように有機シラン−CVD 膜が大きな下地依
存性を有することは、例えば平成３年に発行された「電
気学会論文Ａ」，１１１巻７号の６５２〜６５８頁に記
載されている。このように埋め込み性が悪化したりボイ
ドが形成されると、配線間のリーク電流が増加したり、
素子特性に悪影響を及ぼすことになる。
【０００７】さらに、従来の有機シランを原料ガスとす
るCVD 法によって絶縁膜を形成する方法により形成され
たCVD 膜は、膜中に水分等を含む多量の炭素化合物であ
る未反応物が混入しているため、膜質及び耐吸湿性が悪
いとともにクラックが発生するという欠点がある。また
耐吸湿性を補うために膜厚を厚くすると膜中にクラック
が一層発生し易くなり、素子の信頼性を損なうという欠
点がある。
るCVD 法によって絶縁膜を形成する方法により形成され
たCVD 膜は、膜中に水分等を含む多量の炭素化合物であ
る未反応物が混入しているため、膜質及び耐吸湿性が悪
いとともにクラックが発生するという欠点がある。また
耐吸湿性を補うために膜厚を厚くすると膜中にクラック
が一層発生し易くなり、素子の信頼性を損なうという欠
点がある。
【０００８】上述した従来の有機シランを原料ガスとす
るCVD 法によって絶縁膜を形成する方法の欠点を軽減す
るために、下地表面のプラズマ酸化膜をN2,NH3等のガス
を用いてプラズマ処理し、その後有機シランを用いて常
圧CVD 膜を形成することが提案されているが、プラズマ
ダメージの問題及びサブミクロンデバイスにおいては配
線と配線とのスペースがきわめて狭く、かつ、アスペク
ト比が大きいので埋め込みが完全でないという問題があ
る。
るCVD 法によって絶縁膜を形成する方法の欠点を軽減す
るために、下地表面のプラズマ酸化膜をN2,NH3等のガス
を用いてプラズマ処理し、その後有機シランを用いて常
圧CVD 膜を形成することが提案されているが、プラズマ
ダメージの問題及びサブミクロンデバイスにおいては配
線と配線とのスペースがきわめて狭く、かつ、アスペク
ト比が大きいので埋め込みが完全でないという問題があ
る。
【０００９】本発明は以上の問題点を解決するものであ
り、段差間の埋め込み性に優れ、膜中にボイドが発生す
るのを防止し、形成された絶縁膜が優れた膜質を有し、
クラックが発生せず、さらに製造工程を減らすことによ
ってスループットを向上することができ、特にサブミク
ロンデバイスの絶縁膜を形成するのに好適な半導体装置
の製造方法を提供することを目的とするものである。
り、段差間の埋め込み性に優れ、膜中にボイドが発生す
るのを防止し、形成された絶縁膜が優れた膜質を有し、
クラックが発生せず、さらに製造工程を減らすことによ
ってスループットを向上することができ、特にサブミク
ロンデバイスの絶縁膜を形成するのに好適な半導体装置
の製造方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体装置の絶縁膜を化学気相成長法に
より形成するに当たり、原料ガスとして少なくともケイ
酸エステル化合物と、トリアルキルシリル基を有する化
合物または水酸化四級アミン系化合物とを用いることを
特徴とするものである。
の製造方法は、半導体装置の絶縁膜を化学気相成長法に
より形成するに当たり、原料ガスとして少なくともケイ
酸エステル化合物と、トリアルキルシリル基を有する化
合物または水酸化四級アミン系化合物とを用いることを
特徴とするものである。
【００１１】
【作用】本発明による半導体装置の製造方法によれば、
ケイ酸エステル化合物とトリアルキルシリル基を有する
化合物、又はケイ酸エステル化合物と水酸化四級アミン
系化合物を混合することによって段差間の埋め込み性が
向上する。その理由は定かではないが、いずれの場合も
成膜に寄与する不安定な中間体の寿命が両者の反応によ
って延長されることにより、表面反応速度を遅延させる
ためにリフローが促進されるからであると推察される。
このように本発明による半導体装置の製造方法では、半
導体装置の絶縁膜を化学気相成長法により形成するに当
たり、原料ガスとして少なくともケイ酸エステル化合物
とトリアルキルシリル基を有する化合物又はケイ酸エス
テル化合物と水酸化四級アミン系化合物とを用いること
により、段差間の埋め込み性に優れ、膜中にボイドが発
生するのを防止し、形成された絶縁膜が優れた膜質を有
し、クラックが発生せず、さらに製造工程を減らすこと
によってスループットを向上することができる。
ケイ酸エステル化合物とトリアルキルシリル基を有する
化合物、又はケイ酸エステル化合物と水酸化四級アミン
系化合物を混合することによって段差間の埋め込み性が
向上する。その理由は定かではないが、いずれの場合も
成膜に寄与する不安定な中間体の寿命が両者の反応によ
って延長されることにより、表面反応速度を遅延させる
ためにリフローが促進されるからであると推察される。
このように本発明による半導体装置の製造方法では、半
導体装置の絶縁膜を化学気相成長法により形成するに当
たり、原料ガスとして少なくともケイ酸エステル化合物
とトリアルキルシリル基を有する化合物又はケイ酸エス
テル化合物と水酸化四級アミン系化合物とを用いること
により、段差間の埋め込み性に優れ、膜中にボイドが発
生するのを防止し、形成された絶縁膜が優れた膜質を有
し、クラックが発生せず、さらに製造工程を減らすこと
によってスループットを向上することができる。
【００１２】本発明による半導体装置の製造方法に使用
するケイ酸エステル化合物としては、オルトケイ酸エチ
ル(tetraethoxysilane/TEOS)、オルトケイ酸メチル(tet
ramethoxysilane/TMOS) 、メチルトリエトキシシラン(m
ethyltriethoxysilane) などを用いることができる。ま
た、トリアルキルシリル基を有する化合物としては、ト
リメチルシリルクロライド(trimethylsilylchloride/TM
SC) 、ヘキサメチルジシラザン(hexamethyldisilazane/
HMDS) 、トリメチルシリルイミダゾール(trimethylsily
limidazole/TMSなどを用いることができる。さらに、水
酸化四級アミン系化合物としては、水酸化テトラメチル
アンモニウム(tetramethylammoniumhydroxide/TMAH) 、
水酸化テトラエチルアンモニウム(tetraethylammoniumh
ydroxide/TEAH)、水酸化トリメチルアニリウム(tetrame
thylaniliniumhydroxide/TMAnH) などを用いることがで
きる。これらの原料は、後述する実施例のように、例え
ばHeをキャリアガスとするバブリングによって気化さ
れ、混合装置によって混合され、ウエファを収納した反
応チャンバ内へ導入することができる。また、成膜方法
としては特に限定されるものではないが、減圧CVD 又は
常圧CVD とするのが好適であり、これらのCVD 法では特
に段差被覆性が向上することになる。
するケイ酸エステル化合物としては、オルトケイ酸エチ
ル(tetraethoxysilane/TEOS)、オルトケイ酸メチル(tet
ramethoxysilane/TMOS) 、メチルトリエトキシシラン(m
ethyltriethoxysilane) などを用いることができる。ま
た、トリアルキルシリル基を有する化合物としては、ト
リメチルシリルクロライド(trimethylsilylchloride/TM
SC) 、ヘキサメチルジシラザン(hexamethyldisilazane/
HMDS) 、トリメチルシリルイミダゾール(trimethylsily
limidazole/TMSなどを用いることができる。さらに、水
酸化四級アミン系化合物としては、水酸化テトラメチル
アンモニウム(tetramethylammoniumhydroxide/TMAH) 、
水酸化テトラエチルアンモニウム(tetraethylammoniumh
ydroxide/TEAH)、水酸化トリメチルアニリウム(tetrame
thylaniliniumhydroxide/TMAnH) などを用いることがで
きる。これらの原料は、後述する実施例のように、例え
ばHeをキャリアガスとするバブリングによって気化さ
れ、混合装置によって混合され、ウエファを収納した反
応チャンバ内へ導入することができる。また、成膜方法
としては特に限定されるものではないが、減圧CVD 又は
常圧CVD とするのが好適であり、これらのCVD 法では特
に段差被覆性が向上することになる。
【００１３】
【実施例】以下、本発明による半導体装置の製造方法の
実施例を、図面を参照しながら詳細に説明する。図１に
本発明による半導体装置の製造方法の一実施例によって
製造した半導体装置の断面図を示す。シリコン基板１上
に膜厚が6000ÅのBPSG(Borophosphosilicate glass) 膜
２を形成した後、高さ1.0 μm 、配線幅0.5 μm 、配線
間スペース0.5 μm のAl配線３を形成し、さらにその上
にP-TEOS NSG膜４を3000Åの膜厚にして形成した。P-TE
OS NSG膜４の成膜条件を〔表１〕に示す。
実施例を、図面を参照しながら詳細に説明する。図１に
本発明による半導体装置の製造方法の一実施例によって
製造した半導体装置の断面図を示す。シリコン基板１上
に膜厚が6000ÅのBPSG(Borophosphosilicate glass) 膜
２を形成した後、高さ1.0 μm 、配線幅0.5 μm 、配線
間スペース0.5 μm のAl配線３を形成し、さらにその上
にP-TEOS NSG膜４を3000Åの膜厚にして形成した。P-TE
OS NSG膜４の成膜条件を〔表１〕に示す。
【００１４】
【表１】
【００１５】次に、図２に示す気相成長装置を用い、ケ
イ酸エステル化合物としてTEOSを用い、トリアルキルシ
リル基を有する化合物としてHMDSを用いてシリコン酸化
膜５を形成した。図２に示す気相成長装置は反応チャン
バ７、３個のガスバブラ１１ａ，１１ｂ，１１ｃおよび
オゾン発生装置１３を有するものであるが、以下シリコ
ン酸化膜５の成膜工程を説明して過程において詳細な構
成は明らかとなるのでここではこれ以上説明しない。ウ
ェファ６を反応チャンバ７内のサセプタ８に固定する。
次にヒータ９によりウェファ６を400 ℃に加熱する。次
に反応チャンバ７内の圧力を大気圧の状態に保ちなが
ら、TEOS(tetrathoxysilane)恒温槽１０ａ内のTEOSガス
バブラー１１ａからケイ酸エステル化合物としてTEOS
を、HMDS(hexamethyldisilazane)恒温槽１０ｂ内のHMDS
ガスバブラー１１ｂからトリアルキルシリル基を有する
化合物としてHMDSを、ともにバブラー温度を65℃、バブ
リングN2流量を 1.0リットル/ 分(以下流量は０°Ｃ、
１気圧の標準状態における値を示す) とし、18 リット
ル/分のキャリアN2流量で反応チャンバ７内に供給し、
ディスパージョンヘッド１２によりウェファ６表面に均
一に分散する。このときオゾン発生装置１３へのO2流量
は7.5 リットル/ 分とし、またO3濃度は110gr/m3であ
る。以上の条件で成膜時間を545secとしてシリコン酸化
膜５を１μｍの膜厚に成膜した。本実施例により形成し
たシリコン酸化膜５は、図１に示すように埋め込み性が
良く、かつ、ボイドのない良好な膜質を示すものであっ
た。
イ酸エステル化合物としてTEOSを用い、トリアルキルシ
リル基を有する化合物としてHMDSを用いてシリコン酸化
膜５を形成した。図２に示す気相成長装置は反応チャン
バ７、３個のガスバブラ１１ａ，１１ｂ，１１ｃおよび
オゾン発生装置１３を有するものであるが、以下シリコ
ン酸化膜５の成膜工程を説明して過程において詳細な構
成は明らかとなるのでここではこれ以上説明しない。ウ
ェファ６を反応チャンバ７内のサセプタ８に固定する。
次にヒータ９によりウェファ６を400 ℃に加熱する。次
に反応チャンバ７内の圧力を大気圧の状態に保ちなが
ら、TEOS(tetrathoxysilane)恒温槽１０ａ内のTEOSガス
バブラー１１ａからケイ酸エステル化合物としてTEOS
を、HMDS(hexamethyldisilazane)恒温槽１０ｂ内のHMDS
ガスバブラー１１ｂからトリアルキルシリル基を有する
化合物としてHMDSを、ともにバブラー温度を65℃、バブ
リングN2流量を 1.0リットル/ 分(以下流量は０°Ｃ、
１気圧の標準状態における値を示す) とし、18 リット
ル/分のキャリアN2流量で反応チャンバ７内に供給し、
ディスパージョンヘッド１２によりウェファ６表面に均
一に分散する。このときオゾン発生装置１３へのO2流量
は7.5 リットル/ 分とし、またO3濃度は110gr/m3であ
る。以上の条件で成膜時間を545secとしてシリコン酸化
膜５を１μｍの膜厚に成膜した。本実施例により形成し
たシリコン酸化膜５は、図１に示すように埋め込み性が
良く、かつ、ボイドのない良好な膜質を示すものであっ
た。
【００１６】以下、本発明による半導体装置の製造方法
の他の実施例を説明する。シリコン基板１上にBPSG膜
２、Al配線３、P-TEOS NSG膜４を順に上述した実施例と
同様に形成する（図１）。図２に示す気相成長装置を用
いてシリコン酸化膜５を形成するに当たり、HMDSの代わ
りにTMAH(tetramethylammoniumhydroxide)恒温槽１０ｃ
内のTMAHガスバブラー１１ｃから水酸化四級アミン系化
合物としてTMAHをバブラー温度を60℃、バブリングN2流
量を1.0 リットル/ 分として反応チャンバ７内に供給
し、成膜時間を560secとする他は、上記実施例と同様の
処理を行うことによって膜厚が１μｍのシリコン酸化膜
５を形成した。本実施例により形成したシリコン酸化膜
５も前例と同様に埋め込み性が良く、かつ、ボイドのな
い良好な膜質を示すものであった。
の他の実施例を説明する。シリコン基板１上にBPSG膜
２、Al配線３、P-TEOS NSG膜４を順に上述した実施例と
同様に形成する（図１）。図２に示す気相成長装置を用
いてシリコン酸化膜５を形成するに当たり、HMDSの代わ
りにTMAH(tetramethylammoniumhydroxide)恒温槽１０ｃ
内のTMAHガスバブラー１１ｃから水酸化四級アミン系化
合物としてTMAHをバブラー温度を60℃、バブリングN2流
量を1.0 リットル/ 分として反応チャンバ７内に供給
し、成膜時間を560secとする他は、上記実施例と同様の
処理を行うことによって膜厚が１μｍのシリコン酸化膜
５を形成した。本実施例により形成したシリコン酸化膜
５も前例と同様に埋め込み性が良く、かつ、ボイドのな
い良好な膜質を示すものであった。
【００１７】比較例として、従来の方法によって半導体
装置を製造した半導体装置の断面図を示す。シリコン基
板１上にBPSG膜２、Al配線３、P-TEOS-NSG膜４を順に上
記実施例と同様に形成する。図２に示す気相成長装置を
用いてシリコン酸化膜５を形成するに当たり、TEOSのみ
をバブラー温度を65℃、バブリングN2流量を1.5 リット
ル/ 分として反応チャンバ７内に供給する他は、上記実
施例と同様の処理を行った。以上の製造工程により形成
したシリコン酸化膜５は、図３に示すように埋め込み性
が悪く、かつ、膜中に大きなボイド１４が多数存在して
いた。
装置を製造した半導体装置の断面図を示す。シリコン基
板１上にBPSG膜２、Al配線３、P-TEOS-NSG膜４を順に上
記実施例と同様に形成する。図２に示す気相成長装置を
用いてシリコン酸化膜５を形成するに当たり、TEOSのみ
をバブラー温度を65℃、バブリングN2流量を1.5 リット
ル/ 分として反応チャンバ７内に供給する他は、上記実
施例と同様の処理を行った。以上の製造工程により形成
したシリコン酸化膜５は、図３に示すように埋め込み性
が悪く、かつ、膜中に大きなボイド１４が多数存在して
いた。
【００１８】
【発明の効果】本発明による半導体装置の製造方法によ
れば、ケイ酸エステル化合物とトリアルキルシリル基を
有する化合物、又はケイ酸エステル化合物と水酸化四級
アミン系化合物を混合することによって成膜に寄与する
不安定な中間体の寿命が両者の反応によって延長される
ことにより、表面反応速度が遅延されるためにリフロー
が促進されるので段差の埋め込み性が向上することにな
るとともに膜中にボイドが発生するのが防止され、優れ
た膜質を有する絶縁膜を形成することができる。また、
このようにして形成された絶縁膜には使用中にクラック
が発生しなかった。さらに製造工程を減らすことによっ
てスループットを向上することができるという効果を有
する。
れば、ケイ酸エステル化合物とトリアルキルシリル基を
有する化合物、又はケイ酸エステル化合物と水酸化四級
アミン系化合物を混合することによって成膜に寄与する
不安定な中間体の寿命が両者の反応によって延長される
ことにより、表面反応速度が遅延されるためにリフロー
が促進されるので段差の埋め込み性が向上することにな
るとともに膜中にボイドが発生するのが防止され、優れ
た膜質を有する絶縁膜を形成することができる。また、
このようにして形成された絶縁膜には使用中にクラック
が発生しなかった。さらに製造工程を減らすことによっ
てスループットを向上することができるという効果を有
する。
【図１】本発明による半導体装置の製造方法の実施例に
より得られる半導体装置の断面図を示す。
より得られる半導体装置の断面図を示す。
【図２】本発明の製造方法においてCVD シリコン酸化膜
を形成する化学気相装置の概略図を示す。
を形成する化学気相装置の概略図を示す。
【図３】比較例により得られる半導体装置の断面図を示
す。
す。
１ シリコン基板 ２ BPSG膜 ３ Al配線 ４ P-TEOS NSG膜 ５ 酸化膜 ６ ウェファ ７ 反応チャンバ ８ サセプタ ９ ヒータ １０a TEOS 恒温槽 １０b HMDS 恒温槽 １０c TMAH 恒温槽 １１a TEOS ガスバブラー １１b HMDS ガスバブラー １１c TMAH ガスバブラー １２ ディスパージョンヘッド １３ オゾン発生装置
Claims (2)
- 【請求項１】 半導体装置の絶縁膜を化学気相成長法に
より形成するに当たり、原料ガスとして少なくともケイ
酸エステル化合物とトリアルキルシリル基を有する化合
物とを用いることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体装置の絶縁膜を化学気相成長法に
より形成するに当たり、原料ガスとして少なくともケイ
酸エステル化合物と水酸化四級アミン系化合物とを用い
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19946193A JPH0758097A (ja) | 1993-08-11 | 1993-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19946193A JPH0758097A (ja) | 1993-08-11 | 1993-08-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758097A true JPH0758097A (ja) | 1995-03-03 |
Family
ID=16408192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19946193A Pending JPH0758097A (ja) | 1993-08-11 | 1993-08-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758097A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032911A (ja) * | 2007-07-27 | 2009-02-12 | Meidensha Corp | 酸化膜形成方法及びその装置 |
-
1993
- 1993-08-11 JP JP19946193A patent/JPH0758097A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032911A (ja) * | 2007-07-27 | 2009-02-12 | Meidensha Corp | 酸化膜形成方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8187951B1 (en) | CVD flowable gap fill | |
| US6514884B2 (en) | Method for reforming base surface, method for manufacturing semiconductor device and equipment for manufacturing the same | |
| US5840631A (en) | Method of manufacturing semiconductor device | |
| US20040018750A1 (en) | Method for deposition of nitrogen doped silicon carbide films | |
| US9257302B1 (en) | CVD flowable gap fill | |
| JPH053258A (ja) | 層間絶縁膜の形成方法 | |
| US6255230B1 (en) | Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same | |
| US6624091B2 (en) | Methods of forming gap fill and layers formed thereby | |
| JP2001210639A (ja) | 圧力スパイクを抑制し誘電率の増加を禁止しながら低ｋシリコン酸化物誘電材料を形成する方法 | |
| JP2505309B2 (ja) | 半導体ウェ―ハ上のホウ素リンケイ酸ガラス複合層の形成方法 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| US6562735B1 (en) | Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants | |
| JPH10209148A (ja) | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 | |
| KR100339820B1 (ko) | 성막방법 및 반도체장치의 제조방법 | |
| JP3319014B2 (ja) | 成膜方法、成膜装置、及び半導体装置の製造方法 | |
| JP3256708B2 (ja) | 半導体装置の製造方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JPH0758097A (ja) | 半導体装置の製造方法 | |
| US6777347B1 (en) | Method to produce porous oxide including forming a precoating oxide and a thermal oxide | |
| JP3017627B2 (ja) | 薄膜形成方法 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JP3070894B2 (ja) | 薄膜形成方法 | |
| JP2856307B2 (ja) | 薄膜形成方法 | |
| JP3054289B2 (ja) | 半導体装置の製造方法 | |
| JPH06216122A (ja) | 半導体装置の製造方法 |