JPH06333858A - 低温フローのbpsgを形成するプラズマcvdプロセス - Google Patents

低温フローのbpsgを形成するプラズマcvdプロセス

Info

Publication number
JPH06333858A
JPH06333858A JP6050073A JP5007394A JPH06333858A JP H06333858 A JPH06333858 A JP H06333858A JP 6050073 A JP6050073 A JP 6050073A JP 5007394 A JP5007394 A JP 5007394A JP H06333858 A JPH06333858 A JP H06333858A
Authority
JP
Japan
Prior art keywords
range
film
flow
temperature
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6050073A
Other languages
English (en)
Other versions
JP2710551B2 (ja
Inventor
Mark D Bouffard
マーク・ダグラス・ボウファード
William J King
ウィリアム・ジェームス・キング
Cheryl M Martin
チェリル・マーフィ・マーチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06333858A publication Critical patent/JPH06333858A/ja
Application granted granted Critical
Publication of JP2710551B2 publication Critical patent/JP2710551B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31625Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 BPSG膜を形成する方法を提供する。 【構成】 BPSG膜は、PECVD反応室において、
非酸化雰囲気中、低温でフローし、粒子数が減少するよ
うなP23/P25比率で形成される。この方法では、
23/P25比を制御することによってBPSG膜の
壁面角度を調整することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般的には集積回路チ
ップ表面の外形を、ホウ素リンケイ酸ガラス(BPS
G)をフローして、平滑化する方法に関し、特にBPS
Gの組成、並びに、目的のストップ・カバレージ、壁面
角度及び膜の安定性を与えるBPSGの被着とアニール
処理の方法に関する。具体的には、BPSG被着を行な
い、後に低温の非酸化雰囲気中でフロー可能なBPSG
組成が得られるプラズマCVD(PECVD)プロセス
に関する。
【0002】
【従来の技術】BPSG膜は半導体産業で広く用いられ
ており、次のような利点を持つ絶縁物質となっている。
つまり、(1)BPSGは他の物質よりも低温でフロー
でき、段差や充填トレンチを平滑化するので、傾斜が緩
やかな外形が得られ、金属を均一な厚みに被着すること
ができる。また、(2)BPSGのリンは能動イオンの
ゲッタリング能力がある。
【0003】低温処理能力は、チャネルが短く接合が浅
い素子を持つ集積回路の製造でますます重要になってい
る。低温下のガラスのフロー性の利点を活かすことで、
これら下層の集積回路素子にドーパントを再拡散させる
ことなく、表面の平滑性を高めることができる。表面に
激しい形状変化がなければ、厚みがより均一な金属層を
被着することができ、導電層間の絶縁信頼性が高まる。
フローする物質がない場合は、絶縁体と導体がかなり薄
い隣接段になり、これらは金属線の開口や金属のレベル
間で短絡回路を作ることが後になってわかるような領域
になる。ガラスをフローするBPSGアニール処理ステ
ップは、このような厚みの減少の問題をなくし、チップ
の信頼性を高めるものである。
【0004】CVD(化学的気相成長法)は、集積回路
にBPSGを被着するために長く用いられてきた。常圧
CVD(APCVD)、低圧CVD(LPCVD)、プ
ラズマCVD(PECVD)の3つのプロセスがある。
【0005】製造に用いられるAPCVDプロセスで
は、ウエハがベルト上を移動して高温の炉を通過し、イ
ンジェクタがウエハ表面で混合/反応する反応性ガスを
個別フローとして供給する。通常、反応性ガスはインジ
ェクタの異なる部分から供給され、反応物は炉内で窒素
ブランケットにより互いに短い距離離隔した状態で捕獲
されるので、ウエハ表面に達した時だけ混合/反応す
る。シラン、酸素、ジボラン、ホスフィン等のガスが反
応物として用いられる。このプロセスにより、低温でフ
ローするBPSG膜が得られる。特にAPCVDによっ
て形成されたBPSG膜は、非酸化雰囲気中、1000
℃未満の温度でフローする。
【0006】しかし、APCVDプロセスには製造上の
大きな難点がある。つまり、(1)各ウエハ上で粒子レ
ベルが高い、(2)膜厚と膜の組成が、ウエハ内、ウエ
ハ間で変化する、(3)インジェクタは洗浄のために頻
繁に交換しなければならない。またインジェクタ交換後
に性能試験が欠かせないためツールのダウン時間が長く
なる、(4)インジェクタを変えることなくBPSG被
着を別の物質の被着に素早く切り替えることができな
い、等である。
【0007】欠陥を少なくし、厚みと組成の均一性を改
良すると共に、反応室の各部の自己洗浄を可能にし、被
着された物質を反応室の各部を変更することなく切り替
えるようなプロセスであれば、このプロセスはメーカに
とって大きな利点となるはずである。
【0008】PECVDによりBPSGを被着するプロ
セスは、"Solid State Technology"(1984年1月、
p.161-170)でTongらが、また"Solid State Tchnolog
y" (1985年6月、p.171-179)でKernとSmeltzer
が示しているように、大きな難点を有する。この文献で
述べられた難点の1つは、PECVD膜が乾性窒素雰囲
気中でアニール処理が行なわれた時と同じ壁面角度を得
るために、蒸気中よりも70℃高いアニール温度を要す
るということである。同文献はまた、蒸気中のアニール
処理により、露出したコンタクト開口に問題が生じる、
すなわちコンタクト中に酸化物が成長することを指摘し
ている。
【0009】ここで求められるものは、APCVDプロ
セスのフロー性を不具合なく保つBPSGを得る方法で
ある。
【0010】
【発明が解決しようとする課題】本発明の目的は、非酸
化雰囲気中、低温でフローすると共に、欠陥に対する耐
性が大きいBPSG膜を形成するPECVD法を提供す
ることである。
【0011】本発明の他の目的は、非酸化雰囲気中、低
温でフローすると共に、欠陥に対する耐性が大きいBP
SG膜を形成する、PECVDによって形成されるBP
SGの組成を提供することである。
【0012】本発明の他の目的は、PECVDのBPS
Gを用いて得られることが認められている可変フロー特
性により、側壁が傾斜したコンタクトを形成する方法を
提供することである。
【0013】
【課題を解決するための手段】本発明のこれらの目的
は、以下に述べるBPSG膜を形成する方法によって達
成される。本発明によれば、PECVD手段によって形
成されたBPSG膜に求められるアニール温度が高くな
るのは、膜内の酸化が進んだP25に比べてP23の割
合が高いことによることがわかっている。しかし、P2
5だけの組成は不安定であり、結晶粒子が多量に生じ
るので、BPSG膜のP23は低い割合にする必要があ
る。本発明では、シランのフロー率、亜酸化窒素のフロ
ー率、ガス圧等のパラメータをPECVD被着時に調整
することによって、膜にP25と比較して望ましい割合
のP23を得るための手段が用いられる。
【0014】また本発明の第2実施例では、P23の組
成の割合が高い膜は、被着直後に必要な非酸化アニール
処理の間にフローしないという事実を活かすための手段
が用いられる。この例では、フロー・ステップを遅ら
せ、BPSGにコンタクト開口が形成された後に行な
う。次に、酸素や蒸気等の酸化雰囲気でアニール処理ス
テップが行なわれ、P23がP25に換えられて、P2
5がフローし、コンタクト開口の形状が変えられるの
で、側壁の傾斜が進む。
【0015】また、BPSG膜の壁面角度を、膜のP2
3/P25比率を制御することによって制御手段が用
いられる。
【0016】
【実施例】図1、図2は、通常はシリコン等の物質から
形成される半導体ウエハ18を示す。ウエハ18上に集
積回路配列が形成される。図はそのセルの1つ20を示
す。ウエハ18を処理する際、ゲートや他の導電線等の
構造のための急な段差22が形成される。BPSG膜2
4aは、普通、2000 乃至10,000 の範囲の
厚みに被着される。好適には、約4000 乃至800
0 の範囲である。特に約5300 の膜厚が望まし
い。被着されたままのBPSG膜24aは次にアニール
処理され、段差22の外形が平滑化され、集積回路の保
護層が形成される。その結果は、図2に示したBPSG
膜24bである。フローしたBPSG膜24bの表面は
平坦にする必要はない。フローはそれによって、段差2
2と交わる外形27bの壁面角度Θb が、被着されたま
まのBPSG膜24aに関連する外形27aの壁面角度
Θa に比較して減少すれば充分である。通常、被着した
ままのBPSG膜24aは、壁面角度Θa が50°乃至
60°の範囲、フローしたBPSG膜24bは側面角度
Θb が25°乃至40°の範囲である。
【0017】上述の通り、PECVDはAPCVDに比
べて明白な欠点をもつ。PECVD被着の場合、BPS
Gは乾性窒素等の非酸化雰囲気中でアニール処理が行な
われた場合の外形を得るのに、蒸気中よりも70℃高い
フロー温度を要する。
【0018】しかし、表面の外形を低温で平滑化するこ
とは、アニール処理を酸素または蒸気等の酸化雰囲気中
で行なうことで可能であることが確認されている。ただ
し、高温アニール処理の酸素雰囲気にはまた別の問題が
ある。シリサイド及びソース・ドレインの抵抗率が増
し、集積回路素子の速度が低下するのである。
【0019】抵抗率が大きくなるのは、酸素がBPSG
を通してシリコン表面にまで拡散する際に、ソースとド
レインの領域でボロンをドープしたシリコンが酸化され
るからである。ボロンは好適には酸化シリコンに偏析
し、シリコン内に残るボロンが少なくなり、能動性キャ
リアが生じる。BPSG被着前に形成される窒化シリコ
ン層により、シリコンの酸化を防ぎ、それによってボロ
ンの偏析を防ぐこともできるが、窒化層を追加すればコ
ストが上がりプロセスが複雑になる。
【0020】従来から知られているように、APCVD
のBPSG膜内のリンには2つの酸化状態、P23状態
と酸化が進んだP25状態がある。しかし従来の技術で
は、BPSG膜のフロー性がこれら2つの酸化状態に依
存することを開示してはいないし示唆してもいないとみ
られる。更に従来技術は、Research and DevelopmentNo
te 90-1、"Characteristics of BPSG Films from TEOS
Deposited at 500℃"(Watkins-Johnson Company、19
90年3月、p.16)に見られるようにP23の1部が
膜の安定化に必要であるという本発明による発見に反す
る。
【0021】特に本発明者は、P23のP25に対する
組成比率を大きくすると、非酸化雰囲気中でガラス・フ
ローが生じ、フロー温度が高くなることを確認してい
る。本発明者は、P23の含有量が多い膜が酸化雰囲気
中でアニール処理されると、良好な低温フローの結果
は、P23の1部が、まず酸化が進んでP25になるこ
とから説明されるとみる。またP23のP25に対する
割合が約2%未満の場合、BPSG膜は不安定であり、
多数の結晶粒子が形成されることも確認している。つま
り、フロー温度を下げるためには、0%乃至25%の範
囲のP23/P25 比率が望ましい。ただし、膜の安定
性を高めるには、P23/P25比率を少なくとも2%
にするのがよい。このようにボロン成分が一定の場合、
フロー温度を下げると共に膜の安定性を保つ条件は、P
23/P25比率が約2%を下回らず、約25%を超え
ない条件である。
【0022】周知の通り、図2に示した壁面角度Θb
は、アニール温度を制御することによって制御すること
ができる。本発明者は、あるアニール温度ではP23
25比率を上述の方法で制御することによって壁面角
度Θb を制御できることを確認した。
【0023】シリコン、酸素、リン、ボロンについては
様々な源が知られている。シリコン源には、シラン、テ
トラエチルオルトケイ酸塩(TEOS)等がある。酸素
源には亜酸化窒素、酸素等がある。リン源には、ホスフ
ィン、トリメチルリン酸塩(tmp)、トリエチルリン
酸塩(tep)等がある。ボロン源には、ジボラン、ト
リメチルホウ酸塩(tmb)等がある。
【0024】図3に3つのプロセス変数、N2Oフロ
ー、SiH4フロー、システム圧力のNovellusのPEC
VDツールで被着されたBPSG膜のP23/P25
率に対する効果を表わす実験データを示す。膜厚及び膜
に注入されたボロンとリンの量に対するこれらパラメー
タの効果も示している。このツールでウエハは、ロード
・ロックを通り、加熱したブロック上の反応室に入る。
ブロックは1対の平行な面の下部電極になる。上部電極
には、予め混合された反応物が通過するシャワーヘッド
がある。この実験では、ジボランを窒素で10:1の割
合に希釈し、この混合物を450ccpmでフローし
た。ホスフィンも同じ希釈度とし、200ccpmでフ
ローした。シラン・フローは窒素で5:1に希釈する前
のものを示している。亜酸化窒素は希釈しなかった。温
度は400℃で一定にし、電極は13.56MHzの電
源に接続した。電源は1000ワットに設定し、混合ガ
ス中にプラズマを生成させた。いずれの例でも反応は1
分間継続した。
【0025】実験結果をみると、P23/P25比率は
反応室の圧力が低下した時、シラン・フローが少なくな
った時、または亜酸化窒素フローが増加した時に減少し
ている。図4乃至図6に示す通り、3つのプロセス変数
の組合わせを変えて同じP23/P25比率を得た。好
適なシステム圧は0.8トル乃至10トルの範囲、更に
2.2トル乃至2.6トルの範囲が望ましく、2.4ト
ル乃至2.6トルの範囲が最も望ましい。シラン・フロ
ーは、好適には20ccpm乃至500ccpmの範
囲、これに対しては160ccpm乃至200ccpm
の範囲が望ましく、約140ccpm乃至160ccp
mの範囲が最も望ましい。好適な亜酸化窒素フローは3
lpm乃至10lpmの範囲、これに対しては6lpm
乃至10lpmの範囲が望ましく、8lpm乃至10l
pmの範囲が最も望ましい。好適な被着温度は約250
℃乃至500℃の範囲、これに対しては約400℃が望
ましい。好適なシステム電源は、約500ワット乃至1
500ワットの範囲、更には約1000ワットが望まし
い。
【0026】P23/P25比率を制御することによっ
てフロー温度とフロー角度を制御する機能を利用した本
発明の実施例を図7乃至図9に示す。
【0027】この例では、湿式エッチングや複雑な乾式
エッチングを必要とせずに、コンタクト・ホールに傾斜
した側壁を形成することができる。傾斜側壁は、コンタ
クト・バイアに被着された時に金属の厚みの均一性を保
つのに必要である。
【0028】このプロセスの最初のステップ(図7)で
は、BPSG膜24aがPECVDにより、P23/P
25比率を高くして、例えば約20%で被着される。方
法は上述の通りである。次に900℃の乾性窒素雰囲気
中でアニール処理される。この処理ではBPSG膜24
aが事実上フローすることはない。次に、図8に示すよ
うに、コンタクト開口40がBPSG膜24aに形成さ
れる。これは従来のフォトリソグラフィと反応性イオン
・エッチングによる。これによりほぼ垂直な側壁42a
が得られる。最後に、ウエハ18が酸素雰囲気中でアニ
ール処理され(図9)、BPSG膜のフローにより、コ
ンタクト開口40の側壁42bに傾斜が進んだBPSG
層24cが形成される。
【0029】以下に実施例を整理して記載する。 (1)ホウ素リンケイ酸ガラス膜を形成する方法であっ
て、気体のボロン、リン、シリコン及び酸素を含有する
反応物を反応室に供給するステップと、上記反応物の少
なくとも1つを含むプラズマを形成するステップと、P
23/P25比率が約0%乃至25%の範囲のホウ素リ
ンケイ酸ガラス膜が得られるように上記反応物の圧力、
温度及びフロー率を制御するステップとを含む、方法で
ある。 (2)上記膜をフローさせるために、非酸化雰囲気中、
該膜を約600℃乃至1100℃の範囲の温度でアニー
ル処理するステップを含む、(1)記載の方法である。 (3)上記比率が約2%乃至10%の範囲である、
(1)記載の方法である。 (4)上記反応物が、シラン、亜酸化窒素、ホスフィ
ン、及びジボランのグループのうち少なくとも1つを含
む、(1)記載の方法である。 (5)上記被着温度が約250℃乃至500℃の範囲で
ある、(1)記載の方法である。 (6)上記圧力が2.0トル乃至2.8トルの範囲であ
る、(1)記載の方法である。 (7)希釈していないシランのフロー率が約20ccp
m乃至500ccpmの範囲である、(4)記載の方法
である。 (8)亜酸化窒素のフロー率が約3lpm乃至10lp
mの範囲である、(4)記載の方法である。 (9)ホウ素リンケイ酸ガラスを形成する方法であっ
て、気体のボロン、リン、シリコン及び酸素を含有する
反応物を反応室に供給するステップと、上記反応物の少
なくとも1つを含むプラズマを形成するステップと、非
酸化雰囲気中のアニール処理時にフローをなくすのに充
分なP23/P25比率のホウ素リンケイ酸ガラス膜が
得られるように上記反応物の圧力、温度及びフロー率を
制御するステップと、上記膜に開口を有するパターンを
形成するステップとを含む、方法である。 (10)上記開口に隣接した上記膜内の側壁の傾斜角度
を小さくするために、酸化雰囲気中、約600℃乃至1
100℃の範囲の温度で該膜をアニール処理するステッ
プを含む、(9)記載の方法である。 (11)上記比率が少なくとも10%である、(9)記
載の方法である。 (12)上記反応物が、シラン、亜酸化窒素、ホスフィ
ン及びジボランのグループのうち少なくとも1つを含
む、(9)記載の方法である。 (13)上記被着温度が約250℃乃至500℃の範囲
である、(9)記載の方法である。 (14)上記圧力が約2.0トル乃至2.8トルの範囲
である、(9)記載の方法である。 (15)シランのフロー率が約20ccpm乃至500
ccpmの範囲である、(12)記載の方法である。 (16)亜酸化窒素のフロー率が約3lpm乃至10l
pmの範囲である、(13)記載の方法である。 (17)上記開口を形成するステップの後に、該開口に
ボロンをイオン注入するステップを含む、(9)記載の
方法である。 (18)ホウ素リンケイ酸ガラスを形成する方法であっ
て、気体のボロン、リン、シリコン及び酸素を含有する
反応物を反応室に供給するステップと、所望のフロー特
性と安定性が得られるようなP23/P25比率のホウ
素リンケイ酸ガラス膜が得られるように上記反応物の圧
力、温度及びフロー率を制御するステップと、 (19)上記膜をフローするために、非酸化雰囲気中、
約600℃乃至1100℃の範囲の温度で該膜をアニー
ル処理するステップを含む、(1)記載の方法である。 (20)上記比率が約2%乃至10%の範囲である、
(1)記載の方法である。 (21)上記反応物が、シラン、酸素、亜酸化窒素、ホ
スフィン及びジボランのグループのうちの少なくとも1
つを含む、(1)記載の方法である。 (22)上記被着温度が約250℃乃至500℃の範囲
である、(1)記載の方法である。 (23)上記圧力が2.0トル乃至2.8トルの範囲で
ある、(1)記載の方法である。 (24)希釈していないシランのフロー率が約20cc
pm乃至500ccpmの範囲である、(4)記載の方
法である。 (25)亜酸化窒素のフロー率が約3lpm乃至10l
pmの範囲である、(4)記載の方法である。
【0030】
【発明の効果】 【図面の簡単な説明】
【図1】フローしていないBPSG被着ステップの断面
図である。
【図2】フローしたBPSG被着ステップの断面図であ
る。
【図3】プロセス変数の関数としてP23/P25比率
を示す図である。
【図4】プロセス変数の関数としてP23/P25比率
を示す外形図である。
【図5】プロセス変数の関数としてP23/P25比率
を示す外形図である。
【図6】プロセス変数の関数としてP23/P25比率
を示す外形図である。
【図7】側壁の傾斜が進んだコンタクトを形成するステ
ップを示す図である。
【図8】側壁の傾斜が進んだコンタクトを形成するステ
ップを示す図である。
【図9】側壁の傾斜が進んだコンタクトを形成するステ
ップを示す図である。
【符号の説明】
18 半導体ウエハ 22 段差 40 コンタクト開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ジェームス・キング アメリカ合衆国05465、バーモント州ジェ リコ、パインハースト・ドライブ 23 (72)発明者 チェリル・マーフィ・マーチン アメリカ合衆国05452、バーモント州エセ ックス・ジャンクション、マンスフィール ド・アベニュー 48イー

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】ホウ素リンケイ酸ガラス膜を形成する方法
    であって、 気体のボロン、リン、シリコン及び酸素を含有する反応
    物を反応室に供給するステップと、 上記反応物の少なくとも1つを含むプラズマを形成する
    ステップと、 P23/P25比率が約0%乃至25%の範囲のホウ素
    リンケイ酸ガラス膜が得られるように上記反応物の圧
    力、温度及びフロー率を制御するステップと、 を含む、方法。
  2. 【請求項2】上記膜をフローさせるために、非酸化雰囲
    気中、該膜を約600℃乃至1100℃の範囲の温度で
    アニール処理するステップを含む、請求項1記載の方
    法。
  3. 【請求項3】上記比率が約2%乃至10%の範囲であ
    る、請求項1記載の方法。
  4. 【請求項4】上記反応物が、シラン、亜酸化窒素、ホス
    フィン、及びジボランのグループのうち少なくとも1つ
    を含む、請求項1記載の方法。
  5. 【請求項5】上記被着温度が約250℃乃至500℃の
    範囲である、請求項1記載の方法。
  6. 【請求項6】上記圧力が2.0トル乃至2.8トルの範
    囲である、請求項1記載の方法。
  7. 【請求項7】希釈していないシランのフロー率が約20
    ccpm乃至500ccpmの範囲である、請求項4記
    載の方法。
  8. 【請求項8】亜酸化窒素のフロー率が約3lpm乃至1
    0lpmの範囲である、請求項4記載の方法。
  9. 【請求項9】ホウ素リンケイ酸ガラスを形成する方法で
    あって、 気体のボロン、リン、シリコン及び酸素を含有する反応
    物を反応室に供給するステップと、 上記反応物の少なくとも1つを含むプラズマを形成する
    ステップと、 非酸化雰囲気中のアニール処理時にフローをなくすのに
    充分なP23/P25比率のホウ素リンケイ酸ガラス膜
    が得られるように上記反応物の圧力、温度及びフロー率
    を制御するステップと、 上記膜に開口を有するパターンを形成するステップと、 を含む、方法。
  10. 【請求項10】上記開口に隣接した上記膜内の側壁の傾
    斜角度を小さくするために、酸化雰囲気中、約600℃
    乃至1100℃の範囲の温度で該膜をアニール処理する
    ステップを含む、請求項9記載の方法。
  11. 【請求項11】上記比率が少なくとも10%である、請
    求項9記載の方法。
  12. 【請求項12】上記反応物が、シラン、亜酸化窒素、ホ
    スフィン及びジボランのグループのうち少なくとも1つ
    を含む、請求項9記載の方法。
  13. 【請求項13】上記被着温度が約250℃乃至500℃
    の範囲である、請求項9記載の方法。
  14. 【請求項14】上記圧力が約2.0トル乃至2.8トル
    の範囲である、請求項9記載の方法。
  15. 【請求項15】シランのフロー率が約20ccpm乃至
    500ccpmの範囲である、請求項12記載の方法。
  16. 【請求項16】亜酸化窒素のフロー率が約3lpm乃至
    10lpmの範囲である、請求項13記載の方法。
  17. 【請求項17】上記開口を形成するステップの後に、該
    開口にボロンをイオン注入するステップを含む、請求項
    9記載の方法。
  18. 【請求項18】ホウ素リンケイ酸ガラスを形成する方法
    であって、 気体のボロン、リン、シリコン及び酸素を含有する反応
    物を反応室に供給するステップと、 所望のフロー特性と安定性が得られるようなP23/P
    25比率のホウ素リンケイ酸ガラス膜が得られるように
    上記反応物の圧力、温度及びフロー率を制御するステッ
    プと、
  19. 【請求項19】上記膜をフローするために、非酸化雰囲
    気中、約600℃乃至1100℃の範囲の温度で該膜を
    アニール処理するステップを含む、請求項1記載の方
    法。
  20. 【請求項20】上記比率が約2%乃至10%の範囲であ
    る、請求項1記載の方法。
  21. 【請求項21】上記反応物が、シラン、酸素、亜酸化窒
    素、ホスフィン及びジボランのグループのうちの少なく
    とも1つを含む、請求項1記載の方法。
  22. 【請求項22】上記被着温度が約250℃乃至500℃
    の範囲である、請求項1記載の方法。
  23. 【請求項23】上記圧力が2.0トル乃至2.8トルの
    範囲である、請求項1記載の方法。
  24. 【請求項24】希釈していないシランのフロー率が約2
    0ccpm乃至500ccpmの範囲である、請求項4
    記載の方法。
  25. 【請求項25】亜酸化窒素のフロー率が約3lpm乃至
    10lpmの範囲である、請求項4記載の方法。
JP6050073A 1993-05-14 1994-03-22 低温フローのbpsgを形成するプラズマcvdプロセス Expired - Lifetime JP2710551B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US062658 1993-05-14
US08/062,658 US5409743A (en) 1993-05-14 1993-05-14 PECVD process for forming BPSG with low flow temperature

Publications (2)

Publication Number Publication Date
JPH06333858A true JPH06333858A (ja) 1994-12-02
JP2710551B2 JP2710551B2 (ja) 1998-02-10

Family

ID=22043971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6050073A Expired - Lifetime JP2710551B2 (ja) 1993-05-14 1994-03-22 低温フローのbpsgを形成するプラズマcvdプロセス

Country Status (3)

Country Link
US (1) US5409743A (ja)
EP (1) EP0624660A1 (ja)
JP (1) JP2710551B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339820B1 (ko) * 1998-12-04 2002-06-07 다케모토 히데하루 성막방법 및 반도체장치의 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698473A (en) * 1994-03-16 1997-12-16 Advanced Micro Devices, Inc. Method for forming a silane based boron phosphorous silicate planarization structure
KR0151048B1 (ko) * 1995-05-24 1998-12-01 김광호 반도체 장치의 접촉창 형성방법
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
US6345589B1 (en) 1996-03-29 2002-02-12 Applied Materials, Inc. Method and apparatus for forming a borophosphosilicate film
US5808353A (en) * 1996-06-20 1998-09-15 Harris Corporation Radiation hardened dielectric for EEPROM
US6013583A (en) * 1996-06-25 2000-01-11 International Business Machines Corporation Low temperature BPSG deposition process
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
JP2983476B2 (ja) * 1996-10-30 1999-11-29 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US6087275A (en) * 1997-04-26 2000-07-11 Advanced Micro Devices, Inc. Reduction of n-channel parasitic transistor leakage by using low power/low pressure phosphosilicate glass
US6150072A (en) * 1997-08-22 2000-11-21 Siemens Microelectronics, Inc. Method of manufacturing a shallow trench isolation structure for a semiconductor device
US6073576A (en) 1997-11-25 2000-06-13 Cvc Products, Inc. Substrate edge seal and clamp for low-pressure processing equipment
US6191046B1 (en) 1999-03-11 2001-02-20 Advanced Micro Devices, Inc. Deposition of an oxide layer to facilitate photoresist rework on polygate layer
US6432564B1 (en) * 1999-08-12 2002-08-13 Mini Systems, Inc. Surface preparation of a substrate for thin film metallization
JP2001284347A (ja) 2000-03-31 2001-10-12 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法
US6730619B2 (en) 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
US20020182342A1 (en) * 2001-04-13 2002-12-05 Luc Ouellet Optical quality silica films
US6887514B2 (en) * 2001-05-31 2005-05-03 Dalsa Semiconductor Inc. Method of depositing optical films
JP5143176B2 (ja) * 2010-03-31 2013-02-13 株式会社東芝 赤外線撮像素子およびその製造方法
CN105097433B (zh) * 2014-05-14 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318235A (ja) * 1988-06-20 1989-12-22 Kawasaki Steel Corp 半導体製造装置
JPH03120825A (ja) * 1989-09-28 1991-05-23 Applied Materials Inc 半導体ウェーハ上のホウ素リンケイ酸ガラス複合層の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420503A (en) * 1982-05-17 1983-12-13 Rca Corporation Low temperature elevated pressure glass flow/re-flow process
US4708884A (en) * 1984-07-11 1987-11-24 American Telephone And Telegraph Company, At&T Bell Laboratories Low temperature deposition of silicon oxides for device fabrication
US4546016A (en) * 1984-08-06 1985-10-08 Rca Corporation Deposition of borophosphosilicate glass
ATE64237T1 (de) * 1985-05-22 1991-06-15 Siemens Ag Verfahren zum herstellen von mit bor und phosphor dotierten siliziumoxid-schichten fuer integrierte halbleiterschaltungen.
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US5180692A (en) * 1988-03-30 1993-01-19 Tokyo Electron Limited Method for the manufacture of boron-containing films by CVD or epitaxial techniques using boron trifluoride
US5104482A (en) * 1989-02-21 1992-04-14 Lam Research Corporation Simultaneous glass deposition and viscoelastic flow process
JP2626925B2 (ja) * 1990-05-23 1997-07-02 三菱電機株式会社 基板処理装置および基板処理方法
US5124278A (en) * 1990-09-21 1992-06-23 Air Products And Chemicals, Inc. Amino replacements for arsine, antimony and phosphine

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318235A (ja) * 1988-06-20 1989-12-22 Kawasaki Steel Corp 半導体製造装置
JPH03120825A (ja) * 1989-09-28 1991-05-23 Applied Materials Inc 半導体ウェーハ上のホウ素リンケイ酸ガラス複合層の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339820B1 (ko) * 1998-12-04 2002-06-07 다케모토 히데하루 성막방법 및 반도체장치의 제조방법

Also Published As

Publication number Publication date
EP0624660A1 (en) 1994-11-17
JP2710551B2 (ja) 1998-02-10
US5409743A (en) 1995-04-25

Similar Documents

Publication Publication Date Title
JP2710551B2 (ja) 低温フローのbpsgを形成するプラズマcvdプロセス
CN107104036B (zh) 用于在沟槽侧壁或平整表面上选择性形成氮化硅膜的方法
US5104482A (en) Simultaneous glass deposition and viscoelastic flow process
US6218268B1 (en) Two-step borophosphosilicate glass deposition process and related devices and apparatus
EP0843348B1 (en) Method and apparatus for processing a semiconductor substrate
KR100424705B1 (ko) 측벽 라이너 산화 성장 전에 트렌치 충전 산화물을 증착하는 트렌치 절연 방법
US6070550A (en) Apparatus for the stabilization of halogen-doped films through the use of multiple sealing layers
US5648175A (en) Chemical vapor deposition reactor system and integrated circuit
KR100764963B1 (ko) 니트로플루오르화 규산염 유리층을 증착시키는 방법 및시스템과, 그에 사용되는 컴퓨터 판독 가능 저장 매체
US5246887A (en) Dielectric deposition
JPH04213829A (ja) 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
US6077786A (en) Methods and apparatus for filling high aspect ratio structures with silicate glass
US5567661A (en) Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
US6360685B1 (en) Sub-atmospheric chemical vapor deposition system with dopant bypass
KR100715082B1 (ko) 플루오르화 bpsg 막의 증착 및 평탄화 방법
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US5814545A (en) Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US5382550A (en) Method of depositing SiO2 on a semiconductor substrate
US5869394A (en) Teos-ozone planarization process
KR100633980B1 (ko) Bpsg 환류 방법
JPH10199881A (ja) 半導体装置の製造方法
EP0150088A2 (en) A semiconductor device comprising a dielectric layer
JP3616035B2 (ja) 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法
KR20030041088A (ko) 유전체 박막 제조 방법 및 시스템
US6472751B1 (en) H2 diffusion barrier formation by nitrogen incorporation in oxide layer