KR100424705B1

KR100424705B1 - 측벽 라이너 산화 성장 전에 트렌치 충전 산화물을 증착하는 트렌치 절연 방법

Info

Publication number: KR100424705B1
Application number: KR10-2001-7012564A
Authority: KR
Inventors: 토드 오. 커티스; 비베크 라오; 케램 캡킨
Original assignee: 실리콘 밸리 그룹 써어멀 시스템즈, 엘엘씨
Priority date: 1999-04-02
Filing date: 2000-03-31
Publication date: 2004-03-27
Also published as: CN1174477C; EP1181718A1; AU4059800A; CA2364975A1; IL145608A0; KR20020007353A; TW578265B; US6387764B1; WO2000060659A9; EP1181718A4; WO2000060659A1; JP2002541664A; CN1351762A

Abstract

본 발명은 반도체 소자의 조립에 사용되는 트렌치 절연의 방법에 관한 것이다. 보다 구체적으로, 본 발명은 트렌치의 측벽상에서 열 산화층 또는 라이너의 성장 전, 트렌치 충전 산화물을 증착하기 위해, TEOS와 오존을 가지고 화학 기상 증착(CVD)을 이용하는 트렌치 절연의 방법에 관한 것이다. 본 방법은 비-버티컬, 버티컬 또는 오목한 프로파일을 가진 갭 또는 트렌치에 무공극 증착 유전체 CVD 필름을 제공한다

Description

측벽 라이너 산화 성장 전에 트렌치 충전 산화물을 증착하는 트렌치 절연 방법{IMPROVED TRENCH ISOLATION PROCESS TO DEPOSIT A TRENCH FILL OXIDE PRIOR TO SIDEWALL LINER OXIDATION GROWTH}

화학 기상 증착(CVD) 방법은 반도체 기판의 표면에 층 또는 필름을 증착하기 위한 반도체 산업에 널리 사용되고 있다. 이런 필름에 공극이 없는 갭 충전 능력(void free gap fill capability)을 제공하는 것은, 1980년대 후반 CVD 기술이 도입된 이래 반도체 산업에서 중요한 관심사가 되어 왔다. 또한, 하부 재료의 특정 증착 조건과 표면 상태에 의존하는 선택적인 증착율의 유일한 변수가 광범위하게 연구되어 왔다. 고밀도, 낮은 습식에칭율, 필름 수축의 감소, 그리고 갭 충전의 개선과 같은 필름의 품질은, 모두가 CVD 프로세싱에서 TEOS:오존 비율의 감소, 증착온도의 증가, 그리고 대기압 이하(sub-atmospheric)에서 대기압(atmospheric)으로의 압력 증가에 따라 개선되는 것으로 알려져 있다.

1994년, 웨스트(West) 등에 의해 트렌치 절연 모듈, 즉 Si₃O₄, 열 산화물 및 배어 실리콘(bare silicon)으로 된 하부층에 필름을 증착하기 위해 TEOS:오존을 이용하는 대기압 CVD(APCVD) 프로세스 방식이 처음 연구되었다. 증착율은 표면 상태, 예를 들면 비처리, 플라즈마 불소 및 플라즈마 염소로 처리된 표면의 함수에 따라 다양하게 나타났다. 이 연구는 트렌치 절연에 대한 TEOS:오존의 선택적 증착이 실행 가능하지만, 불소의 존재는 Si₃O₄의 증착율을 두 배이상으로, 높은 오존 체제에서 증착율을 현저하게 변화시키는 것으로 나타났다.

도 1은 일련의 프로세싱 단계 후에 얻어진 반도체 기판 구조의 통상적인 단면을 도시하고 있다. 트렌치는 인터커넥팅 라인 또는 소자 피쳐 사이에 형성되고, 이런 트렌치는 소위 "트렌치 절연" 및/또는 "트렌치 충전 산화물"이라고 일컬어지는 절연 재료를 증착함으로써 충전되며, 이로 인해 라인 또는 피쳐들을 분리시킨다. 통상적으로, 종래의 트렌치 절연 프로세스는, 패드 산화층을 마스크 질화물층 아래에 놓은 다음, 패드 산화층을 에칭하여 실리콘 기판에 트렌치를 형성하는 과정으로 구성된다. 산화층은 트렌치의 측벽(또한, 측벽 또는 산화물 라이너 또는 열 산화물이라고 일컬어짐)상으로 성장되고, 이어서 트렌치는 산화물의 증착에 의해 충전된다. 그 다음 필름은 어닐링되고 평탄화된다.

이런 종래의 프로세싱은 증착 산화물에 의해 트렌치가 메워지기 전, 측벽 라이너를 형성한다. 이 기술은 트렌치 또는 갭에 불량한 산화층의 충전을 야기할 수 있다. 이런 불량한 갭 충전은 도 2의 a도와 b도에 도시되어 있다. 특히, 가변적인 트렌치 측벽 산화율은, 산화율과 산화-관련 점탄성 스트레스에서의 결정 방위 효과에 의해 일어난다. 이것은 트렌치 충전 산화 증착 프로세싱동안 공극을 남기지 않고 충전할 수 없는 수직 내지 오목한 측벽 프로파일을 제공하는, 거의 수직을 이루는 측벽각(즉, 80-85°)과 결합된 경우, 트렌치의 하부/베이스와 비교하여 트렌치의 상부에서 보다 높은 산화율을 야기할 수 있다.

또한, 산화물이 증착되기 전 산화물 라이너의 성장은, 증착 트렌치 충전 산화물과 라이너 사이에서 스트레스 부정합(stress mismatch)을 야기하며, 그리고 이후의 프로세스 단계 동안 필름 층들 사이에서 균열을 일으키거나 습식 에칭율을 증가시킨다.

반도체 기판 상에 패킹된 소자의 밀도가 증가함에 따라, 갭 또는 트렌치의 애스팩트비 또한 증가한다. 종래에는 0.25미크론 보다 작은 공간을 가진 대략 3:1 애스팩트비의 갭 및/또는 트렌치를 충전하기 위해, 고밀도 플라즈마(HDP)라고 알려진 기술이 사용되어 왔다. HDP에 대해 많은 시간과 노력이 소비됐지만, 이 기술은 3:1 애스팩트비 이상에서 양호한 필름을 제공하는 수행력이 없으며 오목한 구조에 효과적이지도 못했다. 게다가, HDP 프로세싱은 종종 웨이퍼에 손상을 가하기도 한다.

사용된 다른 갭 충전 기술은 스핀-온-글라스(SOG) 공정으로, 액체가 반도체 구조에 도포되고, 고속으로 회전되어 구조에 걸쳐 재료를 분배한 다음, 열처리되어 최종 필름을 경화하여 고정시키는 기술이다. 이 기술은 탁월한 갭 충전 능력을 가지고 있지만, 요구되는 열처리로 인하여 재료의 지나친 수축율을 나타내게 되며, 이에 따라 절연 재료로서 받아들여질 수 없다.

WIPO 공개공보 제 WO98/03991설명된 바와 같은, 분산 또는 샤워헤드 CVD 프로세스로 알려진 다른 종래 기술이 사용되어 왔지만, 이 기술은 제한적이며, 0.25미크론 또는 그 이하이고, 3:1 내지 4:1 애스팩트비보다 큰 구조를 메울 수 없다. 이 종래 기술은 "샤워헤드(showerhead)" 반응물 분배를 이용하였는데, 반응물이 샤워헤드 형태의 분사장치를 통해 전달되기 전 미리 혼합된다. 반응물 전달에 있어 부정확한 제어와 이어지는 저중합체의 형성 및 제거는, 4:1 애스팩트비보다 큰 애스팩트비를 가진 구조상에서 증착된 필름에 공극을 야기한다.

또한, 분산 헤드 대기압 CVD(APCVD) 프로세스는 갭 충전 프로세스로서 알려져 있지만, 샤워헤드 프로세스와 같은 동일한 갭 충전의 한계성을 경험하며, 반응물의 정확한 제어가 불가능하다.

전술된 종래 기술의 한계에 대한 예증으로서, 트렌치 절연에 대한 개선된 프로세싱이 필요하다.

참조

엘벨(Elbel) 외, "A New STI Process Based on Selective Oxide Deposition," 1998 심포지엄 VLSI Technology Digest of Technical Paper, IEEE, 페이지 208.

엘벨(Elbel) 외, "Method of Producing a Buried, Laterally Insulated Zone of Very High Conductivity in a Semiconductor Substrate," 국제 특허 출원PCT/DE97/01542, 1997년 7월 22일; 1998년 1월 29일 국제 공보물.

웨스트(West) 외, "APCVD TEOS:Ozone Thin Film Integration into Multilevel Interconnect Process Modules," VMIC(1994).

피첼(Fischer) 외, "Global Planarization by Selective Deposition of Ozone/TEOS," 1995 VMIC 컨퍼런스, 페이지 247.

스즈끼(Suzuki) 외, "Method of Producing semiconductor integrated circuit device having interlayer insulating film covering substrate," 미국 특허 제 5,491,108호, 1996년 2월 13일.

보어, 마크 (Bohr, Mark), "Isolation structure formation for semiconductor circuit fabrication," 미국 특허 제 5,536,675호, 1996년 7월 16일.

카메야마(Kameyama), "Method for manufacturing semiconductor device," 미국 특허 제 4,472,240호, 1984년 9월 18일.

그래슬(Grassl) 외, "Process for Planarizing a Substrate Surface," 국제 특허 출원 PCT/EP97/04697, 1997년 8월 28일; 1998년 3월 5일 국제 공보물.

베실리브(Vassiliev) 외, "Properties and Gap Fill Capability of HDP-PSG Films for 0.18 micron Device Application and Beyond," 듀믹 컨퍼런스 1999, 페이지 235-244.

내그 에스(Nag S) 외, "Comparative Evaluation of Gap Fill Dielectrics in Shallow Trench Isolation for Sub 0.25 micron Technologies IEDM," 1996, 페이지841-844.

식어 엘-큐(Xia L-Q) 외, "Selective Oxide Deposition for Shallow Trench Isolation".

본 발명은 일반적으로 반도체 소자, 웨이퍼 등의 제조에 사용된 트렌치 절연(trench isolation) 방법에 관한 것이다. 보다 구체적으로, 본 발명은, 측벽 라이너 산화 성장(sidewall liner oxidation growth) 전에 트렌치 충전 산화물(trench fill oxide)을 증착하기 위하여 화학 기상 증착(CVD)법을 이용하는 트렌치 절연 방법에 관한 것이다.

도 1은 종래의 트렌치 절연 프로세스의 실례를 도시하는 도면;

도 2의 a도 및 b도는 종래 기술에 따라 얻어진 상이한 두 온도에서의 불량한 갭 충전의 실례를 도시하는 도면;

도 3 및 4는 다양한 재료에 대한 각각의 에칭율과 갭 충전을 도시하는 도면;

도 5는 본 발명의 방법에 따른 바람직하게 사용되는 인젝터의 저면도;

도 6은 가스 흐름을 도시하는 도 5의 인젝터를 개략적으로 간략하게 도시하는 도면;

도 7 및 8은 다양한 재료와 다양한 전-처리 방법(pre-treatment methods)에 대한 증착율을 도시하는 도면;

도 9의 a도, b도, 그리고 도 10의 a도, b도는 종래 기술에 의해 조립된 반도체 소자의 단면도와 SEM 포토에 의해 얻어진 단면도;

도 11의 a도, b도, 그리고 도 12의 a도, b도는 본 발명에 따라 다양한 프로세스 조건에서 웨이퍼 상에 증착된 필름을 도시하는 전자현미경 도면을 스캐닝한 도면;

도 13은 열 산화물 성장 공정의 산화 원리를 도식화한 도면;

도 14는 본 발명에 따른 다양한 단계에서 증착된 필름을 도시하는 도면;

도 15의 a도 내지 c도는 종래 기술에 있어 통상적인 프로세스의 필름 품질의 한계와, 통상적인 트렌치 구조의 단면을 각각 도시하는 SEM 포토를 나타내고;

도 16의 a도, b도, c도 및 17은 본 발명의 방법에 있어 온도에 대한 선형 속도 상수(linear rate constants)와 포물선형 속도 상수(parabolic rate constants)를 각각 도시하는 도면;

도 18의 a도 내지 c도는 후-CMP 평탄화(post CMP planarization)로 본 발명의 방법에 따라 증착된 필름을 도시하는 도면;

도 19a 및 19b는 실험 섹션에서 보고된 실험을 통해 얻어진 (Si 상에서의) 축적두께 대 선택도, 런(run)횟수 대 축적두께를 각각 도시하는 도면;

도 20은 열 산화물의 두께 대 CVD SiO₂두께의 그래프;

도 21은 본 발명의 한 실시예에 따른 50% 산소 분위기에서 1000℃의 온도로 어닐링된 필름에 대한 어닐링 지속시간과 증착온도, 그리고 오존농도 대 스트레스를 도시하는 그래프;

도 22는 본 발명의 다른 실시예에 따라 500℃의 온도에서 증착된 필름에 대한 온도와 지속시간, 어닐링 분위기 및 오존농도 대 스트레스 비교를 도시한 그래프;

도 23a 내지 23d는 본 발명에 따른 다양한 단계에서의 필름을 도시하는 SEM 포토;

도 24는 본 발명에 따른 다양한 프로세스 조건에서 성장된 열 산화물의 예상 두께를 기재하는 표;

도 25의 a도 및 b도는 다양한 증착 온도와 어닐링 시간에 대해 오존 대 TEOS 비율의 함수로서 본 발명에 따라 형성된 필름의 습식 에칭율(WER)을 도시하는 그래프;

도 26은 다양한 어닐링 단계 온도와 시간에 대해 오존 대 TEOS 비율의 함수로서 본 발명에 따라 형성된 필름의 굴절율(RI)을 도시하는 도면;

도 27은 다양한 어닐링 단계 온도, 시간 및 분위기 환경에 대해 오존 대 TEOS 비율의 함수로서 본 발명에 따라 형성된 필름의 수축율을 도시하는 도면이다.

본 발명의 목적은 개선된 트렌치 절연 방법을 제공하는 것이다.

본 발명자는 종래 기술에 반대되는 트렌치 절연 방법을 발견하였는데, 트렌치는 먼저 증착 산화층(트렌치 충전 산화물)으로 충전되고, (비컨포말인) 산화 라이너가 트렌치의 측벽에 존재하지 않기 때문에, 트렌치 충전에 있어 공극이 없는(void free) 경향을 가지고 있다. 또한, 선형 반응물 전달(linear reactant delivery)을 이용한 대기압(200 Torr 또는 1 atm) 또는 대기압에 가까운 압력에서의 증착은, 대기 이하에서 분산 반응물 전달(dispersion reactant delivery)을 이용한 트렌치 증착과 비교하여, 트렌치 충전을 개선한다. 트렌치 충전 산화물이 증착된 후, 기판은 치밀화/산화 튜브 노(densification/oxidation tube furnace) 또는 급속 열처리(RTP) 시스템에 배치되고, 여기서 라이너 또는 열 산화층의 성장이 트렌치의 측벽(열 산화층 또는 라이너는 "측벽 라이너" 또는 "열 산화물 라이너"라고도 언급됨)에서 일어난다. 본 발명의 바람직한 실시예에서, 치밀화 및 열 산화층의 성장은 동시에 수행되는 것이 바람직하다.

그러므로, 본 발명의 핵심적인 양상은, 프로세스 단계의 순서와 두 효과(열 산화물의 성장과 필름 치밀화)를 한 프로세싱 단계에서의 조합함에 있으며, 이 결과로 무공극 갭(void free gap)을 보장하는 능력을 상당히 그리고 예상외로 개선한다.

본 발명의 다른 양상에서, 측벽이 형성된 하나 이상의 트렌치 절연 구조를 가진 반도체 기판의 표면에 필름을 형성하는 방법은, 오존과 실리콘 함유 반응물을 이용하는 화학 기상 증착(CVD)에 의해 트렌치 구조와 측벽의 상부에 산화 필름을 증착하는 단계; 그리고 상기 증착 단계 다음, 측벽의 표면에서 열 산화물이 성장하는 단계를 포함한다. 바람직하게는, 임의의 천연 또는 화학 산화물이 측벽으로부터 제거되어 표면 선택도를 개선한다. 바람직하게는, 필름이 열 산화물의 성장 동안 치밀화된다.

본 발명의 또다른 양상에서, 트렌치에 산화 필름을 증착하는 단계는, 산화물 필름이 컨포말, 컨포말에 가까운, 또는 비컨포말이 될 수 있도록 수행된다. 또한, 본 발명은, 일련의 화학 기계 평탄화(CMP)과정의 복잡성을 감소시키며, 경우에 따라 CMP에 대한 필요성을 제거할 수도 있는 실질적인 평탄한 표면의 형성을 제공한다.

본 발명의 목적 및 장점은 본 발명의 상세한 설명과 첨부된 청구범위, 그리고 첨부된 도면을 참조로 하여 보다 명확해 진다.

특히, 양호하게 본 발명자는, 우선 트렌치가 CVD증착 산화물로 충전되고, 비컨포말 열 산화층이 트렌치의 측벽에 존재하지 않기 때문에, 트렌치를 충전하는 증착 산화층이 공극이 없게 될 수 있는 방법을 발견하였다. 트렌치 내에 트렌치 충전 산화층이 증착된 후, 열 산화층은 트렌치의 측벽(측벽 라이너 또는 산화 라이너라고도 언급됨)에서 성장된다. 열 산화물은 다수의 프로세스에 의해 형성될 수 있다; 하지만, 바람직한 실시예에서, 기판을 측벽 라이너 성장과 증착된 필름의 치밀화가 동시에 수행되는 치밀화/산화 튜브 노 또는 급속 열처리(RTP) 시스템에 배치한다.

트렌치 절연 구조는 종래 기술에 설명된 공지된 방법에 의해 형성될 수 있다. 통상적으로, 트렌치는 질화 에칭 스톱층(nitride etch stop layer)을 통해 스트레스 릴리프 층(stress relief layer)을 에칭함으로써, 실리콘 기판에 형성된다. 본 발명에 따라, 산화층은 대기압 또는 대기압에 가까운 압력하에서 화학 기상 증착(CVD)에 의해 증착되는 것이 바람직하며, 보다 바람직하게는 약 200 Torr 내지 1200 Torr의 압력 범위내에서 반응물의 선형 분배(linear distribution)를 이용하여 증착되는 것이다. 일반적으로, CVD 프로세스는 산화층을 증착하기 위해 반응물로서 TEOS와 오존을 사용할 것이다; 하지만, 다른 실리콘 함유 반응물, 예컨대 실란(silane), OMTS, 그리고 이와 유사한 반응물이 이용될 수 있다. 이하 상세히 설명될 특정 장점으로서, 증착 단계는 컨포말, 컨포말에 가까운, 또는 비-컨포말 산화층 중 어느 하나가 트렌치 구조에 증착되도록 선택될 수 있다. 바람직하게, CVD 프로세스는 미국 특허 제 5,683,516호에 설명된 형태의 선형 인젝터를 이용하여 수행될 것이며, 이 공지물 전체는 이하 참조로서 본원 명세서에 병합된다.

대기압 또는 대기압에 가까운 압력하에서의 증착단계 수행은, 웨이퍼/구조물 상으로 보다 긴 가스의 체류시간으로 인하여 개선된 갭 충전을 제공한다. 이것은 바람직하게 제어된 저중합체를 형성하며, 이에 따라 낮은 점착 계수를 가진 종(species)이 유도되어 하부로부터 트렌치(또는 다른) 구조체 충전을 제공한다. 다른 장점으로서, 도 5 및 도 6에 도시된 바와 같은 선형 인젝터의 사용은, 좁은 증착 영역을 제공하여 웨이퍼 표면 바로 위의 반응물을 정밀하게 혼합하고 전달한다. 선형 설계는 시트와 같은 가스 흐름으로 불활성 가스 또는 비반응성 가스에 의해 반응물이 분리되는 것을 가능하게 한다. 본 발명의 전-혼합(pre-mixing)의 방지와 좁은 증착영역(예, 웨이퍼 크기에 무관한 영역의 각 측면상에 5cm)은, 우수한 트렌치 갭 충전 능력에 상당히 기여하는 저중합체 형성에 있어 매우 정밀한 제어를 가능하게 한다. 본 발명자는 증착 영역에 걸친 반응물의 소비로 인하여, 트렌치 구조가 현저하게 개선된 저중합체 종에 노출되고, 이로 인해 우수한 트렌치 갭 충전 능력을 제공한다는 것을 알았다.

반응물의 혼합과 전달의 이런 형태는, 반응물을 전달하기 위해 샤워헤드 또는 분산 헤드 형태의 기술을 이용하는 종래 기술과 차이가 있다.

본 발명과 종래 기술의 프로세스 사이의 비교가 표 1에 비교되어 있다.

표 1

본 발명 종래 기술

전-혼합 가스 없음 있음

압력 200 Torr-1200 Torr < 600 T typ

≒ 200 T

증착 영역(dep zone) 200mm 웨이퍼에 대해 5cm 10cm

웨이퍼 크기 웨이퍼 크기의 의존성 없음있음, 1/2직경으로 변화

특히, 양호하게 본 발명은 절연 트렌치 또는 다른 반도체 구조를 충전하기 위한 방법을 제공하는데, 활성 영역은 전기적 활성 영역을 물리적으로 그리고 비전도적으로 절연시키기 위한 비전도성 충전 재료를 필요로 하며, 이 비전도성 충전 재료는 통상적으로 도핑되지 않은 SiO₂에 제한되지 않는다. 증착율 거동은 도 7 및 8에 도시되어 있으며, 본 발명에 따른 방법에 의해 증착된 필름의 결과는 도 11의 a도, b도, 그리고 도 12의 a도, b도에 도시되어 있다.

필름은, 반도체 구조에 존재하는 반응 혼합물을 제한적으로 제어하기 위해 저중합체 형성의 급속 회수를 겸한 특정 가스 주입 및 혼합장치에 의한 추가의 반응물(도펀트)이 있든지 없든지 간에, 대기압 내지 대기압에 가까운 압력하에서 오존/TEOS CVD 프로세스에 의해 또는 다른 실리콘 소오스로부터 증착되는 것이 바람직하다. 낮거나 높은(즉, 5:1 보다 높은) 애스팩트비, 그리고 비수직면, 수직면 및 오목한 측벽이 있거나 없는 측벽각 구조를 가진 넓은 갭 내지 좁은(즉, 0.25미크론보다 작은) 갭 또는 트렌치를 충전하기 위한 본 발명의 수행력은 상당한 장점을 제공한다. 특히, 이것은 이런 바람직한 갭 충전이 비-플라즈마 프로세스에 의해 달성되기 때문에 상당한 관심사이다. 본 발명 이전에, 비-플라즈마 프로세스는 무공극, 고품질, 비전도성 산화물로 이런 구조를 충전하는 것이 어렵다고 증명되었다. 본 발명의 방법에 따른 바람직한 결과의 달성은 이전에 보고된 적이 없었다.

보다 구체적으로, 본 발명은 증착된 상태에서 트렌치 구조를 충전하기 위한 균일한 능력을 바람직하게 제공하는 CVD 프로세싱을 제공하는데, 여기서 트렌치 구조는 2:1 그리고 그 이상의 애스팩트비, 그리고 5:1과 같거나 높은 애스팩트비를 가지며, 0.25 미크론과 같거나 작은 개구 또는 갭 폭과 함께 수직 깊이를 가지는 오목한 측벽구조를 이룬다.

본 발명은 반도체 소자의 전기적인 활성 영역들 사이에 절연을 제공하기 위한 적절한 고품질 무공극 산화 필름을 다음과 같은 방법 단계를 통해 제공한다: 먼저, 오존 및/또는 산소 그리고 TEOS, 또는 다른 적절한 유기 또는 무기 실리콘 소오스는 반응챔버에 전달될 때까지 이들의 전구체의 반응을 억제하는 개별 입력 경로를 따라 반응챔버에 전달된다. 바람직한 실시예에서, 전구체는 도 5 및 6의 일부에 도시된 바와 같은 시스템과 선형 가스 인젝터에 의해 전달되며, 이에 대한 추가의 설명은 미국 특허 제 5,683,516호와 6,022,414호에 공지되어 있으며, 이 두 공지물은 참조로서 본 명세서에 병합된다.

구체적으로, 도 5에 도시된 바와 같은 다수의 통로가 제공되어, 기판(6) 또는 웨이퍼의 표면에 가스가 개별적으로 운반된다. 가스의 입력 경로는 통상적으로 다음과 같다: 오존과 산소가 통로(1)를 통해 전달된다. TEOS 또는 다른 실리콘 전구체가, 오존/산소 경로(1)에 의해 분리된 두 개의 통로(2)를 통해 전달된다. TEOS/Si 소오스 통로의 각 측면에서, 질소 또는 다른 오존/산소는 통로(3)로 전달된다. 가스는 인젝터로부터 배출되어, 혼합되고 반응하여 기판의 표면에 재료층을 형성하게 된다. 반응하지 않은 가스와 부산물은, 배기 통로(4)를 통해 시스템으로부터 배출된다. 이 선형 가스 흐름 전달은 도 6의 인젝터(10)에 의해 추가로 도시되어 있다.

본 발명의 방법은 약 200 Torr 내지 1200 Torr의 압력 범위 내에서, 바람직하게는 대기압 또는 대기압에 가까운 압력에서 수행된다. 갭 충전 필요 구조(트렌치 구조 및 이와 유사한 구조)를 가진 웨이퍼 또는 기판은, 인젝터를 내장하고 있는 프로세스 챔버의 증착 영역으로 이송되어, 약 300℃ 내지 600℃의 온도로 가열된다. 오존과 TEOS 가스(또는 다른 실리콘 소오스)는 전달되어, 도 5 및 6에 도시된 바와 같이 오존의 경계층을 통해 확산되고, 높은 애스팩트비의 수직 내지는 오목한 측벽 구조의 무공극 갭 충전에 이바지하는, 바람직한 저중합체 형성을 생성한다. 본 발명에 따른 방법은 실리콘의 에칭된 트렌치를 가지는 구조에 특히 적합하고, 실리콘은 노출된 측벽 재료이며, Si₃N₄또는 다른 친수성 재료는 트렌치 사이와 그 상부에 잔류한다. 또한, 본 발명에 따른 방법은, Si₃N₄또는 다른 재료로 완전히 오버코팅되는 구조에서 무공극 갭 충전에 적절하다.

따라서, 본 발명은 오존:TEOS 프로세싱의 조작에 의해 유전체 이산화규소 또는 그 유도체의 증착에 의한 갭 충전 프로세스를 안출하며, 이는 공지된 갭 충전 기술과 비교하여 고품질 산화물에 의한 데미지없는 갭 충전 능력을 현저하게 개선한다.

또한, 증착 프로세스는 다양한 트렌치 또는 갭 충전 구조에 존재하는, 다양하게 변화하는 최상층/재료의 영역 또는 폭 라인에 매우 균일한 증착율을 제공한다.

추가의 장점은 이에 제한되지 않지만, 종래/이전의 기술과 비교하여 개선된, 공극이 없는 산화층 트렌치 충전과, 대기압 하에서 측벽 라이너의 성장 전에 산화물 충전층을 증착하는 것을 포함하는 것이다. 거의 수직 내지는 수직인 측벽 프로파일에 있어서 서브 0.13 미크론 기술로의 트렌치 충전의 확장은 본 발명의 방법에 따라 가능하다. 산화물 충전 치밀화와 측벽 라이너 성장은, 하나의 단계로 조합되는 것이 바람직하며, 이는 트렌치 프로세스 모듈에서 적어도 하나의 추가 단계를 감소시킨다. 게다가, 본 발명의 방법은 실리콘 에칭 단계 -트렌치의 폭이 감소함에 따라서 에칭 프로세스가 간소화되는- 에서 보다 수직인 측벽 프로파일을 허용한다.

트렌치 구조에서 실질적으로 무공극 산화층의 증착은, 양호한 전기적 특성과 최종 제품에 있어서 높은 소자 신뢰도를 보장하며, 열 산화 라이너 성장과 증착 산화물 치밀화의 조합은, 비용을 상당히 감소시키고, 생산 주기 시간을 단축시킨다. 특히, 양호하게 전-CMP 평탄화는 본 발명의 방법에 의해 현저하게 개선되어, 추가의 평탄화 기술에 대한 필요성을 최소화함으로써, CMP 디싱(dishing)을 방지한다. 도 18의 a도 내지 c도는 증착 산화물에 의해 형성된 실질적으로 평탄한 표면과, 디싱으로부터의 최소한의 영향을 도시하고 있다. 열 산화물 성장이 실리콘 기판과 CVD 산화물의 인터페이스에서 일어나기 때문에, 트렌치 내의 스트레스 뿐만 아니라 인터페이스 스트레스가 상당히 감소된다. 이런 인터페이스 스트레스의 감소는 트렌치 벽 근처에서의 높은 습식 에칭율을 제거하며, 이는 폴리 랩핑(poly wrapping)과 같은 문제점들을 감소시킨다.

본 발명의 다른 장점은 컨포말(즉 비선택적) 또는 비-컨포말(선택적) 산화층을 증착하는 능력이다. 즉, 본 발명의 방법은 원하는 산화 필름의 형태를 선택하는 것을 가능케 한다. 예를 들면, 실질적으로 평탄한 필름을 증착하는, 선택적(즉, 비컨포멀) 필름이 요구될 수 있다. 실질적으로 평탄한 이런 필름은, 요구되는 화학 기계 폴리싱(CMP)의 양을 감소시키며, 일부 적용에서는 다른 에칭법을 사용하든지 또는 사용하지 않든지 간에 CMP의 필요성을 제거할 수 있다.

트렌치 구조에 이런 필름을 증착하기 위해, CVD 프로세스는 대기압 또는 대기압에 가까운 압력하에서 선형 타입의 인젝터, 가령 미국 특허 제 6,022,414호에 설명된 인젝터를 구비한 CVD 시스템에서 수행되는 것이 바람직하며, 이 공지물은 참조로서 본 명세서에 병합된다. CVD 프로세스는 약 5 내지 200의 범위의 오존 대 실리콘 함유 가스(반응물)의 비율로 수행된다. 컨포말, 즉 비선택적 필름을 증착하기 위해, 증착 반응은 대략 300 내지 500℃, 바람직하게는 대략 500℃의 온도의 범위에서 수행된다. 비컨포말, 즉 선택적 필름을 증착하기 위해, 증착 반응은 대략 350 내지 450℃, 바람직하게는 대략 400℃의 온도 범위에서 수행된다.

특히, 양호하게 본 발명의 방법은 트렌치의 측벽에서 열 산화물 라이너가 성장하는 단계와, 하나의 공정단계(즉 하나의 어닐링 단계)에서 증착 산화물을 치밀화하는 단계를 제공하는 것이 바람직하다. 이런 두 단계를 하나의 단계로 조합하는 것은 단순히 두개의 단계를 합하는 것이 아닌 복잡한 프로세스이다. 구체적으로, 한 단계는 다음과 같은 변수들을 가지고 있다: 이에 제한되지는 않지만, 산소나 스팀과 같은 산화제가 제공되어 트렌치의 측벽에서 라이너 성장을 시작한다. 두 번째로, 바람직하게는 반드시 필요한 것은 아니지만, 실리콘 이동 또는 코우너 라운딩을 H₂/Cl과 같은 할로겐 분위기제를 이용함으로써 조장한다. 코우너 라운딩은 난다쿠마르, 엠(Nandakumar, M) 등, "Shallow Trench Isolation for advanced ULSI CMOS Technologies," 0-7803-4777-3/98, IEEE, 1998에 설명된 바와 같은 공지 기술이다. 세 번째로, 온도를 제어하여 이하 설명된 바와 같은 증착 산화물의 치밀화를 제공한다. 이것은 실험 섹션에서 이하 추가로 설명된다.

이런 열 산화물의 성장과 치밀화 단계는 수직 또는 수평 노와 같은 다양한 시스템, 가령 단일 웨이퍼 노 툴, 또는 급속 열처리(RTP) 시스템에서 수행될 수 있다. 바람직하게는, 열 산화물 성장은 노를 사용할 경우 50% 산소 분위기에서 약 700 내지 1200℃의 온도 범위로 약 5 내지 300분의 시간동안 실행된 어닐링 단계에서 수행된다. RTP 시스템을 이용할 경우, 시간은 약 30초 내지 10분의 범위가 바람직하다. 또는, 질소, 수소, 산소 또는 다른 가스가 조합된 스팀 환경이 사용될 수 있다. 시간은 필름의 두께에 따라 변화될 것이며, 100 내지 200분 범위가 바람직하다. 특정 실례는 이하 실험 섹션에 기재되어 있다.

바람직하게는, 열 산화물 성장 및 치밀화 단계는 한 작동으로 조합되며, 어닐링은 열 라이너 성장과 필름의 밀도를 높이는 것을 제공한다. 이것은 비용과 시간의 절감을 가져오며, 이에 따라 실리콘 절연(STI) 프로세스의 소유 비용(the cost of ownership)을 감소시키는 것을 돕는다. 두 단계가 조합되는 경우에, 발명자는 필름이 산소 분위기하에서 치밀화됨과 동시에, 산소 분자가 필름을 통해 확산되어 실리콘 기판과 반응한다는 것을 알았다. 이산화규소층(즉, 열 산화물)은 필름과 접하는 부분에서 실리콘 기판의 산화에 의해 형성된다. 다양한 프로세싱 조건하에서의 열 산화물 성장율이 연구되어 왔다. 구체적으로, 스트레스, 습식 에칭율, 굴절율 및 수축율과 같은 필름의 특성은 평가되고 도 21 내지 27에 도시되어 있으며, 이하 실험 섹션에서 보다 상세히 설명된다.

실험

수많은 실험이 본 발명의 방법을 이용하여 수행되었다. 실험의 실례가 이하 제공되며, 이런 실험과 데이터는 단지 예증을 위해 제공되고, 어떠한 방식으로든 본 발명에 제한을 두지 않는다. 실험은 명확함을 위해 두 섹션으로 분리되어 있다. 제 1 섹션은 선택도와 CVD 필름의 증착에 관한 실험을 설명한다. 제 2 섹션은 열 산화물의 성장과 치밀화에 관한 실험을 설명한다.

CVD 필름과 선택도

실험들은 실리콘과 질화실리콘 표면상에서의 증착율을 특징화하기 위해 수행되었는데, 특정 조건하에서 이들 표면상에 산화물의 얇은 층을 반복적으로 성장시키고, 그리고 표면 선택도에 대한 임계 두께와 선택도를 결정함으로써 수행되었다.

실험의 목적은 한 특정 프로세싱 조건에서 표면 선택도를 이해하기 위한 것이었다. 이 내용은 누구나 다른 프로세싱 조건에 대해 정해진 실험을 수행하는 것을 허용한다. 선택도에 대한 두 주요 프로세싱 변수는 프로세스 온도, 그리고 오존(O₃) 대 반응물(R), 즉 실리콘 함유 반응물의 비율이다. 필름 두께는 선택도에 영향을 미치는 다른 변수이다. 예시된 프로세스는 37.5의 O₃: R 비율로 400℃에서 수행되었다.

다음과 같은 다양한 기판이 테스팅되었다: (a) (자연 산화물을 제거하기 위해 2분 동안 10:1 HF에서 스트립된) 배어 실리콘웨이퍼; (b) 질화실리콘 웨이퍼; (c) 베이스라인에 사용된 테스트 웨이퍼(다소의 자연 산화물을 가진 배어 실리콘웨이퍼).

실험은 다음과 같은 과정을 이용하여 수행되었다.

1) 400℃ 프로파일을 로딩하고, 필요에 따라 조절하는 단계.

2) 200sccm보다 작게, 챔버4에서 실리콘 전구체에 대한 MFC를 변화시키는 단계.

3) 얇은 두께(50Å)를 달성하기 위해 변경된 화학 흐름으로 (부착된 런로그(run log)로부터) 챔버4 내의 정규 테스트 웨이퍼상에 CPSPOT2 방법을 실행하는 단계.

4) 루돌프 타원계를 이용하여 산화물의 두께를 측정하고, 이런 필름 상의 50Å의 두께를 검증하는 단계.

5) 상기 방법을 이용하여 3 스트립된 배어 Si 웨이퍼와 3 질화물 모니터를 실행하는 단계.

6) 적절한 프로그램을 이용하여 루돌프 타원계에서 웨이퍼를 측정하는 단계.

7) 배어 실리콘과 질화실리콘 표면 사이에 더 이상의 표면 선택도가 없다고 판단될 때까지 단계 5와 6을 반복하는 단계.

최종 필름의 측정은 다른 프로그램을 이용하는 상이한 두개의 기판에 대해 루돌프 타원계(Rudolph Ellipsometer)를 이용하여 아홉 개의 포인트 두께를 측정함으로써 수행되었다. 단일 데이터 포인트(중심에서의)는 일관된 데이터 분석을 위해 선택되었다.

선택도는 질화실리콘에 대한 증착율 대 실리콘에 대한 증착율의 비율로 정의된다. 선택도 테스트의 결과는 도 19a와 19b에 도시되어 있다. 도 19a는 (SI에서의) 축적 두께 대 선택도를 도시하고 있다. 도 19b는 런 횟수 대 축적 두께를 도시하고 있다.

수많은 관찰은 다음과 같았다: (1) 선택도는 산화물의 제 1의 몇몇 시드층에서 높다. 이 경우에, 200Å에서의 선택도는 약 2.2였고, 이는 서서히 무한 두께에서 1로 접근한다; (2) 다른 프로세싱 조건은 다른 선택도와 임계 두께를 가지는 것으로 기대된다; 그리고 (3) 선택도는 프로세스 변수와 별도로 필름 두께의 함수이다. 두꺼운 필름은 얇은 필름과 비교하여 보다 낮은 선택도를 가질 것이다.

이 실험은, 선택도가 임계 두께에 의해 규정된 제 1의 몇몇 시드층에서 높다는 것을 나타내고 있다. 또한, 선택도가 필름 두께에 대해 매우 특정적이며, 이런 두께는 미래 테스트에 의해 정의되어야 한다고 결론지을 수 있다. 프로세스 변수는, TEOS/오존 평탄화 체계(TOPS) 프로세스 윈도우를 조사하는 미래 테스트에 대한 임계 두께 및 선택도를 제어하는 튜닝 노브(tuning knob)로서 사용될 수 있다.

요약하자면, 본 발명은 약 5:1 그리고 그 보다 큰 애스팩트비를 가진, 그리고 약 0.25미크론 보다 작은 폭, 그리고 서브-버티컬, 버티컬 및 오목한 범위의 측벽각을 가진 트렌치 또는 갭을 충전하기 위한 방법 또는 프로세스를 제공한다.

프로세스에서 사용된 반응 혼합물에 노출되는 재료는, Si₃N₄, 열 산화물 및 이와 유사한 친수성 재료의 상부층을 가진 에칭된 실리콘 트렌치이다. 다른 양상에서, 반도체 구조는 Si₃N₄에 의해 전체적으로 오버 코팅될 수 있다. 또는, 반도체 구조는 폴리 실리콘 에픽택셜 층에 의해 전체적으로 오버 코팅될 수 있다. 바람직하게, 프로세스는 유전체 층의 증착이 대기압 또는 대기압에 가까운 압력에서 일어나는 곳에서 수행된다. 프로세스는, 실리콘 전구체로부터 SiO₂의 오존 활성 증착이 반도체 구조상의 TEOS로부터 오존 활성 SiO₂를 포함하는 방법을 추가로 제공한다.

열 산화물의 성장 및 치밀화

트렌치가 증착 산화물에 의해 채워진 후, 트렌치 구조 측벽상의 열 산화물의 성장은 본 발명의 중요한 특징이다. 따라서, 열 산화물 성장론은 이하의 실험에서 예증된 바와 같이 고찰된다.

CVD 산화물(NSG) 필름 하부에서 실리콘 산화의 가능성 개념을 검증하고, 스팀을 이용하는 이런 열 산화물의 성장율에 대한 예비 연구가 조사된다. 또한, CVD 산화물을 가진 배어-Si 웨이퍼와 패턴된 웨이퍼 상의 열산화물의 측정 기술을 평가하고, 결과를 입증하는 것이 논의된다.

테스트는 라이너 산화물이라고 일컬어지는, 열 산화물이 없는 배어-Si, 블랭킷 CVD Si0₂필름 및 패턴된 STI 구조상에서 실행되었다. 1000℃에서 스팀을 이용한 세 가지 어닐링 조건과 세 가지 다른 CVD SiO₂두께의 매트릭스가 이 평가를 위해 선택되었다. CVD SiO₂증착은 WJ1000을 이용하여 수행되고 어닐링은 수평 튜브 노를 이용하여 수행되었다. 런 매트릭스는 이하 표 2에 도시되어 있다.

표 2

어닐링 시간, Min(분)	CVD SiO₂두께
15	1300Å
30	2600Å
90	4700Å

증착된 상태의 CVD SiO₂두께 및 열산화물 측정은 프로메트릭스(Prometrix) SM300에서 수행되었다. 후-어닐링 산화물(CVD SiO₂+ 어닐링으로부터 성장된 열 산화물(Th. oxide))측정은 프로매트릭스를 이용하여 수행되었고 SEM에 의해 확인되었다. 배어 실리콘 상의 열 산화물 두께는, CVD 산화물의 품질이 열 산화물의 품질과 매우 유사하기 때문에 SEM을 이용하여 측정하기가 어려우며, 두 산화물 사이의 윤곽을 그리기가 어려웠다. 하지만, CVD 필름의 수축성을 알면, 이하의 식으로부터 열 산화물의 두께를 계산할 수 있다.

X_Th.Ox= X_{Total(스팀 어닐링 후)}- [X_{CVD(어닐링 전)}- X_CVD수축율] (1)

여기서, X는 두께이다.

또한, STP 패턴 구조에서 열 산화물의 두께는 SEM에 의해 측정하기가 어려웠다. 산화 과정으로부터 소비된 실리콘의 양을 측정하는 것과 관련한 다른 기술이 사용되었고, 열 산화의 기본 식을 이용하여, 열 산화물의 성장이 아래와 같이 계산되었다:

산화식

χ_o ²+ Aχ_o= B (t + τ) (2)

여기서,

χ_o= 산화물 두께

t = 시간

A = 선형 산화 상수

B = 포물선 속도 상수(parabolic rate constant)

τ = 초기 산화층에 대한 시간 변위

긴 산화 시간에 대해,

τ >> A²/ 4B^τ(3)

산화식은 χ_o ²= Bτ, 즉 포물선 성장 법칙으로 간소화된다. 여기서 B는 포물선 속도 상수이다. 긴 산화 시간에 대해, 산화는 산화물을 통해 확산하는 산화종의 비율에 의해 제한된다(확산 제한). 짧은 산화 시간에 대해,

(t + τ) << A²/4B^τ(4)

산화식은 χ_o ²= B(t + τ)/ A로 간소화된다. (5)

즉, 선형 성장 법칙으로 간소화된다. 여기서 B/A는 선형 성장 상수이다.

구조의 측벽에 소비된 실리콘의 양은 전 및 후 어닐링의 SEM으로부터 측정되었다. 산화물 두께는 다음과 같은 식을 이용하여 계산되었다.

X_Th.Ox.= [X_SiCons./ 0.44] (6)

표 3에 기재된 데이터는 실험 매트릭스에 대한 어닐링 실행으로부터 얻어진 것이다. 열 산화물 두께는 식(1)을 이용하여 측정되었다.

표3

스팀 어닐링 조건	증착된 상태의 CVD SiO₂	스팀 어닐링 후	CVD 산화물 수축	열적 산화물 두께
90 Min. 1)	1425	4850	50	3475
2)	2649	5616	100	3067
3)	4517	6905	150	2538
30 Min. 1)	1389	2839	50	1500
2)	2622	3714	100	1192
3)	4778	5480	150	852
15 Min. 1)	1312	2176	50	914
2)	2653	3285	100	732
3)	4616	4983	150	517
@1000℃

이 데이터는, 다른 어닐링 시간에 대한 열 산화물의 성장과 CVD SiO₂두께 사이의 관계를 이해하도록 도 20에 엑셀을 이용하여 플롯되어 있다. 이하의 관찰은 이 데이터로부터 얻어진 것이다. 열 산화물 성장과 CVD 산화물 두께 사이의 관계는 선형적이었다. 즉, 열 산화물 두께는 선형적으로 CVD 산화물 두께가 증가함에 따라 감소된다. 이것은 예상되었던 추세이다. 또한, 열 산화물에 대한 성장 메커니즘은 CVD 산화물 하에서 (예상되었던 바와 같이) 포물선형이다.

이런 관찰을 기초로 하여, DOE_KISS라는 DOE 소프트웨어를 이용하여 데이터를 곡선화하는 것을 시도하였다. CVD SiO₂두께와 어닐링 시간은 중요한 팩터이며, 열 산화물 두께는 그 응답이었다. 어닐링 시간과 스팀 농도와 같은 모든 다른 어닐링 팩터와, 모든 흐름은 이 평가에 있어 일정하게 유지되었다.

회귀분석으로부터, 다음과 같은 계수가 얻어졌다:

X_CVDSiO2: -290

t: 1053

X_CVDSiO2* t: -112

상수 : 1642

여기서, X_{Th. Ox.}는 열산화물 두께(Å)이고,

X_CVDSiO2는 CVD 산화물 두께(Å) 이며,

T는 시간(분)이다.

이런 상호관계를 기초로 한, 열 산화물 두께에 대한 예상값은 아래와 같다:

a) X_CVDSiO2= 0Å이고, t = 15분이며, X_{Th. Ox.}= 1112Å의 경우, 배어 Si 웨이퍼상의 실제 산화물 두께는 1154Å이다.

b) X_CVDSiO2= 6800Å이고, t = 30분이며, X_{Th. Ox.}= 520Å인 경우, 패턴된 웨이퍼상의 실제 산화물 두께는 ~560Å이다. STI 구조에서 열 산화물의 실제 두께는 구조에서 실리콘 소비를 기초로 하여 계산된다.

c) 실리콘 소비는 어닐링 전과 후, 구조의 라인 폭 차이의 측정에 의해 계산된다.

d) 패턴된 열 산화물의 두께는 식(2)을 이용하여 계산된다.

어닐링 전과 후, 라인 폭의 두께로부터의 측정은, 소비된 실리콘의 250Å에 상응하는 측벽에서 실리콘 소비를 1mm로 나타내고 있다. 식(2)으로부터, 이 소비에 상응하는 열 산화물의 성장은 560Å이다.

따라서, STI 적용에 있어서 CVD SiO₂층 아래에서 열 산화물 라이너의 성장 실행 가능성과 열 산화물 두께의 측정은 평가, 측정 및 계산에 의해 증명되었다. 이 연구는 측정 문제의 해결과, 열 산화물의 두께를 예상하고 계산하기 위한 일반적인 가이드라인에 좀더 촛점을 맞추고 있다.

다른 실시예에서, 열 산화물을 성장하기 위한 건식 산화가 수행된다. 실험들은 CVD SiO₂필름 아래에서 실리콘의 건식 산화를 연구하기 위해 수행되었다.

구체적으로, 테스트는 패턴된 STI 구조에서 열 산화물 없이 수행되었다. 어닐링 온도, 어닐링 시간 및 산소 농도의 런 매트릭스는 이 평가를 위해 선택되었다. CVD SiO₂증착은 WJ1000을 이용하여 수행되었고 어닐은 수평 튜브 노를 이용하여 수행되었다. 런 매트릭스는 이하 표 4에 도시되어 있다.

표 4

어닐링 온도, ℃	어닐링 시간, Min(분)	O₂농도, %
1000	100	25%
1100	300	50%

어닐링 조건은 다음과 같았다: (a) 6slm의 N₂흐름을 600℃에서 로딩, (b) 13℃/min에서 단지(6slm) N₂를 램프업, (c) 어닐링 동안의 총 흐름: 9.75slm(테이블의 O₂농도에 따라서 N₂와 O₂의 혼합), (d) 약 5-6℃/min에서 단지 N₂만(6slm)을 램프다운, (e) 6slm의 N₂흐름을 600℃에서 언로딩.

STI 패턴 구조에서 열 산화물 두께는 산화 프로세스 기술로부터 소비된 실리콘의 양을 이용하여 SEM으로부터 측정되었으며, 열 산화의 기본 식들을 이용하여 열 산화물의 성장이 계산되었다.

구조의 측벽에서 소비된 실리콘의 양은, 전·후 어닐링의 SEM으로부터 측정되었다. 산화물 두께는 이하의 식(6)을 이용하여 계산되었다:

X_{Th. Ox.}= [X_{Si Cons.}/ 0.44] (6)

결과: 표 5에 기재된 이하의 데이터는 테스트 매트릭스에 대한 어닐링 실행으로부터 얻어졌다. 열 산화물 두께는 식(1)을 이용하여 측정되었다.

표 5

조건 번호	온도	시간	O₂	Si	측벽	상부	트렌치
#	℃	Min(분)	농도	소비량(Å)	산화물 두께(Å)	산화물 두께(Å)	깊이(Å)
1	1000	100	50%	195	443	30	4156
2	1000	100	100%	199	452	49	4175
3	1000	300	50%	233	530	133	4100
4	1000	300	100%	254	577	205	4187
5	1100	100	50%	238	541	167	4067
6	1100	100	100%	367	833	200	4033
7	1100	300	25%	300	682	100	4000
8	1100	300	50%	467	1061	233	4000

원래의 트렌치 치수; 바닥에서 0.15㎛ 폭(상부에서 0.22㎛ 폭), 0.43㎛ 높이

일반적으로, "패드 산화물 리프팅(pad oxide lifting)"은 스팀 어닐링과 비교하여 매우 작았다. 질화물 하에서의 열 산화물 성장은 저온에서 낮고, 측벽 성장은 높은 것으로 생각된다. 트렌치 하부에서의 라이너 성장은 측벽과 비교하여 적다.

다음으로, 다양한 프로세스 조건하에서의 열 산화물 성장율이 조사되었다. 스트레스, 습식 에칭율, 굴절율 및 수축율과 같은 필름 특성이 평가되었으며, 이는 도 21 내지 27에 도시되어 있다. 특히, 증착은 약 450 내지 500℃의 범위 온도로 WJ1000 APCVD 시스템에서 수행되었다. 약 7 내지 8kÅ의 필름 두께를 얻기 위하여, 두 작업이 사용되었다. 오존을 일정하게 하고 TEOS의 흐름을 변화시킴으로써, 필름은 8, 9, 11 및 14의 오존 대 TEOS 비율로 증착되었다. 필름은 200mm 웨이퍼의 배어 실리콘 상에 증착되었다.

그 다음, CVD 증착 필름은 본 발명의 방법에 따라 어닐링되어 열 산화물을 성장시킨다. 필름은 30분동안 질소 분위기에서 900, 1000 및 1150℃로 어닐링되었다. 또한, 1.5kÅ 질화실리콘으로 코팅된 패턴 및 배어 실리콘 웨이퍼가 증착 후 100, 200 그리고 300분 동안 50% 산소 분위기하에서 1000℃의 온도로 어닐링하는데 이용되었다.

필름 두께 및 굴절율(RI) 측정은 Tencor UV 1250 머신을 이용하여 수행되었다. 증착과 어닐링 후의 스트레스는 Tencor FLX-5400 머신을 이용하여 측정되었다. HF(10:1)는 습식 에칭율(WER)을 결정하기 위해 사용되었다. 형성된 열 산화물 두께의 검사는 질화실리콘에 의해 커버된 구조의 단면에서 SEM을 이용하여 평가되었다.

본 발명자는 스트레스의 양이 어닐링 온도에 의해 우선적으로 결정됨을 알았다. 분위기의 타입은 스트레스에 커다란 영향을 미치지 않는 것으로 나타났다. 어닐링 주기의 지속시간 또한 스트레스에 커다란 영향을 미치지 않는 것으로 나타났다. 하지만, CVD 필름을 증착하기 위해 사용된 증착온도는 필름에서 후-어닐링 된 스트레스에 영향을 미칠 수 있다. 도 21에 도시된 바와 같이, 450℃에서 증착된 필름은 500℃에서 증착된 필름보다 스트레스가 적은 것으로 나타난다.

오존 대 TEOS 비율이 필름에서 후 어닐링 스트레스에 영향을 크게 미치지 않는 것으로 나타났다. 그러나, 보다 높은 오존 농도는 일반적으로 도 21 및 22에 도시된 바와 같이 어닐링 단계 후에 보다 큰 스트레스를 야기한다. 어닐링 단계가 1150℃에서 수행될 경우에는 예외이다. 고온에서의 어닐링 단계는 오존 농도가 증가함에 따라 스트레스를 소폭 감소시키는 것으로 나타나 있다.

어닐링 단계에서 열 산화물 성장 두께는 SEM에 의해 평가되었다. 본 발명의 방법에 있어 다양한 단계에서의 필름에 대한 SEM 포토는 도 23a 내지 23d에 도시되어 있다. 특히, 도 23a는 TEOS와 오존을 이용하여 좁은 트렌치에 증착된 필름을 도시하고 있다. 도 23b는 200분 동안 1000℃의 50% 산소 분위기에서 어닐링된 후의 동일한 필름을 도시하고 있다. 도 23c는 TEOS와 오존을 이용하여 넓은 트렌치에 증착된 다른 필름을 도시하고 있다. 도 23d는 200분 동안 1000℃의 50% 산소 분위기에서 어닐링된 후의 동일한 필름을 도시하고 있다. 도 23a와 도 23b는 실리콘 소비에 대해 비교하고 있다. 도 23c와 도 23d의 필름은 포토화하기 전에 HF에 의해 처리되었다. 도 23c와 도 23d는 CVD 산화물, 열 산화물, 그리고 실리콘 기판 사이의 경계를 명확하게 보여주고 있다. 열 산화물의 두께는 약 380Å이다.

실리콘 기판과의 직접적인 접촉 없이, CVD 필름의 수축율이 질화실리콘(SiNx) 상에서의 두께 변동에 의해 정확하게 예상될 수 있다. 수축율과 더불어, 열적으로 성장된 산화층의 두께는 이하의 식(7)에 의해 예측될 수 있다.

두께_{열 산화물}= O2 - O1 x (N2/N1) (7)

여기서, N1은 어닐링 전 SiNx 상의 두께이고; N2는 어닐링 후 SiNx 상의 두께이며; O1은 어닐링 전 실리콘 기판(즉, 트렌치) 상의 두께이고; O2는 어닐링 후 실리콘 기판 상의 두께이다. 주어진 식을 이용하여, 다양한 프로세스 조건에서 열 산화층의 계산된 두께가 도 24에 도시되어 있다. 도 24는 다른 증착 온도, 오존 대 TEOS 비율, 그리고 어닐링 시간을 도시하고 있다. 각각의 어닐링 단계는 50% 산소 분위기 환경에서 1000℃로 수행되었다. 도시된 바와 같이, 처음 100분의 어닐링 동안 열 산화층의 평균 성장율은 약 2.5Å/min이다. 평균 성장율은 100 내지 200분의 어닐링 동안 약 1.3Å/min으로 느려지고, 200 내지 300분 동안 어닐링된 경우에는 약 1.15Å/min으로 느려진다. 오존 대 TEOS 비율과 증착 온도는 결과에 큰 영향을 미치지 않는 것으로 생각된다.

WER 결과는 도 25의 a도, b도에 도시된 바와 같으며, 이는 다양한 증착온도와 어닐링 시간에서 오존 대 TEOS 비율의 함수로서 열 산화물에 대한 WER을 도시하고 있다. WER이 질소 분위기와 비교하여 산소 어닐링 분위기 환경을 이용할 경우 약 15%가 감소됨을 나타내고 있다. 또한, 증착 오존 농도가 증가함에 따라 WER은 감소된다. 또한, 어닐링 지속시간 길면 길수록 필름의 밀도는 높아진다. WER은 어닐링 분위기에 대한 어닐링 온도가 증가함에 따라 감소된다.

굴절율(RI)과 수축율의 결과는 다양한 어닐링 조건에 대한 오존 대 TEOS 비율의 함수로서 도 26과 도 27에 각각 도시되어 있다. 도시된 바와 같이, 산소 분위기 어닐링 조건은 질소와 비교하여 보다 높은 RI를 야기한다. 수축율은 어닐링 온도 뿐만 아니라 오존 대 TEOS의 비율에 의해 많은 영향을 받았다. 도 26과 도 27에 도시된 바와 같이 테스팅된 모든 필름은 500℃에서 증착되었다.

전술된 설명과 실험에서 알 수 있는 바와 같이, 개선된 트렌치 절연 방법은 본 발명에 의해 제공되었다. 본 발명의 장점은 실리콘 트렌치 절연(STI) 모듈을 상당히 단순화하여, STI 모듈의 소유 비용을 50% 정도 감소시킨다는 것이다. 하지만, 이에 제한되지는 않는다. 또한, 총 프로세스 시간이 40% 정도 감소된다. 산화물과 질화물의 두께가 감소되고 CP 비균일성이 감소된다. 트렌치 내 스트레스는 감소되고, 이에 따라 폴리-랩핑 문제점이 제거된다. "버텀-업(bottom-up)" 충전 증착 기술은, 필름에 틈(seam)없이 우수한 갭 충전을 제공하는 것으로 알려져 있다. 그리고 또한, 엄청난 비용과 시간을 소비하는 디싱 방지 CMP 기술의 필요성이, 본 발명에 의해 제공된 실질적인 평탄 필름에 의해 제거된다.

본 발명의 다른 특징 및 장점은 본 발명의 명세서를 읽는 이 기술분야의 당업자에게는 명백한 것이다. 본 발명의 특정 실시예와 실례의 전술한 설명은 예증과 설명의 목적을 위해 나타내었으며, 본 발명이 상기의 특정 실시예들에 의해 설명되었지만, 이에 제한되지 않는다. 실시예들은 설명된 정확한 형태에 대해 본 발명을 제한하거나, 발명을 전부 열거한 것은 아니며, 많은 변경, 실시예, 그리고 다양한 변형이 상기 설명의 지식에서 가능하다. 본 발명의 범위는 첨부된 청구범위와 이에 동등물에 의해 설명된 바와 같은 포괄적인 영역을 포함한다.

Claims

실리콘 함유 가스와 오존을 이용하는 화학 기상 증착(CVD)에 의해, 측벽이 구비된 트렌치를 가진 기판에 트렌치 충전 산화층을 증착하는 트렌치 절연 방법으로서,

상기 트렌치의 상기 측벽에 열 산화물이 성장되기 전에 상기 트렌치 충전 산화층을 증착하고,

상기 실리콘 함유 가스와 오존은 기판 상에 선택적 또는 비선택적 산화층을 형성하도록 증착영역에 독립적으로 도입하는 것을 특징으로 하는 트렌치 절연 방법.
제 1항에 있어서, 약 200토르(Torr) 내지 1200토르의 압력 범위 내에서 수행하는 것을 특징으로 하는 방법.
제 1항에 있어서, 상기 트렌치 충전 산화층이 열 산화물 또는 Si₃N₄와 같은 친수성 재료의 상부층을 가진 에칭된 실리콘 트렌치를 포함하는 것을 특징으로 하는 방법.
제 1항에 있어서, 상기 기판이 Si₃N₄로 전체적으로 오버-코팅된 반도체 구조물을 포함하는 것을 특징으로 하는 방법.
제 1항에 있어서, 상기 기판이 폴리실리콘 에피텍셜 층으로 전체적으로 오버-코팅된 반도체 구조물을 포함하는 방법.
제 1항에 있어서, 상기 트렌치 충전 산화층이 실질적으로 평탄한 것을 특징으로 하는 방법.
측벽이 형성된 하나 이상의 트렌치 절연 구조를 가진 반도체 기판의 표면에 막(film)을 형성하는 방법으로서,

오존과 실리콘 함유 반응물을 이용하는 화학 기상 증착(CVD)에 의해 상기 트렌치 구조와 측벽 상에 산화막을 증착하는 단계; 그리고 상기 증착 단계에 후속하여,

상기 측벽의 표면 상에 열 산화층을 성장하는 단계를 포함하고,

상기 실리콘 함유 가스와 오존은 기판의 표면 상에 선택적 또는 비선택적 산화막을 형성하도록 증착영역으로 독립적으로 도입되는 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 성장 단계 전에 상기 측벽으로부터 임의의 자연 또는 화학 산화물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 성장 단계는 약 30초 내지 300분의 시간 주기 동안 약 700 내지 1200℃의 온도 범위에서 어닐링에 의해 수행하는 것을 특징으로 하는 방법.
제 9항에 있어서, 상기 어닐링이 산소 또는 스팀 환경에서 일어나는 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 증착 단계는 약 200토르 내지 1200토르의 압력 범위, 그리고 약 300 내지 600℃의 온도 범위에서 수행하는 것을 특징으로 하는 방법.
삭제
삭제
제 7항에 있어서, 상기 기판의 표면에 형성된 상기 막은 실질적으로 평탄한 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 증착 단계는 대략 5 내지 200의 범위에서 오존 대 TEOS의 비율을 가지는 오존과 TEOS를 가지고 수행하는 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 증착 단계는 상기 기판의 표면상에 선택적 산화막을 증착하기 위해 대략 350 내지 450℃ 온도 범위에서 수행하는 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 성장 단계는 단일 웨이퍼 노(single wafer furnace)에서 수행하는 것을 특징으로 하는 방법.
제 7항에 있어서, 상기 성장 단계는 RTP 시스템에서 수행하는 것을 특징으로 하는 방법.