TW413850B - Method for forming thin films and manufacturing method of semiconductor device - Google Patents

Method for forming thin films and manufacturing method of semiconductor device Download PDF

Info

Publication number
TW413850B
TW413850B TW088112529A TW88112529A TW413850B TW 413850 B TW413850 B TW 413850B TW 088112529 A TW088112529 A TW 088112529A TW 88112529 A TW88112529 A TW 88112529A TW 413850 B TW413850 B TW 413850B
Authority
TW
Taiwan
Prior art keywords
phosphorus
film
insulating film
thin film
oxygen
Prior art date
Application number
TW088112529A
Other languages
English (en)
Inventor
Kazuo Maeda
Noboru Tokumasu
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW413850B publication Critical patent/TW413850B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31625Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

___ 413850 五、發明說明(1) " -- 發明的領域: 本發明係有關於一種成形介面絕緣薄膜的古 法 、q、J 乃 ',依此 成形的薄膜可平坦地覆蓋在半導體積體電路元件上的導 線層’及一種製造半導體裝置的方法。 、 發明的背景: 目前,由於積體電路的 電路密度愈來愈增加,在某 部含有一由多層薄膜組成的 積體電路内部導線層是由鋁 是朝向開發在低溫下(5 〇 〇 緣薄膜。 製程朝向ULSI發展因此内部的 些例子中,半導體積體電路内 多層導線層,由於在大多數的 ,形成,所以一個強烈的趨勢 C或更小)成型平坦的介電絕 第1圖顯示一種使絕緣薄膜平坦化相關的方法,此法 中是先以化學氣相沉積(CVD )或電漿促進化學氣相沉積 (PECVD)沉積一含磷的絕緣薄膜’接著再將此絕^薄膜 加熱使其流動而平坦化》此外還有回蝕刻法,如第2圖所' 示’和化學機械研磨(Chemical Mechanical pianariZa ion,CMP )法,如第3圖所示,兩者分別是以蝕刻和研磨 將不規則的表面平坦化。
在以加熱使其流動而平坦化的方法中,是以化學氣相 沉積法使得下述中之一組氣體反應成BPSG薄膜4如第1圖所 示β (1 ) SiH4 + PH3 + B2H6 + 02 (ΡΗ3 : Phosphine) (2) TEOS + TMEP + TMP or TEB + 〇2 or 03
413850 五、發明說明(2) (TEOS : tretraethoxysilane (Si (0C2H5 )4 ) , ΤΜ0Ρ : trimety 1 phosphate (PO (〇CH3 ) 3 )) 相對地,若是以電漿促進化學氣相沉積法,是將下述中之 一組氣體反應成BPSG薄膜。 (1 ) SiH4 + PH3 + B2H6 + 02 (2) TEOS + TMEP + TMP or TEB + 02 or 03 此法的特殊技術是揭露在Williams, D. S. and Dein, E. A. : J. E1ectrochera. Soc., 134, : 657, 1987, Levin, R. M. and Evans -Lutterodt, K. : J. Vac. Sci. Technol., BI, 1 : 54, 1 983, Sato, J. and
Maeda,K· : Extended Abstract of E1ectrochem. Soc. Spring Meeting :31, 1971 等文獻上。 此後’將沉積完成的BPSG薄膜4,第1圖所示,加熱 到8 50 °C使其流動而平坦化,第2圖所示。須注意的是若 是沉積PSG薄膜,則是以化學氣相沉積或電漿促進化學氣 相沉積法使用上述非含硼(B2Hb,TMB or TEB )的氣體來 反應完成,再加熱到1 〇 〇 〇以下使其流動而平坦化。 而採用回蝕刻法或化學機械研磨法時,是先以化學氣 相沉積或電漿促進化學氣相沉積法將一組氣體如第2 a圖和 第 3A 圖所示反應成 NSG 薄膜 5 (Nondoped Silicate Glass F i 1 m ),再使其平坦化。 (1 ) S i Η* + + 〇2 (化學氣相沉積或電漿促進化學氣 相沉積法) (2) TEOS + 〇2 or 〇3 (化學氣相沉積法)
413850 五、發明說明(3) (3 ) TE0S + 〇2 (電漿促進化學氣相沉積法) 在以回蝕刻法平坦化中是在NSG薄膜5上,以旋覆鑛膜 法形成一阻擔層6如第2 B圖所示,再以餘刻法將阻擋層6平 坦化’如第2C圖所示,由於钱刻的範圍包含NSG薄膜5的上 部’因此能使NSG薄膜5a平坦化。而以化學機械研磨法 時,是將NSG薄膜5如第3A圖所示磨平成NSG薄膜5b,如第 3B圖所示。 須注意的是,前述第1至3圖中的元件標號數字中i表 示一半導體基底,2表示襯底絕緣薄膜,3a和3b表示位於 襯底絕緣薄膜2上之導線層。 在以回姓刻法和化學機械研磨法平坦化中,薄膜不須 如加熱流動法要加熱到高溫,因此在要求以、低溫平坦化 時,回蝕刻法和化學機械研磨法是適用的,然而若是在導 線層3a和3b間的凹陷處形成孔洞和在沉積絕緣薄膜5時在 其他的凹陷處形成.孔涧,這些孔洞_在平坦化德依然存在, 如第2圖和第3圖所示。 以高密度電漿促進化學氣相沉積(HDPECVD ),電漿 促進化學氣相沉積,化學氣相沉積或旋覆玻璃塗覆(S0G Coating )法形成的絕緣薄膜具有優良的埋藏性質,然而 特別是在高密度積體電路元件中,若接下來不以加熱流動 法平坦化則狹窄的導線層間的凹陷處所形成的孔洞,將難 以被填滿。 另一方面,若以加熱流動法使薄膜表面平坦化,則導 線層間的凹陷處可被有效的填滿如第1圖所示,目前,尤
第6頁 413850 五 '發明說明(4) 其是BPSG薄膜此法平坦化。然而為了使Bps(J薄膜4流 動必須加熱到國勘以上,所以此胙讥薄膜4無法應用於須 -所妖吒抵办/扣j /,?、、 … 在低溫形成而作為導線層的襯底層或導線層和3b間的絕 緣層。 此例中’若BPSG薄臈的内的磷和硼濃度較高的話,則 使薄膜表面流動的加熱溫度可降低一些。然而卻會因此產 生新的問題’介面絕緣層2和4的穩定度和隔絕水氣功能將 因此而降低。須注意的是psG薄膜的情況和產生的問題是 和上述BPSG薄膜的情形—致^ 再者’為了使薄膜表面流動的加熱溫度降低,有一種 GBPSG薄膜被開發出東,其所須使薄膜表面流動的加熱溫 度較低,此GBPSG薄膜是在bpsg薄膜中加入Ge02而形成, 然而其所須的加熱溫度僅能降到75〇 t左右,所以BPSG薄 膜還是難以應用於須能在較低溫使薄膜表面流動而作為導 線層的襯底層或導線層間的絕緣層β 發明之概述: 本發明的目的是在提供一種能使薄膜流動的加熱溫度 大幅降低的薄膜成形結構的方法,和一種製造半導體裝置 的方法。 p 本發明之概述如下: 本發明之發明者是基於下述之事實: (1)傳統的BPSG薄膜和PSG薄膜分別是由si〇2 + P2〇s + B2〇3和Si02 + P2 05所形成。須注意的是PHs在傳統的反
413850 五、發明說明(5) ------ 應物氣體中’即SiH4 + a + BA + 〇2中是為三價的 碟,和氧原子的鍵結是由外界所提供,所以並 是1>2〇5。這是可以理解的,因❿並無氧原子且穩定^p3〇 是很容易由填原、子和外界所提供氧原子鍵結而^ 2 5 (2)至於BPSG薄膜内的知ςι·η 20%到80%時,此兩者理論上‘ ^晶庚/匕〇5。的組成為 本身的熔點則是使BPSG薄膜流動所須二^850^,而1^ ⑴P2 03的爆點是明顯的低於PW;;的溫度的關鍵[ 表1 ΡΛ (三價) 熔點:23. 沸點:U5.4*C Ps05 (¾) : 580-585'C 沸點:300’C (弈華) 於是,本發明者認為要降低使薄膜流動所須的加執瓜 度,可以Ρζ〇3取代BPSG薄膜和PS(;薄膜内所含的/〇的。熱/姐 為了要形成含高濃度的PA的BPSG薄暝和p2Sr5雙胺 本發明者嘗試將含磷的化合物在缺氧的狀態溥膜, 此材料的構想有下列步驟:(υ以含磷的三^賈氣、化。製作 沉積薄膜的反應物氣體及,(2)以低氧含量二含合物作為 寻(1)的含碟化合物作為反應物來沉積薄臈j 化合物 以使用 前述方法(1) ’(2)項中所提的含磷化合物0。 結構為Si —〇 —P的含磷化合物,其結構式如下,可
第8頁 五、發明說明 η CH3 〇CH3
I I CH3^ Si —o — p
1 I C^3 〇CH3 或 CH3 CH3 1 1 I 、 CH3— Si— 〇 — p
I I CH3 CH3 、 前述方法(2 )項中所提的低氧含量的含矽化合物.是可 ζ1) 以使用如類似六甲基二梦氧院(Hexamethyldisloxane, HMDS0)等的化合物。 再者,為了降低沉積薄膜的反應物氣體中的氧含量, 且僅使用一含填化合物及一發氧化合物而不加入其他的氧 化性氣體。然而,若不加入其他的氧化性氣體,薄膜沉積 的速率會降低,因此可加入微量的氧化性氣體,如氧氣 15sccm以下或lOsccm以下更佳,在如此的狀況下,缺氧的 狀態可以維持而形成含高濃度ΚΙ的薄膜,且反應速率亦 能達到一定程度。 製造含高濃度的匕〇3的BPSG薄膜和PSG薄膜,是以電^ 裝促進化學氣相沉積法使闬一含磷化合物及一矽氧化合物1 加入微量或不加入氧化性氣體來作為反應物氣體,當此含' 鱗的絕緣薄膜以傅力葉紅外線分光儀(Fourier
413850 五、發明說明(7)
Transformation Infrared Specrophotometric, FTIR)分 析時可確知此絕緣薄膜内含有高濃度的p2〇3。於是,薄臈 流動所須的加熱溫度就會與薄膜的成形溫度(240〜4 30 °C ) 一致。 本發明不僅發現薄膜流動所須的加熱溫度可以隨調整 匕〇3的濃度而改變’亦發現p2〇3的濃度可以容易的以調整薄| 膜的成形溫度、氧化性氣體的加入濃度和含磷化合物的氣> 體流速而改變。 圖式之簡單說明: / ..· i 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂’所附圖表說明如下: 第1 A和第1B圖係顯示傳統之成形介面絕緣薄膜後再以 加熱流動法使其平坦化之製程剖面圖。 第2 A至2 C圖係顯示傳統之成形介面絕緣薄膜後再以回 飯刻法使其平坦化之製程剖面圖。 第3A和第3B圖係顯示傳統之成形介面絕緣薄膜後再以 化學機械研磨法使其平坦化之製程剖面圖。 第4A和第4B圖係顯示依據本發明第一實施例的方法成 形含P2 03的PSG薄膜之製程剖面圖β ' 第5 Α至5 C圖係顯示依據本發明第一實施例的另一方法 成形含P2 03的PSG薄膜之製程刮面圖。 第6圖係顯示依據本發明實施例的成形方法所使用沉 積薄膜裝置的結構之侧視圖。
413850 五、發明說明(8) 第7A和第7B圖係顯示依據本發明第二實施例的方法成 形BPSG薄膜之製程剖面圖。 第8圖係顯示依據本發明第三實施例的方法成形薄膜 之製程剖面圖。 第9圖係顯示依據本發明實施例的含填絕緣薄膜成形 速率對於RF功率的相關圖。 第1 0 A圖係顯示依據本發明實施例的方法成形p S G薄膜 完成時的成分分析結果r 第10B圖係顯示PSG薄膜進行退火熱處理後的成分分析 結果。 第11圖係顯示依據本發明實施例成形PSG薄膜時PSG薄 膜中磷的縮減率(%)與薄膜成形的反應物氣體中氧氣加入 流速的關係。 第1 2圖係顯示依據本發明實施例成形psG薄膜時PSG薄 膜的收縮率與薄膜成形的反應物氣體中氧氣加入流速的關 係0 第1 3A和第1 3B圖係顯示依據本發明實施例在一基底上 以氣氣作為輸送氣體且在薄膜成形的反應物氣體中加入氧 化性氣體成形PSG薄犋之製程剖面照片。 第14A和第1 4B圖係顯示依據本發明實施例在一基底上 以氣氡作為輸送氣體且在薄膜成形的反應物氣體中未加入 氧化性氣體成形PSG薄膜之製程剖面照片。 —第1 5A和第1 5B圖係顯示依據本發明實施例在—基底上 以氬氣作為輸送氣體且在薄膜成形的反應物氣體中加入氧
第11頁 五、發明說明(9) 化性氣體成形PSG薄膜之製程剖面照片β 第1 6 Α和第1 6 Β圖係顯示分別在第1 3 Α至1 5 Α圖和第1 3 Β 至15B圖在薄膜成形前該基底之剖面圖。 較佳實施例: 為了讓本發明之上述和其他,目的、特徵、和優點能更 明顯易懂’下文特舉一些較佳實施例,並配合所附圖表, 詳細說明如下: 第一實施例: 依據本發明第一實施例,一種以電漿促進化學氣相沉 積法成形PSG薄臈的方法述敘如下。 含磷化合物是可以使用結構為Si —0 —P的含磷化合 物’如磷酸二甲基三甲基矽烷基酯(此後標示為 SOP-ll(a)) ’其結構式如下^
CH3 CH3 I I
CH3- Si- 0 — P I I CH3 CH3 如磷酸二甲氧基三甲基矽烷基酯,(此後標示為 SOP-ll(b)),其結構式如下。
CHs 0CH3 I I
CH3- Si — 0 — P CH3 0CH3
第12頁 413850 五、發明說明〇〇) 本實施例是使用SOP-ll(b)。 反應物中至多含一個氧原子的含矽化合物,可使用矽 烷、矽羥<^1151114-11(11 = 1〜4))、矽氡烷({?03丨3^)、矽氧烷鏈 (RnH3-nSiOSiH3-nRn)。這些化學式的R表示烷基、羥基或 其衍生物,η表示0或正整數。 本實施例使用六曱基二矽氧烷(HMDSO,(CH3)3 S i 0 S i ( C H3 )3 ),此化合物的氧、碳、氫原子數目皆少於 TE0S。原因是基於六甲基二矽氧烷的化學穩定性高且因其 礙、氫原子數目少所以不易與水起反應,再者,因其氧原 子數目少’所以在此缺氧的狀態中沉積薄臈,可成長出含 南濃度P2〇3的薄膜。 此外’可使用氧化性氣體,如氧氣、—氧化碳、二氧 化碳、一氧化氮、一氧化二氮、二氧化氮等等。於本實二 例中是使用氧氣。但若使用氧氣則無法維持缺氧的狀態以 成長出含高濃度ρζ〇3的薄膜。然而’若不使用氧化性氣體M 則薄膜沉積的速率會降低,因此可加入適量的氧化性'氣 體,如氧氣15sccm以下或lOsccm以下更佳,+, ' 任如此的狀55? 下,缺氧的狀態可以維持而形成含高濃度匕〇3的薄膜,& 反應速率亦能逹到一定程度。 、且 本實施例的薄膜成形製程控制條件如下。
413850 五、發明說明(11) A 2 基庙溫茂 150-25(} t ~ .............................................. ..... .......... 氣從硬力 Τογγ SOP-lKb)^^ or Ar)^li4 (SOP-lKb)起始盃茂 ΙδΡΟ-δόΟ s〇C〇j :HWD50 or Ar)^^ 200-601) sccdi k删DS〇起始运茂: ............................... 小於 ©ccoi 丨.Ri.功f.............................................................. ........:................·.·......... · · . . ............ iibQ-m w 稱............................................................. .....:..................... ....................... ..... \m Oz'2,45 GHz : i 為了使用液態反應物,須將SOP -11 ( b )加熱到4 5 °C 將HMDS0冷卻至1 0 °C ’然後將這些液態反應物再以作為輸 送氣體的N2 or Ar氣化以便與輸送氣體混合。可以調整輪 送氣體的流速來控制SOP-ll(b)和HMDS0的供應量。 再者,如第6圖所示的電漿促進化學氣相沉積的裝置 是本實施例用來作為沉積薄膜的設備,薄膜沉積裝置3 〇 1 是由上電極203和一對在腔201内的平行平板式下電極2〇2 組成。RF功率供應源207 ’供應頻率13·56ΚΗζ的RF功率, 以將反應物氣體轉變成電漿。腔2 〇 1内的壓力須以一排氣 裝置連接到排氣port(土阜)205以將壓力降至一適當值。 此外下電極2 0 2亦作為被沉積基底的放置台以放置被沉積 基底101。用來加熱被沉積基底1〇1的裝置2〇6位於下電極 202的旁邊。 其次’以SOP-11(b)的供應源21作為提供含磷化合物
_413850_ 1 五、發明說明(12) ' 來源33的供應源’以HMDS0的供應源22作為提供含發化合 物來源3 6的供應源1以氧氣作為提供氧化性氣體來源的供 應源,以氦氣、iL氣或氮氣作為提供稀釋氣體來源的供應 源,這些氣體來源的供應源被整個集合起來經由管子2 4連 „ 接到薄膜沉積裝置301的腔201的入口 2〇4。 須注意的是,RF功率供應源2〇7是經由配電裝置208連 接到上電極203。標號24a到24d的裝置表示輸送各氣體的 導管’標號2 5a到2 5d的裝置表示流量計,標號2 5a到25 d的 裝置是為輸送各氣體的導管裝置24a到24d的開關閥門。標 號32和35的裝置是為調整供應源溫度的裝置--種加熱器 或冷卻器。 首先’將被沉積基底101 (第4A圖所示)放入電漿促 進化學氣相沉積的裝置中的腔201内,其次,將被沉積基 底1 01加熱到表2所列的基底溫度範圍。 須注意的是,被沉積基底101是為一預先在一半導體 基底11(如石夕基底)上形成一襯底絕緣層12(如氧化梦),再 於襯底絕緣層12上形成導線層13,如鋁薄膜。 其次,將第4B圖所示的薄膜沉積的反應物氣體,調整 到表2所列的製程控制條件的範圍,然後將其導入腔2 〇 1, 再以表2的R F功率將薄膜沉積的反應物氣體活化轉變成電 ) 漿。 將此狀況維持一段預定的時間’藉以成形預定沉積含 高濃度Ρ2〇3的PSG薄膜的厚度,此刻,由於PSG薄膜14内含 高濃度P2〇3或謂P2〇3的含量高於P2〇5 ’則PSG薄膜14的加熱
第15頁 _ 413850 五、發明說明(13) 流動溫度可因此被降至200〜500 °C範圍。基於上述的理 由’ PSG薄膜1 4的加熱流動溫度可降低,所以本實施例的 目標-使薄膜加熱流動溫度降低以使其平坦化即可達成。 使用上述的方法,如第5A到5B圖所示,是先將psG薄 膜1 5沉積在基底1 〇 1上,然後,再施以加熱處理以使psg薄 膜1 5流動而使其平坦化,以此製程可將psg薄膜1 5平坦化 其次’上述薄膜成形各階段的成·形速率的研究結果,可參 照第9圖。 第9圊是顯示電漿促進化學氣相沉積法中薄膜成形速 率對於RF功率的相對圖。 第9圖左邊的縱座標是薄膜成形速率的線性刻 度’橫座標是RF功率的線性刻度。 本實施例所成形的薄膜其所使用的製程控制條件如 下。 " 表3 1基底溫度 ;170 9C 丨氣體璨力 :10Ibrr !總氣通流速........................................................ !.............................. i940sccm |SOP-U(b〕流速/ HMDSO 流速 [6................. CAr Carrier gas) 〔SOP-iUb〕起始溫度:45'C )
第16頁
413850 五、發明說明(14) (HMDSO起始溫度:iOt〕 ! :氣化性氣敢流速〔02)............丨卜15 scon
'既功率 200-350 ^ :....... .................................................................................. :頻孪 I3.56MH2 根據第9圖的研究結果,加入適量的氧氣(i〜丨5 sccm, 2〜1 0 jccm更佳)到含至多一個氡原子的含矽化合物][^])3〇 時,薄膜成形速率比未加入氧氣時增加4〇到6〇%,而上述 狀況是要在能確定是缺氧的狀態中。 注意到第9圖中的含磷絕緣薄臈的收縮率對RF功率的 研究結果,亦顯示隨薄膜成形速率增加而增加。因此,薄 膜的收縮率可定義為薄膜退火後的厚度與薄膜退火前的厚 度之間的比率,即(薄膜退火後的厚度薄膜退火前 的厚度)X 1 00。 此例中’第9圖右邊的縱座標是含磷絕緣薄膜的收縮 率的線性刻度,橫座標是RF功率的線性刻度。 本研究之樣品-上述成形後之絕緣薄膜須再經表4所列 之退火條件熱處理後方可使用,退火熱處理在第三實施例 中有詳細說明,於此不贅述。
第17頁 _413850 五、發明說明(15) 表4 ;退火條# :苐一退火氣Μ遒 ........................................ % 丨熱處理溫度 丨 650t 丨間........................ 丨分鐘 丨第二退 ................................ ;〇i 溫灰............................ ..... ·.!.....- ........................ _"C 「运_'火8^靖............................. ;i5分錢 根據本第一實施例的薄膜成形方法,以含至多一 個氧原子的六甲基二矽氧烷(HMDS0)作為含矽化合物的供 一 應來源,以SOP- 11 (b)作為含鱗化合物的供應來源,以加 入少於1 5 seem的適量氧氣作為氧化性氣體的供應來源。 根據本第一實施例的薄膜成形方法,薄膜成形的總反 應物氣體含量中’氧氣的量可被縮減,即可沉積含高濃度 P203的PSG薄膜15 ’因而可將薄膜的加熱流動溫度降低至 500 °C以下的範園。 再者,由於加入少於15 seem適量的氧氣作為氧化性 氣體,薄膜成形速率亦能達到一定適當的程度^
咕^ Q 第二實施例: 依據本發明第二實施例’ 一種以電漿促進化學氣相沉 積法成形含Ρζ〇3的BPSG薄膜的方法述敘如下,亦參照第7A 和7B圖。
第18頁 413850 五、發明說明¢16) 和7 B圖。 以混合氣體HMDSO + SOP-ll(b) + TMP 或 TEB + 02 作為反應物來沉積薄膜。 本實施例的薄膜成形製程控制條件如下。 表5 基底溫度 1150-250 VC SOP-llCb)^ or Ar) 洗速 (S0P-li〔b)起始溫度:45 :2^I0 Torr ;300^800 seem |t) iHMSO ^^CNZ or Ar)^ 200-600 seem 丨〔_50起始溫度:i(TC) H流速 ;5-200 seem |TME或TEB流速 13-400 seem 1氣化性氣艚流速C02〕 丨小於15 seem 丨EF功孛 150-300 W 丨頻孪 380 JOiz-2. 45 GHz 在上述的狀況,以S i 02 + P2 03 + B2 03混合氣體所沉積 的薄膜-BPSG薄膜17 (含磷絕緣薄膜)是在第7B圖的基底 101上成形的,請注意,第7A圖是顯示基底101未沉積薄膜 前的剖面圖。 如同第一實施例,P2 03的濃度或P2〇3/P2〇5的比率可以
第19頁 413850 五、發明說明(π) 調整氧氣的加入濃度、基底溫度、含磷化合物、或含硼化 合物的氣體流速而改變。因此,BPSG薄膜1 7流動所須的加 熱溫度可以隨調整ρζ〇3的濃度而降低至2〇〇〜5〇()£lc的範圍。 再者,由於加入少於15 SCCm適量的氧氣作為氧化性 氣體,薄膜成形速率亦能達到一定適當的程度。 第三實施例: 由於Pa〇3自身與水親和力強,因此當前述的pS(i薄膜14 和15a及BPSG薄膜17成形完後,拿到空氣中,他們將會吸 收空氣中的水氣。於是為了使用這些薄膜能.作為半導體元 件的介面絕緣層,所以必須使含p2〇3的PSG薄膜14和15a及 BPSG薄膜17能安定而不會吸收水氣β . 依據本發明第三實施例,一種可以使含Ρ2〇3的PSG薄膜 14和1 5 a及B P S G薄膜1 7能安定的方法敘述如下,亦參照第8 圖。 以第一實施例的薄膜成形方法,所成形完後的樣品-基底上已沉積薄膜,將此基底放入腔中,且加熱到6 5 0 V。 其次,將氮氣導入腔中,在氮氣的氣氛中將此基底在 650 °C下退火15分鐘°接著’停止氮氣的供應’再以氧氣 導入腔中,在氧氣的氣氛中再將此基底在65(TC下退火15 分鐘。 在退火熱處理後’ PSG薄膜Η和15a及BPSG薄膜17内 所含的p2 〇3將被轉變成6 〇5。
第20頁 413850 五、發明說明(18) 如前所述’在薄膜成形完後’再在氮氣和氧氣的氣氛 中進行退火熱處理,可將PSG薄膜14和15a及BPSG薄膜17内 所含的Ρζ〇3轉變成P2〇s,而使其安定。此外’最終組成的p 2 〇5會使PSG薄膜14和15a與其同類薄膜呈現出鈍化的效果而 提供安定的介面絕緣層特質。請注意,含磷絕緣薄膜中殘 餘的碳原子同時在退火熱處理時被氧化β 因為PSG薄膜1 4和1 5 a及BPSG薄膜1 7易於吸收水氣的性 質,被上述的製程所改良’所以可以將這些薄膜應用在半 導體元件的製造上。 須注意的是,防止水氣吸收的覆蓋絕緣薄膜可以沉積 在未退火或退火過的PSG薄膜14和15a與其同類薄膜上。 再者,雖然前述實施例分別使用成形薄膜的電漿促進 化學氣相沉積裝置和改良薄膜性質的退火爐,而為了使薄 膜不會暴露在空氣中達成立即改善的效果’電漿促進化學 氣相沉積裝置和退火爐必須以一裝載鎖定腔 (Load-locking Chamber)連結起來,而組合成一個整體的 薄膜成形裝置。 '10 如第一到第三實施例所述’由於被成形的絕緣薄膜 中的含磷化合物含高濃度& 〇3 ’因此,薄膜流動所須的加 熱溫度可以被明顯地降低至5 〇 〇 C以下的範圍。 因此,這呰薄膜可應用在作為覆蓋由鋁所形成的導線 層的介電絕緣薄膜。再者,即使將這些薄膜應用在有一淺 擴散層的半導體元件上作為導線層的襯底絕緣薄膜會有加 成的改良效果’吁以防止雜質在擴散層的重新分佈。
第21頁 413850_ 五、發明說明(20) 表6 薄族成肜條# 基底溫度 :170 t 腔内氣锻壓力 3Torr CN2) STorr CAr) SOP-1Kb)蒸氣流速 400 sccmCN2) ;〔S0P-LKb〕起始溫度:45 t 627 sccmCAr) ;C21Ibrr)) iHMDSO^氩流速 丨250 sccm〔N2) (HMDS0 起始溫度:i 01: 1; 26Tbirr)) 313 sccmCAr) 稀釋氣艎流速 iilO scciei(N2〕 0 sccra(Ar) 氣化性釓橄流速(¾) ;0, 2, 5, and 10 ;sccm EF功奉 [l5〇W....................................................... 頻孛................................................................. 13.56GHz 上下電極的距雔 25mjn 退火條# 第一退火氣氛氣艘 %........................
第23頁 413850 五、發明說明(21) 熱處理溫度 65(TC 返火時間 15分錢 第二退火氣氛氣體............ ..................〇2 一 — 熱處理溫度 650*0 ............. ................................ 15¾
根據以F T I R分析的成分分析結果,對於所有樣品中 CHS、Si- CH3和Si- OH在薄膜沉積完時的吸收強度被確 定’吸收強度隨加入氧氣的增加而變小,另一方面,對於 所有樣品中C H3和S i - CH3在退火完後的吸收強度消失。雖 然S i - 〇H在退火完後的吸收強度在隨氧氣的加入量0 ’ 2, 和5 s c c m樣品中被確定,然而吸收強度並無太大差距且比 在薄膜沉積完時的吸收強度減小。另一方面’Si- 0H在氧 氣的加入量1 0 s c c m樣品中吸收強度消失。 在退火完後,P. = 0 (P205 )即磷和氧的雙鍵的吸收強 度在隨氧氣的加入量〇,2,和5sccin樣品中無法被確定, 但當在氧氣的加入量l〇sccm樣品中p = 〇 (P2〇5)的吸收強 度可以被確定。 因此,P2 03的吸收強度無法以F τ IR分析確定,而僅有 P2 〇5的吸收強度可以被偵測到。基於此觀點的研究結果, 可以合理的推論,在退火完後P2〇5的吸收強度在隨加入較 小量的氧氣〇 ’ 2,和5 s c c in樣品中無法被偵測到,這是因 為只有小量的P2〇3轉變成p2〇5。但當在氧氣的加入量到 lOsccm時’ P2〇3在退火完後轉變成p2〇5的量大幅的增加,而
第24頁 413850 五、發明說明(23) 「氣化把氣敢流速(¾) 0,2,5, and jlo 丨 seem .............................. ................................................................ 13. 56Qiz :25mm ;巍荜.................. fjl下電―的距巍 根據第11圖顯示的結果,麟的縮減逛 的增加而減小。 牛隨著加入氧氣量 第1 2圖顯示含磷絕緣薄膜的收縮率與、 係’第12圖的縱座標是含填絕緣薄膜的收縮關 刻度,橫座標是氧氣流速的線性刻度。 · Γ
本研究樣品的薄膜成形製程控制條件與第丨丨圖相 J 根據第1 2圖顯示的結果’含磷絕緣薄膜的收縮率隨著加 氧氣量的增加而減小。 & 由上述第11與第12圖的研究結果,磷的縮減率和含碟 絕緣薄膜的收縮率隨著加入氧氣量的增加而減小的原因推 論如下’當隨氧氣加入的量增加時正成形完成時的新成長 薄膜的分解增加,且鱗在薄膜正成形完成時由三價的碳轉 變成五價的磷的量隨氧氣加入的量增加而增加。 第13、14和15圖是顯示以電子顯微鏡觀察基底ιοί上 沉積的薄膜在成長完成和退火後的剖面照片。這些照片是 γ) 為了闡明有否加入氧氣作為氧化性氣體之間的差異。 請先參閱基底1 0 1未沉積薄膜前的照片。第1 3A、1 4A 和1 5 A圖是顯示部分基底1 0 1的照片,其上以圖案的方式塗
第26頁 413850 五、發明說明(24) 佈著約0. 5 a m複晶矽薄膜52a,複晶矽薄膜52a是沉積在熱 氧化襯底薄膜51之上,在複晶矽薄膜52a之上有厚度約〇. 1 的熱氧化薄膜5 3a成形於其上,再如第16圖所顯示,形 成如部分階段間距的樣式。其次,參閱第13B、14B和15B 圖’顯示另一部分基底101的照片,其上以圖案的方式塗 佈著多個如帶狀的约0. 4 #01複晶矽薄膜52b,兩兩複晶石夕 溥膜5 2 b的間距為0.3 5 // m,複晶矽薄膜5 2 b是沉積在熱氧 化襯底薄膜51之上’在複晶石夕薄膜52b之上有厚度約0.1私 m的熱氧化薄膜53b成形於其上,亦如第丨6圖所顯示。 第13 A和13 β圖之研究樣品的薄臈成形製程控制條件與: 第11圖相同。請注意,加入氧氣作為氧化性氣體的流速為 2 seem。 再者,第14A和14B圖之研究樣品的薄膜成形製程控制 條件與第13A和13B圖相同。請注意,但並不加入氧氣。第 14A和14B圖之研究樣品的退火熱處理製程控制條件與第 10A和10B圖相同。 其次,第15 A和15B圖之研究樣品的薄膜成形製程控制 條件與第10A和10B圖相同。此例中,是以氬氣作為輸送氣 體,加人氧氣作為氧化性氣體的流速為2 sccm。在退火熱 處理製程控制條件上’是以氮氣作為退火氣氛氣體,基底隻 溫度設定為650 t,熱處理時間設定為5分鐘。 根據第13A到15A圖和第13B到15B圖顯示的結果’在薄 膜成形時加人氧氣作為氧化性氣體,則極小的孔,洞(〇.12 _)會在薄膜成形完成時立即消失,如第13β圖所顯示。 t作為輸送 -I面的特色: L氣作為氧 争加入流速 I觀察薄膜 良式形成的 置間距為 觀察到極 k大,磷由t) S 。然而, 夺得到流動 f須設定在 ,然其並非 _本發明之 tb本發明之 事。 变設定為 以設定為y) 岛含矽化合 矽化合物亦
413850
但其他含至多一個氧原子的含矽化合物亦 物的供應來源 可使用。 氣 雖然是以氬氣與氡氣作為輸送氣體,而亦 可使用氦 雖然是以氧氣作為氧化性氣體,但為達此 亦可使用如-氧化碳、氧化碳、一氧化氮、—氧= $、二氧化氮等等。相對地,亦可選擇不加入任何氧化性 氣體。 〇
再者,雖然沉積薄膜的裝置是以電漿促進化學氣相沉 積法的平行平板型式作為成形的裝置,但本發明並不限定 此裝置型式,其他電漿促進化學氣相沉積法的裝置如ECR (Electron Cyclotron Resonance)型式的電漿促進化學 氣相沉積裝置亦可使用。 % 以將反應物氣體轉變成電装的RF功率頻率並不限定是 13.561(112。1??功率的頻率範圍從3801(112到2.450112皆可使 用0 如前所述,依據本發明含磷的絕緣薄膜的成形是以加 入少量的氧化性氣體於含三價磷的含磷化合物與含至多一 個氧原子的含矽化合物的混合氣體中作為反應物,而亦可 選擇不加入任何氧化性氣體於混合氣體。 由於含磷的絕緣薄膜可以在缺氧的狀態中成形,因此 可以成形含高濃度P2〇3的含麟的絕緣薄膜,且薄膜流動所 須的加熱溫度可以被大幅地降低至5 00 °c或更低。若加入 微量的氧化性氣體,薄膜成形速率亦能達到一定程度。
第29頁 413850
第30頁

Claims (1)

  1. 413850 .祕U52S ______ 六、申請專利範園 1. 一種薄膜成形方法,包括下列步驟: 將一薄膜成形的反應物氣體活化成電漿,該薄膜成形 的反應物氣體包括一含磷化合物、一含矽化合物和一氧化 性氣體,該含磷化合物内含三價的磷,其結構為s i -0- P, 該含矽化合物内含至多一個氧原子;及 使該組成的薄膜成形反應物氣體可以在缺氧的狀態中,在 一基底上,互相反應形成一含P2〇3的含磷的絕緣薄膜。 〇 2. 如申請專利範圍第1項所述之方法,其中,該薄膜 成形的反應物氣體中的該氧化性.氣體被去掉,再將該薄膜 成形的反應物氣體活化成電漿及使該組成的薄膜成形反應 物氣體可以在缺氧的狀態中,在一基底上,互相反應形成 該含P2 〇3的含磷的絕緣薄膜。 3. 如申請專利範圍第1項所述之方法,其中,該氧化 性氣體是氧氣、一氧化碳、二氧化碳、一氧化氮、一氧化 二氮和二氧化氮其中的一者。 4. 如申請專利範圍第1項所述之方法,其中’該含磷 化合物内含三價的磷’取其該結構Si-0-Ρ的結構式為下列 結構式其中的—者; CHs ' CH3 I I Si— 〇 — P I I CH3 CH3 或
    413850 六、申請專利範圍 CH3 OCH3 I [ Chi3— Si — Ο — p CH3 _ 麵 5. 如申請專利範圍第1項所述之方法,其中,在該含 P£〇3的含磷的絕緣薄膜成.,形完成後,將該含磷的絕緣薄膜 在含氧氣的氣氛中加熱,因而將該含磷的絕緣薄膜内所含 的P2 03轉變成P2〇5。 6. 如申請專利範圍第1項所述之方法,其中,在該含 P203的含磷的絕緣薄膜成形完成後,將該含磷的絕緣薄膜 加熱使該含磷的絕緣薄膜流動,因而將該含磷的絕緣薄膜 平坦化。 7. 如申請專利範圍第6項所述之方法,其中,加熱該 含磷的絕緣薄膜的溫度是為7 0 0 °C或更小。 8. 如申請專利範圍第6項所述之方法,其中,在將該 含磷的絕緣薄膜加熱使該含磷的絕緣薄膜流動,因而將該 含磷的絕緣薄膜平坦化之後,將該含磷的絕緣薄膜在含氧 氣的氣氛中加熱,因而將該含磷的絕緣薄膜内所含的p203 轉變成。 9. 一種半導體裝置之製造方法,包括下列步驟: _ 在一襯底絕緣層上形成一導線層; 將一薄膜成形的反應物氣體活化成電漿,該薄膜成形 的反應物氣體包括一含磷化合物、一含矽化合物和一氧化
    第32頁 413850
    六、申請專利範圍 性氣體’該含磷化含物内兮三價的磷’其結構為s 該含矽化合物内含至多一個氧原子;及 …卜P, 使該組成的薄膜成形反應物氣體可以在缺氧的狀離、 該襯底絕緣層(12)上’互相反應形成一含p2〇3的含w : ’ I 緣薄膜,以覆蓋該導線層(1 3 a,1 3 b )。 %的系邑 10. 一種半導體裝置之製造方法,包括下列步驟. 在一襯底絕緣層上形成一導線層; ‘ 將一薄膜成形的反應物氣體活化成電漿,該薄膜成形的反 應物氣體包括一含鱗化合物和一含碎化合物,該含填化合 物内含三價的磷,其結構為Si-0-P,該含矽化合物内含系 多·—個氣原子;及 使該組成的薄膜成形反應物氣體可以在缺氧的狀態 中,在該襯底絕緣層上,互相反應形成一含P203的含磷的 絕緣薄膜’以覆蓋該導線層。
TW088112529A 1998-12-04 1999-07-23 Method for forming thin films and manufacturing method of semiconductor device TW413850B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34540498A JP3251554B2 (ja) 1998-12-04 1998-12-04 成膜方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW413850B true TW413850B (en) 2000-12-01

Family

ID=18376373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088112529A TW413850B (en) 1998-12-04 1999-07-23 Method for forming thin films and manufacturing method of semiconductor device

Country Status (5)

Country Link
US (1) US6221755B1 (zh)
EP (1) EP1006569A3 (zh)
JP (1) JP3251554B2 (zh)
KR (1) KR100339820B1 (zh)
TW (1) TW413850B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458720B1 (en) 1999-07-23 2002-10-01 Matsushita Electric Industrial Co., Ltd. Method for forming interlayer dielectric film
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP4606552B2 (ja) * 2000-06-27 2011-01-05 富士通株式会社 半導体装置
US20020182342A1 (en) * 2001-04-13 2002-12-05 Luc Ouellet Optical quality silica films
TW564499B (en) * 2002-05-20 2003-12-01 Mitsubishi Electric Corp Method for manufacturing a semiconductor device
US7145182B2 (en) * 2003-09-12 2006-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated emitter devices having beam divergence reducing encapsulation layer
DE102004032761A1 (de) * 2004-07-06 2006-01-26 Infineon Technologies Ag Verfahren zur Herstellung komplex strukturierter Leitbahnebenen mit Kontaktflächen auf elektronischen Bauelementen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346228A (ja) * 1989-07-13 1991-02-27 Kojundo Chem Lab Co Ltd 酸化膜形成法
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH06120207A (ja) * 1992-10-07 1994-04-28 Sumitomo Metal Ind Ltd 絶縁膜の形成方法
US5409743A (en) * 1993-05-14 1995-04-25 International Business Machines Corporation PECVD process for forming BPSG with low flow temperature
JPH0817173B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 成膜方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JP3721208B2 (ja) * 1994-11-08 2005-11-30 旭電化工業株式会社 気相成長によるリン珪酸ガラス膜の形成法
US5895259A (en) * 1996-05-15 1999-04-20 Advanced Micro Devices, Inc. Polysilicon diffusion doping method employing a deposited doped oxide layer with a highly uniform thickness
JP2983476B2 (ja) 1996-10-30 1999-11-29 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
JP4050804B2 (ja) * 1997-04-30 2008-02-20 株式会社Adeka リン珪酸ガラス膜の形成法

Also Published As

Publication number Publication date
US6221755B1 (en) 2001-04-24
EP1006569A3 (en) 2001-07-18
KR100339820B1 (ko) 2002-06-07
KR20000047452A (ko) 2000-07-25
JP2000174013A (ja) 2000-06-23
EP1006569A2 (en) 2000-06-07
JP3251554B2 (ja) 2002-01-28

Similar Documents

Publication Publication Date Title
KR100996816B1 (ko) 이산화규소 나노라미네이트의 증기증착
KR101847593B1 (ko) 유동가능한 cvd 갭 충진을 위한 산화물­부화 라이너 층
KR100369427B1 (ko) 성막방법및반도체장치의제조방법
JP4987083B2 (ja) Sti用の二酸化シリコンの高品質誘電体膜の形成:harpii−遠隔プラズマ増強型堆積プロセス−のための異なるシロキサンベースの前駆物質の使用
US7335609B2 (en) Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
TWI234204B (en) A method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
KR100424969B1 (ko) 반도체 장치의 제조방법
EP1980646A1 (en) Improved gap-fill despositions in the formation of silicon containing dielectric materials
JPH05195228A (ja) 低温化学蒸着法
JP2000049157A (ja) 低誘電率を有する水素化オキシ炭化珪素フィルムの製造方法
TW543115B (en) Method and apparatus for forming an interlayer insulating film, and semiconductor device
KR20150126874A (ko) 제어되는 에어 갭 형성
TW413850B (en) Method for forming thin films and manufacturing method of semiconductor device
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
US20150196933A1 (en) Carbon dioxide and carbon monoxide mediated curing of low k films to increase hardness and modulus
JP2702430B2 (ja) 半導体装置の製造方法
TW579546B (en) Film forming method and manufacturing method of semiconductor device
KR20090002973A (ko) 절연막 형성방법, 이 방법으로 형성된 절연막 및 이 방법을이용한 반도체 소자의 갭-필 방법
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
JPH09293716A (ja) フッ素含有絶縁膜の形成方法
JP4426808B2 (ja) 成膜方法及び半導体装置の製造方法
KR20010063710A (ko) 반도체 소자의 층간 절연막 형성 방법
JPH09246267A (ja) Cvd法による酸化珪素膜の製造方法
JPH05500885A (ja) 集積回路のシリケート層の製造方法
JPH04171936A (ja) Psg膜の形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees