JPH05500885A - 集積回路のシリケート層の製造方法 - Google Patents

集積回路のシリケート層の製造方法

Info

Publication number
JPH05500885A
JPH05500885A JP2515114A JP51511490A JPH05500885A JP H05500885 A JPH05500885 A JP H05500885A JP 2515114 A JP2515114 A JP 2515114A JP 51511490 A JP51511490 A JP 51511490A JP H05500885 A JPH05500885 A JP H05500885A
Authority
JP
Japan
Prior art keywords
layer
silicate layer
pressure
polysiloxane
silicate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2515114A
Other languages
English (en)
Other versions
JPH0732150B2 (ja
Inventor
ジグムント，ヘルマン
クランプ，アルミン
Original Assignee
フラウンホファー―ゲゼルシャフト　ツアフェルデルング　デア　アンゲバンテン　フォルシュング　アインゲトラゲナー　フェライン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホファー―ゲゼルシャフト　ツアフェルデルング　デア　アンゲバンテン　フォルシュング　アインゲトラゲナー　フェライン filed Critical フラウンホファー―ゲゼルシャフト　ツアフェルデルング　デア　アンゲバンテン　フォルシュング　アインゲトラゲナー　フェライン
Publication of JPH05500885A publication Critical patent/JPH05500885A/ja
Publication of JPH0732150B2 publication Critical patent/JPH0732150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路のシリケート層の製造方法及びその装置技術分野 本発明は、集積回路のシリケート層を製造する方法及びその装置に関する。
背景技術 集積回路に設けられるシリケート層は、一般に、ポリシリコン面及び中間酸化物 絶縁層の下の拡散域を、前記中間酸化物絶縁層の上に配置されアルミニウムで構 成される配線から電気的に絶縁するための中間酸化物絶縁層として使用される。
更に、中間酸化物絶縁層は、ポリシリコン構造か形成される前の基板上に形成さ れる回路構成の表面凹凸を均一または平坦にするのに使用される。回路構成の垂 直段差は、中間酸化物絶縁層によりできる限り平坦にする必要がある。その理由 は、その後のアルミニウムスパッタリング処理によりアルミニウム配線か形成さ れる際に陰影の影響が生じ、また更に、その結果基板内の過度の段差によりアル ミニウム配線か突出し破壊されるからである。集積度か増大するにつれて水平寸 法の減小することにより、層の表面段差の厚さか変化しないままのときは、高さ 一幅の比率か増大するため、集積回路の集積度か増大すると、これらの問題点は ますます危険性を存することとなる。
集積回路の構成面を平坦にするための最終的に必要な方法としては、以下に述へ る２つの方法か現在使用されている。
第一の方法によれば、基板上に形成された表面に凹凸の有る回路構成に、スピン −オン処理によるポリシロキサン層が使用される。この方法で使用されるポリシ ロキサン層はまたスピン−オンガラス（ＳＯＧ）として知られる。前記スピン− オン処理か施された後、その後の調整処理においてポリシロキサン層はソリケー ト層または５１０２層に変換される。この方法において、ポリシロキサン層の化 学成分は変化せずに、ポリシロキサン層の厚さとともに流出特性及び粘性だけか 略限界内に調整できる。ポリシロキサン層を前記スピン−オン処理で形成する場 合、薄層及び大きなウェーハ寸法全体に均一の厚さを有する層を製造するのは技 術的に困カＦである。更に、化学成分を利用するのは不可能であり、従って集積 回路の特殊な表面に必要な、例えば商業的に利用できるポリソロキサンの流出特 性及び粘性か、溝を充填するのに必要となる。その理由は、ポリシロキサンの成 分及び流出特性の適用は、製造業者によってのみ達成できるからである。
第二の方法によれば、硼素リンシリケートガラス層を化学蒸着法（ＣＶＤ）で中 間絶縁層として製造する。この蒸着法には、開始ガスとしてシラン化合物又は有 機ノロキサン化合物を、例えば酸素（０□）と同様にＢ２ＨＩ及びＰＨ，のよう な、ドーピングガスとともに使用するのか好ましい。これらの硼素リソシリヶー トガラヌ層は、プラズマと同様に大気圧でまたは低圧力範囲内でも純熱反応処理 により蒸着てきる。硼素リンシリケートガラス層は高い流出温度を有するので、 結果として製造過程全体に亘って高温集合体となる。更に、ホウ素またはリンの 拡散を防ぐには、例えばノリコンニトライド層のような追加の拡散防止被覆層を 使用する必要かあり、これは製造過程全体に亘って必要である。また、複雑な化 学構造及び成分を有するため、コンタクトホールのエツチング等の次の処理ステ ップを行う際に硼素リンシリケートガラス層は取扱か困難である。
１９８８年４月付技術刊行物”５ｏｌｉｄ　５ｔａｔｅ　Ｔｅｃｈｎｏｌｏｇｙ ”、　１１９−１２２頁には、絶縁中間層を製造するＰＥ−ＴＥＯ３処理か既に 開示されている。この処理ではＳｉｎ、が蒸着される。種の製造は、気体室内の プラズマ点火により行われる。ウェーハ表面上の種の反応は、約３００°Ｃて起 きる。この結果、ウェーハ表面に順応性のあるカバーか備えられることに基づい た吸着−制御反応を生しる。
イギリス特許２０４８２３０は、酸化物の光化学蒸着法を開示しており、公知方 法のひとつの変更例として、ＴＥＯＳと同様に開始物質として酸素ドナーを使用 している。
本文献は連続反応について詳細に開示しているが、前記連続反応は公知の拡散− この先行技術を基礎として、本発明は、形成されたシリケート層か表面凹凸を広 い範囲に亘って平坦にするとともに、広い表面に亘って均一な層の厚さで製造さ れるように、また蒸着されたポリシロキサン層の流出特性を自由に調整できるよ うに、ソリケート層の製造に使用する方法及び装置を更に改良するための課題に 基つくものである。
この課題は、請求項１による方法及び請求項１０による装置により解決される。
以下に、本発明によるシリケート層の好ましい製造方法と製造装置の一例を実施 例とともに添付の図面を参照して詳細に説明する。
図面の簡単な説明 第１図は、本発明によるシリケート層の製造装置の実施例を示すものであり、本 発明による方法を実施するのに適した装置である。
第２図は、本発明装置における本発明方法によるシリケート層を適用した後の平 坦な溝構造を育する集積回路の断面図である。
実施例 Ｖで表示される第１図の装置は、集積回路の基板上に形成される回路構成の表面 上の凹凸を平坦にするための集積回路内の中間酸化物絶縁層としてのシリケート 層を製造するのに使用されるもので、反応室１及び凝縮室２を備える。反応室１ は、加熱コイル３による加熱装置により加熱され、また光源から紫外線か照射さ れる。光源は、５ｕｐｒａｓｉｌガラスプレート５により前記反応室から隔離さ れている。凝縮室２は、その内部に被覆する半導体ウェーハのための電気加熱可 能な支持装置６を備える。本実施例においては、半導体ウェーハはシリコンウェ ーハ７である。
反応室１と凝縮室２との間には放電手段８か配置され、前記放電手段８の流出開 口部９は、反応室ｌから凝縮室２にかけて約１００ｍｂａｒの圧力差が放電手段 ８を介して生じるような特性の横断面を有する。
凝縮室２は、制御弁ＩＯを介してポンプ１１に接続し、ポンプ１１の補助てその 圧力レベルを前記制御弁１０により調整できる。
０２を含むガスが第１の流量制御弁１２を介して反応室Ｉに供給される。Ｎ２０ を含むガスか第２の流量制御弁１３を介して反応室１に供給される。ＳｉＯ含有 化合物、好ましくはテトラエチルオルトシリケート、が第３の流量制御弁１４を 介して反応室ｌに供給される。液体状態で供給されるテトラエチルオルトシリケ ートを気化するための気化器１５が流量制御弁１２．１３及びＩ４と反応室１と の間に配置される。
流量制ｉ卸弁１２．１３及び１４は、供給ガスの混合比率、即ち、テトラエチル オルトノリケート　０□：Ｎ２０、か漂準状態（１ｂａｒ、　３００Ｋ）である ことを条件として３：１０：１０となるように調整される。
加熱コイル３の加熱力を十分に調整することにより、好ましくは、反応圧力か１ ００から８０　ｏｍｂａｒの圧力範囲で、反応温度は１２ｏ０から１５０″Ｃの 温度に調整される。
支持装置６の加熱力を十分に調整することにより、シリコンウェーハ７の温度と 一致する凝縮温度は３０°から９０°Ｃの間の範囲に調整される。
次に、ポリシロキサン層か、純熱調整処理または光−補助調整処理のいずれかに よりノリケート層に変換する。この後、製造されたシリケート層に、公知のアル ミニウム配線か設けられる。
上述の方法の場合、テトラエチルオルトシリケートは前駆物質として使用される 。ＳｉＣ含有有機化合物を前駆物質として使用する代わりに、ＳｉＣ含有有機化 合物を使用できる。
上記の場合のポリシロキサンの分子式は以下のとおりである。
（１）　Ｓｉ　［０□エ　（ＯＨ）４ア（ＯＣｚＨｓ）４−　コ　ｘ＋ｙ＋ｚ＝ 　１ｘ、ｙ、ｚ≠０ （２）　Ｓｌ　［０２，（ｏＨ）４．（ｃＨｗ）４．　コ　）（＋ｙ＋ｚ＝　１ ｘ、ｙ、ｚ≠０ 式（１１は、ＴＥＯＳ　５ｌ（ＯＣ２Ｈ５）−を前駆物質として使用する場合に 適用でき、式（２）は、ヘキサメチルジシロキサン又はテトラメチルシクロテト ラシロキサンのような＝Ｓｉ−Ｃ＝結合を含む前駆物質を使用する場合に適用で きる。
下記物質は、各々ＳｉＯ含有またはＳｉＣ含有有機化合物としてまた前駆物質と して使用できる。
］、　アルキルソラン、即ち、テトラメチルシラン　５ｉ（ｃＨ３）４゜［［、 アルコキシシラン、即ち、テトラエトキシシラン（ＴＥＯＳ）　５ｌ（ＯＣ２Ｈ −）４゜］］］、低分子シロキサン、即ち、ヘキサメチルジシロキサン　Ｓｉ工 ｏ（ｃＨｚ）ｇ、及びＩＶ、低分子シクロシロキサン、即ち、オクタメチルシク 口テトラシロキサン５１４０４（ＣＨ２）１ 本発明による方法では、適宜な温度条件及び圧力条件の選択に基づいてポリシロ キサンか凝縮室内で凝縮されるのに対して、凝縮室内の前駆物質のシリコンウェ ーハ７への凝縮か阻止されることか重要である。このように、シリコンウェーハ ７の温度は、凝縮室内の初期の圧力下では前駆物質の凝縮か阻止されるように選 択されるか、凝縮室内の第二の圧力下ではポリシロキサンの凝縮かできるような 値に限定される。
反応室内の第一の温度は、選択される前駆物質に依存し、また、選択された各々 の前駆物質に依存する実験により決定されることか必要である。好ましい前駆物 質であるテトラエチルオルトシリケートについては、好ましい反応温度は１２０ °から１５０°Ｃである。
公知技術で使用される吸着−制御反応とは異なり、シリコンウェーハ表面上のポ リシロキサンの凝縮は、負の半径曲線を有する構成を好ましい状態に充填する効 果を有する。この結果、表面の平坦度を増加することとなる。
本発明による方法では使用されるポリシロキサンを迅速に製造てき、また、前駆 物質を選択してそれぞれ使用する場合にポリシロキサンの特性を適用できる。
凝縮室内での凝縮処理のための必要なスケルトン条件を考廖する二となく、切り 離された反応室内での気相反応条件を決定することにより、ポリシロキサンの製 造を最大に活用できる。液相内の半導体表面一にのポリシロキサンの凝縮後、表 面上にはとのような反応も生じない。初めに述−ζたように、このような種類の 連続処理ステップは公知の処理における連続処理ステップとは異なるものである 。
第２図は、浅い溝構造を有し、また本発明方法によりシリケート層で覆われ、前 記ノリケート層によって広い範囲に亘り表面処理で平坦にされたシリコンウェー ハ７の断面図である。
本明細書に記載の方法の場合、シリケート層は、集積回路の基板上に形成された 回路構成の表面凹凸を平坦にするのに使用されるか、本発明方法により製造され るシリケート層はこのような使用のみに限定されるものではなく、絶縁体として とのようにも使用できる。
平成４年５月１２日

Claims (14)

    【特許請求の範囲】
  1. １．特に、集積回路の基板上に形成された回路構成の表面凹凸を平坦にするため の、集積回路における中間酸化物絶縁層としてのシリケート層を製造する方法で あって、 Ｏ２−含有及び／又はＮ２Ｏ−含有ガスとともにＳｉＯ−含有またはＳｉＣ−含 有有機化合物を基剤として使用する気相反応により反応室において第一の温度及 び第一の圧力下でポリシロキサンを光−誘導重合するステップと；前記第一の温 度より低温であって、凝縮室において所定の第二の圧力下でＳｉＯ−またはＳｉ Ｃ−含有有機化合物の凝縮を防止するには十分に高い温度であるが、前記第二の 圧力下でポリシロキサンが凝縮される温度よりも高い第二の温度で、前記反応室 とは別の凝縮室内で、特に集積回路の回路構成上の構成物にポリシロキサン層を 製造するためにポリシロキサンを凝縮するステップ；及びポリシロキサン層をシ リケート層に変換するステップを含んで構成されるシリケート層の製造方法。
  2. ２．前記第二の圧力が前記第一の圧力より低いことを特徴とする請求項１に記載 のシリケート層の製造方法。
  3. ３．第一の温度が１２０℃と１５０℃との間の範囲であることを特徴とする請求 項１または２に記載のシリケート層の製造方法。
  4. ４．第二の温度が３０℃と９０℃との間の範囲であることを特徴とする請求項１ から３のいずれか１つに記載のシリケート層の製造方法。
  5. ５．第一の圧力が１００ｍｂａｒと８００ｍｂａｒとの間の範囲であり、第二の 圧力が前記第一の圧力より１００ｍｂａｒの範囲内で低いことを特徴とする請求 項１から４のいずれか１つに記載のシリケート層の製造方法。
  6. ６．ポリシロキサンの光−誘導重合方法ステップが、ＳｉＯ−含有有機化合物を 気化するステップとともに個別の流量制御手段（１２から１４）を介して開始物 質を供給するステップを含んで構成されることを特徴とする請求項１から５のい ずれか１つに記載のシリケート層の製造方法。
  7. ７．ＳｉＯ−含有有機化合物がテトラエチルオルトシリケート（Ｓｉ（ＯＣ２Ｈ ５）４）であることを特徴とする請求項１から６のいずれか１つに記載のシリケ ート層の製造方法。
  8. ８．ポリシロキサン層が純熱調整処理によりシリケート層に変換されることを特 徴とする請求項１から７のいずれか１つに記載のシリケート層の製造方法。
  9. ９．ポリシロキサン層が光−補助調整処理によりシリケート層に変換されること を特徴とする請求項１から７のいずれか１つに記載のシリケート層の製造方法。
  10. １０．特に、集積回路の基板上に形成された回路構成の表面凹凸を平坦にするた めの、集積回路における中間酸化物絶縁層としてのシリケート層を製造する装置 であって、 加熱装置（３）により加熱されて光源（４）により照射される反応室であって、 Ｏ２−含有及び／又はＮ２Ｏ−含有ガスとともにＳｉＯ−含有有機化合物が供給 される反応室（１）； シリケート層で被覆される対象物、特に集積回路（７）、を支持する加熱可能な 支持装置（６）を備えた凝縮室（２）；および前記反応室（１）と前記凝縮室（ ２）との間の接続装置であって、反応室圧力と圧縮室圧力との間に圧力差が生じ るように流出断面（９）が狭くなっている接続装置（８）を含んで構成されるシ リケート層の製造装置。
  11. １１．接続装置が放電手段（８）として構成されることを特徴とする請求項１０ に記載のシリケート層の製造装置。
  12. １２．個別の流量制御装置（１２、１３、１４）が反応室（１）に開始物質を供 給するように設けられたことを特徴とする請求項１０または１１に記載のシリケ ート層の製造装置。
  13. １３．気化器（１５）がＳｉＯ−含有有機化合物が反応室（１）に供給される通 路に沿って配置されることを特徴とする請求項１０から１２のいずれか１つに記 載のシリケート層の製造装置。
  14. １４．ポンプ（１１）が制御弁（１０）を介して凝縮室（２）に接続され、前記 ポンプにより凝縮室（２）が真空にされることを特徴とする請求項１０から１３ のいずれか１つに記載のシリケート層の製造装置。
JP2515114A 1989-11-13 1990-11-09 集積回路のシリケート層の製造方法 Expired - Fee Related JPH0732150B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3937723.7 1989-11-13
DE3937723A DE3937723A1 (de) 1989-11-13 1989-11-13 Verfahren und vorrichtung zum herstellen einer silikatschicht in einer integrierten schaltung
PCT/DE1990/000857 WO1991007774A1 (de) 1989-11-13 1990-11-09 Verfahren und vorrichtung zum herstellen einer silikatschicht in einer integrierten schaltung

Publications (2)

Publication Number Publication Date
JPH05500885A true JPH05500885A (ja) 1993-02-18
JPH0732150B2 JPH0732150B2 (ja) 1995-04-10

Family

ID=6393431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2515114A Expired - Fee Related JPH0732150B2 (ja) 1989-11-13 1990-11-09 集積回路のシリケート層の製造方法

Country Status (4)

Country Link
EP (1) EP0500615B1 (ja)
JP (1) JPH0732150B2 (ja)
DE (2) DE3937723A1 (ja)
WO (1) WO1991007774A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697315B2 (ja) * 1991-01-23 1998-01-14 日本電気株式会社 フッ素含有シリコン酸化膜の形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268711A (en) * 1979-04-26 1981-05-19 Optical Coating Laboratory, Inc. Method and apparatus for forming films from vapors using a contained plasma source
EP0030798B1 (en) * 1979-12-17 1983-12-28 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
JPS5739539A (en) * 1980-08-21 1982-03-04 Seiko Epson Corp Semiconductor device
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
JPS60150672A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 半導体装置の製造方法
JPS60225434A (ja) * 1984-04-23 1985-11-09 Nec Corp 高誘電率多元複合酸化膜の形成法
JPS61216449A (ja) * 1985-03-22 1986-09-26 Nec Corp パタ−ン薄膜形成方法及びその装置
EP0204182B1 (de) * 1985-05-22 1991-06-05 Siemens Aktiengesellschaft Verfahren zum Herstellen von mit Bor und Phosphor dotierten Siliziumoxid-Schichten für integrierte Halbleiterschaltungen
US4781942A (en) * 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
EP0283311B1 (en) * 1987-03-18 2001-08-01 Kabushiki Kaisha Toshiba Thin film forming method

Also Published As

Publication number Publication date
EP0500615A1 (de) 1992-09-02
WO1991007774A1 (de) 1991-05-30
EP0500615B1 (de) 1994-09-14
DE59007163D1 (de) 1994-10-20
DE3937723A1 (de) 1991-05-16
DE3937723C2 (ja) 1993-03-04
JPH0732150B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
KR100369427B1 (ko) 성막방법및반도체장치의제조방법
US5334552A (en) Method for fabricating a semiconductor device having a multi-layered interconnection structure
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
US5484749A (en) Manufacturing method of semiconductor device
US6441491B1 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6703321B2 (en) Low thermal budget solution for PMD application using sacvd layer
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
US5336640A (en) Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
US20030234450A1 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
KR20000068308A (ko) 반도체기판상에평탄한유전체층을침전시키는장치및방법
JPH09312290A (ja) ゲルマニウムドープｂｐｓｇ薄膜層及びその製造方法
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
KR20040030827A (ko) 보로포스포실리케이트 유리 필름의 화학 기상 증착 방법
US5262358A (en) Method for producing a silicate layer in an integrated circuit
JP2702430B2 (ja) 半導体装置の製造方法
JPH05500885A (ja) 集積回路のシリケート層の製造方法
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
JPH07288251A (ja) 半導体装置の製造方法
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
JP2751863B2 (ja) Ｓｏｇ材料およびこれを用いた半導体装置の製造方法
JPH06283509A (ja) 半導体装置の製造方法
US20010036754A1 (en) Film forming method and manufacturing method of semiconductor device
JPH09293716A (ja) フッ素含有絶縁膜の形成方法
JPH07288253A (ja) 絶縁膜の平坦化方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees