JPH0732150B2 - 集積回路のシリケート層の製造方法 - Google Patents

集積回路のシリケート層の製造方法

Info

Publication number
JPH0732150B2
JPH0732150B2 JP2515114A JP51511490A JPH0732150B2 JP H0732150 B2 JPH0732150 B2 JP H0732150B2 JP 2515114 A JP2515114 A JP 2515114A JP 51511490 A JP51511490 A JP 51511490A JP H0732150 B2 JPH0732150 B2 JP H0732150B2
Authority
JP
Japan
Prior art keywords
silicate layer
polysiloxane
pressure
layer
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2515114A
Other languages
English (en)
Other versions
JPH05500885A (ja
Inventor
ジグムント,ヘルマン
クランプ,アルミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURAUNHOOFUAA G TSUA FUORUDERUNGU DEA ANGEUANTEN FUORUSHUNGU EE FUAU
Original Assignee
FURAUNHOOFUAA G TSUA FUORUDERUNGU DEA ANGEUANTEN FUORUSHUNGU EE FUAU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURAUNHOOFUAA G TSUA FUORUDERUNGU DEA ANGEUANTEN FUORUSHUNGU EE FUAU filed Critical FURAUNHOOFUAA G TSUA FUORUDERUNGU DEA ANGEUANTEN FUORUSHUNGU EE FUAU
Publication of JPH05500885A publication Critical patent/JPH05500885A/ja
Publication of JPH0732150B2 publication Critical patent/JPH0732150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • H01L21/3122Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、集積回路のシリケート層を製造する方法に関
する。
集積回路に設けられるシリケート層は、一般に、ポリシ
ロキサン面及び中間酸化物絶縁層の下の拡散域を、前記
中間酸化物絶縁層の上に配置されアルミニウムで構成さ
れる配線から電気的に絶縁するための中間酸化物絶縁層
として使用される。更に、中間酸化物絶縁層は、ポリシ
リコン構造が形成される前の基板上に形成される回路構
成の表面凹凸を均一または平坦にするのに使用される。
回路構成の垂直段差は、中間酸化物絶縁層によりできる
限り平坦にする必要がある。その理由は、その後のアル
ミニウムスパッタリング処理によりアルミニウム配線が
形成される際に陰影の影響が生じ、また更に、その結果
基板内の過度の段差によりアルミニウム配線が突出し破
壊されるからである。集積度が増大するにつれて水平寸
法の減小することにより、層の表面段差の厚さが変化し
ないままのときは、高さ−幅の比率が増大するため、集
積回路の集積度が増大すると、これらの問題点はますま
す危険性を有することとなる。
集積回路の構成面を平坦にするための最終的に必要な方
法としては、以下に述べる2つの方法が現在使用されて
いる。
第一の方法によれば、基板上に形成された表面に凹凸の
有る回路構成に、スピン−オン処理によるポリシロキサ
ン層が使用される。この方法で使用されるポリシロキサ
ン層はまたスピン−オンガラス(SOG)として知られ
る。前記スピン−オン処理が施された後、その後の調整
処理においてポリシロキサン層はシリケート層またはSi
O2層に変換される。この方法において、ポリシロキサン
層の化学成分は変化せずに、ポリシロキサン層の厚さと
ともに流出特性及び粘性だけが略限界内に調整できる。
ポリシロキサン層を前記スピン−オン処理で形成する場
合、薄層及び大きなウェーハ寸法全体に均一の厚さを有
する層を製造するのは技術的に困難である。更に、化学
成分を利用するのは不可能であり、従って集積回路の特
殊な表面に必要な、例えば商業的に利用できるポリシロ
キサンの流出特性及び粘性が、溝を充填するのに必要と
なる。その理由は、ポリシロキサンの成分及び流出特性
の適用は、製造業者によってのみ達成できるからであ
る。
第二の方法によれば、硼素リンシリケートガラス層を化
学蒸着法(CVD)で中間絶縁層として製造する。この蒸
着法には、開始ガスとしてシラン化合物又は有機シロキ
サン化合物を、例えば酸素(O2)と同様にB2H6及びPH3
のような、ドーピングガスとともに使用するのが好まし
い。これらの硼素リンシリケートガラス層は、プラズマ
と同様に大気圧でまたは低圧力範囲内でも純熱反応処理
により蒸着できる。硼素リンシリケートガラス層は高い
流出温度を有するので、結果として製造過程全体に亘っ
て高温集合体となる。更に、ホウ素またはリンの拡散を
防ぐには、例えばシリコンニトライド層のような追加の
拡散防止被覆層を使用する必要があり、これは製造過程
全体に亘って必要である。また、複雑な化学構造及び成
分を有するため、コンタクトホールのエッチング等の次
の処理ステップを行う際に硼素リンシリケートガラス層
は取扱が困難である。
1988年4月付技術刊行物“Solid State Technology",11
9-122頁には、絶縁中間層を製造するPE-TEOS処理が既に
開示されている。この処理ではSiO2が蒸着される。種の
製造は、気体室内のプラズマ点火により行われる。ウェ
ーハ表面上の種の反応は、約300℃で起きる。この結
果、ウェーハ表面に順応性のあるカバーが備えられるこ
とに基づいた吸着−制御反応を生じる。
イギリス特許2048230は、酸化物の光化学蒸着法を開示
しており、公知方法のひとつの変更例として、TEOSと同
様に開始物質として酸素ドナーを使用している。本文献
は連続反応について詳細に開示しているが、前記連続反
応は公知の拡散−限界蒸着であると思われる。
ドイツ特許公開3416470号は、所謂乾燥処理を開示して
おり、これは半導体構成物を均一にエッチングするのに
使用されるエッチング処理または非晶シリコンの化学蒸
着法(CVD)を開示している。非晶シリコンの蒸着の場
合、個別のチャンバを有する装置が提供され、圧力差を
生じさせるための放電手段が前記チャンバ間に配置さ
れ、外部光源の光励起により重合が行われる。本文献に
よる処理は、中間酸化物絶縁層による表面凹凸を最大限
に平坦化することを目的とするものではなく、また一空
間域内で完全に終了する連続反応処理をするものでもな
く、更に、形成された製品が装置の低い方のチャンバ内
で凝縮されるように、前記処理の温度条件及び圧力条件
を選択するものでもない。
ヨーロッパ特許公開A283311号は、薄膜製造方法を開示
し、この方法では、溝を充填するのに基板温度を十分に
低い値に調整することにより、液相内で基板上の開始物
質の蒸着が起きる。この文献ではTEOS処理が表面凹凸を
平坦にするには適さないとしているため、その明細書導
入部においてこの処理を使用しないことを示唆し、代わ
りに液膜としての開始物質を直接蒸着することを教示し
ている。この文献による処理では、気相反応の効果が二
次的に重要となっている。
この先行技術を基礎として、本発明は、形成されたシリ
ケート層が表面凹凸を広い範囲に亘って平坦にするとと
もに、広い表面に亘って均一な層の厚さで製造されるよ
うに、また蒸着されたポリシロキサン層の流出特性を自
由に調整できるように、シリケート層の製造に使用する
方法を更に改良するための課題に基づくものである。
この課題は、請求項1による方法により解決される。
以下に、製造装置の実施例とともに好ましい製造方法の
一例を添付の図面を参照して詳細に説明する。
図面の簡単な説明 第1図は、本発明によるシリケート層の製造方法を実施
するのに適した製造装置を示すものである。
第2図は、第1図の装置における本発明方法によるシリ
ケート層を適用した後の平坦な溝構造を有する集積回路
の断面図である。
実施例 Vで表示される第1図の装置は、集積回路の基板上に形
成される回路構成の表面上の凹凸を平坦にするための集
積回路内の中間酸化物絶縁層としてのシリケート層を製
造するのに使用されるもので、反応室1及び凝縮室2を
備える。反応室1は、加熱コイル3による加熱装置によ
り加熱され、また光源から紫外線が照射される。光源
は、Suprasilガラスプレート5により前記反応室から隔
離されている。凝縮室2は、その内部に被覆する半導体
ウェーハのための電気加熱可能な支持装置6を備える。
本実施例においては、半導体ウェーハはシリコンウェー
ハ7である。
反応室1と凝縮室2との間に放電手段8が配置され、前
記放電手段8の流出開口部9は、反応室1から凝縮室2
にかけて約100mbarの圧力差が放電手段8を介して生じ
るような特性の横断面を有する。
凝縮室2は、制御弁10を介してポンプ11に接続し、ポン
プ11の補助でその圧力レベルを前記制御弁10により調整
できる。
O2を含むガスが第1の流量制御弁12を介して反応室1に
供給される。N2Oを含むガスが第2の流量制御弁13を介
して反応室1に供給される。SiO含有化合物、好ましく
はテトラエチルオルトシリケート、が第3の流量制御弁
14を介して反応室1に供給される。液体状態で供給され
るテトラエチルオルトシリケートを気化するための気化
器15が流量制御弁12、13及び14と反応室1との間に配置
される。
流量制御弁12、13及び14は、供給ガスの混合比率、即
ち、テトラエチルオルトシリケート:O2:N2O、が標準
状態(1bar,300K)であることを条件として3:10:10とな
るように調整される。
加熱コイル3の加熱力を十分に調整することにより、好
ましくは、反応圧力が100から800mbarの圧力範囲で、反
応温度は120°から150℃の温度に調整される。
支持装置6の加熱力を十分に調整することにより、シリ
コンウェーハ7の温度と一致する凝縮温度は30°から90
℃の間の範囲に調整される。
次に、ポリシロキサン層が、純熱調整処理または光−補
助調整処理のいずれかによりシリケート層に変換する。
この後、製造されたシリケート層に、公知のアルミニウ
ム配線が設けられる。
上述の方法の場合、テトラエチルオルトシリケートは前
駆物質として使用される。SiO含有有機化合物を前駆物
質として使用する代わりに、SiC含有有機化合物を使用
できる。
上記の場合のポリシロキサンの分子式は以下のとおりで
ある。
(1)Si[O2x(OH)4y(OC2H5)4z] x+y+z=
1 x,y,z≠0 (2) Si[O2x(OH)4y(CH3)4z] x+y+z=1 x,y,z≠0 式(1)は、TEOS Si(OC2H5)4を前駆物質として使用す
る場合に適用でき、式(2)は、ヘキサメチルジシロキ
サン又はテトラメチルシクロテトラシロキサンのような
≡Si−C≡結合を含む前駆物質を使用する場合に適用で
きる。
下記物質は、各々SiO含有又はSiC含有有機化合物として
また前駆物質として使用できる。
I.アルキルシラン、即ち、テトラメチルシランン Si(C
H3)4, II.アルコキシシラン、即ち、テトラエトキシシラン
(TEOS) Si(OC2H5)4, III.低分子シロキサン、即ち、ヘキサメチルジシロキサ
ン Siz O(CH3)6,及び IV.低分子シクロシロキサン、即ち、オクタメチルシク
ロテトラシロキサン Si4O4(CH3)8 本発明による方法では、適宜な温度条件及び圧力条件の
選択に基づいてポリシロキサンが凝縮室内で凝縮される
のに対して、凝縮室内の前駆物質のシリコンウェーハ7
への凝縮が阻止されることが重要である。このように、
シリコンウェーハ7の温度は、凝縮室内の初期の圧力下
では前駆物質の凝縮が阻止されるように選択されるが、
凝縮室内の第二の圧力下ではポリシロキサンの凝縮がで
きるような値に限定される。
反応室内の第一の温度は、選択される前駆物質に依存
し、また、選択された各々の前駆物質に依存する実験に
より決定されることが必要である。好ましい前駆物質で
あるテトラエチルオルトシリケートについては、好まし
い反応温度は120°から150℃である。
公知技術で使用される吸着−制御反応とは異なり、シリ
コンウェーハ表面上のポリシロキサンの凝縮は、負の半
径曲線を有する構成を好ましい状態に充填する効果を有
する。この結果、表面の平坦度を増加することとなる。
本発明による方法では使用されるポリシロキサンを迅速
に製造でき、又、前駆物質を選択してそれぞれ使用する
場合にポリシロキサンの特性を適用できる。凝縮室内で
の凝縮処理のための必要なスケルトン条件を考慮するこ
となく、切り離された反応室内での気相反応条件を決定
することにより、ポリシロキサンの製造を最大に活用で
きる。液相内の半導体表面上のポリシロキサンの凝縮
後、表面上にはどのような反応も生じない。初めに述べ
たように、このような種類の連続処理ステップは公知の
処理における連続処理ステップとは異なるものである。
第2図は、浅い溝構造を有し、また本発明方法によりシ
リケート層で覆われ、前記シリケート層によって広い範
囲に亘り表面処理で平坦にされたシリコンウェーハ7の
断面図である。
本明細書に記載の方法の場合、シリケート層は、集積回
路の基板上に形成された回路構成の表面凹凸を平坦にす
るのに使用されるが、本発明方法により製造されるシリ
ケート層はこのような使用のみに限定されるものではな
く、絶縁体としてどのようにも使用できる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−39539(JP,A) 特開 昭60−150672(JP,A) 特開 昭60−225434(JP,A) 特開 昭61−216449(JP,A)

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】O2−雰囲気及び/又はN2O−雰囲気ととも
    にSiO−含有またはSiC−含有有機化合物を基剤として使
    用する気相反応により反応室において第一の温度及び第
    一の圧力下でポリシロキサンを光−誘導重合するステッ
    プと; 前記反応室から画成された凝縮室内で、基板上に形成さ
    れた集積回路の回路構成上にポリシロキサン層を製造す
    るためにポリシロキサンを凝縮するステップ、 ここで、前記凝縮室内の圧力は、前記第一の圧力より低
    い所定の第二の圧力であり、 前記基板は第二の温度に調整され、第二の温度は前記第
    一の温度より低く、またSiO−含有またはSiC−含有有機
    化合物が凝縮室内で第二の圧力下で凝縮することなく前
    記基板上に形成された集積回路の回路構成上のポリシロ
    キサンの凝縮が起きるように選択される;および 前記ポリシロキサン層をシリケート層に変換するための
    調整するステップを含んで構成される集積回路の基板上
    に形成された回路構成の表面凹凸を平坦にするための、
    集積回路における中間酸化物絶縁層としてのシリケート
    層の製造方法。
  2. 【請求項2】第一の温度が120℃と150℃との間の範囲で
    あることを特徴とする請求項1に記載のシリケート層の
    製造方法。
  3. 【請求項3】第二の温度が30℃と90℃との間の範囲であ
    ることを特徴とする請求項1から2のいずれか1つに記
    載のシリケート層の製造方法。
  4. 【請求項4】第一の圧力が100mbarと800mbarとの間の範
    囲であり、第二の圧力が前記第一の圧力より100mbarよ
    りさらに低いことを特徴とする請求項1から3のいずれ
    か1つに記載のシリケート層の製造方法。
  5. 【請求項5】ポリシロキサンの光−誘導重合方法ステッ
    プが、SiO−含有有機化合物を気化するステップととも
    に個別の流量制御手段(12から14)を介して開始物質を
    供給するステップを含んで構成されることを特徴とする
    請求項1から4のいずれか1つに記載のシリケート層の
    製造方法。
  6. 【請求項6】Si0−含有有機化合物がテトラエチルオル
    トシリケート(Si(OC2H5)4)であることを特徴とする請求
    項1から5のいずれか1つに記載のシリケート層の製造
    方法。
  7. 【請求項7】ポリシロキサン層が純熱調整処理によりシ
    リケート層に変換されることを特徴とする請求項1から
    6のいずれか1つに記載のシリケート層の製造方法。
  8. 【請求項8】ポリシロキサン層が光−補助調整処理によ
    りシリケート層に変換されることを特徴とする請求項1
    から6のいずれか1つに記載のシリケート層の製造方
    法。
JP2515114A 1989-11-13 1990-11-09 集積回路のシリケート層の製造方法 Expired - Fee Related JPH0732150B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3937723.7 1989-11-13
DE3937723A DE3937723A1 (de) 1989-11-13 1989-11-13 Verfahren und vorrichtung zum herstellen einer silikatschicht in einer integrierten schaltung
PCT/DE1990/000857 WO1991007774A1 (de) 1989-11-13 1990-11-09 Verfahren und vorrichtung zum herstellen einer silikatschicht in einer integrierten schaltung

Publications (2)

Publication Number Publication Date
JPH05500885A JPH05500885A (ja) 1993-02-18
JPH0732150B2 true JPH0732150B2 (ja) 1995-04-10

Family

ID=6393431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2515114A Expired - Fee Related JPH0732150B2 (ja) 1989-11-13 1990-11-09 集積回路のシリケート層の製造方法

Country Status (4)

Country Link
EP (1) EP0500615B1 (ja)
JP (1) JPH0732150B2 (ja)
DE (2) DE3937723A1 (ja)
WO (1) WO1991007774A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697315B2 (ja) * 1991-01-23 1998-01-14 日本電気株式会社 フッ素含有シリコン酸化膜の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739539A (en) * 1980-08-21 1982-03-04 Seiko Epson Corp Semiconductor device
JPS60150672A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 半導体装置の製造方法
JPS60225434A (ja) * 1984-04-23 1985-11-09 Nec Corp 高誘電率多元複合酸化膜の形成法
JPS61216449A (ja) * 1985-03-22 1986-09-26 Nec Corp パタ−ン薄膜形成方法及びその装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268711A (en) * 1979-04-26 1981-05-19 Optical Coating Laboratory, Inc. Method and apparatus for forming films from vapors using a contained plasma source
EP0030798B1 (en) * 1979-12-17 1983-12-28 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
EP0204182B1 (de) * 1985-05-22 1991-06-05 Siemens Aktiengesellschaft Verfahren zum Herstellen von mit Bor und Phosphor dotierten Siliziumoxid-Schichten für integrierte Halbleiterschaltungen
US4781942A (en) * 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
EP0283311B1 (en) * 1987-03-18 2001-08-01 Kabushiki Kaisha Toshiba Thin film forming method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739539A (en) * 1980-08-21 1982-03-04 Seiko Epson Corp Semiconductor device
JPS60150672A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 半導体装置の製造方法
JPS60225434A (ja) * 1984-04-23 1985-11-09 Nec Corp 高誘電率多元複合酸化膜の形成法
JPS61216449A (ja) * 1985-03-22 1986-09-26 Nec Corp パタ−ン薄膜形成方法及びその装置

Also Published As

Publication number Publication date
EP0500615A1 (de) 1992-09-02
JPH05500885A (ja) 1993-02-18
WO1991007774A1 (de) 1991-05-30
EP0500615B1 (de) 1994-09-14
DE59007163D1 (de) 1994-10-20
DE3937723A1 (de) 1991-05-16
DE3937723C2 (ja) 1993-03-04

Similar Documents

Publication Publication Date Title
US7888273B1 (en) Density gradient-free gap fill
US6022812A (en) Vapor deposition routes to nanoporous silica
KR100292456B1 (ko) 게르마늄도핑된bpsg박막형성방법및그장치
US8809161B2 (en) Flowable film dielectric gap fill process
EP0519079B1 (en) Process for forming silicon oxide film
US20070087522A1 (en) Dielectric Gap Fill With Oxide Selectively Deposited Over Silicon Liner
US20060068599A1 (en) Methods of forming a thin layer for a semiconductor device and apparatus for performing the same
CN100474530C (zh) 改性多孔质二氧化硅膜的制法、由该制法所得改性多孔质二氧化硅膜及含该膜的半导体装置
EP0562625B1 (en) A semiconductor device and process
US9257302B1 (en) CVD flowable gap fill
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
TW201535513A (zh) 介電常數減少且機械性質強化的低k介電層
KR20010073054A (ko) 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정
US5262358A (en) Method for producing a silicate layer in an integrated circuit
US6914011B2 (en) Film deposition system and method of fabricating semiconductor device employing the film deposition system
KR20040030827A (ko) 보로포스포실리케이트 유리 필름의 화학 기상 증착 방법
JPH0732150B2 (ja) 集積回路のシリケート層の製造方法
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
US7189659B2 (en) Method for fabricating a semiconductor device
JPH0851107A (ja) ウエハ上に平坦化構造を形成するための方法およびウエハ上にシランを基礎としたbpsg平坦化構造を形成するための方法
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
KR100334855B1 (ko) 반도체웨이퍼처리방법
US20230066543A1 (en) Fully self aligned via integration processes
JPH08264523A (ja) Sog材料およびこれを用いた半導体装置の製造方法
JPH0964025A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees