KR100476127B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100476127B1
KR100476127B1 KR10-2001-0041526A KR20010041526A KR100476127B1 KR 100476127 B1 KR100476127 B1 KR 100476127B1 KR 20010041526 A KR20010041526 A KR 20010041526A KR 100476127 B1 KR100476127 B1 KR 100476127B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
gas
copper
copper wiring
Prior art date
Application number
KR10-2001-0041526A
Other languages
English (en)
Other versions
KR20020006472A (ko
Inventor
시오야요시미
오히라고우이치
마에다가즈오
스즈끼도모미
이카쿠라히로시
야마모토요이치
Original Assignee
가부시끼가이샤 한도따이 프로세스 켄큐쇼
캐논 한바이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 프로세스 켄큐쇼, 캐논 한바이 가부시끼가이샤 filed Critical 가부시끼가이샤 한도따이 프로세스 켄큐쇼
Publication of KR20020006472A publication Critical patent/KR20020006472A/ko
Application granted granted Critical
Publication of KR100476127B1 publication Critical patent/KR100476127B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

표면에 동배선(23)이 노출된 기판(21) 상에 저유전률을 갖는 층간 절연막을 형성하는 반도체장치의 제조방법에 있어서, 층간 절연막은 다층의 절연막(24, 25, 29)로 구성되고, 다층의 절연막(24, 25, 29) 중 동배선(23)과 접하는 절연막(24)을, 실록산 결합(siloxane bond)을 갖는 알킬화합물과, 질소(N2) 또는 암모니아(NH3) 중 어느 하나로 이루어진 성막(成膜)가스를 플라즈마화 하여 반응시켜서 성막한다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFATURING THE SAME}
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 더 자세하게는, 동배선(銅配線)을 피복하여 저유전률을 갖는 층간 절연막을 형성하는 반도체장치 및 그 제조방법에 관한 것이다.
최근, 반도체 집적회로장치의 고집적도화, 고밀도화와 함께 데이터 전송속도의 고속화가 요구되고 있다. 이 때문에 RC딜레이의 작은 저유전률을 갖는 절연막(이하 저유전률 절연막이라 칭함)이 사용되고 있다. 예를 들면 비유전률3.5∼3.8의 SiOF막이나 비유전률3.0∼3.1의 다공질 SiO2막 등이 있다.
한편 배선재료에 관하여, 종래의 알루미늄(Al)으로부터 전기저항이 낮은 동(Cu) 배선으로 바뀌고 있다.
따라서, 종래의 다층의 동배선을 갖는 반도체장치를 제조하기 위해서, 동배선 상에 층간 절연막으로서 저유전률 절연막을 형성하고 있으나, 일반적으로 저유전률 절연막에는 동배선으로부터 동이 확산되기 쉽기 때문에, 상하배선 사이의 누설전류가 증가된다. 따라서, 저유전률 절연막에 대한 동(銅)원소의 확산을 방지하기 위한 실리콘질화막으로 이루어진 배리어 절연막, 또는 SiC계의 배리어 절연막의 개발이 동시에 행하여지고 있다.
동배선을 갖는 반도체장치는, 동배선 상에 실리콘질화막으로 이루어진 배리어 절연막 또는 SiC계의 배리어 절연막과 저유전률 절연막이 차례로 적층된다.
그러나, 실리콘질화막으로 이루어진 배리어 절연막은, 치밀하기는 하지만, 비유전률은 대략 7 정도로 높다. 또 SiC계의 배리어 절연막은 비유전률이 5 정도로 비교적 낮지만, 탄소량이 많기 때문에 누설전류의 증대를 충분히 억제할 수 없다.
본 발명은 동배선간에 저유전률을 갖는 다층의 절연막으로 이루어진 층간 절연막을 형성했을 때, 층간 절연막이 저유전률을 유지하면서 층간 절연막을 사이에 끼우는 동배선간의 누설전류를 작게 할 수 있는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에서는, 실록산결합(siloxane bond)을 갖는 알킬화합물과, 질소(N2) 또는 암모니아(NH3) 중 어느 하나로 이루어진 성막가스를 플라즈마화하고, 상기 플라즈마를 상기 동배선이 노출된 표면과 반응시켜 상기 절연막을 성막(成膜)하고 있다.
또는, 마찬가지로 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3), 또는 테트라메틸실란(Si(CH3)4) 중의 어느 하나인 메틸실란과, N2O, H2O 또는 CO2중 어느 하나의 산소함유 가스와, 질소(N2) 또는 암모니아(NH3) 중 어느 하나를 적어도 함유한 성막가스를 플라즈마화하고 반응시켜 절연막을 형성하고 있다.
성막가스는 질소(N2) 또는 암모니아(NH3)중 어느 하나를 함유하고 있기 때문에, 어떤 방법이라도 성막가스는 질소를 포함한다. 따라서, 실리콘질화막에 가까운 치밀성을 갖고, 또한 실리콘질화막에 비해서 저유전률을 갖는 절연막을 형성할 수 있다.
특히, 평행 평판형의 플라즈마 성막장치를 사용하고, 또한 적어도 저주파수의 전력 공급원을 기판을 홀딩하는 전극측에 접속하고, 기판에 저주파수의 전력을 인가함으로써 더 한층 치밀성이 높은 저유전률 절연막을 형성할 수 있다.
또한, 층간 절연막을 다층으로 구성하고, 그들 중 동배선과 접하는 층으로서 상기와 같이 하여 형성된 배리어 절연막을 사용하고, 다른 층에 상기 배리어 절연막보다 더 낮은 유전률을 갖는 절연막을 사용함으로써, 동배선으로부터 층간 절연막으로의 동의 확산을 방지하여 층간 절연막을 사이에 끼우는 동배선 사이의 누설전류를 저감할 수 있는 동시에, 층간 절연막 전체의 유전률을 저감할 수 있다.
이상과 같이 본 발명에 의하면, 층간 절연막을 사이에 끼우는 동배선 사이의 누설전류가 적고, 또한 저유전률을 갖는 층간 절연막을 형성할 수 있다.
실시예
이하에 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다.
(제1실시형태)
도1은 본 발명의 제1실시형태에 의한 반도체장치의 제조방법에 사용되는 평행 평판형의 플라즈마 성막장치(101)의 구성을 나타낸 측면도이다.
이 플라즈마 성막장치(101)는, 플라즈마 가스에 의해서 피성막 기판(21) 상에 배리어 절연막을 형성하는 장소인 성막부(101A)와, 성막가스를 구성하는 복수의 가스 공급원을 갖는 성막가스 공급부(101B)로 구성되어 있다.
성막부(101A)는 도1에 나타낸 것과 같이, 감압가능한 챔버(1)을 구비하고, 챔버(1)는 배기배관(4)를 통하여 배기장치(6)와 접속되어 있다. 배기배관(4)의 도중에는 챔버(1)와 배기장치(6) 사이의 도통／비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 챔버(1)에는 챔버(1) 내의 압력을 감시하는 도시하지 않은 진공계 등의 압력계측수단이 설치되어 있다.
챔버(1) 내에는 대향하는 한쌍의 상부전극(제1전극)(2)과 하부전극(제2전극)(3)이 구비되고, 상부전극(2)에 주파수 13.56MHz의 고주파전력을 공급하는 고주파전력 공급전원(RF전원)(7)이 접속되고, 하부전극(3)에 주파수 380kHz의 저주파전력을 공급하는 저주파전력 공급전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부전극(2) 및 하부전극(3)에 전력을 공급하여 성막가스를 플라즈마화한다. 상부전극(2), 하부전극(3) 및 전원(7, 8)이 성막가스를 플라즈마화하는 플라즈마 생성수단을 구성한다. 상하부전극(2, 3)의 간격을 기판의 두께 이상, 30mm 이하로 하는 것이 보다 치밀한 절연막을 형성하는데 있어서 바람직하다.
또한, 하부전극(3)에는 주파수 380kHz 뿐만 아니라 주파수 100kHz 내지 1MHz의 저주파전력을 인가하여도 좋고, 또 상부전극(2)에는, 주파수 13.56MHz 뿐만 아니라, 주파수 1MHz 이상의 고주파전력을 인가하여도 좋다.
상부전극(2)은 성막가스의 분산도구를 겸하고 있다. 상부전극(2)에는 복수의 관통 구멍(도시하지 않음)이 형성되고, 하부전극(3)과의 대향면에서의 관통 구멍의 개구부는 성막가스의 방출구(도입구)가 된다. 이 성막가스 등의 방출구는 성막가스 공급부(101B)와 배관(9a)에 의해 접속되어 있다. 또한, 경우에 따라서 상부전극(2)에는 도시하지 않은 히터가 구비되는 일도 있다. 성막 중에 상부전극(2)을 온도를 대략 100℃ 정도로 가열해 둠으로써, 성막가스 등의 반응생성물로 이루어진 파티클이 상부전극(2)에 부착되는 것을 방지하기 위해서이다.
하부전극(3)은 피성막 기판(21)의 홀딩대를 겸하고, 또 홀딩대 위의 피성막 기판(21) 을 가열하는 히터(12)를 구비하고 있다.
성막가스 공급부(101B)에는, 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3) 등의 실록산결합을 갖는 알킬화합물의 공급원과, 일반식 SiHn(CH3)4-n(n＝0 내지 3)으로 표시되는 메틸실란의 공급원과, 하이드로카본(CmHn)을 갖는 가스의 공급원과, 일산화질소(N2O), 물(H2O), 이산화탄소(CO2)의 산소함유 가스의 공급원과, 암모니아(NH3)의 공급원과, 질소(N2)의 공급원이 설치되어 있다.
이들 가스는 적당히 분기배관(9b 내지 9g) 및 이들이 접속된 배관(9a)을 통해서 성막부(101A)의 챔버(1) 내에 공급된다. 분기배관(9b 내지 9g)의 도중에 유량 조정수단(11a 내지 11f)나, 분기배관(9b 내지 9g)의 도통／비도통을 제어하는 개폐수단(10b 내지 10m)이 설치되고, 배관(9a)의 도중에 배관(9a)의 폐쇄／도통을 행하는 개폐수단(10a)이 설치되어 있다. 또 N2가스를 유통시켜서 분기배관(9b 내지 9f) 내의 잔류가스를 퍼지(purge)하기 위해서, N2가스의 공급원과 접속된 분기배관(9g)과 기타의 분기배관(9b 내지 9f) 사이의 도통／비도통을 제어하는 개폐수단(10n, 10p 내지 10s)가 설치되어 있다. 또 N2가스는 분기배관(9b 내지 9f) 내 이외에, 배관(9a) 내 및 챔버(1) 내의 잔류가스를 퍼지하기 위해서도 사용한다. 또한, N2가스는 성막가스로서도 사용한다.
이상과 같은 성막장치(101)에 의하면, 헥사메틸디실록산(HMDSO)등의 실록산결합을 갖는 알킬화합물의 공급원과, 일반식 SiHn(CH3)4-n(n＝0 내지 3)으로 표시되는 메틸실란의 공급원과, 하이드로카본(CmHn)을 갖는 가스의 공급원과, 일산화질소(N2O), 물(H2O), 이산화탄소(CO2)의 산소함유 가스의 공급원과, 암모니아(NH3)의 공급원과, 질소(N2)의 공급원을 구비하고, 또 성막가스를 플라즈마화하는 플라즈마 생성수단(2, 3, 7, 8)을 구비하고 있다.
이 성막장치(101)를 사용하면, 플라즈마 CVD법에 의해서 성막이 행해져 질소를 함유하고, 또한 Si－C 또는 CH3을 함유한 막이 형성된다. 그 때문에 저유전률을 가지고, 또한 치밀하며, 동의 확산을 억제할 수 있는 배리어 절연막을 형성할 수 있다.
그리고, 플라즈마 생성수단으로서, 예를 들면 평행 평판형의 제1 및 제2전극(2, 3)에 의해서 플라즈마를 생성하는 수단, ECR(Electron Cyclotron Resonance)법에 의해서 플라즈마를 생성하는 수단, 안테나로부터의 고주파전력의 방사에 의해서 헬리콘(helicon) 플라즈마를 생성하는 수단 등이 있다.
이들 플라즈마 생성수단 중, 평행 평판형의 제1 및 제2전극(2, 3)에 각각 고저 2개의 주파수전력을 공급하는 수단으로서, 전원(7, 8)이 설치되어 있다. 이들 고저 2개의 주파수전력을 각각 전극(2, 3)에 인가하여 플라즈마를 생성할 수 있다. 특히 이와 같이 하여 생성된 절연막은 치밀하고, 또한 Si－C 또는 CH3을 함유하기 때문에 저유전률을 갖는다.
다음에 본 발명이 적용되는, 배리어 절연막의 성막가스인 실록산결합을 갖는 알킬화합물, 메틸실란 및 하이드로카본을 갖는 가스에 대하여 설명한다.
대표예로서 이하에 나타낸 것을 사용할 수 있다.
(i) 실록산결합을 갖는 알킬화합물
　　　 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3)
　　　 옥타메틸시클로 테트라실록산(OMCTS：
(화학식 5)
테트라메틸시클로 테트라실록산(TMCTS：
(화학식 6)
(ii) 메틸실란(SiHn(CH3)4-n : n＝0 내지 3)
모노메틸실란(SiH3(CH3))
디메틸실란(SiH2(CH3)2)
트리메틸실란(SiH(CH3)3)
테트라메틸실란(Si(CH3)4)
(iii) 하이드로카본(CmHn)을 갖는 가스
메탄(CH4)
아세틸렌(C2H2)
에틸렌(C2H4)
에탄(C2H6)
다음으로, 본 발명을 적용할 수 있는 성막가스로서 특히 유효한 가스의 조합에 대하여, 도2a 내지 도2d, 및 도3a 및 도3b를 참조하여 설명한다.
도2a 내지 도2d는 실록산결합을 갖는 알킬화합물과, NH3 또는 N2 중 어느 하나를 적어도 함유하는 성막가스를 사용하여, 성막가스를 구성하는 각 가스의 챔버(1) 내로의 도입 타이밍을 나타낸 타이밍 차트이다.
그 중 도2a는, 실록산결합을 갖는 알킬화합물과, NH3 또는 N2 중 어느 하나로 구성되고, 다른 가스를 함유하지 않는 성막가스에 의해서 성막하는 경우의 타이밍 차트이다. 도2b 실록산결합을 갖는 알킬화합물과, 하이드로카본과, NH3 또는 N2 중 어느 하나로 구성되고, 다른 가스를 함유하지 않은 성막가스에 의해서 성막하는 경우의 타이밍 차트이다. 하이드로카본은 다른 가스를 챔버에 흘리기 전에 먼저 흘려도 좋다. 이것은 하이드로카본과의 접촉에 의해서 피성막 표면에 C－H층이 생기면 배리어성이 높아질 가능성이 있기 때문이다. 도2c는 실록산결합을 갖는 알킬화합물과, 산소함유 가스와, NH3 또는 N2 중 어느 하나로 구성되고, 다른 가스를 포함하지 않은 성막가스에 의해서 성막하는 경우의 타이밍 차트이다. 도2d 실록산결합을 갖는 알킬화합물과, 하이드로카본과, 산소함유 가스와, NH3 또는 N2 중 어느 하나로 구성되고, 다른 가스를 함유하지 않은 성막가스에 의해서 성막하는 경우의 타이밍 차트이다. 상기와 같은 이유에 의해서, 하이드로카본은 다른 가스를 챔버에 흘리기 전에 먼저 흘려도 좋다.
또한, 도3a 및 도3b는 메틸실란(SiHn(CH3)4-n)과, N2O 등의 산소함유 가스와, NH3 또는 N2 중 어느 하나를 적어도 함유한 성막가스를 사용하여, 성막가스를 구성하는 각 가스의 챔버(1) 내로의 도입 타이밍을 나타낸 타이밍 차트이다.
그 중 도3a는 메틸실란과, N2O 등의 산소함유 가스와, NH3 또는 N2 중 어느 하나로 구성되고, 다른 가스를 함유하지 않은 성막가스에 의해서 성막하는 경우의 타이밍 차트이다. 도3b는 메틸실란과, 하이드로카본과, N2O 등의 산소함유 가스와, NH3 또는 N2 중 어느 하나로 구성되고, 다른 가스를 함유하지 않은 성막가스에 의해서 성막하는 경우의 타이밍 차트이다.
성막가스를 구성하는 가스의 종류에 의해서, 상기 타이밍 차트에 따라서 본 발명이 적용되는 플라즈마 CVD 절연막을 형성할 수 있다.
(제2 내지 제4 실시형태) 　
다음으로, 상기 반도체 제조장치를 사용하여 본 발명이 적용되는 반도체장치의 제조방법에 의해서 형성된 실리콘함유 절연막의 특성을 조사한 결과에 대하여 설명한다.
(a) 제2실시형태인 N2를 함유하는 성막가스를 사용하여 제조한 실리콘함유 절연막의 특성
도4는 N2유량의 변화에 대한 실리콘함유 절연막의 비유전률(比誘電率) 및 굴절률의 변화의 상태에 대하여 나타낸 그래프이고, 도5는 실리콘함유 절연막(33)을 사이에 끼는 동막(34)과 기판(32) 사이에 흐르는 누설전류를 조사한 그래프이다.
도19는 상기 조사에 사용한 시료의 구조를 나타낸 단면도이며, 그 시료는 이하와 같이 하여 만든다. 즉, 도19에 나타낸 것과 같이, 성막가스로서 HMDSO와 CH4와 N2를 사용한 플라즈마 CVD법에 의해서 실리콘함유 절연막(33)을 p형실리콘 기판(32) 상에 형성한다. 실리콘함유 절연막(33)의 성막조건은 이하(조건A)와 같다.
(조건 A) 　
(i) 성막가스 조건 　　　
HMDSO 유량：50sccm 　　　
CH4 유량：100sccm 　　　
N2 유량：0, 50, 100, 200sccm 　　　
가스 압력：1Torr 　　　
기판 가열온도：350℃ 　
(ii) 플라즈마화 조건 　　　
고주파전력(13.56MHz) PRF：0W 　　　
저주파전력(380KHz) PLF：100W 　　　
상부전극과 하부전극의 간격：20mm 이상, 바람직하기로는 25mm 이상 　
실리콘함유 절연막(33)의 막 두께는, N2유량 0, 50, 100, 200sccm에 대하여 각각 514.3nm, 527.3nm, 529.4nm, 536.1nm였다.
또한, 전극면적 0.0226cm2를 갖는 수은프로브(34)를 저유전률 절연막(33) 표면에 접촉시킨다. 　
비유전률을 측정하는 경우는, 직류바이어스에 1MHz의 고주파의 신호를 중첩한 C－V측정법을 사용하고, 굴절률을 측정하는 경우는 엘립소미터로 6338옹스트롬의 He－Ne레이저를 사용한다. 또한, 누설전류를 측정하는 경우, 실리콘 기판(32)을 접지하는 동시에, 수은프로브(34)에 부전압을 인가한다. 　　　
실리콘함유 절연막(33)의 비유전률 및 굴절률을 측정한 결과를 도4에 나타낸다. 도4의 좌측의 종축은 선형 눈금으로 표시한 비유전률을 나타내고, 우측의 종축은 선형 눈금으로 표시한 굴절률을 나타낸다. 횡축은 선형 눈금으로 표시한 N2의 유량(sccm)을 나타낸다. 도4에 나타낸 바와 같이, 비유전률은 N2의 유량 0sccm인 때 대략 4.1, 200sccm인 때 대략 4.45이고, N2의 유량의 증가와 함께 증가된다. 또한, 굴절률도 동일한 경향을 갖고, N2의 유량 0sccm인 때 대략 1.80, 200sccm인 때 대략 1.90이다.　
또한, 누설전류를 측정한 결과를 도5에 나타낸다. 도5의 종축은 대수(對數) 눈금으로 표시한 누설전류(A／cm2)를 나타내고, 횡축은 선형 눈금으로 표시한 실리콘함유 절연막(33)에 걸리는 전계(MV／cm)를 나타낸다. N2의 유량을 파라미터로 하고 있다. 또한, 유량(sccm)을 나타내는 숫자의 다음의 괄호 안은 두께(nm)를 나타낸다. 또한, 횡축의 부의 부호는 수은프로브(34)에 부의 전위를 인가하는 것을 표시하고 있다.
도5에 나타낸 바와 같이, 누설전류는 NH3의 유량이 적어짐에 따라서 감소된다. 실용적으로는 1MV／cm로 10-9 A／cm2 이하가 바람직하다. 　
(b)제3실시형태인 NH3을 함유한 성막가스를 사용하여 제조한 실리콘함유 절연막의 특성
도6은 NH3유량의 변화에 대한 실리콘함유 절연막(35)의 비유전률 및 굴절률의 변화의 상태에 대하여 나타낸 그래프이고, 도7은 실리콘함유 절연막(35)을 사이에 끼우는 동막(34)과 기판(32) 사이에 흐르는 누설전류를 조사한 그래프이다. 　　　
도19는 상기 조사에 사용한 시료의 구조를 나타낸 단면도이고, 그 시료를 이하와 같이 하여 제조한다. 즉, 도19에 나타낸 바와 같이, 성막가스로서 HMDSO와 CH4와 NH3을 사용한 플라즈마 CVD법에 의해서 실리콘함유 절연막(35)을 p형실리콘 기판 (32) 상에 형성한다. 실리콘함유 절연막(35)의 성막조건은 이하(조건B)와 같다.
(조건 B) 　
(i) 성막가스 조건 　　　
HMDSO 유량：50sccm 　　　
CH4 유량：100sccm 　　　
NH3 유량：0, 50, 100, 200sccm 　　　
가스압력：1Torr 　　　
기판 가열온도：350℃ 　
(ii) 플라즈마화 조건 　　　
고주파전력(13.56MHz)PRF：0W 　　　
저주파전력(380KHz)PLF：100W 　　　
상부전극과 하부전극의 간격：20mm이상, 바람직하기로는 25mm 이상 　
실리콘함유 절연막(35)의 막 두께는, NH3 유량 0, 50, 100, 200sccm에 대하여 각각 523.5nm, 535.7nm, 524.6nm, 531.7nm였다 . 　　　
또한, 전극면적 0.0225cm2를 갖는 수은프로브(34)를 저유전률 절연막(35) 표면에 접촉시킨다. 　
비유전률을 측정하는 경우는, 직류 바이어스에 1MHz의 고주파의 신호를 중첩한 C－V측정법을 사용하고, 굴절률을 측정하는 경우는, 엘립소미터로 6338옹스트롬의 He－Ne레이저를 사용한다. 또한, 누설전류를 측정하는 경우, 실리콘 기판(32)을 접지하는 동시에, 수은 프로브(34)에 부전압을 인가한다. 　　　
(조건 B)에 따라서 형성된 실리콘함유 절연막(35)의 비유전률 및 굴절률을 측정한 결과를 도6에 나타냈다. 도6의 좌측의 종축은 선형 눈금으로 표시한 비유전률을 나타내고, 우측의 종축은 선형 눈금으로 표시한 굴절률을 나타낸다. 횡축은 선형 눈금으로 표시한 NH3의 유량(sccm)을 나타낸다. 도6에 나타낸 바와 같이, 비유전률은 NH3의 유량 0sccm인 때 대략 4.02, 100sccm인 때 대략 4.6이고, NH3의 유량의 증가와 함께 증가된다. 유량 100sccm 이하는 그다지 증가하지 않으며, 유량 100sccm인 때 대략 4.6 이었다. 또한, 굴절률도 동일한 경향을 갖고, NH3의 유량 0 sccm인 때 대략 1.8, 200sccm인 때 대략 1.83이다. 　　　
또한, 누설전류를 측정한 결과를 도7에 나타낸다. 도7의 종축은 대수 눈금으로 표시한 누설전류(A／cm2)를 나타내고, 횡축은 선형 눈금으로 표시한 실리콘함유 절연막(35)에 걸리는 전계(MV／cm)를 나타낸다. NH3의 유량을 파라미터로 하고 있다. 또한, 유량(sccm)을 나타낸 숫자 다음의 괄호 안은 막 두께(nm)를 나타낸다. 또 횡축의 부의 부호는 수은 프로브(34)에 부전위를 가하는 것을 표시하고 있다.
도7에 나타낸 바와 같이, 누설전류는 NH3의 유량에 의해서 거의 영향을 받지 않는다. 실용적으로는 1MV／cm로 10-9 A／cm2 이하가 바람직하다. 　
또한, 상기에서는 실록산결합을 갖는 알킬화합물로서 HMDSO를 사용하고 있으나, 상기한 다른 실록산결합을 갖는 알킬화합물, 예를 들면 옥타메틸시클로 테트라실록산(OMCTS)또는 테트라메틸시클로 테트라실록산(TMCTS)을 사용할 수도 있다.
또한, 하이드로카본 가스로서 메탄(CH4)을 사용하고 있으나, 아세틸렌(C2H2), 에틸렌(C2H4), 또는 에탄(C2H6)중 어느 하나를 사용하여도 좋다. 　
또한, 하이드로카본을 사용하지 않아도, 누설전류가 억제된, 유전률이 낮은 실리콘함유 절연막(35)을 형성할 수 있다. 하이드로카본 가스를 사용하지 않은 경우의 실리콘함유 절연막(35)의 성막조건은 다음(조건 C)과 같다. 　
(조건 C) 　
(i) 성막가스 조건 　　　
HMDSO 유량：50sccm 　　　
NH3 유량：0∼800sccm 　　　
가스 압력：1Torr 　　　
기판 가열온도：375℃ 　
(ii) 플라즈마화 조건 　　　
고주파전력(13.56MHz)PRF：0W 　　　
저주파전력(380KHz)PLF：150W 　　　
상부전극과 하부전극의 간격：12.5mm 　
도8은 이(조건 C)에 따른 경우, 실리콘함유 절연막(35)의 비유전률 및 굴절률의 특성을 나타낸 그래프이다. 비유전률 및 굴절률의 측정방법, 및 도8의 종축과 횡축의 의미에 대하여는, 도6에서 설명한 것과 같다. 　
이에 나타낸 바와 같이, 비유전률은 3.9∼5.5로 되어 있다. 이 값은 종래예에 의한 실리콘질화막의 비유전률(약 7 정도)보다 낮은 값이다. 　
또한, 도9는 실리콘함유 절연막(35)을 진공 중에서 450℃, 4시간 어닐한 후에 있어서의 실리콘함유 절연막(35)의 누설전류의 측정결과를 나타낸 그래프이다. 이 측정에 있어서는 p형 실리콘 기판(32) (도19 참조)으로 바꾸어서, 동막(도시하지 않음)위에 실리콘함유 절연막(35)를 형성했다. 또한, 실리콘함유 절연막(35)을 형성하는 데에 있어서는, NH3유량을 100sccm로 하고, 그 이외의 성막조건은 조건 C 와 같이 하였다. 또한, 비교를 위해서, 성막 직후의 실리콘함유 절연막(35)의 누설전류도 도9에 병기되어 있다. 또한, 누설전류의 측정방법, 및 도9의 종축과 횡축의 의미에 대하여는 도7에서 설명한 것과 같다. 　
이에 나타낸 것과 같이, 어닐을 한 후에도 누설전류가 현저하게 증대되는 일은 없다. 　
또한, 도10은 조건 C에 따라서 형성된 실리콘함유 절연막(35)을 진공 중에서 450℃, 4시간 어닐한 후의 실리콘함유 절연막(35)으로의 동의 확산상황의 조사결과를 나타낸 그래프이다. 이 조사에 있어서는 NH3의 유량을 여러 가지로 변화시켜서, 실리콘함유 절연막(35)을 동막(도시하지 않음)상에 형성했다. 그리고, 동의 확산은 SIMS(Secondary Ion Mass Spectroscopy)를 사용하여 조사되었다. 　
도10의 횡축은 실리콘함유 절연막(35)의 표면으로부터의 깊이를 선형 눈금으로 나타낸 것이다. 한편, 종축은 막 중의 동(Cu)의 농도(atoms／cc)를 대수 눈금으로 나타낸 것이다. 　
도10에 나타낸 바와 같이, 실리콘함유 절연막(35) 내에는 하부의 동막(도시하지 않음)에서 거의 동이 확산되고 있지 않다. 또한, 막의 깊이가 80nm 정도인 시점에서 동의 농도가 상승하고 있으나, 이것은 이 깊이에서는 하부의 동막(도시하지 않음)에 아주 접근하기 때문이며, 실용상 하등의 문제가 없다. 　
(c) 제4실시형태인 N2O를 함유하는 성막가스를 사용하여 제조한 실리콘함유 절연막의 특성
상기 제2 및 제3실시형태에서는, N2나 NH3을 성막가스 중에 첨가하고 있다. 그러나, 이들 가스 대신에 N2O를 첨가하여도, 누설전류가 억제된 유전률이 낮은 실리콘함유 절연막을 형성할 수 있다. 　
도19는 본 실시 형태에 있어서의 시료의 구조를 나타낸 단면도이고, 그 시료는 이하와 같이 하여 제조한다. 즉, 도19에 나타낸 바와 같이, 성막가스로서 HMDSO와 N2O를 사용한 플라즈마 CVD법에 의해서 실리콘함유 절연막(36)을 p형 실리콘 기판(32) 상에 형성한다. 실리콘함유 절연막(36)의 성막조건은 이하의 (조건 D)와 같다.
(조건 D) 　
(i) 성막가스 조건 　　　
HMDSO 유량：50sccm 　　　
N2O 유량：0∼800sccm 　　　
가스 압력：1Torr 　　　
기판 가열온도：375 ℃ 　
(ii) 플라즈마화 조건 　　　
고주파전력(13.56MHz)PRF：0W 　　　
저주파전력(380KHz)PLF：150W 　　　
상부전극과 하부전극의 간격：12.5mm 　
도11은 이 조건 D를 따른 경우의 실리콘함유 절연막(36)의 비유전률 및 굴절률의 특성을 나타낸 그래프이다. 비유전률 및 굴절률의 측정방법, 및 도11의 종축과 횡축의 의미에 대하여는 도6에서 설명한 것과 같다. 　
이에 나타난 바와 같이, 비유전률은 3.9∼4.1 정도이다. 이 값은 종래예에 의한 실리콘질화막의 비유전률(약 7 정도)보다 낮은 값이다. 　
또한, 도12a는 조건 D에 따라서 형성된 실리콘함유 절연막(36)의 성막 직후에서의 실리콘함유 절연막(36)의 누설전류의 특성을 나타낸 그래프이다. 그리고, 도12b는 조건 D에 따라서 형성된 실리콘함유 절연막(36)을 진공 중에서 450℃, 4시간 어닐한 후의 누설전류의 특성을 나타낸 그래프이다. 도12a 및 도12b의 어느 조사에 있어서도, NH3의 유량을 여러 가지로 변화시켰다. 또한, 누설전류의 측정방법, 및 도12a 및 도12b 각각의 종축과 횡축의 의미에 대하여는, 도9에서 설명한 것과 같다.
도12a와 도12b를 비교하여 명백한 바와 같이, N2O를 첨가한 경우는, 어닐을 한 후에도 누설전류가 현저하게 증대되는 일은 없다. 　
또한, 도13은 조건 D에 따라서 형성된 실리콘함유 절연막(36)을 진공 중에서 450℃, 4시간 어닐한 후의 실리콘함유 절연막(36)으로의 동의 확산상황의 조사결과를 나타낸 그래프이다. 이 조사에 있어서는 N2O의 유량을 여러가지로 변화시켜서, 실리콘함유 절연막(36)을 동막(도시하지 않음)위에 형성하였다. 동의 확산은 SIMS를 사용하여 조사되었다. 　
도13에 나타낸 바와 같이, 실리콘함유 절연막(36) 내에는, 하부의 동막(도시하지 않음)으로부터 동이 거의 확산되어 있지 않다. 또한, 막의 깊이가 80nm 정도인 시점에서 동의 농도가 상승하고 있으나, 이것은 이 깊이에서는 하부의 동막(도시하지 않음)에 아주 가깝게 접근하기 때문이므로, 실용상 하등 문제는 없다. 　
조건 D에 있어서는, N2O유량을 0∼800sccm 사이에서 변화시키고 있으나, N2O유량을 1200∼1600sccm 사이에서 변화시킨 경우에 대하여도 조사되었다. 이 경우 실리콘함유 절연막(36)의 성막조건은, 다음 조건 E와 같다. 이 조건 E에 있어서는, N2O유량 이외의 조건은 위의 조건 D와 같다. 　
(조건 E) 　
(i) 성막가스 조건 　　　
HMDSO 유량：50sccm 　　　
N2O 유량：1200∼1600sccm 　　　
가스 압력：1Torr 　　　
기판 가열온도：375℃ 　
(ii) 플라즈마화 조건 　　　
고주파전력(13.56MHz)PRF：0W 　　　
저주파전력(380KHz)PLF：150W 　　　
상부전극과 하부전극의 간격：12.5mm 　
도14는 이 조건 E를 따른 경우, 실리콘함유 절연막(36)의 비유전률 및 굴절률의 특성을 나타낸 그래프이다. 비유전률 및 굴절률의 측정방법, 및 도14의 종축과 횡축의 의미에 대하여는 도6에서 설명한 것과 같다. 　
이에 나타낸 바와 같이, 비유전률은 약 4.2 정도이다. 이 값은 종래예에 의한 실리콘질화막의 비유전률(약 7 정도)보다 낮은 값이다. 　
또한, 도15는 실리콘함유 절연막(36)의 성막 직후에 있어서의 누설전류의 특성과, 그 실리콘함유 절연막(36)을 진공 중에서 450℃, 4시간 어닐한 후에 있어서의 누설전류의 특성을 나타낸 그래프이다. 누설전류의 측정방법, 및 도15의 종축과 횡축의 의미는 도9에서 설명한 것과 같다. 　
도15에 나타낸 바와 같이, 어닐을 행한 후에도 누설전류가 현저하게 증대되는 일은 없다.
위의 조건 D 및 조건 E에 있어서는, HMDSO와 N2O로 성막가스가 구성되었다. 그러나, 이 성막가스에 NH3을 더 첨가하여도 좋다. 이 경우 실리콘함유 절연막(36)의 성막조건은, 다음 조건 F와 같다. 　
(조건 F) 　
(i) 성막가스 조건 　　　
HMDSO 유량：50sccm 　　　
N2O 유량：200sccm 　　　
NH3 유량：0∼800sccm 　　　
가스 압력：1Torr 　　　
기판 가열온도：375℃ 　
(ii) 플라즈마화 조건 　　　
고주파전력(13.56MHz)PRF：0W 　　　
저주파전력(380KHz)PLF：150W 　　　
상부전극과 하부전극의 간격: 12.5mm 　
도16은 이 조건 F를 따른 경우, 실리콘함유 절연막(36)의 비유전률 및 굴절률의 특성을 나타낸 그래프이다. 비유전률 및 굴절률의 측정방법, 및 도16의 종축과 횡축의 의미에 대하여는 도6에서 설명한 것과 같다. 　
이에 나타낸 바와 같이 비유전률은 약 4.1∼5.2 정도이다. 이 값은 종래예에 의한 실리콘질화막의 비유전률(약 7 정도)보다 낮은 값이다. 　
또한, 도17은 조건 F에 따라서 형성된 실리콘함유 절연막(36)을 진공 중에서 450℃, 4시간 어닐한 후에 있어서의 실리콘함유 절연막(36)의 누설전류의 특성을 나타낸 그래프이다. 비교를 위해서 성막 직후의 실리콘함유 절연막(36)의 누설전류도 도17에 병기되어 있다. 누설전류의 측정방법, 및 도17의 종축과 횡축의 의미에 대하여는, 도9에서 설명한 것과 같다. 　
이에 나타낸 것과 같이 어닐을 한 후에도, 누설전류가 현저하게 증대되는 일은 없다. 　
또한, 도18은 조건 F에 따라서 형성된 실리콘함유 절연막(36)을 진공 중에서 450℃, 4시간 어닐한 후의 실리콘함유 절연막(36)으로의 동의 확산상황을 나타낸 그래프이다. 이 조사에 있어서는 NH3의 유량을 여러 가지로 변화시켜서, 실리콘함유 절연막(36)을 동막(도시하지 않음)위에 형성하였다. 그리고, 동의 확산은 SIMS를 사용하여 조사되었다. 또한, 도18의 종축과 횡축의 의미에 대하여는 도10에서 설명한 것과 같다. 　
도18에 나타낸 것과 같이 실리콘함유 절연막(36) 내에는, 하부의 동막(도시하지 않음)으로부터 동이 거의 확산되고 있지 않다. 또한, 막의 깊이가 80nm 정도인 시점에서의 동의 농도가 상승하고 있으나, 이것은 이 깊이에서는 하부의 동막(도시하지 않음)에 아주 가깝게 접근하기 때문이므로, 실용상 하등 문제는 없다.
(제5실시형태) 　
다음으로, 도1, 도2, 도3, 도20a 내지 도20f를 참조하여, 본 발명의 제5실시형태에 의한 반도체장치 및 그 제조방법을 설명한다.도20a 내지 도20f는 본 발명의 제5실시형태에 의한 반도체장치 및 그 제조방법을 나타낸 단면도이다. 　
성막가스로서 HMDSO＋CH4＋N2를 사용하여, 성막가스를 구성하는 각 가스의 챔버(1) 내로의 도입 타이밍을 도2b에 나타낸다. 　
도20a는 동배선을 형성한 후의 상태를 나타낸 단면도이다. 도면 중, 부호 (22)는 하부 절연막, (23)은 도금에 의하여 형성된 동배선(하부 배선)이다. 또한, 도시되어 있지 않으나, 하지 절연막(22)과 동배선(하부 배선)(23) 사이에는 하층으로부터 하부 절연막(22)에 대한 동의 배리어로서의 TaN막과, 스퍼터에 의해서 형성된 Cu막이 형성되어 있다. 이들이 피성막 기판(21)을 구성한다. 　　　
이와 같은 상태에서, 도20b에 나타낸 바와 같이, 플라즈마 CVD법에 의해서 동배선(23) 상에 배리어 절연막(24)을 형성한다. 배리어 절연막(24)을 형성하려면 먼저 피성막 기판(21)을 성막장치(101)의 챔버(1) 내로 도입하고, 기판 홀딩도구(3)에 홀딩한다. 피성막 기판(21)을 350℃에서 가열하여 홀딩한다. 　
계속하여, 헥사메틸디실록산(HMDSO)을 유량 50sccm으로, CH4 가스를 유량 50sccm으로, N2가스를 유량 50sccm으로, 도1에서 나타낸 플라즈마 성막장치(101)의 챔버(1) 내로 도입하여, 압력을 1Torr로 유지한다. 이어서, 하부전극(3)에 주파수 380KHz의 전력 100W를 인가한다. 상부전극(2)에는 전력을 인가하지 않는다. 　　
이에 의해서, 헥사메틸디실록산과 CH4와 N2가 플라즈마화한다. 이 상태를 소정시간 유지하여, 막 두께가 약 50nm인 Si, O, C, N, H를 함유한 절연막으로 이루어진 배리어 절연막(24)을 형성한다. 조사에 따르면, 성막된 Si, O, C, N, H를 함유한 절연막은, 주파수1MHz로 측정한 비유전률이 대략 4.0대이고, 전계강도 1MV／cm인 때 누설전류는 10-10A／cm2였다. 　　　
다음으로, 도20c에 나타낸 바와 같이, 잘 알려진 플라즈마 CVD법에 의해서 저유전률을 갖는 막 두께 약 500nm의 다공질 실리콘함유 절연막(25)을 형성한다. 다공질실리콘함유 절연막의 형성방법으로서, 예를 들면 감압열 CVD법에 의한 성막과 플라즈마 CVD법에 의한 성막을 반복하여 다층의 절연막을 형성하는 방법, 유기막과 SiO2막을 교호로 적층한 후, 산소 플라즈마에 의해서 애싱하여 유기물을 제거하는 방법 등이 있다.
계속해서, 애싱이나 에칭에 있어서의 다공질실리콘함유 절연막(25)의 보호막(29)인 얇고 치밀성이 높은 NSG막(불순물을 함유하고 있지 않은 실리콘산화막) 또는 SiOC 함유 절연막을 형성한다. 보호막(29)이 없는 경우, 포토레지스트막(26)을 애싱 할 때, 또는 다공질실리콘함유 절연막(25) 아래의 배리어절연막(24)을 에칭할 때에 처리가스에 의해서 다공질실리콘함유 절연막(25)이 변질하고, 저유전률 특성이 열화될 우려가 있다. 또한, 경우에 따라서 보호막(29)을 생략하여도 좋다. 　　　
이어서, 도20d에 나타낸 바와 같이, 포토레지스트막(26)을 형성한 후, 패터닝하여 비어 홀을 형성할 영역에 포토레지스트막(26)의 개구부(26a)를 형성한다. 계속해서 CF4＋CHF3계의 혼합가스를 플라즈마화한 것을 사용한 반응성 이온에칭(RIE)에 의해서 포토레지스트막(26)의 개구부(26a)를 통하여 층간 절연막 (25)을 에칭하여 제거한다. 이에 의해서 개구부(25a)가 형성되어 배리어 절연막(24)이 표출된다. 그 후, 포토레지스트막(26)을 애싱한다. 이 때, 상기 층간 절연막(25)의 에칭가스 및 애싱가스에 대하여 배리어 절연막(24)은 에칭내성을 갖는다. 따라서 동배선(23)은 에칭가스에 의한 악영향을 받지 않는다. CF4＋CHF3계의 혼합가스는, CF4＋CHF3 이외에 Ar＋O2 등을 가하여 농도조정을 하여도 좋다. 　　　 다음으로, 도20e에 나타낸 바와 같이, 층간 절연막(25)의 에칭에 사용한 가스와 조성비를 바꾼 CF4＋CHF3계의 혼합가스를 플라즈마화한 것을 사용한 반응성이온 에칭(RIE)에 의해서, 보호막(29)의 개구부 및 층간 절연막(25)의 개구부(25a)를 통해서 배리어 절연막(24)을 에칭하여 제거한다. 이에 의해서 비어 홀 (27)이 형성되어서 그 저부에 동배선(23) 이 표출된다. 이 때, 상기 배리어 절연막(24)의 에칭가스에 대하여 동배선(23)은 에칭내성을 갖는다. 따라서, 동배선(23)은 에칭가스에 의한 악영향을 받지 않는다. 또한, 동배선의 표면은 산화되나, 레지스트막의 애싱공정을 거쳐서 배리어막의 에칭공정 후에 환원성가스, 예를 들면 NH3이나, 아르곤, 질소 등의 불활성가스로 희석한 수소의 플라즈마에 노출하여 제거한다. 　　　
삭제
이어서, 도20f에 나타낸 바와 같이, 비어 홀(27) 내에 도전막, 예를 들면 질화탄탈(TaN) 등의 배리어금속막과 스퍼터법에 의해서 형성된 동막으로 이루어진 하부 도전막(30)을 깔고, 계속해서 이 하부 도전막(30) 상, 비어 홀(27) 내에 동막(28a)를 메운다. 이어서, 동막(28a)을 통해서 하부 배선(23)과 접속하도록 동 또는 알루미늄으로 이루어진 상부배선(28b)을 형성한다. 　　　
이상에 의해서, 층간 절연막(25) 및 배리어 절연막(24)의 비어 홀(27)을 통해서 하부배선(23)과 접속하는 상부배선(28b)의 형성이 완료된다. 　
이상과 같이 본 발명의 제5실시형태에 의하면, 실록산결합을 갖는 알킬화합물과 질소를 적어도 포함한 성막가스를 플라즈마화하고, 반응시켜 하부배선(23)과 저유전률 절연막(25) 사이에 Si, O, C, N, H를 함유한 배리어 절연막(24)을 형성하고 있다. 　　　
그런데, 저유전률을 갖는 절연막(25)은 일반적으로 다공질이므로, 외부로부터 동원소가 확산되기 쉽지만, 하부배선(23)과 다공질절연막(25) 사이에 배리어 절연막(24)을 형성한 경우, 동배선(23)으로부터 다공질 절연막(25)에 침입하려고 하는 동원소의 침입이 배리어 절연막(24)에 의해서 저지된다. 따라서, 배리어 절연막(24)을 사이에 끼움으로써 동의 확산을 방지하여 다공질 절연막(25)을 사이에 끼우는 배선(23, 28b)간의 누설전류를 저감하고, 또한 배리어 절연막(24)을 포함한 층간 절연막(25) 전체의 유전률을 저감할 수 있다. 　　　
또한, 평행 평판형의 플라즈마 성막장치를 사용하고, 또한 저주파수의 AC전원(8) 및 고주파수의 RF전원(7)을 각각 하부전극(3) 및 상부전극(2)에 접속하고, 저주파수의 인가전력을 고주파수의 인가전력보다 높게 함으로써, 한층 더 치밀성의 높은 배리어 절연막을 형성할 수 있다. 　
(제6실시형태) 　
도21a 및 도21b는 본 발명의 제6실시형태에 의한 반도체장치 및 그 제조방법을 나타낸 단면도이다. 　　　
도20 및 도21에 나타낸 제5실시형태와 다른 점은, 제5실시형태의 질소가스 대신에 암모니아를 사용하고 있는 점이다.
성막가스로서 HMDSO＋CH4＋NH3을 사용하고, 사용하는 성막가스를 구성하는 각 가스의 챔버(1) 내로의 도입 타이밍을 도2b에 나타낸다. 　
우선, 도21a에 나타낸 바와 같이, 하부 절연막(22) 상에 동배선(23)을 형성한다. 계속해서, HMDSO와, NH3가스와, 하이드로카본을 갖는 가스로서의 CH4를 도1에 나타낸 플라즈마 성막장치(101)의 챔버(1) 내로 도입하고, 플라즈마 CVD법에 의해서 동배선(23) 상에 배리어 절연막(31)을 형성한다. 이 상태를 도21b에 나타낸다.
즉, HMDSO를 유량 50sccm으로, NH3가스를 유량 100sccm으로, CH4를 유량 100sccm으로 도1에 나타낸 플라즈마 성막장치의 챔버(1) 내로 도입하여, 챔버 내의 가스압력을 1Torr로 유지한다. 계속해서, 평행 평판형의 대향 전극 중, 기판을 홀딩하는 하부전극(3)에 380kHz의 교류전력 100W를 인가하는 동시에, 이 하부전극(3)에 대향하는 상부전극(2)에도 주파수 13.54MHz의 고주파전력 50W를 인가한다. 이에 의해서 성막가스는 플라즈마화되므로, 이 상태를 5초간 유지함으로써, 동배선(23)을 피복하여 막 두께 50nm의 배리어 절연막(31)을 형성한다. 　　　
다음으로, 성막된 배리어 절연막의 성질에 대하여 조사한 결과에 대해서 설명하겠다.
도19는 상기 조사에 사용한 시료의 구조를 나타낸 단면도이다. 조사에 사용한 시료의 배리어 절연막(33)을 상기 배리어 절연막(31)과 똑 같이 하여 제조한다.
이 경우, 배리어 절연막(33)에 접촉시키는 전극면적 0.0230cm2를 갖는 수은프로브(34)를 배리어 절연막(33) 표면에 접촉시킨다. 　　　
비유전률을 측정하는 경우는 제1실시형태와 똑같이 하였다. 　
비유전률은 4.0이고, 별도의 조사에 의하면, 누설전류는 인가전계가 1MV／cm인 때, 10-10A／cm2 대 였다. 　
이상과 같이 본 발명의 제6실시형태에 의하면, 제5실시형태와 달리, 실록산결합을 갖는 알킬화합물과, 하이드로카본(CH4)과, NH3로 이루어진 성막가스를 사용하고, 또 평행 평판형의 대향전극 중, 기판을 홀딩하는 하부전극(3) 이외에 이 하부전극(3)에 대향하는 상부전극(2)에도 고주파전력을 인가하고 있다. 이에 의해서 치밀하고, 또한 유전률이 낮은 절연막을 형성할 수 있기 때문에, 배리어 절연막(31)을 포함한 층간 절연막(25) 전체의 유전률을 저감하는 동시에, 동의 확산을 보다 완전하게 방지하여 누설전류를 저감할 수 있다. 　　　
이상, 실시형태에 의해서 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다. 　
예를 들면, 제1실시형태에서는, 실록산결합을 갖는 알킬화합물로서 헥사메틸실록산(HMDSO)을 사용하고 있으나, 상기한 다른 실리콘화합물, 예를 들면 옥타메틸시클로 테트라실록산(OMCTS) 또는 테트라메틸 시클로테트라실록산(TMCTS)을 사용하는 것도 가능하다. 　　　
또한, 제1실시형태에서는, 산소함유 가스를 사용하고 있지 않으나, 일산화질소(N2O), 물(H2O) 또는 이산화탄소(CO2) 중의 어느 하나를 사용하여도 좋다. 이와 같은 산소함유 가스는 산소량이 적기 때문에, 배리어 절연막(24)을 형성할 때에, 하부 배선(23)이 산화되는 것을 억제할 수 있다. 　
또한, 제1 및 제2실시형태에서는, 하이드로카본을 갖는 가스로서 메탄(CH4)을 사용하고 있으나, 아세틸렌(C2H2), 에틸렌(C2H4), 또는 에탄(C2H6)을 사용하여도 좋다.
또한, 제2실시형태에서는 HMDSO＋CH4＋N2로 이루어진 성막가스를 사용하고 있으나, 상기 성막가스로부터 CH4를 제거한 가스로 이루어진 성막가스를 사용하여도 좋고, 상기 성막가스에 N2O, H2O 또는 CO2 중 어느 하나의 산소함유 가스를 가한 가스로 이루어진 성막가스를 사용하여도 좋다. 　
또한, 상기 실시형태의 실록산결합을 갖는 알킬화합물을 사용하지 않고, 그 대신 메틸실란을 사용할 수도 있다. 성막가스를 구성하는 필요한 가스의 조합은 도3에 나타낸 것과 같다. 　　　
이 경우 메틸실란으로서, 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3), 또는 테트라메틸실란(Si(CH3)4)중 어느 하나를 사용할 수 있다. 　　　
이상과 같이 본 발명에 의하면, 동배선을 피복하는 절연막을 실록산결합을 갖는 알킬화합물과, 질소(N2)또는 암모니아(NH3)중 어느 하나를 적어도 포함한 성막가스를 플라즈마화하고, 반응시켜 형성하고 있다. 또는, 메틸실란과, N2O, H2O 또는 CO2 중 어느 하나의 산소함유 가스와, 질소(N2)또는 암모니아(NH3)중 어느 하나를 적어도 함유한 성막가스를 플라즈마화하고 반응시켜 형성하고 있다. 　
성막가스는 질소(N2)또는 암모니아(NH3)중 어느 하나를 포함하고 있기 때문에, 어느 방법이라도 성막은 주로 Si－C 또는 CH3을 포함하는 동시에, 질소도 포함한다. 따라서, 실리콘질화막에 가까운 치밀성을 갖고, 또한 실리콘질화막에 비해서 저유전률을 갖는 절연막을 형성할 수 있다. 　
따라서, 층간 절연막을 다층으로 구성하고, 상기와 같이 하여 형성된 절연막을 동배선과 접하는 배리어 절연막으로서 사용함으로써, 동배선으로부터 층간 절연막으로의 동의 확산을 방지하여 층간 절연막을 사이에 끼우는 동배선 사이의 누설전류를 저감할 수 있는 동시에, 다른 층에 상기 배리어 절연막보다 더욱 낮은 유전률을 갖는 절연막을 사용함으로써, 누설전류를 저감하고, 또한 층간 절연막 전체의 유전률을 저감할 수 있다.
도 1은 본 발명의 제1실시형태인 반도체장치의 제조방법에 사용되는 플라즈마 성막장치의 구성을 나타낸 측면도.
도 2는 본 발명의 제1실시형태인 반도체장치의 제조방법에 사용되는 실록산계(siloxane-based)의 성막가스를 플라즈마 성막장치의 챔버 내로 도입하는 것을 나타낸 타이밍 차트.
도 3은 본 발명의 제1실시형태인 반도체장치의 제조방법에 사용되는 메틸실란계의 성막가스를 플라즈마 성막장치의 챔버 내로 도입하는 것을 나타낸 타이밍 차트.
도 4는 본 발명의 제2실시형태인 저유전률 절연막의 비유전률 및 굴절률의 특성을 나타낸 그래프.
도 5는 본 발명의 제2실시형태인 저유전률 절연막의 누설전류 특성을 나타낸 그래프.
도 6은 본 발명의 제3실시형태인 저유전률 절연막의 비유전률 및 굴절률 특성을 나타낸 그래프.
도 7은 본 발명의 제3실시형태인 저유전률 절연막의 누설전류 특성을 나타낸 그래프.
도 8은 본 발명의 제3실시형태에 있어서, 하이드로카본 가스를 사용하지 않은 경우, 저유전률 절연막의 비유전률 및 굴절률 특성을 나타낸 그래프.
도 9는 본 발명의 제3실시형태에 있어서, 하이드로카본 가스를 사용하지 않은 경우, 성막 직후와 어닐 후 각각의 경우의 저유전률 절연막의 누설전류 특성을 나타낸 그래프.
도 10은 본 발명의 제3실시형태에 있어서, 하이드로카본 가스를 사용하지 않은 경우, 어닐 후 저유전률 절연막으로의 동(銅)의 확산 상황을 조사한 결과를 나타낸 그래프.
도 11은 본 발명의 제4실시형태인 저유전률 절연막의 비유전률 및 굴절률 특성을 나타낸 그래프.
도 12a는 본 발명의 제4실시형태인 저유전률 절연막의 성막 직후 누설전류 특성을 나타낸 그래프이고, 도 12b는 본 발명의 제4실시형태인 저유전률 절연막의 어닐 후 누설전류 특성을 나타낸 그래프.
도 13은 본 발명의 제4실시형태인 저유전률 절연막으로의 동의 확산상황의 조사결과를 나타낸 그래프.
도 14는 본 발명의 제4실시형태에 있어서, N2O유량을 1200∼1600sccm 사이에서 변화시킨 경우, 저유전률 절연막의 비유전률 및 굴절률 특성을 나타낸 그래프.
도 15는 본 발명의 제4실시형태에 있어서, N2O유량을 1200∼1600sccm 사이에서 변화시킨 경우, 성막 직후와 어닐 후 각각의 경우의 누설전류 특성을 나타낸 그래프.
도 16은 본 발명의 제4실시형태에 있어서, 성막가스에 NH3를 첨가한 경우, 저유전률막의 비유전률 및 굴절률 특성을 나타낸 그래프.
도 17은 본 발명의 제4실시형태에 있어서, 성막가스에 NH3를 첨가한 경우, 저유전률막의 누설전류 특성을 나타낸 그래프.
도 18은 본 발명의 제4실시형태에 있어서, 성막가스에 NH3를 첨가한 경우, 저유전률막으로의 동의 확산상황을 조사한 결과를 나타낸 그래프.
도 19는 본 발명의 제2 내지 제4실시형태인 배리어 절연막의 특성조사에 사용한 시료의 구성을 나타낸 단면도.
도 20a 내지 도 20f는 본 발명의 제5실시형태인 반도체장치 및 그 제조방법에 대하여 나타낸 단면도.
도 21a 및 도 21b는 본 발명의 제6실시형태인 반도체장치 및 그 제조방법에 대하여 나타낸 단면도.
삭제

Claims (13)

  1. 표면에 동배선(銅配線)이 노출된 기판 상에 동(銅) 확산 방지 배리어 절연막을 형성하는 반도체장치의 제조방법에 있어서,
    실록산결합(siloxane bond)을 갖는 알킬화합물과, 질소(N2) 또는 암모니아(NH3)를 포함하는 성막 가스를 플라즈마화하는 단계; 및
    상기 플라즈마를 상기 동배선이 노출된 표면과 반응시켜서, 상기 동배선과 접촉하도록 상기 동 확산 방지 배리어 절연막을 상기 동배선보다 얇은 두께로 상기 동배선 상에 형성하는 것을 특징으로 하는 반도체장치의 제조방법. 　　　
  2. 제 1항에 있어서,
    상기 실록산결합을 갖는 알킬화합물은, 헥사메틸디실록산(HMDSO：(CH3)3)Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS： 　
    ),
    또는 테트라메틸시클로테트라실록산(TMCTS： 　
    ) 중 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법. 　　　
  3. 제 1항에 있어서,
    상기 성막가스에 하이드로카본을 첨가한 가스로 이루어진 성막가스를 사용하는 것을 특징으로 하는 반도체장치의 제조방법. 　　　
  4. 제 3항에 있어서,
    상기 하이드로카본을 갖는 가스는, 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 또는 에탄(C2H6) 중 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법. 　　
  5. 제 1항 또는 제 3항에 있어서,
    상기 성막가스가 N2O, H2O 또는 CO2로 이루어진 그룹으로부터 선택된 어느 하나인 산소함유 가스를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 표면에 동배선이 노출된 기판 상에 동 확산 방지 배리어 절연막을 형성하는 반도체장치의 제조방법에 있어서,
    모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3) 및 테트라메틸실란(Si(CH3)4)으로 이루어진 그룹으로부터 선택된 메틸실란과, N2O, H2O 및 CO2로 이루어진 그룹으로부터 선택된 산소함유 가스와, 질소(N2) 및 암모니아(NH3) 중의 어느 하나를, 포함하는 성막가스를 플라즈마화 하는 단계; 및
    상기 플라즈마를 상기 동배선이 노출된 표면과 반응시켜서, 상기 동배선과 접촉하도록 상기 배리어 절연막을 상기 동배선 상에 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6항에 있어서,
    상기 성막가스에 하이드로카본을 첨가한 가스로 이루어진 성막가스를 사용하는 것을 특징으로 하는 반도체장치의 제조방법. 　　　
  8. 제 7항에 있어서,
    상기 하이드로카본을 갖는 가스는, 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 또는 에탄(C2H6) 중 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법. 　　
  9. 제 1항 또는 제 6항에 있어서,
    상기 배리어 절연막은 다층 구조를 갖는 층간절연막을 구성하는 막들 중 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 1항 또는 제 8항에 있어서,
    플라즈마 생성수단으로서 평행 평판형의 전극을 사용하고, 또한 상기 성막시에, 상기 기판을 홀딩하는 전극에 주파수100kHz 내지 1MHz의 교류전력을 인가하는 것을 특징으로 하는 반도체장치의 제조방법. 　　　
  11. 제 1항 또는 제 8항에 있어서,
    플라즈마 생성수단으로서 평행 평판형의 전극을 사용하고, 또한 상기 성막시에, 상기 기판을 홀딩하는 전극에 대향하는 전극에 주파수1MHz 이상의 교류전력을 인가하는 것을 특징으로 하는 반도체장치의 제조방법. 　　　
  12. 동배선과, 이 동배선을 피복하는 동 확산 방지 배리어 절연막을 갖는 반도체장치로서,
    상기 배리어 절연막이 제 1항 또는 제 6항에 기재된 반도체장치의 제조방법에 의해서 형성되는 것을 특징으로 하는 반도체장치. 　　　
  13. 제 12항에 있어서,
    상기 배리어 절연막은 다층 구조를 갖는 층간절연막을 구성하는 막들 중 하나인 것을 특징으로 하는 반도체장치.
KR10-2001-0041526A 2000-07-12 2001-07-11 반도체장치 및 그 제조방법 KR100476127B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00211460 2000-07-12
JP2000211460 2000-07-12
JPJP-P-2001-00000873 2001-01-05
JP2001000873A JP3934343B2 (ja) 2000-07-12 2001-01-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020006472A KR20020006472A (ko) 2002-01-19
KR100476127B1 true KR100476127B1 (ko) 2005-03-15

Family

ID=26595887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041526A KR100476127B1 (ko) 2000-07-12 2001-07-11 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6630412B2 (ko)
EP (1) EP1172846A3 (ko)
JP (1) JP3934343B2 (ko)
KR (1) KR100476127B1 (ko)
TW (1) TW546739B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6537733B2 (en) 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
JP3913638B2 (ja) * 2001-09-03 2007-05-09 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
CN100373559C (zh) 2002-01-15 2008-03-05 东京毅力科创株式会社 形成含硅绝缘膜的cvd方法和装置
DE10250889B4 (de) * 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
US20040124420A1 (en) * 2002-12-31 2004-07-01 Lin Simon S.H. Etch stop layer
US8137764B2 (en) * 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
JP4344841B2 (ja) * 2003-05-30 2009-10-14 独立行政法人産業技術総合研究所 低誘電率絶縁膜の形成方法
JP2005050954A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP4810306B2 (ja) * 2006-05-16 2011-11-09 日本電気株式会社 銅ダマシン多層配線の形成方法
US7964442B2 (en) * 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
KR101280969B1 (ko) * 2011-01-14 2013-07-02 성균관대학교산학협력단 보호 박막 증착 처리 장치 및 방법
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326200A (ja) * 1993-05-11 1994-11-25 Sony Corp 層間絶縁膜の形成方法
WO1999041423A2 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6037664A (en) * 1997-08-20 2000-03-14 Sematech Inc Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP2000200784A (ja) * 1998-12-09 2000-07-18 Applied Materials Inc 比誘電率の低いナノ多孔性コポリマ―膜
US6197706B1 (en) * 2000-06-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Low temperature method to form low k dielectric

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644166A (en) * 1968-03-28 1972-02-22 Westinghouse Electric Corp Oxide-free multilayer copper clad laminate
US5314724A (en) * 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
EP0560617A3 (en) 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
KR970007116B1 (ko) 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
JP3061255B2 (ja) * 1995-08-18 2000-07-10 キヤノン販売株式会社 成膜方法
TW362118B (en) 1995-10-30 1999-06-21 Dow Corning Method for depositing amorphous SiNC coatings
JPH09237785A (ja) 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
US6184158B1 (en) 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
JP3229276B2 (ja) * 1998-12-04 2001-11-19 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6268303B1 (en) 1998-07-06 2001-07-31 Corning Incorporated Tantalum containing glasses and glass ceramics
US6245690B1 (en) 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
EP1128421A3 (en) 2000-02-28 2002-03-06 Canon Sales Co., Inc. Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP2001267310A (ja) 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326200A (ja) * 1993-05-11 1994-11-25 Sony Corp 層間絶縁膜の形成方法
US6037664A (en) * 1997-08-20 2000-03-14 Sematech Inc Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
WO1999041423A2 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2000200784A (ja) * 1998-12-09 2000-07-18 Applied Materials Inc 比誘電率の低いナノ多孔性コポリマ―膜
US6197706B1 (en) * 2000-06-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Low temperature method to form low k dielectric

Also Published As

Publication number Publication date
EP1172846A2 (en) 2002-01-16
JP2002093805A (ja) 2002-03-29
KR20020006472A (ko) 2002-01-19
US6630412B2 (en) 2003-10-07
US20020013060A1 (en) 2002-01-31
JP3934343B2 (ja) 2007-06-20
TW546739B (en) 2003-08-11
EP1172846A3 (en) 2002-12-18

Similar Documents

Publication Publication Date Title
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
JP3600507B2 (ja) 半導体装置及びその製造方法
KR100484322B1 (ko) 반도체 장치 및 그 제조 방법
KR100476127B1 (ko) 반도체장치 및 그 제조방법
US6780790B2 (en) Semiconductor device and method of manufacturing the same
US6673725B2 (en) Semiconductor device and method of manufacturing the same
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
JP3845061B2 (ja) 半導体装置及びその製造方法
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090304

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee