JP4810306B2 - 銅ダマシン多層配線の形成方法 - Google Patents

銅ダマシン多層配線の形成方法 Download PDF

Info

Publication number
JP4810306B2
JP4810306B2 JP2006136072A JP2006136072A JP4810306B2 JP 4810306 B2 JP4810306 B2 JP 4810306B2 JP 2006136072 A JP2006136072 A JP 2006136072A JP 2006136072 A JP2006136072 A JP 2006136072A JP 4810306 B2 JP4810306 B2 JP 4810306B2
Authority
JP
Japan
Prior art keywords
copper
multilayer wiring
forming
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006136072A
Other languages
English (en)
Other versions
JP2007311383A5 (ja
JP2007311383A (ja
Inventor
真一 隣
良太郎 八木
佳謙 宍田
博文 田中
高博 中山
陽子 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Mitsui Chemicals Inc
NEC Corp
Sanyo Electric Co Ltd
Renesas Electronics Corp
Ulvac Inc
Original Assignee
Rohm Co Ltd
Mitsui Chemicals Inc
NEC Corp
Sanyo Electric Co Ltd
Renesas Electronics Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Mitsui Chemicals Inc, NEC Corp, Sanyo Electric Co Ltd, Renesas Electronics Corp, Ulvac Inc filed Critical Rohm Co Ltd
Priority to JP2006136072A priority Critical patent/JP4810306B2/ja
Priority to US11/798,684 priority patent/US20070269977A1/en
Publication of JP2007311383A publication Critical patent/JP2007311383A/ja
Publication of JP2007311383A5 publication Critical patent/JP2007311383A5/ja
Application granted granted Critical
Publication of JP4810306B2 publication Critical patent/JP4810306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体集積回路装置における銅ダマシン多層配線の形成方法に関する。
技術背景
半導体集積回路装置を構成する配線の形成技術としては、絶縁膜上に、例えば、アルミニウムのような導体膜を堆積した後、これを通常のフォトリソグラフィ技術及びドライエッチング技術によりパターニングすることで配線を形成する技術が確立されている。
しかし、上記配線形成技術においては、半導体集積回路装置を構成する素子や配線の微細化に伴い、配線抵抗の増大が顕著となり、配線遅延が生じる結果、半導体集積回路装置の性能を向上させる上で限界が生じつつある。
そこで、近年は、ダマシン法と呼ばれる配線形成技術が検討されている。ダマシン法とは、埋め込みにより電極や配線を形成する方法である。ダマシン法においては、まず、半導体基板の層間絶縁膜等の絶縁膜上に配線形成用の配線溝及びコンタクトホールを形成して、その上にめっき法により銅薄膜を堆積する。次に、絶縁膜上部を化学機械研磨(CMP)法によって研磨し、絶縁膜上から銅薄膜を除去する。絶縁膜上部の銅薄膜を除去することにより、配線溝及びコンタクトホールに銅が埋め込まれた状態になって配線が形成される。めっき法により銅薄膜を堆積した後には、アニール処理が行われる。このダマシン配線の形成においては、銅のアニール処理は様々な目的あるは効果を得るために用いられる。
例えば、特許文献1においては、配線の信頼性を向上させることが開示されている。また、特許文献2においては、高圧リフロー等を用いた場合に良好な埋め込み特性を得ることができることが開示されている。さらに、特許文献3においては、専用の一体型の装置を必要とせずに、既存のスパッタ装置と熱処理装置を用いて配線溝に銅を堆積する方法が開示されている。
特開2004-79835号公報 特開平11-340318号公報 特開平8-264535号公報
本発明の目的は、アニールを行うことにより銅の形状変化の制御と電気的特性向上の両立を達成することが可能な銅ダマシン多層配線の形成方法を提供することにある。
上記目的を達成するために、本発明では、半導体集積回路装置における銅ダマシン多層配線の形成方法であって、銅表面の酸化処理を行った後に、還元性ガス雰囲気にて300〜400℃の加熱あるいは還元性ガスプラズマ雰囲気にてプラズマアニールを行うことを特徴とする。
前記銅表面の酸化処理方法として、酸素を0.1〜20%含む窒素ガス雰囲気で200℃〜500℃の加熱処理を行うことが好ましい。
あるいは、前記銅表面の酸化処理方法として、過酸化水素水を含む溶液に浸漬することが好ましい。
あるいは、前記銅表面の酸化処理方法として、オゾンガスを溶解させた水に浸漬することが好ましい。
あるいは、前記銅表面の酸化処理方法として、1〜100PPMのオゾンガスあるいは1〜100%の酸素ガスを含む雰囲気にて常温で3時間以上晒すことが好ましい。
あるいは、前記銅表面の酸化処理方法として、酸素ガスを含むガスプラズマ雰囲気に晒すことが好ましい。
前記還元性ガスとして、例えば、テトラメチルシクロテトラシロキサン(1、3、5、7-tetramethylcyclotetrasiloxane)蒸気、ヘキサメチルジシラザン(hexamethyldisilazan)蒸気あるいはヘキサメチルジシロキサン(hexamethyldisiloxane)蒸気を用いる。
このように、本発明は、銅表面の酸化処理に引き続き還元性ガスを用いたアニールを行うことを特徴とする。
本発明では、良好な電気的特性と形状ばらつきの少ない銅配線を形成することが容易となる。
本発明における銅表面の酸化処理として最良の形態は、常に一定膜厚と膜質の酸化皮膜を形成するために、酸化剤濃度、温度の管理された雰囲気環境あるいは酸化炉あるいは酸化性薬液槽あるいは酸化性プラズマチャンバーを用いて一定時間晒す処理を行うことができることである。
さらに、効果的な還元処理を行うために、活性化された還元性ガスに比較的高温で晒すことができる還元炉あるいは還元性プラズマチャンバーを用いた処理を行うことである。
具体的には、銅表面の酸化処理を行った後に、還元性ガス雰囲気にて300〜400℃の加熱あるいは還元性ガスプラズマ雰囲気にてプラズマアニールを行う。
銅表面の酸化処理方法としては、以下の方法が挙げられる。
(1)酸素を0.1〜20%含む窒素ガス雰囲気で200℃〜500℃の加熱処理を行う。
(2)銅表面の酸化処理方法として、過酸化水素水を含む溶液に浸漬する。
(3)オゾンガスを溶解させた水に浸漬する。
(4)1〜100PPMのオゾンガスあるいは1〜100%の酸素ガスを含む雰囲気にて常温で3時間以上晒す。
(5)酸素ガスを含むガスプラズマ雰囲気に晒す。
また、還元性ガスとしては、(1)テトラメチルシクロテトラシロキサン(1、3、5、7-tetramethylcyclotetrasiloxane)蒸気、(2)ヘキサメチルジシラザン(hexamethyldisilazan)蒸気、(3)ヘキサメチルジシロキサン(hexamethyldisiloxane)蒸気などが挙げられる。
第1の実施例
図1を参照して、本発明の第1の実施例による銅ダマシン多層配線の形成方法を説明する。
まず、基板1上に形成された層間絶縁膜2内に溝パターン3を形成する(図1(a)参照)。
次に、全面にバリア金属膜4をスパッタリング法にて形成し、その上に銅シード膜5をスパッタリング法にて形成する。ここで、バリア金属膜4は、タンタル、チタン等からなる金属膜で、銅が層間絶縁膜2へ拡散するのを防止する機能を有する。また、銅シード膜5は、後述の銅めっき膜6を形成する際の電解銅めっきにおける給電膜としての機能を有する。また、銅シード膜5は、銅めっき膜6とバリア金属膜4の密着性を向上させるという機能も有する。(図1(b)参照)。
次に、銅めっき法により、銅を溝パターン3に埋設することにより、銅めっき膜6を形成する。その後、温度25℃、湿度10〜50%で管理された大気雰囲気で24時間晒す。この結果、銅めっき膜6上に銅酸化膜7が形成される。(図1(c)参照)。
最後に、炉心菅型のアニール炉(図示せず)を用いて、400℃窒素ガスキャリアにTMCTS(テトラメチルシクロテトラシロキサン)蒸気を加えた雰囲気にて60分間晒す。これにより、銅めっき膜6の表面の荒れを抑制しながら銅の層抵抗値を下げることができる。このようにして、本発明の第1の実施例による銅ダマシン多層配線が形成される。(図1(d)参照)。
第2の実施例
図2を参照して、本発明の第2の実施例による銅ダマシン多層配線の形成方法を説明する。
まず、基板1上に形成された層間絶縁膜2内に溝パターン3を形成する。次に、全面にバリア金属膜4をスパッタリング法にて形成し、その上に銅シード膜5をスパッタリング法にて形成する。ここで、バリア金属膜4は、タンタル、チタン等からなる金属膜で、銅が層間絶縁膜2へ拡散するのを防止する機能を有する。また、銅シード膜5は、銅めっき膜6を形成する際の電解銅めっきにおける給電膜としての機能を有する。また、銅シード膜5は、後述の銅めっき膜6とバリア金属膜4の密着性を向上させるという機能も有する。次に、銅めっき法により、銅を溝パターンに3に埋設することにより、銅めっき膜6を形成する(図2(a)参照)。
次に、CMP法により、層間絶縁膜2上に形成されたバリア金属膜4、銅シード膜5及び銅めっき膜6を除去することによって、微細な銅配線であるダマシン銅配線8を溝パターン3内に形成する。(図2(b)参照)。
次に、基板1を5〜50wt%の過酸化水素水に1分間浸漬する。これにより、ダマシン銅配線8上に銅酸化膜7が形成される(図2(c)参照)。
最後に、400℃窒素雰囲気にTMCTS(テトラメチルシクロテトラシロキサン)蒸気を加え60分間晒すことにより、ダマシン銅配線8(微細銅配線)において、銅の凝集なしに配線の抵抗値を下げることができる。このようにして、本発明の第2の実施例による銅ダマシン多層配線が形成される(図2(d)参照)。
本発明の第1の実施例による銅ダマシン多層配線の形成方法を説明するための断面図である。 本発明の第2の実施例による銅ダマシン多層配線の形成方法を説明するための断面図である。
符号の説明
1 基板
2 層間絶縁膜
3 溝パターン
4 バリア金属膜
5 銅シード膜
6 銅めっき膜
7 銅酸化膜
8 ダマシン銅配線

Claims (6)

  1. 半導体集積回路装置における銅ダマシン多層配線の形成方法であって、
    銅表面の酸化処理を行った後に、還元性ガス雰囲気にて300〜400℃の加熱あるいは還元性ガスプラズマ雰囲気にてプラズマアニールを行い、
    還元性ガスとして、テトラメチルシクロテトラシロキサン(1、3、5、7-tetramethylcyclotetrasiloxane)蒸気、ヘキサメチルジシラザン(hexamethyldisilazan)蒸気又はヘキサメチルジシロキサン(hexamethyldisiloxane)蒸気を用いることを特徴とする銅ダマシン多層配線の形成方法。
  2. 前記銅表面の酸化処理方法として、酸素を0.1〜20%含む窒素ガス雰囲気で200℃〜500℃の加熱処理を行うことを特徴とする請求項1に記載の銅ダマシン多層配線の形成方法。
  3. 前記銅表面の酸化処理方法として、過酸化水素水を含む溶液に浸漬することを特徴とする請求項1に記載の銅ダマシン多層配線の形成方法。
  4. 前記銅表面の酸化処理方法として、オゾンガスを溶解させた水に浸漬することを特徴とする請求項1に記載の銅ダマシン多層配線の形成方法。
  5. 前記銅表面の酸化処理方法として、1〜100PPMのオゾンガスあるいは1〜100%の酸素ガスを含む雰囲気にて常温で3時間以上晒すことを特徴とする請求項1に記載の銅ダマシン多層配線の形成方法。
  6. 前記銅表面の酸化処理方法として、酸素ガスを含むガスプラズマ雰囲気に晒すことを特徴とする請求項1に記載の銅ダマシン多層配線の形成方法。
JP2006136072A 2006-05-16 2006-05-16 銅ダマシン多層配線の形成方法 Active JP4810306B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006136072A JP4810306B2 (ja) 2006-05-16 2006-05-16 銅ダマシン多層配線の形成方法
US11/798,684 US20070269977A1 (en) 2006-05-16 2007-05-16 Method of forming a multilayer wiring by the use of copper damascene technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006136072A JP4810306B2 (ja) 2006-05-16 2006-05-16 銅ダマシン多層配線の形成方法

Publications (3)

Publication Number Publication Date
JP2007311383A JP2007311383A (ja) 2007-11-29
JP2007311383A5 JP2007311383A5 (ja) 2009-06-25
JP4810306B2 true JP4810306B2 (ja) 2011-11-09

Family

ID=38712491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006136072A Active JP4810306B2 (ja) 2006-05-16 2006-05-16 銅ダマシン多層配線の形成方法

Country Status (2)

Country Link
US (1) US20070269977A1 (ja)
JP (1) JP4810306B2 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264535A (ja) * 1995-03-27 1996-10-11 Fujitsu Ltd 半導体装置の製造方法
JPH11340318A (ja) * 1998-05-22 1999-12-10 Sony Corp 銅膜の形成方法
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Necエレクトロニクス株式会社 半導体装置の製造方法
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
JP2002033385A (ja) * 2000-07-13 2002-01-31 Toshiba Corp 半導体装置の製造方法及び半導体装置の評価方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2004079835A (ja) * 2002-08-20 2004-03-11 Renesas Technology Corp 半導体装置の製造方法
JPWO2004061931A1 (ja) * 2002-12-26 2006-05-18 富士通株式会社 多層配線構造を有する半導体装置およびその製造方法
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US7425505B2 (en) * 2003-07-23 2008-09-16 Fsi International, Inc. Use of silyating agents
JP2005191034A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100552812B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
JP2005310861A (ja) * 2004-04-19 2005-11-04 Mitsui Chemicals Inc 炭化窒化珪素膜の形成方法
JP2005311083A (ja) * 2004-04-21 2005-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007311383A (ja) 2007-11-29
US20070269977A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4321570B2 (ja) 半導体装置の製造方法
JP5548332B2 (ja) 半導体デバイスの製造方法
JP2009212232A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5193542B2 (ja) 半導体装置の製造方法
JP4548280B2 (ja) 半導体装置の製造方法
JPH11186261A (ja) 半導体装置の製造方法
JP5141761B2 (ja) 半導体装置及びその製造方法
JP4555320B2 (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
US20090045519A1 (en) Semiconductor Device and Method of Producing the Same
JP2007165428A (ja) 半導体装置の製造方法
JP4309873B2 (ja) 電子デバイスの製造方法
TWI389255B (zh) 積體電路結構之製備方法
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JP2005033160A (ja) 半導体素子の銅配線形成方法
JP4810306B2 (ja) 銅ダマシン多層配線の形成方法
JP5823359B2 (ja) 半導体装置の製造方法
JPH11191556A (ja) 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP5938920B2 (ja) 半導体装置の製造方法
JP2009141199A (ja) 半導体装置及びその製造方法
JP2008147467A (ja) 半導体装置および半導体装置の製造方法
JP2007084891A (ja) 配線基板のメッキ膜形成方法
JP2005142330A (ja) 半導体装置の製造方法及び半導体装置
JP4380414B2 (ja) 半導体装置の製造方法
JP4757372B2 (ja) 埋込配線層の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4810306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250