JP2005033160A - 半導体素子の銅配線形成方法 - Google Patents

半導体素子の銅配線形成方法 Download PDF

Info

Publication number
JP2005033160A
JP2005033160A JP2003389232A JP2003389232A JP2005033160A JP 2005033160 A JP2005033160 A JP 2005033160A JP 2003389232 A JP2003389232 A JP 2003389232A JP 2003389232 A JP2003389232 A JP 2003389232A JP 2005033160 A JP2005033160 A JP 2005033160A
Authority
JP
Japan
Prior art keywords
copper
forming
layer
insulating film
copper wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003389232A
Other languages
English (en)
Other versions
JP4482313B2 (ja
Inventor
Shokin Boku
祥 均 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005033160A publication Critical patent/JP2005033160A/ja
Application granted granted Critical
Publication of JP4482313B2 publication Critical patent/JP4482313B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】銅拡散防止絶縁膜とその下部層との界面接合性を増大させて銅配線の銅原子移動を防止して素子の電気的特性及び信頼性を向上させることが可能な半導体素子の銅配線形成方法を提供する。
【解決手段】基板上に第１層間絶縁膜及び研磨停止層を形成する段階と、前記研磨停止層及び第１層間絶縁膜をエッチングしてダマシンパターンを形成する段階と、前記ダマシンパターンを含んだ前記研磨停止層上に銅拡散防止導電膜及び銅層を形成する段階と、前記ダマシンパターン内に銅配線を形成する段階と、前記銅配線を含んだ全体構造の表面に金属元素ドーピング層を形成する段階と、前記金属元素ドーピング層が形成された全体構造上に銅拡散防止絶縁膜及び第２層間絶縁膜を形成し、これらの絶縁膜蒸着時の熱によって前記銅配線と前記銅拡散防止絶縁膜との界面には銅合金層及び酸化金属層が形成され、前記銅配線の周辺層と前記銅拡散防止絶縁膜との界面には酸化金属層が形成される段階とを含む。
【選択図】 図２

Description

本発明は、半導体素子の銅配線形成方法に係り、特に、銅拡散防止絶縁膜とその下部の銅配線及び絶縁膜それぞれとの界面接合性を増大させて配線の信頼性を向上させることが可能な半導体素子の銅配線形成方法に関する。
一般に、半導体産業が超大規模集積回路化(Ultra Large Scale Integration)されるにつれて、素子のジオメトリー(geometry)がサブハーフミクロン(sub-half-micron)領域に減り続ける一方、性能の向上及び信頼度の面において回路密度(circuit density)は増加しつつある。このような要求に応えて、半導体素子の金属配線を形成する際、銅はアルミニウムに比べて融点が高くてエレクトロマイグレーション(electro-migration：ＥＭ)に対する抵抗が大きいため、素子の信頼性を向上させることができ、比抵抗が低くて信号伝達速度を増加させることができるため、集積回路(integration circuit)に有用な相互連結材料(interconnection material)として使用されている。
現在、使用可能な銅埋め込み方法には、ＰＶＤ(Physical Vapor Deposition)法／リフロー(reflow)、ＣＶＤ(Chemical Vapor Deposition)、電気メッキ(Electroplating)法、無電界メッキ(Electroless-plating)法などがあり、この中でも好ましい方法は銅埋め込み特性が比較的良好な電気メッキ法とＣＶＤ法である。
金属配線の材料として銅を採用しながら、半導体素子の銅配線形成工程に下部層と電気的に連結するためのビアコンタクトホール及び金属配線の位置するトレンチを同時に形成させるダマシン技法が広く適用されており、ダマシンパターンが形成されるべき層間絶縁膜として誘電率の低い低誘電絶縁物質が適用されている。
ビアコンタクトホール及びトレンチからなるダマシンパターンに銅配線を形成するためには、いろいろの方法でダマシンパターンに銅を埋め込ませた後、埋め込まれた銅層をＣＭＰ工程で研磨し、隣り合う銅配線と隔離させる。
図１は従来の半導体素子の銅配線形成方法を説明するための素子の断面図である。
基板11上に第１層間絶縁膜12及び研磨停止層13を形成し、ダマシン技法で研磨停止層13及び第１層間絶縁膜12をエッチングしてダマシンパターン14を形成する。
ダマシンパターン14を含んだ研磨停止層13の表面に沿って銅拡散防止導電膜15を形成し、ダマシンパターン14が十分埋め込まれるように銅層を形成する。化学的機械的研磨工程を研磨停止層13が露出するまで行ってダマシンパターン14内に銅配線16を形成する。その後、銅配線16を含んで全体構造上に銅拡散防止絶縁膜17及び第２層間絶縁膜18を形成する。
上述した従来の方法では、銅配線16から銅原子が外部へ拡散することを防止するため、銅拡散防止導電膜15と銅拡散防止絶縁膜17で銅配線16を密封している。ところで、従来の方法によって形成された銅配線16を有する素子は、銅原子の移動(Eletro-migration and stress migration)によって発生する大部分の配線信頼性不良が、指示符号「Ａ」に示すように、銅拡散防止絶縁膜17と銅拡散防止導電膜15との界面に生じている。このような現象は銅拡散防止絶縁膜17と下部層（研磨停止層13、銅拡散防止導電膜15及び銅配線16）との界面接合性の不足に起因する。
そこで本発明の目的は、銅拡散防止絶縁膜とその下部層との界面接合性を増大させて銅配線の銅原子移動を防止し、素子の電気的特性及び信頼性を向上させることが可能な半導体素子の銅配線形成方法を提供することにある。
上記目的を達成するために、本発明の実施例に係る半導体素子の銅配線形成方法は、基板上に第１層間絶縁膜及び研磨停止層を形成する段階と、前記研磨停止層及び第１層間絶縁膜をエッチングしてダマシンパターンを形成する段階と、前記ダマシンパターンを含んだ前記研磨停止層上に銅拡散防止導電膜及び銅層を形成する段階と、前記ダマシンパターン内に銅配線を形成する段階と、前記銅配線を含んだ全体構造の表面に金属元素ドーピング層を形成する段階と、前記金属元素ドーピング層が形成された全体構造上に銅拡散防止絶縁膜及び第２層間絶縁膜を形成し、これらの絶縁膜蒸着時の熱によって前記銅配線と前記銅拡散防止絶縁膜との界面には銅合金層及び絶縁酸化金属層が形成され、前記銅配線の周辺層と前記銅拡散防止絶縁膜との界面には酸化金属層が形成される段階とを含む。この際、形成される絶縁酸化金属層は均一な薄膜で形成されるかもしくは島形態の不均一な層で形成することもできる。
前記において、前記金属元素ドーピング層はインプランテーション法又はプラズマドーピング法で特定の金属元素をドーピングさせて形成するが、前記銅合金層の厚さが１０〜５００Åに形成されるようにその深さと濃度を調節して形成し、前記特定金属元素はＭｇ、Ｃｄ、Ｂe、Ｓｎ、Ｐｄのような金属元素である。
本発明は、銅配線と銅拡散防止絶縁膜との界面に銅合金層及び酸化金属層が積層構造で形成され、銅配線周辺の衝突と銅拡散防止絶縁膜との界面に酸化金属層が形成されて銅拡散防止絶縁膜の界面接合性が増大するので、配線の信頼性の向上による素子の電気的特性及び収率を向上させることができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。
図２ａないし図２ｃは本発明の実施例に係る半導体素子の銅配線形成方法を説明するための素子の断面図である。
図２ａを参照すると、基板21上に第１層間絶縁膜22及び研磨停止層23を形成し、ダマシン技法で研磨停止層23及び第１層間絶縁膜22をエッチングしてダマシンパターン24を形成する。ダマシンパターン24を含んだ研磨停止層23の表面に沿って銅拡散防止導電膜25を形成し、ダマシンパターン24が十分埋め込まれるように銅層を形成する。化学的機械的研磨工程を研磨停止層23が露出するまで行い、ダマシンパターン24内に銅配線26を形成する。銅配線26を含んだ第１層間絶縁膜22の表面に特定金属元素をドーピングさせて金属元素ドーピング層200を形成する。
前記において、第１層間絶縁膜22は配線と配線間の寄生キャパシタンスによる問題を解決するために低誘電率を有する物質で形成するが、例えば、誘電定数値が１.５〜４.５帯域のＳｉＯ２系列にＨ、Ｆ、Ｃ、ＣＨ３などが部分的に結合されている物質、或いはＣ−Ｈを基本構造とするＳｉＬＫＴＭ製品やＦｌａｒｅＴＭ製品などの有機物質(organic material)、或いはこれらの物質の誘電定数値を低めるためにこれらの物質の気孔度を増加させた多孔性(porous)物質で形成する。
研磨停止層23は、炭素を含有していない酸化物で形成し、或いは銅拡散防止特性を持つようにＣＶＤ法で窒素含有シリコン窒化物及びシリコン窒化酸化物又は炭素含有シリコンカーバイド系列の物質で形成する。
銅拡散防止導電膜25はionized ＰＶＤ ＴＩＮ、ＣＶＤ ＴｉＮ、ＭＯＣＶＤ ＴｉＮ、ionized ＰＶＤ Ｔａ、ionized ＰＶＤ ＴａＮ、ＣＶＤ Ｔａ、ＣＶＤ ＴａＮ、ＣＶＤ ＷＮのいずれか一つで形成する。
金属元素ドーピング層200は、インプランテーション法又はプラズマドーピング法で特定の金属元素を一定の濃度及び一定の深さにドーピングさせて形成する。特定の金属元素は、一定の温度で銅に一定の濃度で溶解されて合金を形成し、グレインバウンダリーに析出されて銅原子の移動を抑制する特性があり、微量の酸素と反応して緻密な膜質の酸化金属物を形成する特性のあるＭｇ、Ｃｄ、Ｂｅ、Ｓｎ、Ｐｄのような金属元素である。金属元素ドーピング層200は特定の金属元素による銅配線の比抵抗の増加を最小化しながら、界面接合性を最大化し得るように条件を設定して形成するが、以後に形成される銅合金層の厚さが５００Å以下、好ましくは１０〜５００Å、さらに好ましくは１００〜４００Åに形成されるように深さと濃度を調節して形成する。この際、ドーピングする特定金属元素の濃度は１０％を超えないようにし、好ましくは０．５〜１０％、さらに好ましくは３〜８％とする。
図２ｂを参照すると、金属元素ドーピング層200が形成された全体構造上に銅拡散防止絶縁膜27を形成する。
前記において、銅拡散防止絶縁膜27はシリコン窒化物ＳｉＮｘ、シリコンカーバイドＳｉＣｘ及びシリコン窒化カーバイドＳｉＣＮの少なくとも一つの物質を用いて単層又は多層で３００Å以上の厚さに形成するが、これらの全ての物質には微量の酸素を含有させる。
一方、銅拡散防止絶縁膜27を形成する前に、銅配線26を安定化させながら、銅配線26の表面に生成される銅酸化層（図示せず）を除去するためにプラズマ処理を行う。プラズマ処理は、金属元素ドーピング層200を形成する前に行うか、或いは金属元素ドーピング層200を形成した後銅拡散防止絶縁膜27を形成する直前に行うことができ、或いは金属元素ドーピング層200を形成する前後に行うこともでき、或いは金属元素ドーピング層200を形成するための特定の金属元素のドーピング中にインシチュー(in-situ)で行うこともできる。このようなプラズマ処理は、窒素と水素を含有した混合ガス又はアンモニア系列ガスを用いて温度１００〜３５０℃の範囲で行う。
図２ｃを参照すると、銅拡散防止絶縁膜27を含んだ全体構造上に第２層間絶縁膜28を形成する。金属元素ドーピング層200の特定金属元素が周囲の他の元素と反応するように熱処理工程を行い、これにより銅配線26と銅拡散防止絶縁膜27との界面には銅合金層210及び酸化金属層220が積層構造で形成され、研磨停止層23と銅拡散防止絶縁膜27との界面には絶縁酸化金属層220が形成される、また、銅拡散防止導電膜25と銅拡散防止絶縁膜27との界面にも酸化金属層220が形成される。
前記において、第２層間絶縁膜28は、多層金属配線構造の場合には前述した第１層間絶縁膜22のように配線と配線間の寄生キャパシタによる問題を解決するために、低誘電率を有する物質で形成することが好ましいが、単層金属配線構造の場合には通常半導体素子の層間絶縁膜に適用される他の絶縁物でも形成することができる。
熱処理工程は、温度１００〜５００℃の範囲で１分以上、好ましくは１０〜３０分間行う。一方、銅合金層210及び酸化金属層220を形成するための熱処理工程を別途に行わず、銅拡散防止絶縁膜27及び低誘電率層間絶縁膜28それぞれの蒸着工程時の熱を利用することもできる。
銅合金層210は、金属元素ドーピング層200の特定の金属元素が熱処理工程中に銅配線26の銅元素に溶解されて形成される。銅配線26の上部及び銅配線26の周辺層である研磨停止層23及び銅拡散防止導電膜25の上部に形成される酸化金属層220は、銅拡散防止絶縁膜27に含有された微量の酸素と金属元素ドーピング層200の特定の金属元素とが結合して緻密な膜質に形成される。
従来の半導体素子の銅配線形成方法を説明するための素子の断面図である。 本発明の実施例に係る半導体素子の銅配線形成方法を説明するための素子の断面図である。
符号の説明
11 …基板
12 …第１層間絶縁膜
13 …研磨停止層
14 …ダマシンパターン
15 …銅拡散防止導電膜
16 …銅配線
17 …銅拡散防止絶縁膜
18 …第２層間絶縁膜
21 …基板
22 …第１層間絶縁膜
23 …研磨停止層
24 …ダマシンパターン
25 …銅拡散防止導電膜
26 …銅配線
27 …銅拡散防止絶縁膜
28 …第２層間絶縁膜
200 …金属元素ドーピング層
210 …銅合金層
220 …絶縁酸化金属層

Claims (8)

  1. 基板上に第１層間絶縁膜及び研磨停止層を形成する段階と、
    前記研磨停止層及び第１層間絶縁膜をエッチングしてダマシンパターンを形成する段階と、
    前記ダマシンパターンを含んだ前記研磨停止層上に銅拡散防止導電膜及び銅層を形成する段階と、
    前記ダマシンパターン内に銅配線を形成する段階と、
    前記銅配線を含んだ全体構造の表面に金属元素ドーピング層を形成する段階と、
    前記金属元素ドーピング層が形成された全体構造上に銅拡散防止絶縁膜及び第２層間絶縁膜を形成し、これらの絶縁膜蒸着時の熱によって前記銅配線と前記銅拡散防止絶縁膜との界面には銅合金層及び酸化金属層が形成され、前記銅配線の周辺層と前記銅拡散防止絶縁膜との界面には酸化金属層が形成される段階とを含む半導体素子の銅配線形成方法。
  2. 前記金属元素ドーピング層は、インプランテーション法又はプラズマドーピング法で特定の金属元素をドーピングさせて形成するが、前記銅合金層の厚さが１０〜５００Åに形成されるようにその深さと濃度を調節して形成する請求項１記載の半導体素子の銅配線形成方法。
  3. 前記金属元素ドーピン層は特定の金属元素の濃度が０．５〜１０％となるように形成する請求項１又は２記載の半導体素子の銅配線形成方法。
  4. 前記特定の金属元素はＭｇ、Ｃｄ、Ｂe、Ｓｎ、Ｐｄのような金属元素である請求項２記載の半導体素子の銅配線形成方法。
  5. 前記銅配線表面に生成される銅酸化層を除去するために、前記金属元素ドーピング層を形成する前段階、形成する段階及び形成した後段階の少なくとも一つの段階でプラズマ処理を行う請求項１記載の半導体素子の銅配線形成方法。
  6. 前記プラズマ処理は窒素と水素を含有した混合ガス又はアンモニア系列のガスを用いて温度１００〜３５０℃の範囲で行う請求項５記載の半導体素子の銅配線形成方法。
  7. 前記第２層間絶縁膜の形成後、前記銅合金層及び前記酸化金属層の形成のための熱処理工程を行う請求項１記載の半導体素子の銅配線形成方法。
  8. 前記熱処理工程は温度１００〜５００℃の範囲で行う請求項７記載の半導体素子の銅配線形成方法。
JP2003389232A 2003-07-09 2003-11-19 半導体素子の銅配線形成方法 Expired - Lifetime JP4482313B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046295A KR100546209B1 (ko) 2003-07-09 2003-07-09 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
JP2005033160A true JP2005033160A (ja) 2005-02-03
JP4482313B2 JP4482313B2 (ja) 2010-06-16

Family

ID=33562948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389232A Expired - Lifetime JP4482313B2 (ja) 2003-07-09 2003-11-19 半導体素子の銅配線形成方法

Country Status (3)

Country Link
US (1) US7087524B2 (ja)
JP (1) JP4482313B2 (ja)
KR (1) KR100546209B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法
JP2013149990A (ja) * 2010-02-26 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402519B2 (en) 2005-06-03 2008-07-22 Intel Corporation Interconnects having sealing structures to enable selective metal capping layers
JP2007180420A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 半導体装置の製造方法及び磁気ヘッドの製造方法
US20100059889A1 (en) * 2006-12-20 2010-03-11 Nxp, B.V. Adhesion of diffusion barrier on copper-containing interconnect element
US8764961B2 (en) * 2008-01-15 2014-07-01 Applied Materials, Inc. Cu surface plasma treatment to improve gapfill window
DE102008007001B4 (de) * 2008-01-31 2016-09-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
US8043976B2 (en) * 2008-03-24 2011-10-25 Air Products And Chemicals, Inc. Adhesion to copper and copper electromigration resistance
US8358007B2 (en) * 2009-06-11 2013-01-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing low-k dielectrics and method of manufacture thereof
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102903666B (zh) * 2011-07-25 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US9425092B2 (en) * 2013-03-15 2016-08-23 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US20140273436A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming barrier layers for conductive copper structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170784A4 (en) * 1999-03-19 2004-09-29 Tokyo Electron Ltd SEMICONDUCTOR DEVICE AND ASSOCIATED PRODUCTION METHOD
US6800554B2 (en) 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6815331B2 (en) * 2001-05-17 2004-11-09 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法
JP2013149990A (ja) * 2010-02-26 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置
US9911625B2 (en) 2010-02-26 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12033867B2 (en) 2010-02-26 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20050009331A1 (en) 2005-01-13
JP4482313B2 (ja) 2010-06-16
US7087524B2 (en) 2006-08-08
KR20050006472A (ko) 2005-01-17
KR100546209B1 (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
US7416974B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US20080128907A1 (en) Semiconductor structure with liner
JP4482313B2 (ja) 半導体素子の銅配線形成方法
US20110003474A1 (en) Germanium-Containing Dielectric Barrier for Low-K Process
US6511908B2 (en) Method of manufacturing a dual damascene structure using boron nitride as trench etching stop film
JP5141761B2 (ja) 半導体装置及びその製造方法
US7413985B2 (en) Method for forming a self-aligned nitrogen-containing copper silicide capping layer in a microstructure device
US7666782B2 (en) Wire structure and forming method of the same
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JP2007180408A (ja) 半導体装置およびその製造方法
JP4087235B2 (ja) 半導体素子の銅配線形成方法
JP2005150690A (ja) 半導体素子の金属配線形成方法
JP3696750B2 (ja) 半導体装置の製造方法
JP4173393B2 (ja) 半導体装置の製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법
JP4302663B2 (ja) 半導体装置の製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
JP2007027177A (ja) 半導体装置の製造方法
KR100622637B1 (ko) 반도체 소자의 금속배선 구조 및 그 형성방법
JP2008060415A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4482313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250