JP2005150690A - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法 Download PDF

Info

Publication number
JP2005150690A
JP2005150690A JP2004234089A JP2004234089A JP2005150690A JP 2005150690 A JP2005150690 A JP 2005150690A JP 2004234089 A JP2004234089 A JP 2004234089A JP 2004234089 A JP2004234089 A JP 2004234089A JP 2005150690 A JP2005150690 A JP 2005150690A
Authority
JP
Japan
Prior art keywords
forming
film
metal wiring
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004234089A
Other languages
English (en)
Inventor
Kyeong Keun Choi
▼キョン▲ 根 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005150690A publication Critical patent/JP2005150690A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】狭くて深いビアホールにおいてもＣｕ薄膜のＥＭ特性を向上させて工程の信頼性及び素子の電気的特性を向上させることが可能な半導体素子の金属配線形成方法を提供する。
【解決手段】半導体基板上に下部金属配線１０２と層間絶縁膜１０４，１０６を形成する段階と、層間絶縁膜にデュアルダマシンパターンを形成する段階と、デュアルダマシンパターンを含んだ全体構造上に障壁金属層１０８を形成する段階と、障壁金属層上に第１Ｚｒ膜１０９を形成する段階と、デュアルダマシンパターンを導電層１１０，１１１で埋め込む段階と、導電層を含んだ全体構造上に第２Ｚｒ膜１１２を形成する段階と、熱処理工程によって導電層と第１及び第２Ｚｒ膜のＺｒ成分を反応させてＺｒ化合金属層１１０ａ、１１１ａを形成する段階と、層間絶縁膜上のＺｒ化合金属層及び障壁金属層を除去して金属配線を形成する段階とを含む。
【選択図】図３

Description

本発明は、半導体素子の金属配線形成方法に係り、特に、金属配線のＥＭ(Electro Migration)特性を向上させるための半導体素子の金属配線形成方法に関する。
半導体素子の集積度が高くなるにつれて、金属配線の抵抗を低めるために比抵抗の低い金属物質で金属配線を形成する試みが行われている。最近は、銅を用いて金属配線を形成する試みが行われているが、銅は比抵抗が低く、ＥＭ特性が劣悪であるという問題点がある。
金属配線のＥＭ特性を向上させるために、金属薄膜にＺｒを物理気相蒸着法(Physical Vapor Deposition：以下、「ＰＶＤ」という)で注入する方法が試みられている。Ｚｒは金属物質（特に、Ｃｕ）との固溶度が殆どない元素でありながら、金属薄膜（特に、Ｃｕ薄膜）のＥＭ特性を向上させることができるものと知られている。一方、Ｚｒの添加により金属薄膜の抵抗が高くなる可能性があるが、少量のＺｒ添加は金属薄膜の比抵抗を大きく増加させないものと知られている。
ところが、素子の集積度が高くなるにつれて、ＺｒをＰＶＤ法で注入する過程で狭くて深いデュアルダマシンパターンのビアホール部分までＺｒが注入されないため、ビアプラグ部分におけるＥＭ特性を向上させるには難しさがある。
したがって、本発明の目的は、ビアホールとトレンチからなるデュアルダマシンパターンの内部に障壁金属層(Barrier metal layer)、Ｚｒ膜及び銅薄膜を順次形成し、銅薄膜の上部にＺｒ膜を形成した後、熱処理工程によってＣｕの結晶粒と結晶粒との界面にＺｒを拡散させ、深さに関係なくＣｕ（Ｚｒ）結合を均一に形成することにより、狭くて深いビアホールにおいてもＣｕ薄膜のＥＭ特性を向上させて工程の信頼性及び素子の電気的特性を向上させることが可能な半導体素子の金属配線形成方法を提供することにある。
上記目的を達成するために、本発明の実施例に係る半導体素子の金属配線形成方法は、半導体素子を形成するためのいろいろの要素が設けられた半導体基板上に層間絶縁膜を形成する段階と、層間絶縁膜にデュアルダマシンパターンを形成する段階と、デュアルダマシンパターンを含んだ全体構造上に障壁金属層を形成する段階と、障壁金属層上に第１Ｚｒ膜を形成する段階と、デュアルダマシンパターンを導電層で埋め込む段階と、導電層を含んだ全体構造上に第２Ｚｒ膜を形成する段階と、熱処理工程によって導電層と第１及び第２Ｚｒ膜のＺｒ成分を反応させてＺｒ化合金属層を形成する段階と、層間絶縁膜上のＺｒ化合金属層及び障壁金属層を除去して金属配線を形成する段階とを含むことを特徴とする。
前記において、障壁金属層はＴａＮ／Ｔａからなる積層構造で形成することができる。この際、ＴａＮ膜は５０Å〜１５０Åの厚さに形成し、Ｔａ膜は１００Å〜３００Åの厚さに形成することができる。
第１Ｚｒ膜又は第２Ｚｒ膜はＣＶＤ(Chemical Vapor Deposition)法又はＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)法で形成することができる。第１Ｚｒ膜又は第２Ｚｒ膜の形成時に前駆体としてＺｒ（Ｎ（Ｃ２Ｈ５）２）４又はＺｒ（Ｎ（ＣＨ３）２）４を供給し、キャリアガスとしてＡｒ又はＨｅのような不活性ガスを供給し、反応ガスとしてＨ２ガスを供給することができる。この際、前駆体の供給流量は３０ｓｃｃｍ〜１０００ｓｃｃｍに設定し、反応ガスの供給流量は１００ｓｃｃｍ〜３０００ｓｃｃｍに設定することができる。そして、第１Ｚｒ膜又は第２Ｚｒ膜は３００℃〜４００℃の温度で形成し、２００Ｗ〜５０００Ｗの電力が印加される。第１Ｚｒ膜は５０Å〜１０００Åの厚さに形成することができる。一方、第２Ｚｒ膜はＰＶＤ法又はＣＶＤ法で形成することもできる。
導電層は金属シード層を形成した後、金属シード層を用いた電気メッキ法で形成することができ、金属シード層又は導電層は銅で形成することができる。
熱処理工程はＮ２／Ｈ２雰囲気中でファーネスアニーリング又はＲＴＰを含むアニーリング法によって行うことができ、Ｎ２とＨ２の混合比は５：１〜１５：１に設定することができる。このような熱処理工程は１００℃〜３００℃の温度で１分〜４０分間行うことができる。
金属配線を形成した後、金属配線を含んだ全体構造上にキャッピング層を形成することができ、キャッピング層はＳｉＮで形成することができる。この際、ＳｉＮは２００℃〜４００℃の温度でＳｉＨ４ガス、Ｎ２ガス及びＮＨ３ガスを用いて１００Å〜５００Åの厚さに形成することができる。
本発明は、ビアホールとトレンチからなるデュアルダマシンパターンの内部に障壁金属層、Ｚｒ膜及び銅薄膜を順次形成し、銅薄膜の上部にＺｒ膜を形成した後、熱処理工程でＣｕの結晶粒と結晶粒との界面にＺｒを拡散させ、深さに関係なくＣｕ（Ｚｒ）結合を均一に形成することにより、狭くて深いビアホールにおいてもＣｕ薄膜のＥＭ抵抗特性を向上させて工程の信頼性及び素子の電気的特性を向上させることができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明は下記の実施例に限定されるものではなく、様々な変形実施が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明をより完全に知らせるために提供されるものである。本発明の範囲は特許請求の範囲によって理解されるべきである。
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもでき、あるいはその間に第３の膜が介在されることもできる。また、図面における各層の厚さ又は大きさは説明の便宜及び明確性のために誇張された。図面上において同一の符号は同一の要素を示す。
図１乃至図４は本発明の実施例に係る半導体素子の金属配線形成方法を説明するための素子の断面図である。
図１(ａ)を参照すると、トランジスタ−、キャパシタ又はメモリセルのような半導体素子を形成するためのいろいろの要素（図示せず）が設けられた半導体基板１０１を提供する。この際、半導体基板１０１には半導体素子を形成するためのいろいろの要素の一つとしてビットライン又は下部金属配線１０２が最上部層に形成されていることができる。
次に、下部金属配線１０２を含んだ半導体基板１０１上に第１キャッピング層１０３、第１層間絶縁膜１０４、エッチング停止層１０５及び第２層間絶縁膜１０６を順次形成する。
前記において、第１キャッピング層１０３はＳｉＮ膜で形成することができ、下部金属配線１０２の金属成分が第１層間絶縁膜１０４に拡散することを防止するために形成する。第１キャッピング層１０３をＳｉＮ膜で形成する場合、ＳｉＮ膜は２００℃〜４００℃の温度でＳｉＨ４ガス、Ｎ２ガス及びＮＨ３ガスを用いて１００Å〜５００Åの厚さに形成することができる。
第１層間絶縁膜１０４と第２層間絶縁膜１０６はＦＳＧ(Fluorine-doped Silicate Glass)又はＳiＯＣ膜で形成することができる。この際、第１層間絶縁膜１０４の厚さに応じてビアプラグの高さが決定されるので、第１層間絶縁膜１０４の厚さは後続工程で形成されるビアプラグの高さを考慮して調節することが好ましい。そして、第２層間絶縁膜１０６の厚さは後続工程で形成されるべき上部金属配線の厚さを考慮して調節することが好ましく、上部金属配線と同一の厚さに形成することができる。
一方、エッチング停止層１０５は、後続工程においてエッチング工程によって第２層間絶縁膜１０６にトレンチを形成するとき、第１層間絶縁膜１０４がエッチングされることを防止するために形成し、ＳｉＮ膜で形成することができる。
図１(ｂ)を参照すると、エッチング工程により、第１層間絶縁膜１０４にはビアホール１０４ａを形成し、第２層間絶縁膜１０６にはトレンチ１０６ａを形成し、ビアホール１０４ａとトレンチ１０６ａからなるデュアルダマシンパターン１０７を形成する。デュアルダマシンパターン１０７が形成されることにより、下部金属配線１０２の一部領域がビアホール１０４ａとトレンチ１０６ａを介して露出される。
前記において、デュアルダマシンパターン１０７は、ビアホール１０４ａを先に形成した後トレンチ１０６ａを形成する方式、或いはトレンチ１０６ａを先に形成した後ビアホール１０４ａを形成する方式で形成することができる。例えば、ビアホール１０４ａを先に形成する方式でデュアルダマシンパターン１０７を形成する過程を説明すると、次の通りである。まず、エッチング工程でビアホールが形成されるべき領域の第２層間絶縁膜１０６、エッチング停止層１０５、第１層間絶縁膜１０４及び第１キャッピング層１０３を順次エッチングしてビアホール１０４ａを形成する。次に、トレンチが形成されるべき領域の第２層間絶縁膜１０６をエッチングしてトレンチ１０６ａを形成する。この際、第１層間絶縁膜１０４はエッチング停止層１０５によってエッチングされないため、第１層間絶縁膜１０４にはビアホール１０４ａの形態がそのまま保たれる。これにより、ビアホール１０４ａとトレンチ１０６ａからなるデュアルダマシンパターン１０７が形成される。
図２(ａ)を参照すると、デュアルダマシンパターン１０７を含んだ全体構造上に障壁金属層１０８を形成する。障壁金属層１０８はＴａＮ／Ｔａからなる積層構造で形成することができる。この場合、ＴａＮ膜は５０Å〜１５０Åの厚さに形成し、Ｔａ膜は１００Å〜３００Åの厚さに形成することができる。
図２(ｂ)を参照すると、障壁金属層１０８上に第１Ｚｒ膜１０９を形成する。第１Ｚｒ膜１０９はＣＶＤ法又はＰＥＣＶＤ法で形成することができる。この場合、前駆体としてＺｒ（Ｎ（Ｃ２Ｈ５）２）４又はＺｒ（Ｎ（ＣＨ３）２）４を供給し、キャリアガスとしてＡｒ又はＨｅのような不活性ガスを供給し、反応ガスとしてＨ２ガスを供給することにより、下記の化学式１又は化学式２に記載のＨ２還元反応によって第１Ｚｒ膜１０９を形成することができる。
（化学式１）
xZr(N(C2H5)2)4)+yH2 → zZr(s)+副産物
（化学式２）
xZr(N(CH3)2)4)+yH2 → zZr(s)+副産物
この際、前駆体の供給流量は３０ｓｃｃｍ〜１０００ｓｃｃｍに設定し、反応ガスの供給流量は１００ｓｃｃｍ〜３０００ｓｃｃｍに設定することができ、３００℃〜４００℃の温度で２００Ｗ〜５０００Ｗの電力を印加して５０Å〜１０００Åの厚さに第１Ｚｒ膜１０９を形成することができる。
前述したように、第１Ｚｒ膜１０９をＰＥＣＶＤ法で形成することにより、幅が狭くて深いビアホール１０４ａの側壁及び底面にも第１Ｚｒ膜１０９を均一に形成することができる。
図３(ａ)を参照すると、第１Ｚｒ膜１０９上に金属シード層１１０を形成する。この際、金属シード層１１０は銅で形成することが好ましく、５００Å〜２０００Åの厚さに形成することができる。次に、デュアルダマシンパターン１０７が完全に埋め込まれるように全体構造上に金属層１１１を形成する。金属層１１１も銅で形成することが好ましく、電気メッキ法を用いて６０００Å〜１００００Åの厚さに形成することができる。その後、金属層１１１上に第２Ｚｒ膜１１２を形成する。第２Ｚｒ膜１１２はＰＶＤ法で形成することができ、第１Ｚｒ膜１０９を形成する方法と同一の方法で形成することもできる。
図３(ｂ)を参照すると、熱処理工程でＺｒ化合金属層１１０ａ及び１１１ａを形成する。すなわち、熱処理工程を行うと、第１Ｚｒ膜（図３(ａ)の１０９）のＺｒ成分が金属シード層（図３(ａ)の１１０）に拡散しながら金属シード層（図３(ａ)の１１０）の金属成分と反応すると同時に、第２Ｚｒ膜（図３(ａ)の１１２）のＺｒ成分が金属層１１１に拡散しながら金属層（図３(ａ)の１１１）の金属成分と反応してＺｒ化合金属層１１０ａ及び１１１ａが形成される。さらに具体的に説明すると、金属シード層（図３(ａ)の１１０）と金属層（図３(ａ)の１１１）をＣｕで形成した場合、熱処理工程によってＣｕの結晶粒と結晶粒との界面にＺｒが拡散しながらＣｕ（Ｚｒ）結合が形成される。この際、第１Ｚｒ膜（図３(ａ)の１０９）によってＺｒが上部へ拡散し、第２Ｚｒ膜（図３(ａ)の１１２）によってＺｒが下部へも同時に拡散するため、狭くて深いビアホール１０４ａにおいても深さに関係なくＣｕ（Ｚｒ）結合が均一に行われる。
このような熱処理工程はＮ２／Ｈ２雰囲気中で１００℃〜３００℃の温度で１分〜４０分間アニーリング法によって行うことができる。この際、Ｎ２とＨ２との混合比は５：１〜１５：１に設定することができる。
図４(ａ)を参照すると、第２層間絶縁膜１０６上のＺｒ化合金属層１１１ａ及び１１０ａ及び障壁金属層１０８を除去し、デュアルダマシンパターン１０６ａ及び１０４ａの内部にのみ残留させて、所定のパターンからなる金属配線１１３を形成する。この際、第２層間絶縁膜１０６上のＺｒ化合金属層１１ａ及び１１０ａ及び障壁金属層１０８は化学的機械的研磨工程で除去することができる。
図４(ｂ)を参照すると、金属層１１３を含んだ全体上部に第２キャッピング層１１４を形成する。第２キャッピング層１１４は第１キャッピング層１０３と同一の目的で形成し、第１キャッピング層１０３と同一の方法で形成することができる。
本発明の実施例に係る半導体素子の金属配線形成方法を説明するための素子の断面図である。 本発明の実施例に係る半導体素子の金属配線形成方法を説明するための素子の断面図である。 本発明の実施例に係る半導体素子の金属配線形成方法を説明するための素子の断面図である。 本発明の実施例に係る半導体素子の金属配線形成方法を説明するための素子の断面図である。
符号の説明
１０１ 半導体基板
１０２ 下部金属配線
１０３ 第１キャッピング層
１０４ 第１層間絶縁膜
１０４ａ ビアホール
１０５ エッチング停止層
１０６ 第２層間絶縁膜
１０６ａ トレンチ
１０７ デュアルダマシンパターン
１０８ 障壁金属層
１０９ 第１Ｚｒ膜
１１０ 金属シード層
１１１ 金属層
１１０ａ、１１１ａ Ｚｒ化合金属層
１１２ 第２Ｚｒ膜
１１３ 金属配線
１１４ 第２キャッピング層

Claims (17)

  1. 半導体素子を形成するためのいろいろの要素が設けられた半導体基板上に層間絶縁膜を形成する段階と、
    前記層間絶縁膜にデュアルダマシンパターンを形成する段階と、
    前記デュアルダマシンパターンを含む全体構造上に障壁金属層を形成する段階と、
    前記障壁金属層上に第１Ｚｒ膜を形成する段階と、
    前記デュアルダマシンパターンを導電層で埋め込む段階と、
    前記導電層を含む全体構造上に第２Ｚｒ膜を形成する段階と、
    熱処理工程によって前記導電層と前記第１及び第２Ｚｒ膜のＺｒ成分を反応させてＺｒ化合金属層を形成する段階と、
    前記層間絶縁膜上の前記Ｚｒ化合金属層及び前記障壁金属層を除去して金属配線を形成する段階とを含んで成る半導体素子の金属配線形成方法。
  2. 前記障壁金属層がＴａＮ／Ｔａからなる積層構造で形成されることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  3. 前記ＴａＮ膜が５０Å〜１５０Åの厚さに形成され、前記Ｔａ膜が１００Å〜３００Åの厚さに形成されることを特徴とする請求項２記載の半導体素子の金属配線形成方法。
  4. 前記第１Ｚｒ膜又は第２Ｚｒ膜がＣＶＤ(Chemical Vapor Deposition)法又はＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)法で形成されることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  5. 前記第１Ｚｒ膜又は第２Ｚｒ膜の形成時、前駆体としてＺｒ（Ｎ（Ｃ２Ｈ５）２）４又はＺｒ（Ｎ（ＣＨ３）２）４が供給され、キャリアガスとしてＡｒ又はＨｅのような不活性ガスが供給され、反応ガスとしてＨ２ガスが供給されることを特徴とする請求項４記載の半導体素子の金属配線形成方法。
  6. 前記前駆体の供給流量は３０ｓｃｃｍ〜１０００ｓｃｃｍに設定され、反応ガスの供給流量は１００ｓｃｃｍ〜３０００ｓｃｃｍに設定されることを特徴とする請求項５記載の半導体素子の金属配線形成方法。
  7. 前記第１Ｚｒ膜又は第２Ｚｒ膜は３００℃〜４００℃の温度で形成され、２００Ｗ〜５０００Ｗの電力が印加されることを特徴とする請求項４〜６のいずれか１項に記載の半導体素子の金属配線形成方法。
  8. 前記第１Ｚｒ膜が５０Å〜１０００Åの厚さに形成されることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  9. 前記導電層は金属シード層の形成後、前記金属シード層を用いた電気メッキ法で形成されることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  10. 前記導電層が銅で形成されることを特徴とする請求項１又は９に記載の半導体素子の金属配線形成方法。
  11. 前記第２Ｚｒ膜が物理気相蒸着(Physical Vapor Deposition)法又は化学気相蒸着（Chemical Vapor Deposition）法で形成されることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  12. 前記熱処理工程がＮ２／Ｈ２雰囲気中でファーネスアニーリング又はＲＴＰを含むアニーリング法で行われることを特徴とする請求項１項記載の半導体素子の金属配線形成方法。
  13. 前記Ｎ２とＨ２の混合比が５：１〜１５：１であることを特徴とする請求項１２記載の半導体素子の金属配線形成方法。
  14. 前記熱処理工程が１００℃〜３００℃の温度で１分〜４０分間行われることを特徴とする請求項１又は１２記載の半導体素子の金属配線形成方法。
  15. 前記金属配線を形成した後、前記金属配線を含んだ全体構造上にキャッピング層を形成する段階をさらに含むことを特徴とする請求項１項記載の半導体素子の金属配線形成方法。
  16. 前記キャッピング層がＳｉＮで形成されることを特徴とする請求項１５記載の半導体素子の金属配線形成方法。
  17. 前記ＳｉＮは２００℃〜４００℃の温度でＳｉＨ４ガス、Ｎ２ガス及びＮＨ３ガスを用いて１００Å〜５００Åの厚さに形成されることを特徴とする請求項１６記載の半導体素子の金属配線形成方法。
JP2004234089A 2003-11-13 2004-08-11 半導体素子の金属配線形成方法 Pending JP2005150690A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0080034A KR100538633B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
JP2005150690A true JP2005150690A (ja) 2005-06-09

Family

ID=34270772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234089A Pending JP2005150690A (ja) 2003-11-13 2004-08-11 半導体素子の金属配線形成方法

Country Status (5)

Country Link
US (1) US6869871B1 (ja)
JP (1) JP2005150690A (ja)
KR (1) KR100538633B1 (ja)
CN (1) CN1617322A (ja)
TW (1) TW200516711A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564801B1 (ko) 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
KR100538444B1 (ko) * 2003-12-31 2005-12-22 동부아남반도체 주식회사 비아 홀 및 트렌치 형성 방법
JP2006165115A (ja) * 2004-12-03 2006-06-22 Toshiba Corp 半導体装置
US7287325B2 (en) * 2005-05-10 2007-10-30 International Business Machines Corporation Method of forming interconnect structure or interconnect and via structures using post chemical mechanical polishing
CN102290372A (zh) * 2007-02-27 2011-12-21 株式会社爱发科 半导体器件制造方法以及半导体器件制造设备
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8349724B2 (en) * 2008-12-31 2013-01-08 Applied Materials, Inc. Method for improving electromigration lifetime of copper interconnection by extended post anneal
US9425092B2 (en) * 2013-03-15 2016-08-23 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10354969B2 (en) * 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US10390440B1 (en) * 2018-02-01 2019-08-20 Nxp B.V. Solderless inter-component joints

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184121B1 (en) * 1997-07-10 2001-02-06 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6303498B1 (en) * 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making

Also Published As

Publication number Publication date
TW200516711A (en) 2005-05-16
KR20050046056A (ko) 2005-05-18
KR100538633B1 (ko) 2005-12-22
CN1617322A (zh) 2005-05-18
US6869871B1 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
JP2000164716A (ja) 半導体装置及びその製造方法
TWI638425B (zh) 高深寬比結構中具有改良階梯覆蓋之密閉性ｃｖｄ蓋
KR20090000878A (ko) 반도체소자의 배선 형성방법
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
CN102842499A (zh) 含硅和钽的阻挡件的原位形成
US6888252B2 (en) Method of forming a conductive contact
JP2005150690A (ja) 半導体素子の金属配線形成方法
JP4482313B2 (ja) 半導体素子の銅配線形成方法
JP4638140B2 (ja) 半導体素子の銅配線形成方法
KR100528069B1 (ko) 반도체 소자 및 그 제조 방법
KR100769144B1 (ko) 에스아이피 구조의 반도체 장치 및 그 제조방법
US8735292B2 (en) Semiconductor processing methods
JP2008147675A (ja) 不均一窒化金属膜を用いる電気的接続構造物の形成方法およびこの方法によって製造された接続構造物
US8334204B2 (en) Semiconductor device and manufacturing method therefor
JP5428151B2 (ja) 半導体装置の製造方法
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2009094477A (ja) 半導体素子の金属配線形成方法
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
US20230253311A1 (en) Semiconductor device and method for manufacturing the semiconductor device
KR20090074512A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR20040058953A (ko) 반도체 소자의 금속 배선 형성 방법
CN115295483A (zh) 半导体器件及其制作方法
CN112447585A (zh) 半导体器件的形成方法
KR20100011067A (ko) 반도체 소자의 금속 배선 및 이의 형성 방법