CN1617322A - 在半导体装置中形成金属线的方法 - Google Patents

在半导体装置中形成金属线的方法 Download PDF

Info

Publication number
CN1617322A
CN1617322A CNA2004100565658A CN200410056565A CN1617322A CN 1617322 A CN1617322 A CN 1617322A CN A2004100565658 A CNA2004100565658 A CN A2004100565658A CN 200410056565 A CN200410056565 A CN 200410056565A CN 1617322 A CN1617322 A CN 1617322A
Authority
CN
China
Prior art keywords
forming
film
zirconium
metal line
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100565658A
Other languages
English (en)
Inventor
崔璟根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1617322A publication Critical patent/CN1617322A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种在半导体装置中形成金属线的方法。根据本发明，一阻挡金属层、一锆膜与一铜薄膜依序形成于一包含通孔与沟槽的双重镶嵌图案内部。接着一锆膜形成于该铜薄膜上，且藉由实行一热处理制造工艺允许锆扩散至铜的晶粒中及该等晶粒的接口间，因此形成均匀的铜(锆)键结而与其深度无关。结果，即使在较窄且较深通孔内的铜薄膜的电迁移(EM)电阻特征得以增进，且因此制造工艺的可靠性与一装置的电性特征也可因而增进。

Description

在半导体装置中形成金属线的方法
技术领域
本发明涉及在半导体装置中形成金属线的方法，特别是涉及在一半导体装置中形成一能够增进该金属线的电迁移(EM)特征的金属线的方法。
背景技术
随着半导体装置集成化程度的增加，为了减少一金属线的电阻，已曾尝试使用具有低电阻率的金属材料形成该金属线。近来，已尝试使用铜形成金属线，但问题是铜具有一较低的电阻率但有较差的EM特征。
已曾尝试藉由使用一物理气相沉积方法将锆注入金属线，以改进金属线的EM特征。锆对金属材料具有较少溶解度(尤其是对铜)的一元素，且现有能够改进一金属薄膜的EM特征(尤其是，一薄铜膜)。另一方面，虽然锆的加入可增加金属薄膜的电阻，已知少量的锆加入不会大幅增加金属薄膜的电阻率。
然而，随着一装置集成化程度的增加，因为在使用一PVD方法将锆注入的制造工艺中，锆未注入一较窄且较深的双重镶嵌图案中的通孔部份内，因此难以增进在通道插塞部份中的EM特征。
发明内容
本发明关于在一半导体装置中形成金属线的方法，其中藉由依序形成一阻挡金属层、一锆膜与一铜薄膜于一包含通孔与沟槽的双重镶嵌图案内部，形成一锆膜于铜薄膜上，且接着藉由实行一热处理制造工艺允许锆扩散至铜的晶粒中及该等晶粒的界面间，以形成一均匀铜(锆)键结而与深度无关，因此即使在较窄且较深通孔内的铜薄膜的EM电阻特征也得以改进，且因此制造工艺的可靠性与一装置的电性特征也可因而增进。
本发明的具体实施例的一个方面在于提供一在半导体装置中形成金属线的方法，其包含下列步骤：在一半导体基板上形成一层间绝缘膜，在其内形成各种形成一半导体装置的元件；形成一双重镶嵌图案于该层间绝缘膜；形成一阻挡金属层于包括该双重镶嵌图案的整个结构上；形成一第一锆膜于该阻挡金属层上；以一导电层填满该双重镶嵌图案；形成一第二锆膜于包括该导电层的整个结构上；藉由使用一热处理制造工艺允许该导电层与第一及第二锆膜的锆成份反应，以形成一锆化合物金属层；及移除在层间绝缘膜上的该锆化合物金属层与阻挡碍金属层，以形成该金属线。
在此，可形成该阻挡金属层以具有氮化钽/钽的一层叠结构。届时，形成的氮化钽膜具有一50至150埃(Å)的厚度，且钽膜形成100到300埃的厚度。
第一锆膜或第二锆膜可使用一CVD方法或一PECVD方法形成。当第一锆膜或第二锆膜形成时，Zr(N(C2H5)2)4或Zr(N(CH3)2)4作为一前驱体供应，诸如氩或氦的惰性气体作为一承载气体供应，且氢气作为一反应气体供应。此时，该前驱体的供应量设定在30到1000sccm的范围内，且反应气体的供应量在100到3000sccm的范围内。接着，第一锆膜或第二锆膜在200到5000瓦的电力供应下于摄氏300到400度的温度形成。可形成具有50到1000埃厚度的第一锆膜。另一方面，第二锆膜可使用一物理气相沉积方法或CVD方法形成。
该导电层的形成可藉由形成一金属种晶层而后实行一使用该金属种晶层的电镀方法，且该导电层或种晶层可由铜形成。
该热处理制造工艺可在一氮/氢大气中使用一诸如RTP的退火方法或一烤箱退火方法实行，氮与氢气的混合比可设定在5∶1到15∶1的范围内，且热处理制造工艺可在摄氏100到300度的温度实行达1到40分钟。
在形成该金属线后，可在包括该金属线的整个结构上形成一覆盖层，且该覆盖层可由氮化硅(SiN)形成。届时，氮化硅可在摄氏200到400度的温度藉由使用硅烷(SiH4)气体、氮气(N2)及氨气(NH3)形成具有100到500埃的厚度。
附图说明
本发明的前述特点及其它特征将在以上参考附图的说明中加以解说，其中：
图1A至1H是显示依据本发明一具体实施例在一半导体装置中形成金属线的方法的剖面图。
简单符号说明
101                                半导体基板
102                        较低金属线
103                        第一覆盖层
104                        第一层间绝缘膜
104a                       通孔
105                        蚀刻终止层
106                        第二层间绝缘膜
106a                       沟槽
107                        双重镶嵌图案
108                        阻挡金属层
109                        第一锆膜
110                        金属种晶层
111                        金属层
110a，111a                 锆化合物金属层
112                        第二锆膜
113                        金属线
114                        第二覆盖层
具体实施方式
在下文中，本发明的优选具体实施例将参考附图详加说明。然而，本发明不受限于以下描述的具体实施例，且可在各种特点中具体化。本具体实施例是供完全揭示本发明且使本领域技术人员了解本发明的范畴，且本发明的范畴可由本发明的权利要求中明了。
另一方面，当描述一膜“置于一膜或一半导体基板之上”时，其意指该膜可直接接触该另一膜或该半导体基板，或置于一第三膜上。此外，为便于与清楚的解释，图中各层的厚度与尺寸经夸示。相同的数字表示相同的元件。
图1A至1H是用于解释依据本发明的具体实施例在一半导体装置中形成金属线的方法的剖面图。
请参考图1A，已预备了一半导体基板101，在其中已形成各种构成一半导体装置的元件(未显示出)，诸如一晶体管、一电容器、一内存单元等。届时，一位线或较低金属线102可形成于半导体基板101的最顶层，成为构成该半导体装置的各种元件中之一。
其后，一第一覆盖层103、一第一层间绝缘膜104、一蚀刻终止层105及一第二层间绝缘膜106，依序形成包括较低金属线102的半导体基板101上。
在此，第一覆盖层103可由一氮化硅膜形成，且形成以防止较低金属线102的金属成份扩散进入第一层间绝缘膜104。当第一覆盖层103由氮化硅膜形成时，可使用硅烷气体、氮气与氨气在摄氏200到400度间形成氮化硅膜，以具有100到500埃的厚度。
第一层间绝缘膜104与第二层间绝缘膜106可由氟掺杂硅酸玻璃(FSG)或SiOC膜形成。届时，因为通道插塞的高度根据第一层间绝缘膜104的厚度而定，因此需求在考虑后续形成通道插塞高度的制造工艺时，调整第一层间绝缘膜104的厚度。接着，需求在考虑后续形成一上方金属线高度的制造工艺中，调整第二层间绝缘膜106的厚度。此外，可形成第二层间绝缘膜106使其具有与上方金属线相同的厚度。
另一方面，形成蚀刻终止层105以便在后续蚀刻制造工艺中蚀刻第二层间绝缘膜106时，防止第一层间绝缘膜104被蚀刻，且蚀刻终止层105可由氮化硅膜形成。
请参考图1B，通孔104a藉由使用一蚀刻制造工艺形成于第一层间绝缘膜104中，一沟槽106a形成于第二层间绝缘膜106中，且因此形成一由通孔104a与沟槽106a组成的双重镶嵌图案107。双重镶嵌图案107的形成使得一部份较低的金属线102开放于通孔104a与沟槽106a中。
在此，双重镶嵌图案107可使用一先形成通孔104a然后形成沟槽106a的方法，或使用一先形成沟槽106a然后形成通孔104a的方法形成。例如，使用先形成通孔104a以形成双重镶嵌图案107的方法的情况将说明于后。首先，对应于一部分(该部份将在蚀刻制造工艺中形成一通孔)的第二层间绝缘膜106、蚀刻终止层105、第一层间绝缘膜104与第一覆盖层103，依序形成以形成一通孔104a。之后，对应于后续将形成一沟槽的部份的第二层间绝缘膜106，会被蚀刻以形成该沟槽106a。届时，因为第一层间绝缘膜104由于蚀刻终止层105而未被蚀刻，第一层间绝缘膜的通孔104a可维持其形状。结果，形成由通孔104a与沟槽106a组成的双重镶嵌图案107。
请参考图1C，一阻挡金属层108形成在包括双重镶嵌图案107的整个结构上。阻挡金属层108可依一堆栈的氮化钽(TaN)/钽(Ta)配置形成。此情况下，氮化钽膜可形成50到150埃的厚度，且钽膜可形成100到300埃的厚度。
请参考图1D，一锆膜109形成在阻挡金属层108上。第一锆膜109可由一化学气相沉积(CVD)方法或等离子体增强化学气相沉积(PECVD)方法形成。在此情况下，第一锆膜109可以下列化学式1或2中的氢还原反应中形成，此藉由供应Zr(N(C2H5)2)4或Zr(N(CH3)2)4作为前驱体，一诸如氩或氦的惰性气体作为一承载气体供应，且氢气作为一反应气体。
[化学式1]
[化学式2]
这里，该前驱体的供应量可设定在30到1000sccm的范围内，且该反应气体的供应量可设定在100到3000sccm的范围内，而第一锆膜可在摄氏300到400度的温度形成，且具有200到5000瓦的电力供应，以形成具有50到1000埃的厚度。
如上所述，第一锆膜109使用PECVD方法形成，使得第一锆膜109可形成在较窄且较深的通孔104a的侧壁与底面上。
请参考图1E，一金属种晶层110形成在第一锆膜109上。届时，需求以铜形成金属种晶层110且形成500到2000埃的厚度。其次，一金属层111形成在整个结构上，以完全填满双重镶嵌图案107。优选的是，金属层111可由铜形成，且使用一电镀方法形成6000到10000埃的厚度。接着，一第二锆膜112形成在金属层111上。第二锆膜112可使用一物理气相沉积方法形成，或使用与第一锆膜109相同的方法形成。
请参考图1F，一锆化合物金属层(110a与111a)使用一热处理制造工艺形成。当实行热处理制造工艺时，第一锆膜的锆成份(图1E的109)扩散进入金属种晶层(图1E的110)且作用于金属成份，且同时，第二锆膜的锆成份(图1E的112)扩散进入金属层(图1E的111)，且作用于该金属层(图1E的111)的金属成份，且因此锆化合物金属层110a与111a会形成。更明确言之，假如金属种晶层(图1E的110)与金属层(图1E的111)由铜形成，将允许藉由使用一热处理制造工艺将锆扩散到铜的晶粒中及该等晶粒间的界面间，以形成一铜(锆)键结。届时，因为第一锆膜的锆(图1E的109)扩散到上部，且同时第二锆膜的锆(图1E的112)扩散到下部，一均匀铜(锆)键结会形成在较窄且较深的通孔104a中，而与其深度无关。
此热处理制造工艺可于一氮/氢大气中以一退火方法在摄氏100到300度的温度中实行达1到40分钟。届时，氮与氢气的混合比可设定在5∶1到15∶1的范围内。
请参考图1G，在第二中间绝缘膜106上的锆化合物金属层111a与110a及阻挡金属层108被移除，且只留在双重镶嵌图案106a与104a中，使得具有一预定形状的金属线113得以形成。届时，在第二中间覆盖膜106上的锆化合物金属层111a与110a及阻挡金属层108使用CMP制造工艺移除。
请参考图1H，第二覆盖层114形成在包括金属层113的整个结构上。第二覆盖层114基于与第一覆盖层103相同的目的形成，且可使用与第一覆盖层103相同的方法形成。
如上述，藉由依序形成一阻挡金属层、一锆膜与一铜薄膜于一包括通孔与沟槽的双重镶嵌图案内部，形成一锆膜于铜薄层上且接着藉由实行一热处理制造工艺允许锆扩散至铜的晶粒中及该等晶粒的界面间，以形成一均匀铜(锆)键结而与深度无关，即使在较窄且较深通孔内的铜薄膜的EM特征也得以改进，且因此制造工艺的可靠性与一装置的电性特征也可因而增进。
虽然以上说明已参考优选具体实施例详加说明，本领域技术人员应了解可进行各种修改与替代，而不脱离本发明与随附权利要求的精神与范畴。

Claims (21)

1、一种在一半导体装置中形成一金属线的方法，包括下列步骤：
在一半导体基板上形成一层间绝缘膜，在该半导体基板中形成各种用以形成一半导体装置的元件；
于该层间绝缘膜中形成一双重镶嵌图案；
于包括该双重镶嵌图案的该整个结构上形成一阻挡金属层；
于该阻挡金属层上形成一第一锆膜；
以一导电层填满该双重镶嵌图案；
于包括该导电层的该整个结构上形成一第二锆膜；
藉由一热处理制造工艺允许该导电层与该第一及该第二锆膜的锆成份反应，以形成一锆化合物金属层；及
移除在该层间绝缘膜上的该锆化合物金属层与该阻挡金属层，以形成一金属线。
2、如权利要求1中在一半导体装置中形成一金属线的方法，其中该阻挡金属层形成为具有氮化钽/钽的一层叠结构。
3、如权利要求2中在一半导体装置中形成一金属线的方法，其中形成的该氮化钽膜具有一50至150埃的厚度，且形成的该钽膜具有100到300埃的厚度。
4、如权利要求1中在一半导体装置中形成一金属线的方法，其中该第一锆膜或该第二锆膜使用一CVD方法或一PECVD方法形成。
5、如权利要求4中在一半导体装置中形成一金属线的方法，其中当该第一锆膜或该第二锆膜形成时，Zr(N(C2H5)2)4或Zr(N(CH3)2)4供应作为前驱体，一诸如氩或氦的惰性气体供应作为一承载气体，且氢气供应作为一反应气体。
6、如权利要求5中在一半导体装置中形成一金属线的方法，其中该前驱体的供应量设定在30到1000sccm的范围内，且该反应气体的供应量设定在100到3000sccm的范围内。
7、如权利要求6中在一半导体装置中形成一金属线的方法，其中该第一锆膜或该第二锆膜在摄氏300度到400度的温度中供应一200瓦到5000瓦的电力形成。
8、如权利要求5中在一半导体装置中形成一金属线的方法，其中该第一锆膜或该第二锆膜在摄氏300度到400度的温度中供应一200瓦到5000瓦的电力形成。
9、如权利要求4中在一半导体装置中形成一金属线的方法，其中接着，该第一锆膜或该第二锆膜在摄氏300度到400度的温度中供应一200瓦到5000瓦的电力形成。
10、如权利要求1中在一半导体装置中形成一金属线的方法，其中该第一锆膜形成具有50到1000埃范围的厚度。
11、如权利要求1中在一半导体装置中形成一金属线的方法，其中该导电层藉由形成一金属种晶层而后施行一使用该金属种晶层的一电镀方法形成。
12、如权利要求11中在一半导体装置中形成一金属线的方法，其中且该导电层由铜形成。
13、如权利要求1中在一半导体装置中形成一金属线的方法，其中且该导电层由铜形成。
14、如权利要求1中在一半导体装置中形成一金属线的方法，其中该第二锆膜使用一物理气相沉积方法或化学气相沉积方法形成。
15、如权利要求1中在一半导体装置中形成一金属线的方法，其中该热处理制造工艺在一氮/氢大气中使用一诸如一烤箱退火或一RTP的退火方法实行。
16、如权利要求15中在一半导体装置中形成一金属线的方法，其中该等氮气与氢气的混合比在5∶1至15∶1的范围中。
17、如权利要求15中在一半导体装置中形成一金属线的方法，其中该热处理制造工艺在摄氏100度到300度的温度范围内实行1到40分钟。
18、如权利要求1中在一半导体装置中形成一金属线的方法，其中该热处理制造工艺在摄氏100度到300度的温度范围内实行1到40分钟。
19、如权利要求1中在一半导体装置中形成一金属线的方法，还包括在形成该金属线后，于包括该金属线的该整个结构上形成一覆盖层的步骤。
20、如权利要求19中在一半导体装置中形成一金属线的方法，其中该覆盖层由氮化硅形成。
21、如权利要求20中在一半导体装置中形成一金属线的方法，其中该氮化硅在摄氏200度到400度的温度中藉由使用硅烷气体、氮气及氨气形成具有100到500埃的厚度。
CNA2004100565658A 2003-11-13 2004-08-10 在半导体装置中形成金属线的方法 Pending CN1617322A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR80034/2003 2003-11-13
KR10-2003-0080034A KR100538633B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
CN1617322A true CN1617322A (zh) 2005-05-18

Family

ID=34270772

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100565658A Pending CN1617322A (zh) 2003-11-13 2004-08-10 在半导体装置中形成金属线的方法

Country Status (5)

Country Link
US (1) US6869871B1 (zh)
JP (1) JP2005150690A (zh)
KR (1) KR100538633B1 (zh)
CN (1) CN1617322A (zh)
TW (1) TW200516711A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051336A (zh) * 2013-03-15 2014-09-17 应用材料公司 用于在半导体装置中产生互连的方法
CN105336670A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564801B1 (ko) 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
KR100538444B1 (ko) * 2003-12-31 2005-12-22 동부아남반도체 주식회사 비아 홀 및 트렌치 형성 방법
JP2006165115A (ja) * 2004-12-03 2006-06-22 Toshiba Corp 半導体装置
US7287325B2 (en) * 2005-05-10 2007-10-30 International Business Machines Corporation Method of forming interconnect structure or interconnect and via structures using post chemical mechanical polishing
KR101181389B1 (ko) * 2007-02-27 2012-09-19 가부시키가이샤 알박 반도체 소자의 제조 방법 및 반도체 소자의 제조 장치
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8349724B2 (en) * 2008-12-31 2013-01-08 Applied Materials, Inc. Method for improving electromigration lifetime of copper interconnection by extended post anneal
US10354969B2 (en) * 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US10390440B1 (en) * 2018-02-01 2019-08-20 Nxp B.V. Solderless inter-component joints

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184121B1 (en) * 1997-07-10 2001-02-06 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6303498B1 (en) * 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051336A (zh) * 2013-03-15 2014-09-17 应用材料公司 用于在半导体装置中产生互连的方法
CN104051336B (zh) * 2013-03-15 2019-03-08 应用材料公司 用于在半导体装置中产生互连的方法
CN105336670A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US6869871B1 (en) 2005-03-22
JP2005150690A (ja) 2005-06-09
KR20050046056A (ko) 2005-05-18
KR100538633B1 (ko) 2005-12-22
TW200516711A (en) 2005-05-16

Similar Documents

Publication Publication Date Title
US10332838B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US7576006B1 (en) Protective self-aligned buffer layers for damascene interconnects
US8268722B2 (en) Interfacial capping layers for interconnects
JP5496493B2 (ja) Ｃｕキャップ層としてＣｕゲルマナイドおよびＣｕシリサイドを集積および作製する方法
US7648899B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US7915166B1 (en) Diffusion barrier and etch stop films
US7858510B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
TWI612618B (zh) 用於鑲嵌互連件中的電遷移電阻改進的界面層
CN1522313A (zh) 在低介电常数电介质上沉积化学气相沉积膜和原子层沉积膜的方法
CN1638091A (zh) 预防双重金属镶嵌结构的金属漏电的氮化物阻障层
CN1630060A (zh) 铜内连线的制作方法
CN1773690A (zh) 半导体结构及其制造方法
CN100352035C (zh) 用于高纵横比半导体器件的掺硼氮化钛层
US20060281299A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US9177918B2 (en) Apparatus and methods for low k dielectric layers
CN1617322A (zh) 在半导体装置中形成金属线的方法
US6888252B2 (en) Method of forming a conductive contact
CN108063117B (zh) 互连结构及其形成方法
US11069568B2 (en) Ultra-thin diffusion barriers
US7300862B2 (en) Method for manufacturing semiconductor device
CN108122821B (zh) 互连结构及其形成方法
WO2010010668A1 (en) Semiconductor device and manufacturing method therefor
CN112435958B (zh) 集成电路结构及其形成方法
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR20100025874A (ko) 반도체 소자의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication