KR100564801B1 - 반도체 제조 방법 - Google Patents

반도체 제조 방법 Download PDF

Info

Publication number
KR100564801B1
KR100564801B1 KR1020030100991A KR20030100991A KR100564801B1 KR 100564801 B1 KR100564801 B1 KR 100564801B1 KR 1020030100991 A KR1020030100991 A KR 1020030100991A KR 20030100991 A KR20030100991 A KR 20030100991A KR 100564801 B1 KR100564801 B1 KR 100564801B1
Authority
KR
South Korea
Prior art keywords
copper
hfo
substrate
forming
copper wiring
Prior art date
Application number
KR1020030100991A
Other languages
English (en)
Other versions
KR20050069103A (ko
Inventor
김정주
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030100991A priority Critical patent/KR100564801B1/ko
Priority to DE102004063149A priority patent/DE102004063149B4/de
Priority to CNB2004100971007A priority patent/CN1315177C/zh
Priority to JP2004376945A priority patent/JP2005197711A/ja
Priority to US11/027,851 priority patent/US7256122B2/en
Publication of KR20050069103A publication Critical patent/KR20050069103A/ko
Application granted granted Critical
Publication of KR100564801B1 publication Critical patent/KR100564801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Abstract

본 발명은 종래의 기술에서 구리 배선을 형성한 후, 그 상부에 증착하는 보호막이 SiN이였으나, HfOx 또는 Hf으로 대체함으로써 구리/HfOx간 계면의 산소 불순물을 줄이고, 구리 산화물의 부식 가능성을 미연에 방지할 수 있는 구리 배선 형성에 관한 것이다.
본 발명의 반도체 제조 방법은 소정의 소자가 형성된 기판상에 절연막을 형성하고, 패턴하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 기판상에 구리를 증착한 후, 평탄화하는 단계; 상기 기판상에 HfOx를 형성하는 단계; 및 상기 기판을 열처리하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 제조 방법은 다마신 구조의 구리 배선을 형성할 때, 구리 배선의 보호막을 SiN에서 HfOx로 대체함으로써 구리/보호막간에 존재하는 구리 산화물을 제거함으로써, EM 및 BTS 등의 신뢰성을 해결할 수 있고, 구리 산화물로 비롯되는 갈바닉 부식을 방지할 수 있으며, 외부로부터 유입되는 -OH, O2 및 H2O로부터 산소를 포획하여, 구리 산화물의 추가적인 생성을 억제할 수 있을 뿐만 아니라 Hf 또는 HfOx의 증착은 별도의 장비구성이 필요없이 기존 장비의 응용으로 충분히 구현 가능하다는 장점이 있다.
다마신, 구리 배선, Hf, HfOx

Description

반도체 제조 방법{Method for fabricating semiconductor}
도 1a 내지 도 1c는 종래기술에 의한 구리 배선 공정의 단면도.
도 2a 내지 도 2c는 본 발명에 의한 구리 배선 공정의 단면도.
본 발명은 반도체 제조 방법에 관한 것으로, 보다 자세하게는 다마신의 구리 배선을 형성하고, 보호막으로서 HfOx막을 형성하는 구리 배선 형성 방법에 관한 것이다.
반도체에서 사용되는 금속 배선에서 사용되는 구리 배선은 현재 보편적인 알루미늄 금속 배선과는 달리 RIE(Reactive Ion Etch, 이하 RIE)에 의한 배선형성이 불가능하여, 다마신(damascene)기술을 사용하여 배선 구조를 형성 후 구리로 비아와 트렌치를 충진하여 평탄화하여 최종적인 구리 배선구조를 완성한다. 이 때 평탄화 공정 후 노출된 구리 배선의 표면은 거의 대부분, SiN을 사용하고 있는데, 구리 의 확산 방지 및 식각 정지층(etch stopping layer)로 사용하기 위함이다. 따라서 최종적인 구리 배선의 구리 표면은 SiN과 계면을 이루게 된다.
도 1a 내지 도 1c는 종래 기술에 의한 구리 배선 형성 방법을 나타내는 단면도이다.
먼저, 도 1a는 다마신 공정과 평탄화 공정에 의한 구리 배선의 형성 직후를 나타낸 도면이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(10)상에 절연막(11)을 증착하고, 다마신 공정으로 트렌치를 형성한 후, 구리(12)를 충진하고 평탄화하여 구리 배선을 형성한다.
다음, 도 1b는 구리 배선을 형성 후, 그 상부에 보호층인 SiN이 증착된 모습이다. 도에서 보는 바와 같이 다마신 및 평탄화 공정 후 그 상부에 구리 배선을 보호하기 위해 보호층인 SiN(13)을 증착한다.
다음, 도 1c는 도 1b의 A 영역을 확대한 것을 나타내는 것으로, 구리-SiN간 계면에 발생하는 문제점을 보여주는 단면도이다. 도에서 보는 바와 같이 구리에 대한 평탄화 공정 후 구리 표면에는 구리 산화물(14)이 형성되는데, 평탄화 공정 및 평탄화 공정과 SiN증착 공정간 이동시 매우 쉽게 구리 산화물이 형성된다.
실제 구리 배선에서 이렇게 형성된 구리 산화물은 많은 공정의 신뢰성 문제를 발생시키는데 그 사례들은 다음과 같다. 먼저 SiN과 구리간의 부착력(adhesion)관계가 좋지 않은데, 이에 구리 산화물 존재로 말미암아 더욱 불안정한 계면에 의해 발생된다. 또한 구리 산화물은 알루미늄 산화물과는 달리, 계속적으로 구리쪽으로 산화되는 경향이 있어, 구리쪽의 부식의 요인이 될 수 있다. 또한 구리 산화물 은 갈바닉 부식(galvanic corrosion)의 음극(electrode) 역할을 할 수 있다. 더욱 큰 문제는 Cu-SiN간 구리 산화물로 인한 불안정한 계면은 EM(Electro-Migration, 이하 EM)의 가장 취약점인 표면, 계면 확산(Interfacial Diffusion)을 가속시켜서 보이드의 형성을 가속시키고, 불안정한 부착력으로 말미암아 힐락(hillock)이 경계면 사이로 도출되기 쉽다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 구리 배선에 사용되는 보호층 또는 식각 정지층 역할의 SiN를 HfOx로 대체하여 EM 및 BTS 등의 신뢰성을 해결할 수 있고, 구리 산화물로 비롯되는 갈바닉 부식을 방지할 수 있으며, 외부로부터 유입되는 -OH, O2 및 H2O로부터 산소를 포획하여, 구리 산화물의 추가적인 생성을 억제할 수 있도록 하는 구리 배선 형성 공정을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 절연막을 형성하고, 패턴하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 기판상에 구리를 증착한 후, 평탄화하는 단계; 상기 기판상에 HfOx를 형성하는 단계; 및 상기 기판을 열처리하는 단계을 포함하여 이루어진 반도체 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명은 반도체 소자의 구리 배선 형성 후, 그 상부에 증착하는 보호막의 종류를 PECVD(Plasma Enhanced Chemical Vapour Deposition, 이하 PECVD)로 형성하는 SiN을 대신하여 HfOx 또는 Hf로 바꿈으로써 구리-HfOx간 계면의 산소 불순물을 줄이고, 또한 구리 산화물의 부식 가능성을 미연에 방지할 수 있을 뿐만 아니라, 구리-SiN간 계면특성에 기인한 EM, BTS(Bias Thermal Stress, 이하 BTS) 등의 신뢰성 등에서 발생하는 문제를 개선시키기 위해 도 2a 내지 도 2c에서 보는 바와 같은 공정으로 구리 배선을 형성한다.
먼저, 도 2a는 다마신 공정 및 평탄화 공정으로 구리 배선을 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(21)상에 절연막(22)을 증착하고 구리 배선을 위한 트렌치를 다마신 공정으로 형성한 후, 구리를 증착하고 평탄화하여 구리 배선(23)을 형성한다. 이때 구리 배선의 표면에 구리 산화물(24)이 평탄화 공정 및 평탄화 공정과 SiN증착 공정간 이동시 매우 쉽게 형성된다.
다음, 도 2b는 다마신 공정 및 평탄화 공정으로 형성된 구리 배선 위에 HfOx(25)를 형성하는 단계이다. 이 때 상기 HfOx 형성 방법은 다음과 같이 두 가지 방법이 있다. 첫번째, Hf증착 후, 200 내지 700℃의 온도에서 산소 또는 산소/질소 분위기의 열처리를 통하여 HfOx를 형성시키는 방법이다. 이 때 증착된 Hf는 50 내지 2000Å의 두께가 바람직하다. 두번째, HfOx를 직접 증착하는 방법이다. 일반적으로 산소 분위기에서 상기 첫번째 방법의 열처리 온도와 비슷한 온도에서 CVD(Chemical Vapor Deposition, 이하 CVD) 방식으로 형성한다. 만약 CVD의 온도가 200℃ 이하라면 열처리 공정을 추가하여도 무방하다.
다음, 도 2c는 기판을 열처리하여 HfOx가 구리 산화물의 산소를 포집(gathering)하여 환원시킴으로 순수한 HfOx/구리 계면(26)을 형성하는 단계이다.
따라서 본 발명은 반도체 배선 공정의 구리 배선 기술중 형성된 구리 배선 형성 후 그 상부에 보호층으로, Hf로 증착한 다음 산소 또는 산소/질소 분위기에서 열처리하여 HfOx를 형성시키거나, HfOx를 직접 증착한 다음 열처리하여, 구리 배선 위의 구리 산화물 성분을 제거 또는 구리로 환원시키는 것이다. 상기와 같이 산화물 성분을 제거 또는 구리로 환원시키는 원리는 Hf의 깁스 자유에너지(Gibbs free energy)는 289K에서 -352KJ이나 구리는 -237KJ이다. 따라서 구리의 자연산화막인 구리 산화막은 그 위에 증착된 Hf 또는 HfOx층에 산소가 포집됨으로 말미암아 결국 깨끗한 구리 표면을 가지게 된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 제조 방법은 다마신 구조의 구리 배선을 형성할 때, 구리 배선의 보호막을 SiN에서 HfOx로 대체함으로써 구리/보호막간에 존재하는 구리 산화물을 제거함으로써, EM 및 BTS 등의 신뢰성을 해결할 수 있고, 구리 산화물로 비롯되는 갈바닉 부식을 방지할 수 있으며, 외부로부터 유입되는 -OH, O2 및 H2O로부터 산소를 포획하여, 구리 산화물의 추가적인 생성을 억제할 수 있는 효과가 있다.

Claims (7)

  1. 반도체 제조 방법에 있어서,
    소정의 소자가 형성된 기판상에 절연막을 형성하고, 패턴하여 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 기판상에 구리를 증착한 후, 평탄화하는 단계; 및
    상기 기판상에 Hf을 증착한 후 열처리하여 HfOx를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 제조 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 열처리는 200 내지 700℃의 온도에서 산소 또는 산소/질소 분위기에서 열처리함을 특징으로 하는 반도체 제조 방법.
  4. 제 1항에 있어서,
    상기 Hf은 50 내지 2000Å의 두께로 증착함을 특징으로 하는 반도체 제조 방법.
  5. 삭제
  6. 반도체 제조 방법에 있어서,
    소정의 소자가 형성된 기판상에 절연막을 형성하고, 패턴하여 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 기판상에 구리를 증착한 후, 평탄화하는 단계; 및
    상기 기판상에 CVD 방식으로 HfOx를 직접 증착하여 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 제조 방법.
  7. 제 6항에 있어서,
    상기 HfOx는 200 내지 700℃의 온도에서 산소 분위기에서 증착함을 특징으로 하는 반도체 제조 방법.
KR1020030100991A 2003-12-30 2003-12-30 반도체 제조 방법 KR100564801B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030100991A KR100564801B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법
DE102004063149A DE102004063149B4 (de) 2003-12-30 2004-12-22 Verfahren zur Herstellung eines Halbleiter-Bauelements
CNB2004100971007A CN1315177C (zh) 2003-12-30 2004-12-24 半导体器件及其制造方法
JP2004376945A JP2005197711A (ja) 2003-12-30 2004-12-27 半導体装置の製造方法
US11/027,851 US7256122B2 (en) 2003-12-30 2004-12-29 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100991A KR100564801B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20050069103A KR20050069103A (ko) 2005-07-05
KR100564801B1 true KR100564801B1 (ko) 2006-03-28

Family

ID=34698840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100991A KR100564801B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법

Country Status (5)

Country Link
US (1) US7256122B2 (ko)
JP (1) JP2005197711A (ko)
KR (1) KR100564801B1 (ko)
CN (1) CN1315177C (ko)
DE (1) DE102004063149B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358950B2 (ja) * 2008-01-07 2013-12-04 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
JP5773306B2 (ja) 2010-01-15 2015-09-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体素子構造を形成する方法および装置
US8232607B2 (en) 2010-11-23 2012-07-31 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
KR20190077619A (ko) 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127454A (ja) 1990-09-18 1992-04-28 Nec Corp 半導体装置
JPH0741948A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
TW350133B (en) * 1998-02-06 1999-01-11 United Microelectronics Corp Method of formation of on-line in copper
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6015747A (en) 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
US5953615A (en) 1999-01-27 1999-09-14 Advance Micro Devices Pre-amorphization process for source/drain junction
US6235633B1 (en) * 1999-04-12 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
KR100325472B1 (ko) * 1999-04-15 2002-03-04 박종섭 디램 메모리 셀의 제조 방법
KR100325471B1 (ko) * 1999-04-15 2002-03-04 박종섭 디램의 제조 방법
US6194279B1 (en) 1999-06-28 2001-02-27 United Silicon Incorporated Fabrication method for gate spacer
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
JP3851752B2 (ja) 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
KR100545706B1 (ko) * 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
US6451683B1 (en) 2000-08-28 2002-09-17 Micron Technology, Inc. Damascene structure and method of making
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
DE10108915A1 (de) 2001-02-23 2002-09-12 Infineon Technologies Ag Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2002367994A (ja) 2001-06-04 2002-12-20 Mitsubishi Electric Corp 半導体装置
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
KR100390849B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 하프늄산화막을 구비하는 캐패시터의 제조 방법
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
CN1402332A (zh) * 2001-08-22 2003-03-12 矽统科技股份有限公司 在铜内连线上形成选择性保护层的方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
JP2003297832A (ja) * 2002-03-29 2003-10-17 Jsr Corp 銅ダマシン構造の製造方法および銅ダマシン構造
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
KR100476376B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 반도체 장치 제조방법
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6949461B2 (en) * 2002-12-11 2005-09-27 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
DE10344389A1 (de) * 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
KR100538633B1 (ko) 2003-11-13 2005-12-22 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20050069103A (ko) 2005-07-05
CN1691307A (zh) 2005-11-02
DE102004063149A1 (de) 2005-08-25
DE102004063149B4 (de) 2009-07-30
CN1315177C (zh) 2007-05-09
JP2005197711A (ja) 2005-07-21
US20050142833A1 (en) 2005-06-30
US7256122B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
KR100347743B1 (ko) 무기 장벽 박막의 부착성 증대 방법
US6284657B1 (en) Non-metallic barrier formation for copper damascene type interconnects
US7397124B2 (en) Process of metal interconnects
KR100380890B1 (ko) 반도체 장치 및 그 제조방법
KR100564801B1 (ko) 반도체 제조 방법
US5843837A (en) Method of contact hole burying
KR20100011799A (ko) 반도체 소자의 제조방법
KR100573897B1 (ko) 반도체 제조 방법
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100626741B1 (ko) 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
KR100702802B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
JPH05299418A (ja) 半導体装置の製造方法
KR100547242B1 (ko) 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
KR0163544B1 (ko) 알루미늄 배선막의 형성방법
JP2004079808A (ja) 半導体装置および薄膜形成方法
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR19980025510A (ko) 반도체소자의 금속배선 제조방법
JP2006237163A (ja) 半導体装置の製造方法
JP2000077385A (ja) 半導体装置の高信頼性を有するビア形成方法
KR19990070032A (ko) 반도체 소자의 금속배선 형성방법
JPH04359431A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee