DE102004063149B4 - Verfahren zur Herstellung eines Halbleiter-Bauelements - Google Patents

Verfahren zur Herstellung eines Halbleiter-Bauelements Download PDF

Info

Publication number
DE102004063149B4
DE102004063149B4 DE102004063149A DE102004063149A DE102004063149B4 DE 102004063149 B4 DE102004063149 B4 DE 102004063149B4 DE 102004063149 A DE102004063149 A DE 102004063149A DE 102004063149 A DE102004063149 A DE 102004063149A DE 102004063149 B4 DE102004063149 B4 DE 102004063149B4
Authority
DE
Germany
Prior art keywords
line
layer
hfo
oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004063149A
Other languages
English (en)
Other versions
DE102004063149A1 (de
Inventor
Jung Joo Bucheon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102004063149A1 publication Critical patent/DE102004063149A1/de
Application granted granted Critical
Publication of DE102004063149B4 publication Critical patent/DE102004063149B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren für die Herstellung eines Halbleiter Bauelements, das folgende Schritte umfasst:
Ausbilden einer Grabenstruktur in einer Isolierschicht auf einem Substrat,
Ausbilden einer planarisierten Cu-Leitung in der Grabenstruktur und einer Cu-Oxid-Schicht darauf,
Ausbilden einer HfO2-haltigen Schutzschicht auf der die Cu-Oxid-Schicht aufweisenden planarisierten Cu-Leitung und
thermisches Behandeln des Substrats,
wobei der Schritt des Ausbildens der Schutzschicht folgende Schritte umfasst:
Abscheiden von Hf auf der planarisierten Cu-Leitung, wobei das abgeschiedene Hf eine Dicke von 5 bis 200 nm aufweist, und
Glühen des abgeschiedenen Hf, wobei das Glühen bei einer Temperatur von 200 bis 700°C erfolgt, das Cu-Oxid zu Cu reduziert wird, und das Hf zu HfO2 oxidiert und dadurch zur HfO2-haltigen Schutzschicht ausgebildet wird.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiter-Bauelements mit einer Cu-Leitung vom Damascene-Typ, die durch eine HfO2-Schicht geschützt ist.
  • Erläuterung der verwandten Technik
  • Im allgemeinen können Cu-Leitungen für Metallverdrahtungen bei Halbleiter-Bauelementen im Gegensatz zu den beliebten Aluminium-Metallleitungen nicht durch RIE (Reactive Ion Etching) ausgebildet werden. Solche Cu-Leitungen werden im allgemeinen im Damascene-Verfahren durch das Entwerfen eines Leitungs-Layouts, das Füllen eines Kontaktloches und eines Grabens mit Cu und das Planarisieren des Cu ausgebildet. Dabei wird SiN in der Regel nach der Planarisierung auf einer Oberfläche der freigelegten Cu-Leitung abgeschieden und als Diffusionsbarriere und Ätzsstopschicht verwendet. Daher ist die Oberfläche der fertigen Cu-Leitung mit SiN verbunden.
  • Die 1A bis 1C sind Querschnittsdarstellungen für die Erläuterung eines konventionellen Verfahrens für das Ausbilden einer Cu-Leitung.
  • 1A zeigt eine Querschnittsansicht eines Cu-Drahtes nach der Beendigung von Damascene- und Planarisierungsprozessen. In 1A wird eine Isolierschicht 11 auf einem Substrat 10 abgeschieden, das bei einem vorgeschriebenen Bauelement bereitgestellt wird. Gräben und Kontaktlöcher (nicht gezeigt) werden durch einen Damascene-Prozess ausgebildet. Der Graben wird mit Cu gefüllt, und das Cu wird planarisiert, damit eine Cu-Leitung 12 fertiggestellt wird.
  • 1B zeigt eine Querschnittsansicht einer Schutzschicht aus SiN 13, die auf der Cu-Leitung 12 abgeschieden wurde. In 1B wird nach der Beendigung von Damascene- und Planarisierungsprozessen durch Abscheiden von SiN 13 auf der Cu-Leitung 12 eine Schutzschicht 13 ausgebildet.
  • 1C zeigt zur Erläuterung eines an einer Cu-SiN-Grenzfläche auftretenden Problems eine vergrößerte Querschnittsansicht eines Teils A in 1B.
  • In 1C wird nach der Beendigung des Planarisierens der Cu-Leitung 12 auf einer Oberfläche der Cu-Leitung 12 Cu-Oxid 14 ausgebildet. Das Cu-Oxid 14 kann insbesondere in dem Planarisierungsprozess und bei dem anschließenden Transfer des Substrats zu einer anderen Anlage zur SiN-Abscheidung nach der Beendigung des Planarisierungsprozesses ausgebildet werden. Das auf der Cu-Leitung ausgebildete Cu-Oxid bringt bei vielen Prozessen verschiedene Funktionssicherheitsprobleme mit sich. Die wesentlichen Probleme werden nachfolgend erläutert.
  • Erstens kann Cu-Oxid die Adhäsion zwischen SiN 13 und Cu 12 verschlechtern. Cu-Oxid 14 zwischen SiN 13 und Cu 12 führt zu einer größeren Instabilität der entsprechenden Grenzfläche.
  • Zweitens neigt der Sauerstoff im Cu-Oxid 14 im Gegensatz zu Al-Oxid dazu, an Cu-Oberflächen entlang zu migrieren, was zu einer Korrosion der Cu-Leitung 12 und aller sich damit in physischem Kontakt befindenden Metallleitungen führt.
  • Drittens ist es möglich, dass das Cu-Oxid 14 als negative Elektrode bei der galvanischen Korrosion eine Rolle spielt.
  • Viertens beschleunigt die instabile Grenzfläche zwischen Cu 12 und SiN 13 aufgrund des Cu-Oxids 14 die Grenzflächendiffusion von Oberflächenatomen, die am stärksten für die Elektromigration (nachfolgend mit EM abgekürzt) anfällig sind, was zu einer beschleunigten Ausbildung von Lücken führt.
  • Letztendlich verursacht die instabile Grenzfläche eine instabile Adhäsion, wodurch an der Grenzfläche leicht Anhäufungen ausgebildet werden können.
  • Die US Patentanmeldung US 2002/0158338 A1 offenbart eine Halbleitervorrichtung mit einer mehrschichtigen Verdrahtungsstruktur, die eine Kupferschicht enthält, einen ersten Isolierfilm umfasst, der über einem Halbleitersubstrat gebildet ist, ein erstes Kupfermuster umfasst, das in dem ersten Isolierfilm vergraben ist, eine Kappenschicht umfasst, die auf dem ersten Kupfermuster und dem ersten Isolierfilm gebildet ist. Für die Kappenschicht kann ein Film aus der Menge umfassend Zirkoniumnitridverbindung, Zirkonium, Titan, Hafnium, Zirkoniumverbindung, Titanverbindung und Hafniumverbindung oder Zirkoniumnitrid verwendet werden.
  • Die Internationale Patentanmeldung WO 02/067319 A2 beschreibt ein Verfahren zur Herstellung eines Halbleiterbauelements, wobei eine Diffusionsbarriere Korngrenzen umfasst, welche mit Sauerstoff oder Stickstoff behandelt sein können, zum Verbinden mit reaktivem Metall in den Korngrenzen, bevor eine reaktive Metallschicht aufgebracht wird. Das reaktive Material kann Hafnium umfassen.
  • Die US Patentanmeldung US 2002/0197844 A1 offenbart ein Verfahren zur Integration von IC-Komponenten in Kupferzwischenverdrahtungen, wobei eine Isolierschicht mit definierten Strukturen auf einem Wafer ausgebildet wird. Auf diesen definierten Strukturen wird eine dielektrische Isolationsschicht aufgebracht, welche HfO2 umfassen kann.
  • Die US Patentanmeldung US 2003/96467 A1 offenbart ein Verfahren zur Herstellung von Gatestrukturen, wobei zunächst ein Halbleitersubstrat mit einer darin ausgebildeten Isolationsregion ausgebildet wird. Auf dem Halbleitersubstrat werden eine HfO2 Schicht und eine Leitungsschicht ausgebildet Die Offenlegungsschrift DE 103 44 289 A1 offenbart ein Verfahren zur Herstellung einer multifunktionalen Dielektrikumschicht auf einem Substrat, wobei auf frei liegenden Metallleitbahnen ganzflächig eine weitere Metallschicht abgeschieden wird, die anschließend zumindest teilweise in ein nichtleitendes Metalloxid, die Dielektrikumschicht, umgewandelt wird. In Frage kommt für die weitere Metallschicht die Abscheidung von z. B. PVD Ta, PVD Ta(N), PVD Ta(N)/Ta, PVD Ta/Ta(N) oder anderer Materialien und -kombinationen, wie Ti, Al, Ti/Al, Zr, Hf, Nb, Ru, Rh, Ir.
  • Die US Patentanmeldung US 2001/0025999 A1 offenbart ein Halbleiterelement, welches ein Halbleitersubstrat, eine Isolationsschicht und eine auf der Isolationsschicht ausgebildete Gateelektrode umfasst. Die Gateelektrode besteht aus einem ersten Metall, welches Cu sein kann. Eine Metalloxidschicht, welche eine zweites Metall umfasst, wird über der Oberfläche der Gateelektroden und der Isolationsschicht ausgebildet. Das zweite Metall besteht aus mindestens einem Element der folgenden Gruppe: Al, Ti, Zr, Hf, Nb, Ta, Y, Ba, Sr und La. Ferner wird eine Legierungsschicht zwischen dem ersten Metall und dem zweiten Metall in dem Zwischenbereich zwischen Gatelektrode und der Metallschicht ausgebildet. Die Legierungsschicht kann z. B. durch Hitzebehandlung, durch einen Heizkörpererhitzung, durch eine Infrarotstrahlererhitzung, eine Ultraviolettstrahlererhitzung oder eine Kombination hiervon ausgebildet werden. Anschließend wird die Metallschicht entfernt, z. B. durch Nassätzen, so dass die Legierungsschicht nach außen freigelegt wird, gefolgt vom selektiven Oxidieren des zweiten Metalls in der Legierungsschicht, so dass eine Metalloxidschicht ausgebildet wird.
  • KURZFASSUNG DER ERFINDUNG
  • Dementsprechend betrifft die vorliegende Erfindung ein Verfahren zur Ausbildung einer Cu-Leitung, das im wesentlichen ein oder mehrere auf die Einschränkungen und Nachteile der verwandten Technik zurückzuführende Probleme vermeidet.
  • Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Ausbildung einer Cu-Leitung bereitzustellen, wodurch die Funktionssicherheit (wie allgemein durch EM, BTS [Bias Thermal Stress = Wärmevorbelastung] und dergleichen bestimmt) verbessert werden kann, indem SiN durch HfO2 ersetzt (oder HfO2 zwischen Cu und SiN eingesetzt) wird, das als Schutzschicht oder Ätzstopschicht auf einer Cu-Leitung eine Rolle spielen, aufgrund des Cu-Oxids eine galvanische Korrosion verhindern oder hemmen und die zusätzliche Bildung von Cu-Oxid durch das Auffangen oder Entfernen von Sauerstoffatomen aus -OH, O2 und H2O hemmen kann.
  • Zusätzliche Vorteile, Ziele und Merkmale der Erfindung werden teilweise in der nachfolgenden Beschreibung dargelegt, und teilweise werden sie sich Fachleuten durch die Betrachtung des nachfolgenden Textes oder durch das Praktizieren der Erfindung erschließen. Die Ziele und andere Vorteile der Erfindung lassen sich durch die Struktur umsetzen und erreichen, die in der schriftlichen Beschreibung und den Ansprüchen davon sowie in den beigefügten Zeichnungen speziell dargelegt wird.
  • Um diese Ziele und andere Vorteile zu erreichen, und gemäß dem hier zum Ausdruck gebrachten und allgemein beschriebenen Zweck der Erfindung enthält ein Verfahren für die Herstellung eines Halbleiter-Bauelements gemäß der vorliegenden Erfindung folgende Schritte: Ausbilden einer Grabenstruktur in einer Isolierschicht auf einem Substrat, Ausbilden einer planarisierten Cu-Schicht, die die Grabenstruktur füllt, Ausbilden einer HfO2-Schicht auf der planarisierten Cu-Schicht, thermisches Behandeln des Substrats, wobei der Schritt des Ausbildens der Schutzschicht folgende Schritte umfasst: Abscheiden von Hf auf der planarisierten Cu-Leitung und Glühen des abgeschiedenen Hf.
  • Das Glühen erfolgt bei einer Temperatur von 200 bis etwa 700°C in einer sauerstoffhaltigen oder eine Sauerstoff/Stickstoffmischung enthaltenden Atmosphäre. Dabei weist das (abgeschiedene) Hf eine Dicke von 5 bis etwa 200 nm auf.
  • Selbstverständlich besitzen die vorangegangene allgemeine Beschreibung und die nachfolgende ausführliche Beschreibung beispielhaften und erläuternden Charakter und sollen eine weitere Erläuterung der beanspruchten Erfindung bereitstellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen, die für ein weitergehendes Verstehen der Erfindung sorgen sollen und in diese Anmeldung eingearbeitet sind und einen Bestandteil davon darstellen, veranschaulichen Ausführungsbeispiele) für die Erfindung und dienen zusammen mit der Beschreibung der Erläuterung des Prinzips der Erfindung. Es zeigen:
  • die 1A bis 1C Querschnittsdarstellungen für die Erläuterung eines konventionellen Verfahrens zur Ausbildung einer Cu-Leitung und
  • die 2A bis 2C Querschnittsdarstellungen für die Erläuterung eines erfindungsgemäßen Verfahrens zur Ausbildung einer Cu-Leitung gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Es wird nun ausführlich auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen, Beispiele dafür sind in den beiliegenden Zeichnungen veranschaulicht. Soweit dies möglich ist, werden für die gleichen oder ähnliche Teile in allen Zeichnungen die gleichen Bezugszahlen verwendet.
  • Bei einem Verfahren für die Herstellung eines Halbleiter-Bauelements gemäß der vorliegenden Erfindung wird, nachdem eine Cu-Leitung ausgebildet worden ist, anstatt oder zusätzlich zu (z. B. unter) SiN HfO2 als Schutzschicht auf der Cu-Leitung ausgebildet, um Sauerstoff-Störstellen an einer Grenzfläche zwischen Cu und HfO2 zu reduzieren, eine mögliche Korrosion durch Cu-Oxid zu hemmen oder zu verhindern und die Funktionssicherheit des Bauelements (z. B. wie durch EM, BTS und dergleichen bestimmt) zu verbessern.
  • Zur Lösung der oben genannten Probleme wird durch ein Verfahren eine Cu-Leitung ausgebildet, das in den 2A bis 2C gezeigt wird, bei denen es sich um Querschnittsdarstellungen für die Erläuterung eines Verfahrens zur Ausbildung einer Cu-Leitung gemäß der vorliegenden Erfindung handelt.
  • 2A zeigt eine Querschnittsansicht eines Cu-Drahtes nach der Beendigung von Damascene- und Planarisierungsprozessen.
  • In 2A wird eine Isolierschicht 22 auf einem Substrat 21 abgeschieden, das bei einem oder mehreren vorgeschriebenen Bauelementen bereitgestellt wird. Durch einen Damascene-Prozess wird in der Isolierschicht 22 ein Graben für eine Cu-Leitung ausgebildet. In dem Graben wird Cu abgeschieden, um ihn aufzufüllen. Dann wird das abgeschiedene Cu planarisiert, damit eine Cu-Leitung 23 fertiggestellt wird. Das Cu-Oxid 24 kann dabei leicht während des Planarisierungsprozesses und des anschließenden Transfers des Substrats zu einer anderen Anlage zur SiN-Abscheidung nach der Beendigung des Planarisierungsprozesses ausgebildet werden.
  • 2B zeigt einen Schritt des Ausbildens von HfO2 auf der durch die Damascene- und Planarisierungsprozesse ausgebildeten Cu-Leitung.
  • Erfindungsgemäß wird eine Hf-haltige Schutzschicht 25 pauschal auf dem Substrat einschließlich der Cu-Leitung 23 abgeschieden. Nachdem die Hf-metallhaltige Schutzschicht 25 abgeschieden worden ist, wird das abgeschiedene Hf bei einer Temperatur von 200 bis etwa 700°C in einer vorzugsweise sauerstoffhaltigen Umgebung (die weiterhin stickstoffhaltig sein und/oder ein inertes Edelgas wie He, Ar oder Ne enthalten kann) zum Ausbilden von HfOx geglüht. Dabei wird Hf in einer Dicke von etwa 5 bis etwa 200 nm abgeschieden. Es wird angenommen, dass durch das Glühen unter Anwesenheit von Sauerstoff (der weiterhin beispielsweise Stickstoff enthalten kann) aufgrund seiner Sauerstoffentfernungsfunktion eine im wesentlichen durchgängige HfO2-Schicht ausgebildet wird. Die Schutzschicht 25 kann weiterhin eine Barriere- oder Grenzflächenschicht mit Siliziumnitrid (SiN) darauf enthalten.
  • In 2C wird das Substrat geglüht oder anderweitig auf eine erhöhte Temperatur erwärmt (z. B. von 200 auf etwa 700°C), so dass Hf und/oder HfOx Sauerstoffatome des Cu-Oxids auffangen (oder "entfernen") können, wodurch das CuOx zu Cu reduziert und eine im wesentlichen reine HfOx/Cu-Grenzfläche 26 ausgebildet wird.
  • Um die Schutzschicht 25 auf der im Verlauf eines Halbleiter-Verdrahtungsprozesses ausgebildeten Cu-Leitung auszubilden, wird durch das Abscheiden von Hf-Metall und das nachfolgende Glühen des Hf in Sauerstoff (der weiterhin Stickstoff enthalten kann) HfO2 ausgebildet. Auf diese Weise kann die Cu-Oxidkomponente auf der Cu-Leitung entfernt oder zu Cu reduziert werden. Für das Entfernen oder Reduzieren von CuOx durch Hf beträgt die Gibbssche Energie von HfO2 (–)352 kJ/mol bei 298 K, und die Gibbssche Energie von CuO beträgt (–)297 kJ/mol bei 298 K. Daher kann das Hf in der Schutzschicht 25 auf der CuOx-Schicht Sauerstoffatome von natürlichem CuOx auffangen oder entfernen, wodurch eine saubere Oberfläche 26 für die Cu-Leitung 23 bereitgestellt werden kann.
  • Dementsprechend hat das vorliegende Verfahren für die Herstellung eines Halbleiter-Bauelements die folgenden Auswirkungen oder Vorteile.
  • Als erstes kann die Funktionssicherheit (wie durch EM, BTS und dergleichen bestimmt) durch das Ersetzen von SiN mit HfO2 verbessert werden, das als Schutzschicht oder Ätzstopschicht auf einer Cu-Leitung eine Rolle spielt. Zweitens lässt sich die auf das Cu-Oxid zurückzuführende galvanische Korrosion reduzieren, hemmen oder verhindern. Letztendlich lässt sich das zusätzliche Ausbilden von Cu-Oxid hemmen, indem Sauerstoffatome aus -OH, O2, und H2O aufgefangen oder entfernt werden.

Claims (4)

  1. Verfahren für die Herstellung eines Halbleiter Bauelements, das folgende Schritte umfasst: Ausbilden einer Grabenstruktur in einer Isolierschicht auf einem Substrat, Ausbilden einer planarisierten Cu-Leitung in der Grabenstruktur und einer Cu-Oxid-Schicht darauf, Ausbilden einer HfO2-haltigen Schutzschicht auf der die Cu-Oxid-Schicht aufweisenden planarisierten Cu-Leitung und thermisches Behandeln des Substrats, wobei der Schritt des Ausbildens der Schutzschicht folgende Schritte umfasst: Abscheiden von Hf auf der planarisierten Cu-Leitung, wobei das abgeschiedene Hf eine Dicke von 5 bis 200 nm aufweist, und Glühen des abgeschiedenen Hf, wobei das Glühen bei einer Temperatur von 200 bis 700°C erfolgt, das Cu-Oxid zu Cu reduziert wird, und das Hf zu HfO2 oxidiert und dadurch zur HfO2-haltigen Schutzschicht ausgebildet wird.
  2. Verfahren nach Anspruch 1, das weiterhin den Schritt des thermischen Behandelns der Schutzschicht und der planarisierten Cu-Schicht umfasst.
  3. Verfahren nach Anspruch 1, bei dem das Glühen in einer sauerstoffhaltigen Atmosphäre erfolgt.
  4. Verfahren nach Anspruch 3, bei dem die Glühatmosphäre weiterhin stickstoffhaltig ist.
DE102004063149A 2003-12-30 2004-12-22 Verfahren zur Herstellung eines Halbleiter-Bauelements Expired - Fee Related DE102004063149B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-0100991 2003-12-30
KR1020030100991A KR100564801B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법

Publications (2)

Publication Number Publication Date
DE102004063149A1 DE102004063149A1 (de) 2005-08-25
DE102004063149B4 true DE102004063149B4 (de) 2009-07-30

Family

ID=34698840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063149A Expired - Fee Related DE102004063149B4 (de) 2003-12-30 2004-12-22 Verfahren zur Herstellung eines Halbleiter-Bauelements

Country Status (5)

Country Link
US (1) US7256122B2 (de)
JP (1) JP2005197711A (de)
KR (1) KR100564801B1 (de)
CN (1) CN1315177C (de)
DE (1) DE102004063149B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358950B2 (ja) * 2008-01-07 2013-12-04 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
JP5773306B2 (ja) * 2010-01-15 2015-09-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体素子構造を形成する方法および装置
US8232607B2 (en) 2010-11-23 2012-07-31 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
KR20190077619A (ko) 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010025999A1 (en) * 2000-03-27 2001-10-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2002067319A2 (en) * 2000-12-06 2002-08-29 Asm International N.V. Copper interconnect structure having diffusion barrier
US20020158338A1 (en) * 2001-04-27 2002-10-31 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20020197844A1 (en) * 2001-06-07 2002-12-26 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US20030096467A1 (en) * 2000-06-28 2003-05-22 Hyundai Electronics Industries Co., Ltd. Gate structure and method for manufacture thereof
DE10344389A1 (de) * 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127454A (ja) 1990-09-18 1992-04-28 Nec Corp 半導体装置
JPH0741948A (ja) 1993-07-30 1995-02-10 Sony Corp 配線形成方法
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
TW350133B (en) * 1998-02-06 1999-01-11 United Microelectronics Corp Method of formation of on-line in copper
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6180523B1 (en) 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6015747A (en) 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
US5953615A (en) 1999-01-27 1999-09-14 Advance Micro Devices Pre-amorphization process for source/drain junction
US6235633B1 (en) 1999-04-12 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
KR100325471B1 (ko) 1999-04-15 2002-03-04 박종섭 디램의 제조 방법
KR100325472B1 (ko) 1999-04-15 2002-03-04 박종섭 디램 메모리 셀의 제조 방법
US6194279B1 (en) 1999-06-28 2001-02-27 United Silicon Incorporated Fabrication method for gate spacer
KR100358056B1 (ko) 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
US6451683B1 (en) 2000-08-28 2002-09-17 Micron Technology, Inc. Damascene structure and method of making
DE10108915A1 (de) 2001-02-23 2002-09-12 Infineon Technologies Ag Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
JP2002367994A (ja) 2001-06-04 2002-12-20 Mitsubishi Electric Corp 半導体装置
KR100390849B1 (ko) 2001-06-30 2003-07-12 주식회사 하이닉스반도체 하프늄산화막을 구비하는 캐패시터의 제조 방법
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
CN1402332A (zh) * 2001-08-22 2003-03-12 矽统科技股份有限公司 在铜内连线上形成选择性保护层的方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
JP2003297832A (ja) * 2002-03-29 2003-10-17 Jsr Corp 銅ダマシン構造の製造方法および銅ダマシン構造
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
KR100476376B1 (ko) 2002-07-19 2005-03-16 주식회사 하이닉스반도체 반도체 장치 제조방법
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6949461B2 (en) 2002-12-11 2005-09-27 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
KR100538633B1 (ko) 2003-11-13 2005-12-22 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010025999A1 (en) * 2000-03-27 2001-10-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20030096467A1 (en) * 2000-06-28 2003-05-22 Hyundai Electronics Industries Co., Ltd. Gate structure and method for manufacture thereof
WO2002067319A2 (en) * 2000-12-06 2002-08-29 Asm International N.V. Copper interconnect structure having diffusion barrier
US20020158338A1 (en) * 2001-04-27 2002-10-31 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20020197844A1 (en) * 2001-06-07 2002-12-26 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
DE10344389A1 (de) * 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat

Also Published As

Publication number Publication date
KR20050069103A (ko) 2005-07-05
DE102004063149A1 (de) 2005-08-25
US20050142833A1 (en) 2005-06-30
JP2005197711A (ja) 2005-07-21
US7256122B2 (en) 2007-08-14
KR100564801B1 (ko) 2006-03-28
CN1691307A (zh) 2005-11-02
CN1315177C (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE3853392T2 (de) Verbindungsstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung.
DE69322180T2 (de) Halbleiteranordnung mit einer Leiterschicht
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE4202294C2 (de) Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
DE69517295T2 (de) Weicher Metallleiter und Herstellungsverfahren
DE69424847T2 (de) Herstellungsverfahren von einem Aluminiumkontakt
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE69625265T2 (de) Halbleiterstrukturen
DE4128421C2 (de) Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE19521389C2 (de) Verfahren und Vorrichtung zum Herstellen einer integrierten Halbleiterschaltung
DE4234666A1 (de) Verbindungsstruktur
DE4222142A1 (de) Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0132720A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10041565A1 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE69922617T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE69219529T2 (de) Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DONGBU ELECTRONICS CO.,LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701