KR0163544B1 - 알루미늄 배선막의 형성방법 - Google Patents

알루미늄 배선막의 형성방법 Download PDF

Info

Publication number
KR0163544B1
KR0163544B1 KR1019950042800A KR19950042800A KR0163544B1 KR 0163544 B1 KR0163544 B1 KR 0163544B1 KR 1019950042800 A KR1019950042800 A KR 1019950042800A KR 19950042800 A KR19950042800 A KR 19950042800A KR 0163544 B1 KR0163544 B1 KR 0163544B1
Authority
KR
South Korea
Prior art keywords
film
forming
aluminum
substrate
contact hole
Prior art date
Application number
KR1019950042800A
Other languages
English (en)
Other versions
KR970030666A (ko
Inventor
이응준
최길현
김병준
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950042800A priority Critical patent/KR0163544B1/ko
Publication of KR970030666A publication Critical patent/KR970030666A/ko
Application granted granted Critical
Publication of KR0163544B1 publication Critical patent/KR0163544B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체상의 금속 배선막을 형성함에 있어서, 불순물 영역이 형성된 실리콘 기판상에 산화막을 형성하고, 사진 식각 공정을 실시하여 산화막을 선택적으로 식각하여 제거하고, 이때 불순물 영역의 일부까지 식각 되도록 콘택홀을 형성하며, 실리콘과 알루미늄과의 오믹 콘택을 위하여 Ti막, 배리어층으로서 TiSiON막을 형성한 후, 기판상에 알루미늄막을 형성하여 금속 배선막을 형성하면, 접합 스파이킹을 효과적으로 차단할 수 있게 되고, 여러 단계의 공정을 줄일 수 있게 되어 공정 단순화를 기할 수 있게 된다.

Description

알루미늄 배선막의 형성 방법
제1도는 종래의 방법에 의하여 형성된 알루미늄 배선막의 공정도.
제2도는 본 발명의 방법에 의하여 형성된 알루미늄 배선막의 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 불순물 영역
23 : BPSG 산화막 24 : 콘택 홀
25 : Ti 막 26 : TiSiON막
27 : 알루미늄막
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 구체적으로 배리어층으로서 TiSiON막을 형성하여 공정을 단순화할 수 있는 알루미늄 배선막 형성 방법에 관한 것이다.
첨부된 도면과 함께 종래의 방법에 대하여 상세히 설명하면 다음과 같다.
제1(a)도 및 제1(c)도는 알루미늄 배선막을 형성하는 종래의 공정도이다.
제1(a)도를 참조하면, 불순물 이온 영역(12)이 형성된 실리콘 기판(11)상에 BPSG산화막(13)을 도포하고, 제1(b)도에서와 같이, 사진 식각 공정을 선택적으로 실시하여 식각된 BPSG 산화막(13)을 통하여 콘택홀(14)을 형성한다.
제1(c)도에서와 같이, 상기의 콘택홀(14)을 포함하는 기판(11)의 전면에 Ti막(15)을 형성하는데, 이것은 불순물 영역(12)과 차후에 형성하게 될 알루미늄막(17)과의 오믹 콘택을 위하여 형성하는 것이다. 이 Ti막(15)은 후속의 열처리 공정에 의해 기판과 반응하여 Ti막(15)의 계면에서 티타늄 실리사이드막이 형성되어 실리콘(11)과 알루미늄막(17)간의 오믹 저항을 낮추게 되는 것이다.
그리고, 실리콘 기판(11)과 알루미늄(17)을 콘택 홀(14)을 통하여 전기적으로 연결하게 되면, 후속의 열처리 공정에서 알루미늄(17)이 실리콘 기판(11)으로 침입하는 현상이 발생하게 되는데, 이를 스파이킹이라고 부르고, 이는 소자의 전기적인 상태를 변화시키게 되어서 예측하지 못했던 전기적 특성을 발생시킨다. 이를 방지하기 위하여 알루미늄(17)과 실리콘 기판(11)사이에 배리어층을 형성하여 주어서 반도체의 안정을 도모하게 된다.
이와 같은 배리어 금속막으로서 Ti막이 형성된 상기 기판상에 TiN막(16)을 DC 스퍼터링 방법에 의하여 형성하여, 배리어 특성을 강화시켜 주었다. 반응성 스퍼터링법으로 증착된 배리어 금속막으로서 TiN막(16)은 주상(Column)구조를 가지므로 결정(Grain)간의 보이드를 통해 Si와 Al간의 확산이 일어나는데, 이를 방지하기 위하여 고온에서 TiN(16) 어닐 공정을 실시하여야 한다.
TiN(16) 어닐 공정은 질소 분위기에서 고온 열처리하여 TiN막(16)의 구조를 안정된 구조로 재배열하므로써, TiN막(16)의 배리어 특성을 더욱 강화시킨다.
계속해서, 금속 배선막으로서 Al막(17)을 형성하고, 플로우 공정을 거쳐서 기판(11)내의 불순물 영역(12)과 콘택 홀(14)을 통하여 전기적으로 연결한다.
또한, Ti막(15)을 증착한 다음, 진공 단절 후, TiN막(16)을 증착하면, 접합 스파이크를 방지할 수 있는 우수한 TiN막이 얻어진다. 이는 Ti막의 증착 후, 대기중에 노출되면 Ti막이 O2와 반응하여 자연산화막이 형성되는 것으로서, Si이 Al로의 확산을 방지하는 O2스터핑 효과가 얻어지게 되는 것이다.
그러나, 상기에서 설명한 바와 같은 종래의 방법에 의하면, 진공 차단 방법을 사용하여야 하며, 배리어층을 형성하기 위하여 Ti/TiN/TiN 어닐 공정/Al 플로우 공정을 실시 하여야 하는 공정이 복잡하여 많은 시간이 소요되고, 공정이 복잡함으로 인하여 반도체의 수율이 떨어지는 것이 단점이다.
본 발명은 상기와 같은 문제점을 개선하기 위한 것으로서, TiSiON막을 배리어층으로 형성하여 배리어층의 특성을 강화시키고, 공정을 단순화하는 Al 배선막을 형성하는 방법을 제공하는 데에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은 불순물 영역이 형성된 실리콘 기판상에 산화막을 형성하는 것과; 사진 식각 공정을 실시하여 상기 불순물 영역과 콘택홀을 형성함에 있어서 불순물 영역의 일부까지 식각 되도록 형성하는 것과; 상기 콘택홀을 포함하는 기판상에 Ti막을 형성하는 것과; 상기 콘택홀을 포함하는 기판상에 배리어층으로서 TiSiON막을 형성하는 것과; 상기 콘택홀을 포함하는 기판상에 알루미늄막을 형성하는 것을 포함한다.
이 방법에 있어서, Ti막을 도포한 후, TiSi 타겟을 장착한 스퍼터링 장비로 N2와 O2가스를 챔버내에 유입시켜 DC 플라즈마를 이용한 스퍼터링 기술로 TiSiON 막을 형성한다.
이 방법에 있어서, TiSiON 막의 두께는 200Å~600Å이다.
이하, 본 발명의 실시예에 따라서 상세히 설명하면 다음과 같다.
제2(a)도내지 제2(c)도는 본 발명의 방법에 의하여 알루미늄 배선막을 형성하는 공정도이다.
제2(a)도를 참조하면, 불순물 영역(22)이 형성된 실리콘 기판(21)상에 산화막(23)을 도포하고, 제2(b)도에서와 같이, 사진 식각 공정을 선택적으로 실시하여 상기 불순물 영역(22)과의 콘택홀(24)을 형성한다.
제2(c)도에서와 같이, 상기의 콘택홀(24)을 포함하는 기판(21)의 전면에 Ti막(25)을 형성하는데, 이는 차후에 형성하게 될 알루미늄막(27)과 불순물 영역(22) 사이의 오믹 콘택을 위하여 형성하는 것이다.
그리고, 실리콘 기판(21)과 알루미늄 배선(27)사이의 접합 부분에서 발생하는 접합 스파이킹 현상을 방지하기 위하여 배리어층으로서 TiSiON막(26)을 Ti막(25)상에 형성하여 준다.
이때, TiSiON막(26)은 TiSi 타겟이 장착된 스퍼터 장비의 챔버내에 N2가스와 O2가스를 유입시켜 DC 플라즈마 이용한 스퍼터링기술로 형성한다.
따라서, 배리어 특성이 우수한 TiSiON막을 형성하여 종래에서와 같이 TiN막을 증착한 후, 어닐링 공정을 실시할 필요가 없다.
이어서, 금속 배선막이 될 알루미늄막(27)을 상기 기판(21)상에 형성하여 금속 배선막 공정을 완성한다.
상기에서 설명한 바와 같은 본 발명의 방법에 따르면, 실리콘과 알루미늄의 접합부에서 발생하는 접합 스파이킹을 차단하는 특성이 우수한 배리어층을 형성하여 좀으로써, 종래에서와 같은 배리어층 형성 후의 어닐링 공정이 배제되므로, 공정을 단순화할 수 있고, 이에 따라 반도체의 품질을 향상시킬 수 있다.

Claims (3)

  1. 불순물 영역(22)이 형성된 실리콘 기판(21)상에 산화막(23)을 형성하는 것과, 산화막(23)을 선택적으로 식각하여 콘택 홀(14)을 형성하는 것과, 상기 콘택홀(22)을 포함하는 기판(21)상에 Ti막(25)을 형성하는 것과, 상기 콘택홀(22)을 포함하는 기판(21)상에 배리어층으로서 TiSiON막(26)을 형성하는 것과, 상기 콘택홀(22)을 포함하는 기판(21)상에 알루미늄막(27)을 형성하는 것을 포함하는 것을 특징으로 하는 알루미늄 배선막의 형성방법.
  2. 제1항에 있어서, Ti막을 도포한 후, TiSi 타겟을 장착한 스퍼터링 장비의 챔버내로 N2와 O2가스를 유입시켜 DC 플라즈마를 이용한 스퍼터링 기술로 TiSiON막을 형성하는 것을 특징으로 하는 알루미늄 배선막의 형성 방법.
  3. 제1항에 있어서, TiSiON막(26)의 두께는 200Å~600Å인 것을 특징으로 하는 알루미늄 배선막의 형성 방법.
KR1019950042800A 1995-11-22 1995-11-22 알루미늄 배선막의 형성방법 KR0163544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042800A KR0163544B1 (ko) 1995-11-22 1995-11-22 알루미늄 배선막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042800A KR0163544B1 (ko) 1995-11-22 1995-11-22 알루미늄 배선막의 형성방법

Publications (2)

Publication Number Publication Date
KR970030666A KR970030666A (ko) 1997-06-26
KR0163544B1 true KR0163544B1 (ko) 1999-02-01

Family

ID=19435124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042800A KR0163544B1 (ko) 1995-11-22 1995-11-22 알루미늄 배선막의 형성방법

Country Status (1)

Country Link
KR (1) KR0163544B1 (ko)

Also Published As

Publication number Publication date
KR970030666A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
US5707901A (en) Method utilizing an etch stop layer
JPH07161659A (ja) 半導体装置およびその製造方法
US4923823A (en) Method of fabricating a self aligned semiconductor device
US5326724A (en) Oxide-capped titanium silicide formation
US6277736B1 (en) Method for forming gate
JPH10199881A (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
KR0163544B1 (ko) 알루미늄 배선막의 형성방법
JPH0917869A (ja) 半導体素子の金属配線間絶縁膜の製造方法
US5093274A (en) Semiconductor device and method for manufacture thereof
US5994219A (en) Add one process step to control the SI distribution of Alsicu to improved metal residue process window
KR0167237B1 (ko) 반도체 소자의 배선 제조방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100342827B1 (ko) 반도체소자의베리어금속층형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR0167238B1 (ko) 반도체 소자의 배선 제조방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
JP4207284B2 (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
KR20000041873A (ko) 금속배선 형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR19980033883A (ko) 반도체 디바이스의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee