TWI612618B - 用於鑲嵌互連件中的電遷移電阻改進的界面層 - Google Patents

用於鑲嵌互連件中的電遷移電阻改進的界面層 Download PDF

Info

Publication number
TWI612618B
TWI612618B TW100101507A TW100101507A TWI612618B TW I612618 B TWI612618 B TW I612618B TW 100101507 A TW100101507 A TW 100101507A TW 100101507 A TW100101507 A TW 100101507A TW I612618 B TWI612618 B TW I612618B
Authority
TW
Taiwan
Prior art keywords
layer
copper
dielectric
substrate
metal
Prior art date
Application number
TW100101507A
Other languages
English (en)
Other versions
TW201138024A (en
Inventor
亞那達 班尼吉
喬治 安德魯 安東尼力
珍妮佛 歐勞夫林
曼地炎 史林雷
史拉文德克 巴特 凡
西莎薩伊 瓦拉達拉詹
Original Assignee
諾菲勒斯系統公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/688,154 external-priority patent/US8268722B2/en
Priority claimed from US12/689,803 external-priority patent/US7858510B1/en
Application filed by 諾菲勒斯系統公司 filed Critical 諾菲勒斯系統公司
Publication of TW201138024A publication Critical patent/TW201138024A/zh
Application granted granted Critical
Publication of TWI612618B publication Critical patent/TWI612618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

使用駐留於金屬線與介電質擴散障壁(或蝕刻終止)層之間的界面處之保護蓋來改進互連件之電遷移效能。藉由藉助在至少約350℃之基板溫度下在無電漿的情況下用有機鋁化合物處理無氧化物之銅表面而將第一含鋁材料層沈積於暴露之銅線上，來形成保護蓋。該所形成之含鋁層在化學轉化中被部分或完全鈍化，該化學轉化在該層中形成Al-N、Al-O或Al-O與Al-N鍵兩者。在一些實施例中，藉由在無電漿的情況下使具有暴露之第一層的基板與含氧反應物及/或含氮反應物接觸來執行鈍化。可在包含暴露之ULK介電質之基板上形成保護蓋。駐留於該介電質部分上之該含鋁層通常將自發地形成包含Al-O鍵之非導電層。

Description

用於鑲嵌互連件中的電遷移電阻改進的界面層
本發明係關於在部分製造之積體電路上形成材料層的方法。特定而言，本發明係關於在銅線內形成保護蓋以便改進鑲嵌互連件之電遷移性質的方法。
鑲嵌處理為一種用於在積體電路上形成金屬線之方法。其涉及在介電層(層間介電質)中所形成之溝槽及介層孔中形成嵌入金屬線。鑲嵌處理通常為較佳方法，因為其需要比其他方法少之處理步驟且提供較高良率。其亦尤其良好適合於諸如銅等不能容易被電漿蝕刻圖案化之金屬。
在典型之鑲嵌製程流程中，金屬沈積至經圖案化之介電質上以填充介電層中所形成之介層孔及溝槽。所得金屬化層通常直接形成於承載主動器件之層上，或形成於下伏(lower-lying)金屬化層上。介電質擴散障壁材料之薄層(諸如，碳化矽或氮化矽)沈積於鄰近之金屬化層之間，以防止金屬擴散至介電質之大部分層中。在一些情況下，碳化矽或氮化矽介電質擴散障壁層在層間介電質(ILD)之圖案化期間亦充當蝕刻終止層。
在典型的積體電路(IC)中，若干金屬化層彼此層疊地沈積從而形成堆疊，其中金屬填充之介層孔及溝槽充當IC導電路徑。一個金屬化層之導電路徑藉由一系列鑲嵌互連件而連接至下伏或上覆層之導電路徑。
此等互連件之製造提出若干挑戰，其隨IC器件特徵之尺寸持續縮減而變得愈來愈明顯。當前，在90 nm技術節點處以及在更先進節點處，非常需要可提供具有改進之使用壽命及可靠性之互連件的互連件製造方法。
在IC製造期間遇到的一個具有挑戰性的問題為電遷移故障。當互連件所經歷之高電流密度導致金屬原子隨電流遷移且因此導致在互連件內形成空隙時發生電遷移。最終，空隙之形成可導致器件故障，稱為電遷移故障。在IC器件之正在進行中之小型化期間，互連件尺寸減小，且互連件經歷較大電流密度。因此，電遷移故障之可能性隨著此器件小型化而增加。雖然銅具有比鋁大的電遷移電阻(甚至在銅互連件中)，但電遷移故障在45 nm技術節點處以及在更先進節點處成為重大的可靠性問題。
本文提供能夠改進互連件之電遷移效能的駐留於金屬線與介電質擴散障壁(或蝕刻終止)層之間的界面處之保護蓋。亦描述形成此類蓋之方法。有利的是，所描述之保護蓋可形成為駐留於金屬線之上部部分內處於其與介電質擴散障壁層之界面處的非常薄的層，而不會顯著增加互連件電阻。保護罩蓋層可包括(例如)互連件金屬(諸如銅)與摻雜元素(諸如硼、鋁、鈦等)之固溶體、合金或化合物。在許多實施例中，選擇將與互連件金屬形成合金及/或將聚集於晶粒邊界處的摻雜元素為有利的，藉此減少互連件金屬原子之遷移。
所提供之方法藉由在暴露之金屬線上沈積摻雜劑產生材料(例如，含有B、Al、Ti等之材料)的源層，將該源層之上部部分轉化為鈍化層(例如，氮化物或氧化物)，同時允許摻雜劑產生源層之未改質部分保持與互連件金屬接觸，且隨後允許來自源層之未改質部分的摻雜劑擴散至互連件金屬中及/或與互連件金屬反應，而實現對保護蓋之厚度的控制。在一個實施例中，引入至互連件中之摻雜劑的量受與互連件接觸而駐留的源層之未改質部分的厚度限制。在其他實施例中，引入至互連件中之摻雜劑的量藉由控制擴散及/或反應期間之溫度來控制。
有利的是，以此受控方式形成之薄保護蓋不會顯著增加互連件之電阻，如當將大量高度反應性或易擴散之摻雜劑(例如，Si或Ge)沈積至互連件金屬上時通常無意發生的。另外，如將描述，所提供之方法適合於由以極少選擇性或零選擇性沈積至暴露之金屬及介電質兩者上的摻雜劑產生源層形成保護罩蓋層。應理解，此等方法亦可在含摻雜劑之源層僅選擇性地沈積至金屬層上而不顯著沈積至介電質上的彼等情況中使用。
根據一個態樣，提供一種形成半導體器件結構之方法。在一個實施例中，該方法包括以下操作：(a)使具有暴露之第一金屬層(例如，銅或銅合金)及暴露之介電層的基板與包含硼或第二金屬(例如，Al、Hf、Ti、Co、Ta、Mo、Ru、Sn、Sb等)之化合物接觸，以在介電質及第一金屬兩者上沈積包含硼或第二金屬之源層；(b)對至少在第一金屬之區上之源層的頂部部分進行改質以形成鈍化層，其中未經改質源層之一部分保持與第一金屬層接觸；及(c)允許來自未經改質源層之有效成分擴散至第一金屬中及/或與第一金屬反應，並在第一金屬層內形成保護蓋。
在一個實施例中，基板為含有內嵌於層間金屬介電層中之暴露銅線的鑲嵌結構。在沈積源層之前，基板可視情況預先清潔以自銅表面移除污染物(例如，氧化銅)。舉例而言，可藉由將基板暴露於電漿中之還原氣體(例如，H2或NH3)而執行預先清潔。可接著藉由在某一溫度下使基板與揮發性摻雜劑前驅體接觸而沈積含有摻雜劑源(有效成分)的源層。通常(儘管並非必需)，在無電漿放電的情況下用熱方法執行源層之沈積。預先清潔及源層之沈積可在無真空破壞的CVD裝置中執行(例如，在相同處理腔室中)。
在一個實施例中，藉由在無電漿放電的情況下在約200-400℃之間的腔室溫度下使基板與含有B2H6(或其他揮發性之含硼前驅體)及惰性載氣之氣體混合物接觸而沈積含硼源層。沈積腔室中之壓力維持在約0.5-10托的範圍內，且氣體混合物中B2H6之濃度範圍在約0.5至20體積%之間。在此些條件下，將含硼源層沈積至暴露之介電層上以及基板之金屬部分上。發現源層含有B-H鍵且因此將稱為BHx層。
在許多實施例中，歸因於金屬表面處之較高前驅體分解速率，與其介電質部分相比，較大量之摻雜劑源材料沈積於基板之金屬部分上。因此，在此等實施例中，沈積於金屬部分上之源層的厚度大於沈積於介電質上之源層的厚度。然而，對於許多含硼前驅體且對於含金屬前驅體而言，金屬與介電質之間的完全沈積選擇性通常難以獲得。有利的是，所描述之沈積方法不需要用於源層之沈積的絕對金屬/介電質選擇性。
在一些實施例中，藉由在適合於引起前驅體分解及基板上含有金屬之層之沈積的溫度及壓力下使基板與揮發性含金屬前驅體(諸如，金屬鹵化物、金屬氫化物、金屬羰基合物或揮發性有機金屬化合物)接觸而沈積含金屬源層。在許多情況下，使用如上文針對BHx層之沈積列舉的類似溫度及壓力範圍。熟習此項技術者將理解如何針對不同類型之金屬前驅體而最佳化沈積條件。
許多金屬適合作為用於形成保護蓋之摻雜劑。此等金屬包括形成固溶體、合金或與互連件金屬之金屬間相的金屬，以及能夠在互連件中在晶粒邊界處擴散及聚集的金屬。舉例而言，Al、Hf、Ti、Co、Ta、Mo、Ru、Sn及Sb可用作保護蓋之組分。亦可採用此等金屬彼此或與其他金屬之合金及固溶體。用於含鋁源層之合適之揮發性前驅體包括(但不限於)三甲基鋁、氫化二甲基鋁、三乙基鋁、三異丁基鋁及參(二乙胺基)鋁。用於其他金屬之沈積的合適之前驅體包括(但不限於)雙(環戊二烯)鈷、乙醯丙酮鈷(II)、肆(二甲胺基)鉿、肆(二乙胺基)鉿、肆(二甲胺基)鉬、肆(二甲胺基)鈦(TDMAT)、肆(二乙胺基)鈦(TDEAT)、肆(乙基甲基胺基)鈦、雙(二乙胺基)雙(二異丙基胺基)鈦、五(二甲胺基)鉭、第三(丁基三亞胺基)(二乙胺基)鉭(TBTDET)、五(二乙胺基)鉭、雙(乙基環戊二烯)釕、參(二甲胺基)銻及四甲基錫。
如所提及，在沈積含有硼或金屬之源層之後，其頂部部分經改質以形成鈍化層，例如含有氮化物或氧化物之層，而其底部部分保持未經改質且與互連件金屬接觸。在許多實施例中，在源層在金屬上比在介電質上沈積至更大厚度的情況下，改質操作將駐留於介電質上之源層的部分完全轉化為含有具有低導電率之材料(例如，BNx、AlxOy等)的鈍化層。執行此類改質以防止鄰近互連件之間的短路。此外，駐留於金屬線上之源層的部分改質用以控制駐留於層中的摻雜劑的量，且提供控制保護蓋之厚度並因此控制互連件電阻率的途徑。
可使用許多製程來形成鈍化層。在一個實施例中，藉由在電漿放電中將基板暴露於含氮反應物而對源層進行改質。舉例而言，可使用NH3、N2H4、胺、N2及其混合物。在一特定實例中，藉由在電漿中使基板與N2與NH3之混合物接觸而對BHx源層進行改質以形成含有BNx之鈍化層。在其他實施例中，藉由在電漿放電中將基板暴露於含氧化合物(例如，O2、N2O或CO2)而對源層(例如，含金屬源層)進行改質，以形成含有氧化物(例如，氧化鋁、氧化鈦等)之鈍化層。在其他實施例中，在電漿中以含有碳之反應物對源層進行改質以形成含有碳化物或碳氫化合物(例如，BCx、CxHy等)之鈍化層。
經改質層之厚度可按需調整。藉由控制經改質層的厚度，控制含有摻雜劑源之剩餘未經改質層的厚度，從而亦產生對互連件內之保護蓋的厚度的控制。舉例而言，駐留於金屬線上之源層厚度的約20-60%之間可經改質以形成鈍化層，同時留下未經改質之含有摻雜劑的部分與金屬線接觸。在一個實例中，駐留於金屬線上之源層具有約50-500
Figure TWI612618BD00001
之厚度。在源層厚度之約20-60%之間被轉化為鈍化層之後，未經改質之源層的約20-400
Figure TWI612618BD00002
之間保持與金屬線接觸。
接下來，在形成經改質層之後，允許來自未經改質之源層之有效成分擴散至互連件金屬中及/或與互連件金屬反應，並在互連件金屬之層內形成保護蓋。在一些實施例中，在形成保護蓋之前，首先在源層內產生有效成分。取決於有效成分之性質，多種條件可用於產生有效成分並促進其擴散至互連件金屬中。在一些實施例中，將基板暴露於高溫持續預定時間量促進在金屬互連件內形成保護蓋。在其他實施例中，保護蓋之形成在容許有足夠時間用於摻雜劑擴散之後在室溫下發生。
在一些實施例中，在形成鈍化層之後，將蝕刻終止層或介電質擴散障壁層(例如，包含經摻雜或未經摻雜碳化矽或氮化矽之層)沈積至鈍化層上。在其他實施例中，鈍化層本身可充當蝕刻終止層或介電質擴散障壁層，且不需要獨立的蝕刻終止層。在後一實施例中，將金屬間介電質直接沈積至鈍化層上。
在一些實施例中，在沈積介電質擴散障壁或蝕刻終止層之後執行藉由允許摻雜劑擴散至互連件金屬中及/或與互連件金屬反應而進行的互連件金屬之摻雜。舉例而言，基板可在蝕刻終止層(例如，碳化矽層)已經沈積之後經加熱至至少約100℃以促進形成保護蓋。
有利的是，在一些實施例中，在一個模組中在無真空破壞的情況下依序執行整個蓋形成製程及擴散障壁(或蝕刻終止)沈積製程。具有一個腔室內之多個台或具有多個腔室之PECVD模組裝置為用於此沈積之合適裝置。值得注意的是，含金屬層及介電層兩者均可在一個PECVD裝置中在無真空破壞的情況下依序沈積。舉例而言，在一個實施例中，該製程涉及沈積含金屬源層、將源層之頂部部分轉化為鈍化層、允許有效成分在金屬互連件內形成保護蓋，以及形成介電質擴散障壁或蝕刻終止層，其中所有操作均在一個裝置中在無真空破壞的情況下執行。
使用此等方法形成之器件可具有改進的電遷移性質，且亦可展現金屬/介電質擴散界面處之較大黏著力。
根據另一態樣，提供一種半導體器件。該半導體器件包括介電質材料區及內嵌於該介電質材料中之銅或銅合金區。該器件進一步包括包含BNx之層，該層安置於介電層上且安置於銅或銅合金區上。該器件進一步包含銅或銅合金區內之含硼蓋。
根據另一態樣，提供一種用於在部分製造之半導體器件之金屬部分上或內形成保護蓋的裝置。該裝置包括：(a)處理腔室，該處理腔室具有用於引入反應物之入口；(b)晶圓支撐件，該晶圓支撐件用於在保護蓋形成期間將晶圓固持於適當位置；及(c)控制器，該控制器包含用於沈積保護蓋之程式指令。該等指令包括用於以下操作之指令：(i)在金屬之暴露部分上沈積包含硼或第二金屬之源層並在晶圓基板上沈積介電質；(ii)對有效成分層之頂部部分進行改質以形成鈍化層；及(iii)允許源層中之有效成分擴散至基板上之金屬中及/或與該金屬反應並形成保護蓋。在一些實施例中，該裝置為PECVD裝置。可在多台裝置之一個台處依序執行所敍述之操作。在其他實施例中，可在該裝置之第一台處執行一些操作，而可在不同台處執行其他操作。一個台可經組態以用於在第一溫度下執行之製程，而另一台可經組態以用於在不同溫度下執行之製程。舉例而言，可在第一溫度下在多台裝置之一個台處執行源層之沈積，而可在不同台處在不同溫度下執行源層之後續改質。基板可在無真空破壞的情況下在台之間轉移。在其他實施例中，可在多腔室裝置中類似地實施該製程，其中基板可在不將基板暴露於周圍條件的情況下在腔室之間轉移。
在另一態樣中，提供一種在無氧化物銅表面上形成含鋁保護蓋之方法。該方法之特徵可在於以下操作：(a)使具有暴露之無氧化物銅或銅合金層及暴露之介電層的基板與包含鋁之化合物接觸，以在介電質及銅或銅合金層兩者上形成包含鋁之第一層；(b)以化學方法對第一層之至少一部分進行改質以形成包含鋁之鈍化層；及(c)在鈍化層上沈積介電層。在某些實施例中，操作(a)、(b)及(c)中之每一者在化學氣相沈積(CVD)裝置中執行。此外，在某些實施例中，在(c)中沈積之介電層為蝕刻終止介電層。該蝕刻終止介電層可例如為諸如氮化矽或碳化矽等經摻雜或未經摻雜材料。在另一實施例中，在(c)中沈積之介電層為直接沈積至鈍化層上之層間介電質(ILD)層。
在某些實施例中，該方法亦包括(a)之前的額外操作。特定而言，基板表面經清潔以自銅或銅合金之表面完全移除氧化銅。清潔技術之實例包括(1)直接電漿處理，(2)遠端電漿處理，(3)UV處理，及(4)在包含N2、NH3及H2中之至少一者的氣體中之熱處理。
在以上描述之實施例中，操作(a)可涉及在無電漿的情況下在至少約350℃之基板溫度下(例如，至少約400℃下)使基板與有機鋁化合物接觸。作為一實例，有機鋁化合物為三甲基鋁。
在某些實施例中，操作(b)涉及在不允許鋁大量擴散至銅層中的情況下實質上完全使駐留於銅或銅合金上之第一層鈍化。或者，操作(b)涉及在允許鋁部分擴散至銅層中的情況下部分使駐留於銅或銅合金上之第一層鈍化。
在某些實施例中，在(b)中使該層鈍化包含形成包含Al-N鍵之實質上固定的化合物。在特定實施例中，鈍化涉及用含氮試劑處理基板，且該處理可例如為直接電漿處理、遠端電漿處理、UV處理或熱處理。在更特定之實施例中，該處理涉及在無電漿的情況下將基板暴露於含氮試劑。在例如介電質為ULK介電質的情況下，此後一處理可為適當的。
在另外其他實施例中，在(b)中使該層鈍化包含形成包含Al-O鍵之實質上固定的化合物。此製程可涉及用含氧試劑處理基板，且該處理可例如為以下中之一者：直接電漿處理、遠端電漿處理、UV處理或熱處理。在特定實施例中，該處理涉及在無電漿的情況下使基板與含氧試劑接觸。當例如介電質為ULK介電質時，此處理可為適當的。含氧試劑之實例包括O2、N2O、CO2及O3。
本發明之另一態樣係關於用於形成半導體器件結構之裝置，該裝置可包括以下特徵：(a)處理腔室，該處理腔室具有用於引入氣態或揮發性之含金屬反應物的入口；(b)晶圓支撐件，該晶圓支撐件用於在處理腔室中在晶圓基板上沈積含金屬層期間將晶圓固持於適當位置；及(c)控制器，該控制器包含程式指令。該等程式指令可包括用以執行以下操作的指令：(i)使具有暴露之無氧化物銅或銅合金層及暴露之介電層的基板與含鋁反應物接觸，以在介電質及第一金屬兩者上沈積包含鋁之第一層；及(ii)以化學方法對第一層之至少一部分進行改質以形成包含鋁之鈍化層。
下文將參看相關聯之圖式更詳細地描述本發明之此等及其他特徵及優點。
引言及綜述
隨著器件尺寸不斷減小，且互連件所經歷之電流密度不斷增大，電遷移正成為IC製造中之重大可靠性問題。電遷移自身表現為以電流遷移金屬原子且在互連件內形成空隙。空隙之形成可隨後導致器件故障。金屬原子之遷移在金屬/擴散障壁界面處以及沿著晶粒邊界特別顯著。當前，在90 nm及45 nm技術節點處，需要用於改進電遷移效能之方法。雖然可藉由將摻雜劑元素引入至互連件中來改進電遷移效能，但此類摻雜劑通常具有比互連件金屬(例如，Cu)高的電阻率，且可顯著增加互連件電阻。因此，對互連件金屬之不受控的摻雜可能導致具有不可接受高電阻之互連件。
本文提供一種用於摻雜劑之受控引入之方法。該方法涉及藉由將受控量之摻雜劑引入至互連件而在金屬互連件內形成保護蓋。因此，非常薄的保護蓋可形成於金屬線之上部部分內，通常處於金屬與介電質擴散障壁(或蝕刻終止)層之間的界面處。保護蓋較佳(但不一定)包括互連件金屬與摻雜劑之固溶體、合金，或化合物。舉例而言，銅可用B、Al、Hf、Ti、Co、Ta、Mo、Ru、Sn或Sb來摻雜。此等摻雜劑亦可彼此組合使用，或與其他元素組合使用。一般而言，可使用多種摻雜劑。能夠與互連件金屬形成固溶體、合金及化合物的摻雜劑以及能夠在金屬/擴散障壁界面處及在互連件內之晶粒邊界處累積的摻雜劑為尤其較佳的。
雖然本文中所描述之保護蓋以及用於形成此類蓋之方法對於改進互連件之電遷移效能而言為有利的，但對所描述之器件以及製程之使用並不限於此特定應用。舉例而言，保護蓋可用以改進金屬線與介電質擴散障壁層或蝕刻終止層之間的黏著，且用以防止互連件金屬在IC器件製造期間氧化。
將在銅雙鑲嵌處理之背景下說明在互連件中形成保護蓋。應理解，本文中所揭示之方法可用於其他處理方法中(包括單鑲嵌處理)，且可應用於除銅之外的多種互連件金屬。舉例而言，此等方法可應用於含鋁、金及銀之互連件。
圖1A至圖1D中所呈現的為在雙鑲嵌製造製程之各個階段處在半導體基板上創造之器件結構的橫截面圖。圖1E中展示藉由雙鑲嵌製程創造之完成結構的橫截面圖。本申請案中所使用之「半導體基板」不限於IC器件之半導體部分，而是經廣泛定義為含半導體之基板。參看圖1A，說明用於雙鑲嵌製造之部分製造之IC結構100的實例。如圖1A至圖1D中所說明之結構100為半導體基板之一部分，且在一些實施例中可直接駐留於含有主動器件(例如，電晶體)之層上。在其他實施例中，其可直接駐留於金屬化層上，或駐留於併入有導電材料之其他層(例如，含有記憶體電容器之層)上。
圖1A中所說明之層103為金屬間介電層，該金屬間介電質可為二氧化矽，但更通常為低k介電質材料。為了使金屬間介電質堆疊之介電常數最小化，將具有小於約3.5、較佳小於約3.0且常低於約2.8之k值的材料用作層間介電質。此等材料包括(但不限於)熟習此項技術者已知之摻雜氟或碳之二氧化矽、含有有機物之低k材料及多孔之經摻雜二氧化矽材料。可例如藉由PECVD或藉由旋塗方法來沈積此類材料。層103可經蝕刻有線路徑(溝槽及介層孔)，在線路徑中沈積部分導電金屬擴散障壁105，隨後嵌入銅導電路線107。因為銅或其他行動導電材料提供半導體基板之導電路徑，所以接近金屬線之下伏矽器件及介電層必須受保護以免受金屬離子(例如，Cu2+)影響，否則金屬離子可能擴散或漂移至矽或層間介電質中，且導致其性質降級。使用若干類型之金屬擴散障壁以便保護IC器件之介電層。可將此等類型劃分為含有部分導電金屬之層(諸如，105)及介電質障壁層(將參看圖1B對其進行進一步詳細描述)。用於部分導電擴散障壁105之合適材料包括諸如鉭、氮化鉭、鈦、氮化鈦等材料。通常藉由PVD或ALD方法將此等材料沈積於具有介層孔及溝槽之介電層上。
可藉由多種技術形成銅導電路線107，該等技術包括PVD、電鍍、無電沈積、CVD等。在一些實施中，形成銅填充物之較佳方法包括藉由PVD沈積銅之薄晶種層，且隨後藉由電鍍沈積塊體銅。由於在沈積銅時通常會有覆蓋層(overburden)駐留於場效應區中，所以需要化學機械拋光(CMP)操作來移除覆蓋層且獲得平坦化結構100。
接下來，參看圖1B，在已完成結構100之後，預先清潔基板100之表面以移除污染物及金屬氧化物。在預先清潔後，將含有有效成分之摻雜劑源層(含有硼或金屬之產生摻雜劑之成分)沈積至銅線107上並沈積至介電質103上。接下來例如藉由對源層之氮化或氧化而將源層轉化為鈍化層109。舉例而言，鈍化層可含有BNx、BOx、AlOx、TiOx等。在介電質區上將源層完全轉化為非導電鈍化層以防止鄰近金屬線107之間的短路。源層之直接駐留於銅線107上之部分僅部分轉化為鈍化層，從而允許未經改質之源層之一部分保持與銅接觸。在允許來自源層之未經鈍化之部分的摻雜劑擴散至銅中及/或與銅反應後，保護蓋108形成於金屬線107之頂部部分內。可藉由控制沈積於源層中之材料的量、藉由在源層之部分鈍化期間控制改質之程度以及藉由控制在摻雜劑之擴散及/或摻雜劑與銅之反應期間所使用之條件來控制保護蓋之厚度。保護蓋可包括(例如)銅與B、Al、Ti等之固溶體或合金。在一些實施例中，藉由控制用於促進摻雜劑自源層進行擴散之溫度及時間來控制合金或固溶體中之摻雜劑的量。將在以下部分中詳細描述保護蓋及鈍化層之組份。
在一些實施例中，鈍化層亦用作擴散障壁層。在其他實施例中，獨立的擴散障壁(或蝕刻終止)層沈積於鈍化層之頂部上。通常，此類擴散障壁層包括經摻雜或未經摻雜之碳化矽或氮化矽。
如圖1B中所描繪，膜109可包括單一鈍化層(例如，BNx或AlOx層)，或由鄰近於銅線107之鈍化層以及駐留於鈍化層上之上部介電質擴散障壁層(例如，經摻雜之碳化矽層)組成的雙層。將在後續部分中參看圖2A至圖2C詳細描述該兩個實施例。膜109將被稱作Cu/介電質界面膜或簡稱為「界面膜」。
在界面膜包括獨立的介電質擴散障壁層之實施例中，通常藉由PECVD方法將介電質擴散障壁層沈積於鈍化層之頂部上。在一個實施例中，在不破壞真空的情況下在一個PECVD裝置中執行鈍化層之沈積、保護蓋108之形成及介電質擴散障壁層之沈積。界面膜109亦可在後續鑲嵌處理期間用作蝕刻終止件。
再次參看圖1B，將雙鑲嵌介電質結構之第一介電層111沈積至膜109上。此後為藉由PECVD方法將蝕刻終止膜113可選沈積於第一介電層111上。介電層111通常由低k介電質材料(諸如，針對介電層103而列舉之介電質材料)構成。應注意，層111及103不一定具有相同的組份。
如圖1C中所描繪，製程繼續，其中將雙鑲嵌介電質結構之第二介電層115以類似於第一介電層111的方式沈積至蝕刻終止膜113上。隨後為抗反射層(未圖示)及CMP終止膜117之沈積。第二介電層115通常含有低k介電質材料，諸如上文針對層103及111而描述之介電質材料。CMP終止膜117用以在後續之CMP操作期間保護金屬間介電質(IMD)層115之脆弱的介電質材料。通常，CMP終止層經受與擴散障壁及蝕刻終止膜109及113類似的整合要求，且可包括基於碳化矽或氮化矽之材料。
如圖1D至1E中所描繪，雙鑲嵌製程繼續，其中在第一及第二介電層中蝕刻介層孔119及溝槽121。使用標準微影技術來蝕刻圖1D中所說明之圖案。可使用熟習此項技術者眾所周知之溝槽優先或介層孔優先方法。
接下來，如圖1E中所描繪，如上文所描述之此等新形成之介層孔及溝槽可塗覆有金屬擴散障壁123，金屬擴散障壁123可含有障壁材料，諸如鉭、氮化鉭、氮化鈦，或有效地阻止銅原子擴散至介電層中之其他材料。
在已沈積擴散障壁123之後，施加銅晶種層(通常藉由PVD製程)，以使得能夠隨後用銅嵌入對該等特徵進行電填充。例如藉由電填充來沈積銅層，且在CMP操作中移除沈積於場中之多餘金屬，其經執行以使得CMP於CMP終止膜117處終止。圖1E展示完成之雙鑲嵌製程，其中銅導電路線124及125嵌入至(未描繪之晶種層)障壁123上之介層孔及溝槽表面上。圖1E說明三個互連件，其中已用受控之方式摻雜銅線。
若需要進一步之處理，則在圖2E中所描繪之結構的頂部上形成類似於膜109之界面膜及類似於蓋108之保護蓋，且隨後沈積新的金屬化層。
現在將參看圖2A至圖2C詳細說明保護蓋108及界面層109之結構及組份。
器件結構
參看圖2A，說明部分IC結構之實例橫截面圖。在此器件中，形成於層間介電質201中之介層孔及溝槽上襯有擴散障壁材料203，且被填充有銅或銅合金205。銅線205之頂部部分包括薄保護蓋207，薄保護蓋207駐留於銅線205與鈍化層209之間的界面處。鈍化層209駐留於ILD層201及保護蓋207兩者上，且與該兩個層接觸。介電質擴散障壁或蝕刻終止層211駐留於鈍化層211之頂部上。雖然為了保持清晰性而未對其進行展示，但另一ILD層駐留於介電質擴散障壁或蝕刻終止層211之頂部上。鈍化層209及擴散障壁(或蝕刻終止)層211一起構成界面膜(如參看圖1B由層109所說明)，界面膜駐留於金屬/ILD邊界處。
在一個實施例中，層間介電層201具有介於約1,000-10,000
Figure TWI612618BD00003
之間的厚度。層201可包括多種ILD材料，諸如熟習此項技術者已知之低k及超低k介電質。舉例而言，可使用摻雜碳之氧化矽，或具有小於約2.8之k的有機介電質材料。銅線205可具有介於約500-10,000
Figure TWI612618BD00004
之間的厚度，銅線205之較佳不多於約10%、更佳不多於約2%被保護蓋佔據(如藉由層厚度量測)。應理解，在許多實施例中，保護蓋將具有分級之組份，其中摻雜劑之濃度在鈍化層界面處為最大的。保護蓋之容許厚度將取決於摻雜劑之電阻率。一般而言，根據所描述之方法來形成保護蓋，使得介層孔之電阻偏移小於約10%、較佳小於約5%，且更佳小於約3%。電阻偏移被量測為不具有蓋之互連件的電阻對經加蓋之互連件的電阻的差異。在一些實施例中，藉由形成厚度不超過500
Figure TWI612618BD00005
，且較佳不超過100
Figure TWI612618BD00006
之保護蓋來實現容許之電阻偏移。
應理解，不同的摻雜劑可以不同方式在銅互連件內擴散，且可在不同程度上影響互連件電阻。因此，上文提供之數值用作一個實例，且並不意欲將結構限於所提及的厚度參數。舉例而言，某些摻雜劑可擴散至銅互連件中以在整個銅線上沈積而不會形成不同的蓋，或在晶粒邊界處累積及/或在其他界面處累積，例如在具有擴散障壁203之銅層205之界面處累積。有利的是，所提供之方法允許以受控之量引入此類摻雜劑，使得互連件電阻得以控制，即使在此等情況下可能不準確地界定層厚度。
可在保護蓋中使用許多摻雜元素。優先使用與銅形成固溶體、合金或化合物之彼等摻雜劑，且優先使用可在銅晶粒邊界處累積以及在銅與其他層的界面處累積之摻雜劑。具有相對低電阻率之材料(諸如金屬)常是較佳的。此外，不容易在低溫下(例如在低於約100℃之溫度下)擴散至銅中之材料亦常為較佳的。合適摻雜劑之實例包括但不限於B、Al、Hf、Ti、Co、Ta、Mo、Ru、Sn及Sb。一般而言，需要選定之摻雜劑具有揮發性前驅體，使得可藉由CVD方法執行沈積。因此，具有揮發性氫化物、羰基合物、鹵化物及有機金屬前驅體之金屬摻雜劑通常為較佳的。可在高達450℃之溫度下及大於約1托之壓力下以氣相引入之化合物可為合適的前驅體。
在特定實施例中，保護蓋207包含銅及硼，或銅及鋁，或銅及鈦。在一些實施例中，摻雜劑彼此組合使用。舉例而言，保護蓋207可包括銅、鋁及鈦，或銅與摻雜劑之其他組合。在一些實施例中，上文所描述之摻雜劑與用於形成保護性自對準緩衝(PSAB)層之材料(例如，諸如CuSix、CuGex、SiNx及SiCx等材料)組合使用。在名為Yu等人之發明人於2007年3月20日申請之標題為「用於鑲嵌互連件之保護性自對準緩衝層(Protective Self-aligned Buffer Layers for Damascene Interconnects)」的共同擁有的美國專利申請案第11/726,363號中、在名為Chattopadhyay等人之發明人於2007年2月20日申請之標題為「用於鑲嵌互連件之保護性自對準緩衝層(Protective Self-aligned Buffer Layers for Damascene Interconnects)」的美國專利申請案第11/709,293號中，以及在名為van Schravendijk等人之發明人於2004年11月3日申請之標題為「藉由形成自對準緩衝層來保護Cu鑲嵌互連件(Protection of Cu Damascene Interconnects by Formation of a Self-aligned Buffer Layer)」的美國專利申請案第10/980,076號中詳細描述了此類層，所有該等申請案均以全文引用的方式且出於任何目的而併入本文中。
在一個實施例中，駐留於ILD層201之頂部上以及駐留於保護蓋207之頂部上的鈍化層209具有介於約50-500
Figure TWI612618BD00007
之間的厚度。鈍化層通常含有防止鄰近之互連件之間的短路之非導電材料。鈍化層通常含有經改質之摻雜劑，例如，其可含有摻雜劑(硼或金屬)之氮化物、氧化物、碳化物、硫化物、硒化物、磷化物及砷化物。此外，鈍化層可含有碳氫化合物CxHy。在一個實施例中，鈍化層含有BNx。BNx層也可包括氫，且在一些實施例中可包括其他元素。在另一實例中，鈍化層含有金屬氧化物，諸如AlOx、HfOx、TiOx、CoOx、TaOx、MoOx、RuOx、SnOx及SbOx。
如圖2A中所示，介電質擴散障壁或蝕刻終止層211駐留於鈍化層之頂部上。在一個實施例中，層211具有介於約50-500
Figure TWI612618BD00008
之間的厚度。習知地，曾將氮化矽及摻雜氮之碳化矽(NDC)用於此應用。當前，具有比氮化矽低之介電常數之材料常用作介電質擴散障壁。此等材料包括：富碳碳化矽材料，諸如Yu等人在2004年6月15日申請之共同讓渡的美國專利申請案第10/869,474號中描述之富碳碳化矽材料；Yu等人在2004年8月9日申請之美國專利申請案第10/915,117號以及Yu等人在2006年3月8日申請之美國專利申請案第11/373,847號中所描述的摻雜硼之碳化矽材料；以及摻雜氧之碳化矽材料，例如Tang等人在2005年2月15日發佈之美國專利第6,855,645號中描述的摻雜氧之碳化矽材料。在此段落中所提及的所有專利申請案均在此出於所有目的並以全文引用的方式併入。在一些實施例中，層211可含有若干子層，例如含有經摻雜及/或未經摻雜之碳化矽之子層，該等子層具有針對改進之擴散障壁及蝕刻終止性質而調整之不同組份。舉例而言，障壁可包括未經摻雜之碳化物的子層、摻雜氮之碳化物的子層及摻雜氧之碳化物的子層的任何組合。該障壁可含有兩個子層、三個子層或更多子層。在2004年6月15日申請之美國專利申請案第10/869,474號(2007年10月16日發佈之新專利第7,282,438號)中呈現組合障壁層之實例，該申請案以全文引用的方式併入本文中。一般而言，介電質擴散障壁層可包括經摻雜或未經摻雜之碳化矽、氮化矽或碳氮化矽。
在圖2A所說明之實施例中，層209及211一起形成駐留於兩個ILD層(頂部ILD層未圖示)之間的界面層。
在某些實施例中，鈍化層209可用作擴散障壁或蝕刻終止層，而不需要獨立的碳化矽或氮化矽層211。在圖2B所說明之此實施例中，駐留於兩個ILD層之間的界面層僅由鈍化層209組成。舉例而言，某些金屬氧化物及金屬氮化物可用作蝕刻終止或擴散障壁層。
圖2C說明一實施例，其中摻雜劑或產生摻雜劑之化合物的層208駐留於保護蓋207與鈍化層209之間，且與該兩個層接觸。層208在銅線205上對準，且不在介電層201上延伸。層208可包括純摻雜劑或產生摻雜劑之化合物。舉例而言，層208可包括BHx、Al、Ti、Ta、Hf、Ru等。此層中之金屬可為游離的或可與其他元素(諸如，H、C、N等)結合。在一些實施例中，銅可向上擴散至層208，從而與層208中之摻雜劑形成合金、混合物或固溶體。在此等實施例中，207/208雙層將用作保護蓋。一般而言，如本文中所描述之保護蓋可在與周圍介電質201相同之水平處完全駐留於銅線內，或可包括駐留於周圍介電質201之水平上方的部分。
在一個特定實例中，器件具有如圖2A中所示之結構，該結構具有摻雜硼之保護蓋207及含有BNx之鈍化層209。銅線205駐留於具有約3,500
Figure TWI612618BD00009
之厚度的ULK介電層(約2.5之k)中。保護蓋207包括銅及硼，且具有約100
Figure TWI612618BD00010
之厚度。保護蓋在其與鈍化層界接處駐留於銅線之頂部處。鈍化層具有約150
Figure TWI612618BD00011
之厚度，且包括BNx。鈍化層亦可包括氫，且將在實驗部分中被稱作(BNH)x層。擴散障壁層211可包括摻雜氮之碳化矽、摻雜氧之碳化矽或未經摻雜之碳化矽。層211具有100
Figure TWI612618BD00012
至500
Figure TWI612618BD00013
之厚度。
在另一特定實例中，器件具有如圖2A中所示之結構，該結構具有鈦保護蓋207及含有TiNx之鈍化層209。銅線205駐留於具有約3,500
Figure TWI612618BD00014
之厚度的ULK介電層(約2.5的k)中。保護蓋207包括銅及鈦，且具有約100
Figure TWI612618BD00015
之厚度。保護蓋在其與鈍化層界接處駐留於銅線之頂部處。鈍化層具有約150
Figure TWI612618BD00016
之厚度，且包括TiNx。鈍化層亦可包括氫。擴散障壁層211可包括摻雜氮之碳化矽、摻雜氧之碳化矽或未經摻雜之碳化矽。層211具有100
Figure TWI612618BD00017
至500
Figure TWI612618BD00018
之厚度。
在另一特定實例中，器件具有如圖2A中所示之結構，該結構具有摻雜鋁之保護蓋207。銅線205駐留於具有約3,500
Figure TWI612618BD00019
之厚度的ULK介電層(約2.5的k)中。保護蓋207包括銅及鋁，且具有約100
Figure TWI612618BD00020
之厚度。保護蓋在其與鈍化層界接處駐留於銅線之頂部處。鈍化層具有小於約100
Figure TWI612618BD00021
之厚度，且基本上由AlOx組成。擴散障壁層211具有約100
Figure TWI612618BD00022
至500
Figure TWI612618BD00023
之厚度，駐留成與AlOx接觸，且可包括摻雜氮之碳化矽、摻雜氧之碳化矽或未經摻雜之碳化矽。
用於形成保護罩蓋層之才法
藉由圖3A中所示之製程流程圖來說明用於形成保護罩蓋層之例示性方法。在圖4A至圖4E中展示此製程之各個階段處所獲得之器件結構的橫截面圖。雖然可在許多類型之裝置中實踐本文中所描述之方法，但在一些實施例中，電漿增強型化學氣相沈積(PECVD)裝置為較佳的。在一些實施例中，PECVD裝置能夠提供高頻(HF)及低頻(LF)電漿產生源。
參看圖3A，製程藉由提供在介電質中具有銅線圖案之部分製造之半導體器件(如操作301中所示)而開始。舉例而言，可使用諸如圖4A中所示之器件的器件。該器件具有嵌入介電層401中之銅或銅合金層405。薄的擴散障壁材料層(含有例如Ta、TaNx、TiNx、Ru、W)駐留於銅與介電質之間的界面處。銅層及介電層暴露於基板表面處。
在操作303中視情況預先清潔基板，以自其表面移除污染物。舉例而言，可藉由將基板暴露於電漿中之還原氣體(例如，選自由處於電漿放電之H2、N2、NH3及其混合物組成之群組的氣體)來預先清潔基板，以便自銅表面移除氧化銅。在一些實施例中，以H2電漿進行預先清潔已為器件提供特定改進之特性。預先清潔期間之處理氣體亦可包括載氣，諸如N2、He、Ar等。在一個實例中，在約200-400℃之溫度、約1.5-4托之壓力以及約4,000-10,000 sccm之H2流動速率下在PECVD腔室中執行預先清潔。可含有HF及LF成分之電漿經點燃且維持於每個300 mm晶圓200-1000 W之總功率下。在一些實施例中，較佳在預先清潔操作期間使用處於0.1-1.5 W/cm2下之HF功率及處於0-0.8 W/cm2下之LF功率。在另一實例中，用NH3替代H2作為還原氣體，且在約6,000至8,000 sccm之範圍中的流動速率下流動至處理腔室中。N2載氣在約2,000-4,000 sccm之流動速率下流動至腔室中。預先清潔處理可持續若干秒，例如介於約6-20秒之間。
在一些實施例中，較佳使用比直接電漿暴露更溫和的方法來執行預先清潔。當銅線嵌入可容易被直接電漿暴露損壞之脆弱的ULK介電質中時，此等較溫和的方法尤其有利。
在一些實施例中，藉由使用遠端電漿來執行對氧化銅之完全或部分移除，該遠端電漿包含選自由H2、N2、NH3及其混合物組成之群組的氣體。在此實施中，使用此等氣體中之一者或一者以上(例如，H2與N2之混合物或NH3與N2之混合物)以在實體上與固持晶圓基板之腔室分離的腔室中形成電漿。接著將所形成電漿引導穿過遞送管線，到達離子過濾器，離子過濾器耗盡離子之電漿，同時留下自由基。將所得之富含自由基之處理氣體遞送穿過入口(例如，簇射頭)，到達容納基板之腔室。富含自由基之處理氣體(在一些實施例中，該氣體含有極少的離子物質或實質上不含有離子物質)接觸基板表面，且根據需要部分地或完全地移除氧化銅。因為直接電漿中所含有之高能離子已牽涉到介電質損壞，所以使用缺乏離子之遠端電漿提供進行預先清潔之溫和且有效的方式。在San Jose,California的Novellus Systems所提供之GammaTM產品線中有合適的實例遠端電漿系統。
在其他實施例中，藉由在存在還原氣體(例如，選自由H2、N2、NH3及其混合物組成之群組的氣體)的情況下使用紫外(UV)輻射處理來執行對氧化銅之完全或部分移除。在此實施中，此等氣體中之一者或一者以上(例如，H2與N2之混合物或NH3與N2之混合物)接觸基板，同時以UV光照射基板。舉例而言，諸如B. Varadarajan等人在2009年11月12日申請之標題為「用於半導體處理中之K恢復及表面清潔之UV及還原處理(UV and Reducing Treatment for K Recovery and surface Clean in Semiconductor Processing)」的共同擁有的臨時專利申請案第61/260,789號中描述了裝置及製程條件，該申請案以全文引用的方式併入本文中，以用於提供適合用於本文中所描述之實施例中的UV處理之裝置及方法之細節的目的。所描述之UV處理可用於可控地移除氧化銅，其中可藉由UV暴露之持續時間、處理氣體組份、基板溫度及其他條件來控制所移除氧化物之厚度。
在一些實施例中，藉由在無電漿之環境中進行熱處理來實現預先清潔。舉例而言，可在包含H2、N2、NH3或其混合物之氣氛中將晶圓加熱至至少約200℃之溫度並持續約15至60秒。此熱處理可用於部分氧化銅之移除，且對於處理含有脆弱之ULK介電質之基板而言尤其有利。
在完成預先清潔後，在操作305中將含有摻雜劑之材料的源層沈積至基板表面上。有利的是，含有摻雜劑之材料不需要選擇性地沈積至金屬表面上，且可沈積至介電質之表面上及金屬上兩者。藉由在導致沈積含有摻雜劑(例如，含有硼或含有金屬)之源層的條件下使部分製造之器件與含有摻雜劑之反應物(例如，與含有硼或含有金屬之反應物)接觸來沈積源層。
在一個實施例中，在沒有電漿放電的情況下以熱的方式沈積含有摻雜劑之源層。舉例而言，揮發性前驅體(諸如，揮發性氫化物、鹵化物、羰基合物或有機金屬化合物)可在高溫下反應(例如，分解)，以將含有摻雜劑之材料層沈積於基板表面上。如熟習此項技術者將理解，可針對每一特定前驅體調諧溫度範圍、基板暴露時間及其他沈積條件。
在一個實施例中，B2H6用作前驅體以形成摻雜B之保護蓋。在一個實例製程中，將B2H6連同一或多種額外載氣(諸如N2、O2、CO2、He、NH3、Ar等)一起引入至處理腔室中。在此實例中，B2H6之濃度介於約0.5至約20%之範圍中，且壓力介於約0.5托至約10托之範圍中。B2H6在不存在電漿放電的情況下在約200-400℃之間的腔室溫度下接觸基板，從而導致將含硼層沈積於基板上。確定此層含有B-H鍵，且將此層稱作BHx層。BHx層用作擴散至銅線中並形成保護蓋之B摻雜劑源。
在另一實例中，將揮發性含金屬之前驅體引入至腔室中。有機金屬化合物、金屬氫化物、金屬鹵化物及金屬羰基合物可用作合適的前驅體。舉例而言，可使用烷基取代之金屬衍生物及環戊二烯基取代之金屬衍生物。前驅體在高溫下反應以在基板上形成含金屬源層。在一些實施例中，可使用類似於含B蓋之沈積中所使用之壓力及溫度範圍的壓力及溫度範圍。一般而言，視前驅體之性質而定，沈積條件經最佳化以沈積具有最佳品質的含金屬源層。舉例而言，溫度範圍可經最佳化以有利於用於前驅體之特定分解機制，且進而根據需要調諧含金屬源層之分解。熟習此項技術者將理解如何最佳化沈積條件以及獲得具有經最佳化組份的含金屬源層。
如曾提及，可將多種金屬用作摻雜劑。舉例而言，可用Al、Hf、Ti、Co、Ta、Mo、Ru、Sn及Sb摻雜銅線。可使用已知揮發性前驅體之其他金屬。適合於沈積含鋁源層之前驅體之實例包括(但不限於)三甲基鋁、氫化二甲基鋁、三乙基鋁、三異丁基鋁及參(二乙胺基)鋁。可用於沈積含有其他金屬之源層的前驅體之實例包括(但不限於)雙(環戊二烯)鈷、乙醯丙酮鈷(II)、肆(二甲胺基)鉿、肆(二乙胺基)鉿、肆(二甲胺基)鉬、肆(二甲胺基)鈦(TDMAT)、肆(二乙胺基)鈦(TDEAT)、肆(乙基甲基胺基)鈦、雙(二乙胺基)雙(二異丙基胺基)鈦、五(二甲胺基)鉭、第三(丁基三亞胺基)(二乙胺基)鉭(TBTDET)、五(二乙胺基)鉭、雙(乙基環戊二烯)釕、參(二甲胺基)銻及四甲基錫。
源層不一定需要含有純元素摻雜劑，而是可包括摻雜劑與其他元素(例如，H、C、N等)之化合物。然而，可容易自此些層產生摻雜劑，且一旦產生便能夠擴散至銅中及/或與銅反應。然而，在其他實施例中，源層可含有實質上純的金屬或硼。
源層不需要專門選擇性地沈積於銅線之頂部上，而是可沈積於介電層之頂部上及銅之頂部上兩者。然而，在許多實施例中，實現銅與介電質之間的一定程度的選擇性，且較厚之源層形成於銅線上，如圖4B中所說明，其中源層408(其可為BHx層或含金屬層)在銅線408上具有比在介電層401上厚的厚度。應理解，視特定前驅體及沈積條件而定，可在將源層完全選擇性地沈積於銅線上至完全非選擇性製程之範圍中實現廣泛多種選擇性，在完全非選擇性製程中，在銅線及介電質兩者上將源層沈積至相等厚度。雖然本文中所描述之方法可用於自選擇性地沈積源層及非選擇性地沈積源層兩者中受控地引入摻雜劑，但本文中將該等方法說明為將以部分選擇性沈積之層用作實例。此部分選擇性之特徵在於，可在含硼及含許多金屬之源層兩者的情況下觀察到，與沈積於介電質上之源層的厚度相比，沈積於銅線上之源層具有較大厚度。在一些實施例中，駐留於銅上之源層的厚度比駐留於介電質上之源層的厚度大約10-500%之間。
再次參看圖3A中所示之製程流程圖，當已在操作305中形成源層之後，在後續操作307中，駐留於銅上之源層之頂部部分經改質以形成鈍化層，而未經改質之源層之一部分保持與銅層接觸。此藉由圖4C中所示之結構來說明，其中僅源層408之一小部分保持未經改質且與銅線405接觸，而駐留於銅上之源層之頂部部分經轉化以形成鈍化層409。駐留於介電質上之源層之部分經完全轉化為鈍化材料。鈍化操作309用於兩個目的。首先，其幫助控制互連件電阻，因為源層之部分鈍化限制了可用摻雜劑的量。較佳地，鈍化層含有不容易自鈍化材料擴散至銅線中之材料。舉例而言，硼經轉化為氮化硼；鋁經轉化為氧化鋁等。雖然游離的硼及鋁能夠擴散至銅線中，但當經轉化為氮化物及氧化物時，此等材料被捕集於鈍化層內，且不能進入銅線並增加其電阻率。因為源層之頂部部分經改質為鈍化層，所以藉由保持與銅線接觸之源層的未經改質部分的厚度來確定引入至銅線中之摻雜劑的量。視需要被引入至線中之摻雜劑的量而定，可將較大或較少量之源層轉化為鈍化層。舉例而言，最初沈積之源層的厚度可在約50-500
Figure TWI612618BD00024
之間的範圍中，該源層之約20-60%可被轉化為鈍化層。
在源層含有沈積於銅及介電質兩者上之導電材料的彼等實施例中亦需要鈍化。在此等實施例中，鈍化將導電材料(例如，金屬)轉化成很少導電性或不具有導電性之材料，藉此防止鄰近銅線之間的短路。舉例而言，可在介電質上將駐留於介電質上之部分導電性BHx源層完全轉化成含有基本上不導電的BHx之鈍化層。類似地，可將含有鋁之源層轉化成不導電的氧化鋁。
許多化合物(諸如氮化物、氧化物、硫化物、硒化物、碲化物、磷化物及碳化物)為用於鈍化層之合適材料。在此等化合物中，氮化物及氧化物在許多實施例中為較佳的。
可藉由使含有摻雜劑之源層與適當之試劑接觸而形成鈍化層，該適當之試劑能夠將源層材料改質為鈍化材料。雖然在一些實施例中可用熱的方式執行此改質(不使用電漿)，但通常較佳在電漿放電中對源層進行改質。舉例而言，可藉由在電漿中使基板與含氮之反應物(諸如N2、NH3、N2H4、胺等)接觸來執行氮化。可藉由在電漿中接觸引入之含氧反應物(諸如O2、CO2、N2O等)而以類似方式形成氧化物。可藉由分別使基板暴露於含有所需元素之反應物(例如H2S、H2Se、H2Te、PH3、CxHy)而以類似方式形成硫化物、硒化物、碲化物、磷化物及碳化物。
在一些實施例中，後處理涉及直接電漿處理。舉例而言，可用在選自由H2、N2、NH3及其混合物組成之群組的處理氣體中所形成之電漿來處理具有暴露之源層的基板。在一些實施例中，在電漿中用H2來處理具有源層之基板。氫電漿處理可用以自前驅體層中移除殘餘有機基，並形成末端金屬-H鍵。在其他實例中，在電漿中用H2與N2之混合物或在電漿中用NH3對基板進行後處理，結果是移除了有機基並形成金屬-N鍵。在一些實施例中可使用其他氮化劑，諸如N2H4及胺。
在後處理的情況下，有時候需要使用比直接電漿處理更溫和的處理方法。舉例而言，在一些實施例中，可使用在選自由H2、N2、NH3及其混合物組成之群組的氣體中所形成之遠端電漿來處理基板。如前所述，在實體上與容納基板之腔室分離之腔室中產生遠端電漿，並消耗掉該遠端電漿中之離子物質，然後將其遞送至基板，此降低介電質受損的概率。此係因為遠端電漿中含有之自由基的損害性通常低於高能量離子。可藉由遠端電漿來實現金屬-H及金屬-N鍵之形成，以及自層中移除有機基。
此外，可使用先前以引用的方式併入的美國臨時申請案第61/260,789號中描述之方法，藉由在選自由H2、N2、NH3及其混合物組成之群組的處理氣體中之UV輻射來執行溫和的後處理。可使用此UV處理來形成金屬-H及金屬-N鍵，並且自前驅體層中移除有機取代基。
在一些實施例中，藉由在不含電漿的環境中進行熱處理來實現後處理。舉例而言，可在包含H2、N2、NH3或其混合物的氣氛中將晶圓加熱至至少約300至350℃的溫度。此熱處理對於處理含有脆弱的ULK介電質之基板尤其有利。
在一些實施例中，藉由在不含電漿的環境中在室溫下或在高溫下用反應物處理源層而執行後處理。舉例而言，在一些實施例中(例如，對於含Al或含Ti之層)，藉由在不含電漿的環境中用含氧之反應物(例如O2、H2O、N2O)處理基板來形成含有金屬-氧鍵之鈍化層。
當在ILD層中使用ULK介電質(其為特別容易受損的多孔及有機介電質)時，遠端電漿後處理、熱後處理及UV後處理尤其有利。
雖然在許多實施例中氮化後處理為較佳的，但在一些實施例中可使用其他類型之後處理。
舉例而言，可藉由在具有或不具有電漿的情況下使具有暴露之前驅體層的基板接觸含氧氣體(諸如O2、CO2、N2O等)來實施用以形成金屬-O鍵之氧化後處理。在其他實施例中，例如藉由在電漿中用碳氫化合物處理源層而在後處理步驟中形成金屬-C鍵。可藉由在具有或不具有電漿的情況下使基板暴露於含有所需元素之反應物(分別為例如H2S、H2Se、H2Te、PH3)而在後處理步驟中形成金屬-S、金屬-Se、金屬-Te及金屬-P鍵。對於此等類型之後處理可使用直接電漿及遠端電漿兩者。
再次參看圖4C，可看出，鈍化層409(含有例如BNx、AlOx、TiOx等)駐留於介電層401上及銅層405上。含有未改質之摻雜劑源的薄層408駐留於銅線與鈍化材料層之間。
在形成鈍化層之後，在操作309中，允許來自未經改質之源層的有效成分(摻雜劑)擴散至銅中且/或與銅反應，並在銅層內形成保護蓋。此在圖4C所示之結構中由箭頭說明。圖4D中展示了所得結構，其中已在銅線之上部部分中形成了保護蓋407。在此實例中，來自源層408之摻雜劑已完全遷移至銅線中。在其他實施例中，一部分摻雜劑可保留於源層內。而在其他實施例中，在銅擴散至未經改質之源層中的同時，摻雜劑可擴散至銅層中。在後兩種情況下，保護蓋可駐留於最初呈現之銅線(如圖2C中說明)內以及其頂部上。
保護蓋之形成可在各種條件下發生，該條件可取決於駐留於未經改質之源層中之特定摻雜劑源。在一些實施例中，駐留於源層內之含摻雜劑之材料可能不容易擴散至銅中或與銅反應。在此等實施例中，可藉由例如使基板暴露於高溫而首先產生摻雜劑。在其他實施例中，亦藉由加熱基板來促進摻雜劑之擴散及/或反應。在一些實施例中，可藉由控制使基板暴露於高溫之時間及暴露本身之溫度來控制保護蓋的厚度。在一些實施例中，藉由將基板加熱至至少約100℃之溫度持續預定時間段(例如，約0.25至60分鐘)來促進形成保護蓋。
在形成保護蓋後，即刻在操作311中沈積摻雜之或未摻雜之碳化矽層。圖4E中展示所得結構。可看出，在銅線上及介電質區上之鈍化層409頂部上沈積碳化矽層411。碳化矽層充當蝕刻終止件或介電質擴散障壁層，且通常沈積至約100-500
Figure TWI612618BD00025
的厚度。可例如藉由在電漿放電中使基板暴露於含矽之及含碳之前驅體而藉由CVD(較佳藉由PECVD)沈積碳化矽層。舉例而言，可將矽烷、烷基矽烷及碳氫化合物用作前驅體。當沈積摻雜之碳化矽時，另外將含摻雜劑之前驅體引入至處理腔室中。舉例而言，可在沈積含氧之碳化矽期間添加CO2、O2或N2O，可添加B2H6以沈積摻雜有硼之碳化矽，可添加NH3及N2以沈積摻雜有氮之碳化矽等。在其他實施例中，在鈍化層之頂部上沈積經摻雜的或未經摻雜的氮化矽以充當蝕刻終止件或擴散障壁層。在一些實施例中，在高於形成罩蓋層(包括形成源層及鈍化)時使用之溫度的溫度下執行介電質擴散障壁層的沈積。舉例而言，在一些實施例中，在350℃以下之溫度下(例如，在約200℃至350℃下)實施保護蓋的形成，而在至少約350℃(例如，375℃至450℃)之溫度下執行擴散障壁沈積。
應注意，在一些情況下，介電質擴散障壁或蝕刻終止層之沈積為可選的，因為鈍化層本身可能具有充當擴散障壁或蝕刻終止件之適當性質。舉例而言，含有特定金屬氧化物之鈍化層可充當擴散障壁層，從而無需沈積獨立的碳化矽層。
圖3中描繪之製程前進至後續操作313，在操作313中沈積層間介電質(諸如二氧化矽、有機矽玻璃、多孔有機介電質等)。將介電質沈積至擴散障壁或蝕刻終止層上(例如沈積至碳化矽層上)，或直接沈積至鈍化層上(若鈍化材料具有充當擴散障壁之適當性質)。可藉由PECVD或藉由旋塗方法來沈積介電質，且通常將其沈積至約3,000至10,000
Figure TWI612618BD00026
的厚度。接著，如圖1C至1E中描繪，可進一步接著鑲嵌製程。
應瞭解，圖3所示之流程圖所說明之製程僅為例示性的，且可實施對此製程之各種修改。舉例而言，可用不同的次序來執行圖3所示之製程之各個操作。具體而言，可在處理期間之不同時間執行將有效成分(摻雜劑)引入至銅層中。在一些實施例中，可在已沈積蝕刻終止件或擴散障壁層之後起始摻雜劑之產生及擴散。在一些實施例中，在已形成ILD層之後在後處理中促進摻雜劑之擴散。通常，藉由將基板加熱至至少約100℃的溫度來執行此操作。在其他實施例中，有效成分(摻雜劑)可擴散至銅中且/或與銅反應，然後使源層鈍化。在此實施例中，可藉由控制未經改質之源層與銅接觸的時間及/或藉由控制製程溫度來控制引入之摻雜劑的量。
在一些實施例中，藉由以下方式修改圖3A中說明之製程：使駐留於銅線上之源層完全而非部分地鈍化，以便實質上防止摻雜劑元素擴散至銅線中。此修改在一些情況下為有利的，因為歸因於摻雜劑擴散之互連件電阻增加可得以最小化，同時仍然能實現改進之電遷移效能。
圖3B所示之製程流程圖說明該製程之另一實施例。此製程使用用高溫方式將含鋁之源層沈積於不含氧化物之銅表面上。在操作301中該製程藉由提供具有介電質中之銅線圖案的部分製造之半導體器件而開始。舉例而言，可使用諸如圖4A所示之基板的基板。在一些實施例中，銅線嵌入於ULK介電質(諸如介電常數為2.8及以下的多孔有機介電質)層中。在圖3B中描述之實施例中，提供不含氧化物之銅表面以防止氧化銅與有機鋁前驅體之間的反應非常重要。甚至氧化銅之薄層將改變鋁沈積之機制，從而導致氧化鋁的形成。在圖3B中描述之實施例中，此類直接在銅表面上形成氧化鋁為不合需要的。
在操作303中，為了移除氧化銅，預先清潔基板。用自銅表面上完全移除氧化銅的方式來控制預清潔。此可藉由選擇適當的預清潔持續時間及製程條件來實現。如上文參看圖3A所述，可藉由直接電漿處理、遠端電漿處理、UV處理或熱處理來執行預清潔。當使用脆弱的ULK介電質時，在一些實施例中使用在不存在直接電漿的情況下之預處理。
在獲得不含氧化物之銅層之後，在至少約350℃之基板溫度(諸如至少約400℃)下使部分製造之器件與有機鋁反應物接觸，以形成含鋁之層，如操作305中所示。值得注意的是，在較低溫度下，含鋁層在不含氧化物之銅表面上的沈積速率不夠。可使用各種有機鋁反應物，其中在一些實施例中三烷鋁特別是三甲基鋁為較佳的。合適的反應物之實例包括選自由三甲基鋁、氫化二甲基鋁、三乙基鋁、三異丁基鋁及參(二乙胺基)鋁組成之群組的前驅體。在不存在電漿的情況下，反應物接觸CVD腔室中之基板，且反應物通常在暴露之介電質及銅表面兩者上形成含鋁的層。可例如藉由控制反應物流動速率及基板溫度來控制層的厚度。沈積於介電質上之層通常在沈積後即刻自發氧化以形成含有Al-O鍵之不導電層(由於介電質中存在氧化物質)。在含鋁之層未在介電質上完全氧化之彼等情況下，在後處理步驟中對該層進行改質，其將介電質上之所有導電材料轉化成不導電形式以防止互連件之間的短路。無論沈積於介電質上之含鋁的層是否在沈積後立即自發氧化，均可使用後處理步驟將駐留於銅上之含鋁之層的至少一部分轉化成固定化合物，該固定化合物在一些實施例中可能不導電。
操作307提供兩個後處理選項。在第一實施例中，僅對駐留於銅上之含鋁之層的頂部部分進行改質以形成鈍化層，其中未經改質之層的一部分保持與銅層接觸，其中在操作309中允許來自未經改質部分之鋁擴散至銅中。在替代實施例中，對駐留於銅上之整個含鋁之層進行改質以形成固定化合物，從而實質上防止鋁擴散至銅線中。因為將過量之鋁擴散至銅中會導致互連件電阻不當增加，且因為在銅上形成薄的固定蓋(例如，含有Al-O或Al-N鍵之蓋)改進與介電質的黏著，所以在一些實施例中，較佳最小化或完全避免鋁擴散。
如參看圖3A所述，可使用各種後處理方法，包括在高溫或室溫下之直接電漿處理、遠端電漿處理、UV處理及熱(不含電漿)處理。
在一個實施例中，使用不含電漿之氧化處理(在室溫或高溫下)以在銅表面上形成含有Al-O鍵之層。舉例而言，可在不存在電漿的情況下使具有含鋁層之基板(在有機鋁反應物處理之後)與含氧之反應物(諸如O2、O3、N2O、H2O或CO2)接觸，以形成固定之含有Al-O之材料。
在另一實施例中，使用不含電漿之氮化處理(在室溫或高溫下)以在銅表面上形成含有Al-N鍵的層。舉例而言，可在不存在電漿的情況下使具有含鋁之層之基板(在有機鋁反應物處理之後)與含氧反應物(諸如氨或聯氨)接觸。
當基板含有機械上脆弱的ULK介電質時，不含電漿之後處理(包括UV及熱處理)尤其較佳，因為不含電漿之後處理導致的介電質損害最小。
在後處理之後，該製程在操作311及313中以介電質擴散障壁層沈積及層間介電質沈積結束，該等操作如參看圖3A所述而執行。
上述方法能夠提供具有可控電阻且具有改進之電遷移特性之互連件。藉由此等方法形成之保護罩蓋層之厚度可在約10
Figure TWI612618BD00027
至10,000
Figure TWI612618BD00028
的範圍內變化。特別有利的是，此等方法提供對在約10
Figure TWI612618BD00029
至100
Figure TWI612618BD00030
範圍內特別是在10
Figure TWI612618BD00031
至60
Figure TWI612618BD00032
範圍內的罩蓋層厚度的控制。厚度介於約10
Figure TWI612618BD00033
至60
Figure TWI612618BD00034
之罩蓋膜可提供具有小於1%且小於3%之特別小的電阻偏移的互連件，此目前是IC工業中所要求的。
裝置
一般而言，保護蓋之形成可在任何類型之裝置中執行，該裝置允許引入揮發性前驅體，且經組態以提供對反應條件(例如，腔室溫度、前驅體流動速率、暴露時間等)之控制。通常較佳在不使基板暴露於周圍環境的情況下執行操作301至311，以便防止對基板之無意氧化及污染。在一個實施例中，在一個模組中依序執行操作301至311，而不破壞真空。在一些實施例中，在一個CVD(較佳PECVD)裝置中執行操作301至311，該裝置具有位於一個腔室內之多個台，或具有多個腔室。可自Inc of San Jose,CA,Novellus Systems,Inc購得之VECTORTM PECVD裝置為合適裝置之實例。
例示性裝置將包括一或多個腔室或「反應器」(有時包括多個台)，該等腔室或反應器容納一或多個晶圓且適合於進行晶圓處理。每一腔室可容納一或多個晶圓以進行處理。該一或多個腔室將晶圓維持於所界定位置中(在該位置內運動或不運動，例如旋轉、振動或其他攪動)。在一個實施例中，在製程期間在反應器內將正經歷源層及蝕刻終止層沈積之晶圓自一個台轉移至另一個台。當正在處理中時，藉由台座、晶圓夾及/或其他晶圓固持裝置將每一晶圓固持於合適位置。對於要加熱晶圓之特定操作，該裝置可包括加熱器，諸如加熱板。在本發明之較佳實施例中，可使用PECVD系統。在更較佳之實施例中，PECVD系統包括LF RF電源。
圖5提供描繪經配置以用於實施本發明之各種反應器組件的簡單方塊圖。如圖所示，反應器500包括處理腔室524，處理腔室524封閉反應器之其他組件且用以容納由電容器型系統產生之電漿，該電容器型系統包括結合接地加熱器塊520工作之簇射頭514。高頻RF產生器502及低頻RF產生器504連接至匹配網路506，該匹配網路506又連接至簇射頭514。
在反應器內，晶圓台座518支撐基板516。該台座通常包括夾、叉或起模頂桿，用以在沈積反應期間或沈積反應之間固持及轉移基板。該夾可為靜電夾、機械夾或可用於工業及/或研究中之各種其他類型之夾。
處理氣體經由入口512引入。多個源氣體管線510連接至歧管508。氣體可預先混合或不預先混合。使用適當之閥控及質量流量控制機制來確保在該製程之預清潔、源層之形成、鈍化層之形成及摻雜階段期間遞送正確的氣體。在以液體形式遞送化學前驅體的情況下，使用液流控制機制。接著，在液體到達沈積腔室之前，在加熱至高於液體之蒸發點的歧管中輸送液體期間，使液體蒸發並與其他處理氣體混合。
處理氣體經由出口522自腔室500退出。真空泵526(例如，一級或二極機械乾泵及/或渦輪分子泵)通常將處理氣體抽出，並藉由封閉迴路控制流量限制器件(諸如節流閥或擺閥)在反應器內維持合適低的壓力。
在該等實施例中之一者中，可使用多台裝置來形成罩蓋層及擴散障壁。該多台反應器允許在一個腔室環境中同時執行不同製程，藉此提高晶圓處理之效率。圖6中描繪此裝置之一個實例。展示了俯視圖之示意圖。裝置腔室601包含四個台603至609及兩個承載室(進入承載室619及退出承載室617)。在其他實施例中，可將單個承載室用於晶圓之進入及退出兩者。一般而言，在多台裝置之單個腔室內可存在任何數目個台。台603用於基板晶圓之裝載及卸載。台603至609可具有相同或不同的功能。舉例而言，一些台可專用於形成罩蓋層，而其他台可用於沈積介電質擴散障壁膜。此外，一些台可專用於氧化銅還原。
在該等實施例中之一者中，個別台可在相異之製程條件下操作，且可實質上彼此隔離。舉例而言，一個台可在一個溫度狀態下操作，而另一台可在不同之溫度狀態下操作。
在一個實施例中，預清潔操作、源層之沈積及鈍化層之形成在一個較佳溫度狀態下執行，且在多台裝置之一個台中進行。在一些實施例中，介電質擴散障壁之沈積可能需要不同的溫度狀態，且可在不同的台中進行。在一些實施例中，在單台或多台裝置之一個台中執行整個罩蓋製程，包括預處理、源層之形成、鈍化及含摻雜劑之蓋的形成。在一些實施例中，亦可在與罩蓋操作相同的台處執行介電質擴散障壁層之沈積。在一些情況下，可使用進入承載室619來預清潔或以其他方式預處理晶圓。此可能涉及藉由例如化學還原進行之氧化物移除。
在一個實例中，台603可專用於預清潔及形成罩蓋層(由前驅體層及鈍化層)。台603可在約200℃至400℃之溫度範圍處操作，此在一些實施例中對於罩蓋及預清潔操作兩者均為較佳的。可在約350℃至400℃之溫度範圍下在台605、607及609中進行介電質擴散障壁材料(諸如碳化矽)之沈積，根據一些碳化矽沈積製程，該溫度範圍為較佳的製程溫度。
有利的是，在一些實施例中，預清潔、源層之沈積、鈍化及摻雜劑之引入可能需要類似條件，且可在一個台603處執行。
根據上述實施例，台603為預清潔台及保護蓋形成台。台605、607及609可全部用於介電質擴散障壁層之沈積。使用分度板(indexing plate)611將基板抬離台座，並在下一處理台處準確地定位基板。在台603處裝載晶圓基板且在此處使晶圓基板經受任何處理(例如，預清潔及罩蓋，包括前驅體層沈積及鈍化)之後，將晶圓基板分度至台605，在此處執行罩蓋(包括源層沈積及鈍化)及/或介電質沈積。接著將晶圓移動至台607，在台607處開始或繼續擴散障壁介電質的沈積。進一步將基板分度至台609，在台609處執行對障壁介電質的進一步沈積，且接著將基板分度至台603，在台603處將基板卸載，且在模組中裝上新的晶圓。在正常操作期間，獨立的基板佔據每一台，且每當重複製程時，將基板移動至新的台。因此，具有四個台603、605、607及609之裝置允許同時處理四個晶圓，其中至少一個台執行不同於在其他台執行之製程的製程。或者，四個晶圓可在全部四個台處經受相同操作，而不使某些台專用於特定層之沈積。
現在將提供台之間製程序列之幾個具體實例。在第一實例中，進入承載室執行預處理(例如，氧化銅之還原)。接著，裝置之第一台(例如，台603或依序配置之多個第一台)形成罩蓋層(藉由例如暴露於前驅體，諸如TMA)。接著，第二台(例如，圖6中之台605)執行後處理，諸如鈍化(例如，如本文中所述暴露於氮、氨及/或氫)。接著，裝置中之其餘台(例如，台607及609)執行擴散障壁形成。
在另一實例中，第一台(例如，台603)執行預處理，第二台(例如，台605或一系列順序台)執行罩蓋層之形成及後處理(例如鈍化)兩者，且其餘之台執行介電質擴散障壁層沈積。在又一實例中，第一台執行預處理、罩蓋層沈積及後處理。其餘之台執行擴散障壁形成。
可藉由控制器單元613來控制製程條件及製程流程本身，控制器單元613包含用於監視、維持及/或調整特定製程變量(諸如HF及LF功率、氣體流動速率及時間、溫度、壓力等等)的程式指令。舉例而言，可包括指定用於源層沈積及鈍化之硼烷及氨之流動速率的指令。該等指令可指定用以執行根據上述方法之操作的所有參數。舉例而言，指令可包括用於預清潔、源層沈積、鈍化層之形成、將摻雜劑引入至銅線中及介電質擴散障壁沈積的參數。控制器可包含用於不同裝置台之不同或相同指令，因而允許裝置台獨立地或同步操作。
圖7中說明多台裝置之另一實例。多台裝置701包括駐留於三個獨立處理腔室717、719及721中之六個台703、705、707、709、711及713，其中兩個台駐留於每一腔室中。鄰近於腔室717、719及721之含有機器人之腔室715提供用於將晶圓裝載至台中及自台中卸載晶圓的機制。控制器723提供用於操作多台裝置701的指令。一個腔室內之個別台可彼此隔離，且可進行相同或不同操作。在一個實施例中，同時將兩個晶圓轉移至駐留於一個腔室721中之台703及705，且使其同時經歷相同操作，包括預清潔、源層沈積、鈍化層之形成及銅摻雜。在完成此製程之後，將該兩個晶圓自腔室721移除，且同時引入至駐留於腔室709中的台707及709。在此腔室中，同時沈積擴散障壁材料層。接著將該等晶圓自腔室719移除，且引入至駐留於腔室717中之台711及713，在台711及713中接著進行進一步處理。在一些實施例中，可用在不同腔室中執行之不同子製程(例如，源層沈積、鈍化、摻雜劑擴散)在多腔室裝置中執行保護罩蓋層的形成。
存在多種可在多台工具中實施罩蓋製程之方式，諸如圖6及圖7所示的彼等方式。一般而言，所描述之製程容易整合至鑲嵌流程中，不需要對基板進行消耗大量資源之處置，且可在與介電質擴散障壁沈積相同的裝置中執行。此外，經由對摻雜劑之受控釋放而進行的電阻控制尤其有利。所描述之方法亦可用於形成具有銅與介電質擴散障壁之間的改進之黏著的互連件。
現在將藉由具體實例來說明所描述方法之若干實施例。
實驗實例
將參考實驗實例來說明具有摻雜有硼之保護蓋以及含有硼及氮之鈍化層的銅互連件的製造。
在所描述之實例中，藉由電漿預清潔操作來開始該製程。在CMP操作之後獲得具有在超低k介電質(k=2.5；5,000
Figure TWI612618BD00035
厚)中之銅線之暴露圖案的部分製造之半導體器件，且將其置放於PECVD VECTORTM裝置之處理腔室中。在四台裝置之一個台處執行整個罩蓋製程。首先，將基板預加熱至350℃，且在4,000 sccm之流動速率下將H2引入至處理腔室中。使H2在4托之壓力下自處理時間之0秒流動至30秒。在處理時間之30秒處，點燃HF RF電漿，且在1.23 W/cm2之功率下一直保持至處理時間之45秒。在用H2電漿預清潔基板之後，切斷H2流及電漿功率，並將B2H6以與氬的混合物之形式引入至處理腔室中。混合物中B2H6之濃度為約5體積%，且將該混合物以約3600 sccm之流動速率連同以2400 sccm流動速率引入之N2一起引入。使氣體自處理時間之45秒流動至85秒，在此期間在基板上沈積含有BHx之源層。在約350℃之溫度下且在約2.3托之壓力下執行沈積。估計沈積於銅頂部上之源層的厚度為約215
Figure TWI612618BD00036
，而估計沈積於介電質頂部上之源層的厚度為約159
Figure TWI612618BD00037
。在已沈積了源BHx層之後，使硼烷流停止，且使層鈍化以形成(BNH)x。鈍化係在處理時間之85秒與90秒之間執行，且涉及將NH3以約7000 sccm之流動速率連同2800 sccm之流動速率下的N2一起引入。點燃具有功率位準為0.80 W/cm2的HF組分及功率位準為0.37 W/cm2的LF組分之電漿，並將電漿自90秒維持至96秒。在約350C之溫度下及約2.3托之壓力下執行鈍化。估計駐留於介電質上之BHx層之整個厚度轉變為(BNH)x，且駐留於銅上之源層的約25%之厚度轉變為(BNH)x。稍後，藉由FT IR光譜學來分析(BNH)x層。在IR光譜上觀察到在3430 cm-1(υN-H)、2560 cm-1(υB-H)及1375 cm-1(υB-N)下之峰值。
允許硼擴散至銅線中以形成摻雜有硼之罩蓋層。應瞭解，硼擴散可在已使源層之頂部部分氮化(鈍化)之前及之後發生。估計駐留於銅線內之摻雜有硼之蓋的厚度為約25
Figure TWI612618BD00038
至75
Figure TWI612618BD00039
。
在350℃之溫度下在單個台中執行整個罩蓋製程。隨後，在350℃下在電漿中使用四甲基矽烷、氨及氮作為處理氣體在PECVD裝置之三個不同台中在基板上沈積SixCyNz擴散障壁層(約500
Figure TWI612618BD00040
)。在三個台中之每一者中沈積碳化物層厚度之三分之一。
使用四點彎曲黏著測試來量測具有及不具有含硼之蓋的Cu(5,000
Figure TWI612618BD00041
)-SixCyN2(500
Figure TWI612618BD00042
)夾層之黏著能量。與對於不具有摻雜有B的蓋的習知夾層結構獲得之僅15.3 J/m2之黏著能量相比，在藉由上述方法獲得之夾層中觀察到28.4 J/m2之較高黏著能量。已知改進之黏著通常與改進之電遷移效能有關。
亦針對含有摻雜有硼之保護蓋及(BNH)x鈍化層之結構量測洩漏電流及飽和電容。觀察到此等參數實質上不受所描述之罩蓋程序影響。
雖然為了清晰起見省略了各種細節，但可實施各種替代設計方案。因此，當前之實例應被視為說明性的而非限制性的，且本發明不限於本文中給出之細節，而是可在所附申請專利範圍之範疇內加以修改。
100．．．IC結構
103．．．介電層
105．．．部分導電金屬擴散障壁
107．．．銅導電路線/金屬線
108．．．保護蓋
109．．．鈍化層/界面膜/界面層
111．．．第一介電層
113．．．蝕刻終止膜
115．．．第二介電層
117．．．CMP終止膜
119．．．介層孔
121．．．溝槽
123．．．金屬擴散障壁
124．．．銅導電路線
125．．．銅導電路線
201．．．層間介電質/ILD層
203．．．擴散障壁材料
205．．．銅或銅合金/銅線
207．．．薄保護蓋
208．．．層
209．．．鈍化層
211．．．擴散障壁層
401．．．介電層
405．．．銅層
407．．．保護蓋
408．．．源層
409．．．鈍化層
411．．．碳化矽層
500．．．反應器
502．．．高頻RF產生器
504．．．低頻RF產生器
506．．．匹配網路
508．．．歧管
510．．．源氣體管線
512．．．入口
514．．．簇射頭
516．．．基板
518．．．晶圓台座
520．．．接地加熱器塊
522．．．出口
524．．．處理腔室
526．．．真空泵
601．．．裝置腔室
603．．．台
605．．．台
607．．．台
609．．．台
611．．．分度板
613．．．控制器單元
617．．．退出承載室
619．．．進入承載室
701．．．多台裝置
703．．．台
705．．．台
707．．．台
709．．．台
711．．．台
713．．．台
715．．．腔室
717．．．腔室
719．．．腔室
721．．．腔室
723．．．控制器
圖1A-1E展示在銅雙鑲嵌製造製程期間創造之器件結構之橫截面圖；
圖2A-2C展示說明保護蓋之部分製造之器件結構的橫截面圖；
圖3A呈現根據一些實施例之蓋形成製程之一實例製程流程圖；
圖3B呈現根據一些實施例之蓋形成製程之另一實例製程流程圖；
圖4A-4E展示根據一些實施例之在罩蓋層形成期間創造之器件結構的橫截面圖；
圖5為根據本發明之一些實施例的能夠使用可用於形成罩蓋層之低頻(LF)及高頻(HF)射頻電漿源之PECVD裝置的示意表示；
圖6為根據本發明之一些實施例的適合於形成罩蓋層之多台裝置之一個實例的示意表示；及
圖7為根據本發明之一些實施例的適合於形成罩蓋層之多台裝置之另一實例的示意表示。
(無元件符號說明)

Claims (23)

  1. 一種用於形成一半導體器件結構之方法，該方法包含：(a)在至少約350℃之一基板溫度下使具有一暴露之無氧化物的銅或銅合金區及一暴露之介電質區的一基板與一包含鋁之化合物接觸，以在該介電質及該銅或銅合金層兩者上形成一包含鋁之第一層；(b)以化學方法對該第一層之至少一部分進行改質以形成一包含鋁之鈍化層(passivated layer)；及(c)在該鈍化層上沈積一介電層。
  2. 如請求項1之方法，其中在(a)之前，清潔該基板表面以自銅或銅合金之表面完全移除氧化銅。
  3. 如請求項2之方法，其中該清潔選自由以下各項組成之群組：直接電漿處理、遠端電漿處理、UV處理，以及在一包含N2、NH3及H2中之至少一者的氣體中之熱處理。
  4. 如請求項1之方法，其中(a)包含在無電漿的情況下使該基板與一有機鋁化合物接觸。
  5. 如請求項4之方法，其中(a)包含在至少約400℃之一基板溫度下使該基板與一有機鋁化合物接觸。
  6. 如請求項4之方法，其中該有機鋁化合物為三甲基鋁。
  7. 如請求項1之方法，其中(b)包含在不允許鋁大量擴散至該銅中的情況下使駐留於該銅或銅合金上之該第一層實質上完全鈍化。
  8. 如請求項1之方法，其中(b)包含在允許鋁部分擴散至該銅中的情況下使駐留於該銅或銅合金上之該第一層部分 鈍化。
  9. 如請求項1之方法，其中在(b)中形成該鈍化層包含形成一包含Al-N鍵之實質上固定的化合物。
  10. 如請求項9之方法，其中(b)包含用一含氮試劑處理該基板，其中該處理選自由以下各項組成之群組：直接電漿處理、遠端電漿處理、UV處理及熱處理。
  11. 如請求項10之方法，其中(b)包含在無電漿的情況下用一含氮試劑處理該基板。
  12. 如請求項11之方法，其中該介電質為一ULK介電質。
  13. 如請求項1之方法，其中在(b)中形成該鈍化層包含形成一包含Al-O鍵之實質上固定的化合物。
  14. 如請求項13之方法，其中(b)包含用一含氧試劑處理該基板，其中該處理選自由以下各項組成之群組：直接電漿處理、遠端電漿處理、UV處理及熱處理。
  15. 如請求項13之方法，其中(b)包含在無電漿的情況下使該基板與一含氧試劑接觸。
  16. 如請求項15之方法，其中該介電質為一ULK介電質。
  17. 如請求項13之方法，其中(b)包含用選自由O2、N2O、CO2及O3組成之群組的一含氧試劑來處理該基板。
  18. 如請求項1之方法，其中在一化學氣相沈積(CVD)裝置中執行(a)、(b)及(c)。
  19. 如請求項1之方法，其中在(c)中沈積之該介電層為一蝕刻終止介電層。
  20. 如請求項19之方法，其中該蝕刻終止介電層包含選自由 氮化矽及碳化矽組成之群組的經摻雜或未經摻雜材料。
  21. 如請求項1之方法，其中在(c)中沈積之該介電層為直接沈積至該鈍化層上之一層間介電質(ILD)層。
  22. 一種用於形成一半導體器件結構之裝置，該裝置包含：(a)一處理腔室，該處理腔室具有一用於引入氣態或揮發性之含金屬反應物的入口；(b)一晶圓支撐件，該晶圓支撐件用於在該處理腔室中在晶圓基板上沈積一含金屬層期間將該晶圓固持於適當位置；及(c)一控制器，該控制器包含用於以下操作之程式指令：(i)處理一具有暴露之銅或銅合金及暴露之介電質的基板，以自該暴露之銅或銅合金移除氧化物；(ii)在至少約350℃之一基板溫度下使具有一暴露之無氧化物的銅或銅合金區及一暴露之介電質區的該基板與一含鋁反應物接觸，以在該介電質及該銅或銅合金兩者上形成一包含鋁之第一層；及(iii)以化學方法對該第一層之至少一部分進行改質以形成一包含鋁之鈍化層。
  23. 如請求項22之裝置，其中該控制器程式指令(ii)指定在無電漿的情況下使該基板與該含鋁反應物接觸。
TW100101507A 2010-01-15 2011-01-14 用於鑲嵌互連件中的電遷移電阻改進的界面層 TWI612618B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/688,154 US8268722B2 (en) 2009-06-03 2010-01-15 Interfacial capping layers for interconnects
US12/688,154 2010-01-15
US12/689,803 2010-01-19
US12/689,803 US7858510B1 (en) 2008-02-28 2010-01-19 Interfacial layers for electromigration resistance improvement in damascene interconnects

Publications (2)

Publication Number Publication Date
TW201138024A TW201138024A (en) 2011-11-01
TWI612618B true TWI612618B (zh) 2018-01-21

Family

ID=44268066

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105123303A TW201709418A (zh) 2010-01-15 2011-01-14 用於鑲嵌互連件中的電遷移電阻改進的界面層
TW100101507A TWI612618B (zh) 2010-01-15 2011-01-14 用於鑲嵌互連件中的電遷移電阻改進的界面層

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105123303A TW201709418A (zh) 2010-01-15 2011-01-14 用於鑲嵌互連件中的電遷移電阻改進的界面層

Country Status (4)

Country Link
JP (1) JP5773306B2 (zh)
KR (1) KR101742825B1 (zh)
CN (1) CN102130046B (zh)
TW (2) TW201709418A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US8753978B2 (en) 2011-06-03 2014-06-17 Novellus Systems, Inc. Metal and silicon containing capping layers for interconnects
CN104008995B (zh) * 2013-02-22 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105453225B (zh) * 2013-03-05 2018-08-28 恩特格里斯公司 离子注入组合物、系统和方法
WO2015013266A1 (en) * 2013-07-24 2015-01-29 Applied Materials, Inc Cobalt substrate processing systems, apparatus, and methods
CN104576514B (zh) * 2013-10-29 2017-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN104637864B (zh) * 2013-11-14 2017-11-24 中芯国际集成电路制造(上海)有限公司 提高数据保持能力的方法
US9368448B2 (en) * 2013-12-20 2016-06-14 Applied Materials, Inc. Metal-containing films as dielectric capping barrier for advanced interconnects
US9465071B2 (en) 2014-03-04 2016-10-11 Mediatek Inc. Method and apparatus for generating featured scan pattern
US10319908B2 (en) * 2014-05-01 2019-06-11 Crossbar, Inc. Integrative resistive memory in backend metal layers
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
KR20230026514A (ko) 2016-10-02 2023-02-24 어플라이드 머티어리얼스, 인코포레이티드 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
US9859153B1 (en) * 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
CN107256845A (zh) * 2017-05-25 2017-10-17 上海集成电路研发中心有限公司 一种铜互连结构及其制造方法
US20190127212A1 (en) * 2017-10-31 2019-05-02 Texas Instruments Incorporated Forming a passivation coating for mems devices
US10741440B2 (en) * 2018-06-05 2020-08-11 Lam Research Corporation Metal liner passivation and adhesion enhancement by zinc doping
US10707119B1 (en) * 2019-01-14 2020-07-07 Globalfoundries Inc. Interconnect structures with airgaps and dielectric-capped interconnects

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
TW522444B (en) * 2000-09-14 2003-03-01 Texas Instruments Inc Method for forming a self-aligned copper capping diffusion barrier
TW200837882A (en) * 2007-01-31 2008-09-16 Advanced Micro Devices Inc Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
US7576006B1 (en) * 2004-11-03 2009-08-18 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
TW200941644A (en) * 2007-09-28 2009-10-01 Tel Epion Inc Method to improve a copper/dielectric interface in semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765179B2 (ja) * 1987-05-15 1995-07-12 日本電信電話株式会社 化学的気相成長方法
US6605531B1 (en) * 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US6664182B2 (en) * 2001-04-25 2003-12-16 Macronix International Co. Ltd. Method of improving the interlayer adhesion property of low-k layers in a dual damascene process
WO2004040642A1 (en) * 2002-10-29 2004-05-13 Asm America, Inc. Oxygen bridge structures and methods
KR100564801B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
US7102232B2 (en) * 2004-04-19 2006-09-05 International Business Machines Corporation Structure to improve adhesion between top CVD low-k dielectric and dielectric capping layer
TW200802703A (en) * 2005-11-28 2008-01-01 Nxp Bv Method of forming a self aligned copper capping layer
JP2007180408A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522444B (en) * 2000-09-14 2003-03-01 Texas Instruments Inc Method for forming a self-aligned copper capping diffusion barrier
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
US7576006B1 (en) * 2004-11-03 2009-08-18 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
TW200837882A (en) * 2007-01-31 2008-09-16 Advanced Micro Devices Inc Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
TW200941644A (en) * 2007-09-28 2009-10-01 Tel Epion Inc Method to improve a copper/dielectric interface in semiconductor devices

Also Published As

Publication number Publication date
KR20110084130A (ko) 2011-07-21
CN102130046B (zh) 2015-01-14
CN102130046A (zh) 2011-07-20
TW201709418A (zh) 2017-03-01
JP2011146711A (ja) 2011-07-28
TW201138024A (en) 2011-11-01
KR101742825B1 (ko) 2017-06-01
JP5773306B2 (ja) 2015-09-02

Similar Documents

Publication Publication Date Title
TWI612618B (zh) 用於鑲嵌互連件中的電遷移電阻改進的界面層
US7858510B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
TWI459508B (zh) 用於互連的界面覆蓋層
US7799671B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
TWI541938B (zh) 用於互連的含金屬及矽覆蓋層
US10910263B2 (en) Doping control of metal nitride films
TWI520268B (zh) 高溫鎢金屬化製程
US8317923B1 (en) Protective self-aligned buffer layers for damascene interconnects
US7262125B2 (en) Method of forming low-resistivity tungsten interconnects
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US7576006B1 (en) Protective self-aligned buffer layers for damascene interconnects
US8430992B1 (en) Protective self-aligned buffer layers for damascene interconnects
US8278216B1 (en) Selective capping of copper
WO2011123368A1 (en) Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
KR20080100153A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Ｃｏ 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
US11069568B2 (en) Ultra-thin diffusion barriers