CN102290372A - 半导体器件制造方法以及半导体器件制造设备 - Google Patents

半导体器件制造方法以及半导体器件制造设备 Download PDF

Info

Publication number
CN102290372A
CN102290372A CN2011102702679A CN201110270267A CN102290372A CN 102290372 A CN102290372 A CN 102290372A CN 2011102702679 A CN2011102702679 A CN 2011102702679A CN 201110270267 A CN201110270267 A CN 201110270267A CN 102290372 A CN102290372 A CN 102290372A
Authority
CN
China
Prior art keywords
film
gas
wiring
zrbn
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102702679A
Other languages
English (en)
Inventor
畠中正信
津曲加奈子
石川道夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007047944A external-priority patent/JP2008211079A/ja
Priority claimed from JP2007048065A external-priority patent/JP2008211090A/ja
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102290372A publication Critical patent/CN102290372A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种改进金属保护层可靠性和生产率的半导体器件制造方法，该方法包括将绝缘层(11)叠加在包括元件区(2b)的半导体基板(2)上的绝缘层步骤，在所述绝缘层(11)中形成凹槽(12)的凹槽步骤，将金属层(13)嵌入到所述凹槽(12)中的金属层步骤，将所述绝缘层(11)的表面和所述金属层(13)的表面平坦化以使两者彼此基本平齐的平坦化步骤，以及在平坦化步骤之后，在所述绝缘层(11)的所述表面和所述金属层(13)的所述表面上形成至少包含锆元素和氮元素的金属保护层(16)的金属保护层步骤。

Description

半导体器件制造方法以及半导体器件制造设备
技术领域
本发明涉及制造半导体器件的方法以及制造半导体器件的设备。
背景技术
半导体器件小型化和多层化上的进步使得电流密度增加，从而导致严重的电子迁移(EM)。采用具有高EM电阻的铜(Cu)的多层布线技术，对于半导体器件的更高集成化因而是必须的。
制造铜布线的工艺使用所谓的大马士革工艺(Damascene process)，其是在绝缘层中预形成对应于布线图的线槽，然后通过在线槽中注入铜形成布线。制造铜布线的工艺还采用所谓的双大马士革工艺，其在布线槽内预形成导通孔(via hole)，然后通过在线槽和导通孔内都注入铜来同时形成布线和导通接触(via contact)。
在大马士革工艺之后的铜布线上，保护层SiC、SiN等设置在铜布线和绝缘层(例如，低介电常数膜，低K膜)之间，所述绝缘层设置在铜布线上。该保护层用作铜布线表面的抗氧化膜、铜的防扩散膜以及导通孔的蚀刻终止膜。包含SiC、SiN等绝缘膜的保护层与铜布线之间的粘结力很弱。这降低了铜布线的可靠性。而且，保护层使得导通孔的蚀刻变得复杂，从而降低了半导体器件的生产率。
为解决该问题，在现有技术中，已经推出一种将金属材料用于铜布线上的保护层的铜多层布线技术。由金属材料制成的保护层(下文简称为金属保护层)必须具有相对于铜布线的高粘附性、低电阻率、和高阻隔性(相对于来自低K膜的水分和来自铜布线的铜原子的高阻隔性)，并且可选择使该保护层仅形成在铜布线上。
专利文献1采用化学镀工艺可选择地将钴-钨磷化物(CoWP)沉积在铜布线表面，并且通过硅化物工艺在该CoWP层表面上形成金属保护层。这可满足金属保护层所要求的粘附性、导电性、阻隔性和成膜选择性，并且改善了金属保护层的抗氧化性。
专利文献2通过将氮化锆、氮化锆化合物等用于金属保护层的材料，在包括铜布线的基板的整个表面上形成金属保护层。氮化锆和氮化锆化合物可选择仅在铜布线上提供导电性。这样产生了金属保护层无需成膜选择性的作用。
然而，专利文献1采用化学镀工艺以获得成膜选择性。在化学镀工艺中，CoWP层的形状和膜厚受到化学品浓度、氧化-还原气氛等很大的影响。结果，CoWP的沉积状态随着铜布线的粗糙度/密集度、表面积、形状等而有很大的波动。这导致相邻CoWP层之间的短路，以及铜布线的包覆失效。
并且，在化学镀工艺中，浸没在化学品中的表面-诸如大马士革工艺之后的铜布线表面和低K膜的表面-必须充分地清洗以实现成膜选择性。这增加了清洗中所包含的表面处理步骤的数量，并且降低了半导体器件的生产率。
专利文献2仅揭示了涉及使用四-二乙氨基-锆(TDEAZ)的氮化锆(ZrN)的制造方法，而未揭示涉及氮化锆化合物制造方法的原材料、条件等。而且，本申请的发明人已进行了实验，并发现在使用TDEAZ的ZrN膜形成工艺中，同步生成大量的粉末状ZrN和副产品，并且在制造半导体器件时很难获得充分的颗粒等级。该粉末状的ZrN和副产品累积在原料气体供应系统和排放系统中，从而干扰了制造设备的稳定运行。因此，需要能够改善金属保护层的稳定性和生产率的半导体器件制造设备和制造方法。
并且，在半导体领域内的薄膜制造技术中，对微制造的需求近来也在增长。这已经引起了各种问题。
例如，铜常常被用作布线材料，因为它的电阻小并且很少会产生电子迁移。然而，铜难以蚀刻，并且具有易于扩散到底层(二氧化硅膜)中的特性。这降低了器件的可靠性。
为了解决这一问题，在多层布线结构中的内多层连接孔的内壁面上，通过CVD工艺等形成阻隔膜，并且在其之上形成铜薄膜作为布线层。结果，铜薄膜和底层(二氧化硅膜)不会形成直接接触。这防止了铜扩散。已知用Ta(钽)膜作为阻隔膜(见，例如专利文献3)。
图18(a)至18(e)为剖视图，其显示利用Ta膜作为阻隔膜形成多层布线结构工艺的一个例子。
参考图18(a)，诸如晶体管之类的元件形成在基板200上，该基板为成膜对象。在该基板200上，依次叠加形成第一布线铜膜251、形成具有膜厚为约10到30nm的保护层252、作为内层绝缘膜的、形成具有膜厚为约300到1000nm的第一二氧化硅膜253、作为布线槽被蚀刻时的蚀刻终止膜的、形成具有膜厚为30到200nm的氮化钽膜254、以及作为第二内层绝缘膜的、形成具有膜厚为约300到1000nm的第二二氧化硅膜255。
这些膜各通过已知方法形成。例如，铜膜251通过电镀等形成，并且保护层252、第一二氧化硅膜253、和第二二氧化硅膜255通过CVD工艺形成。
通过标准曝光工艺，在这些叠加的膜中形成光刻胶图案，并且通过各向异性蚀刻形成孔256和布线槽257。钽膜258作为阻隔膜，通过溅射形成在孔256和布线槽257中和第二二氧化硅膜255上，如图18(b)所示。
接着，如图18(c)所示，第二铜膜259形成在钽膜258的整个表面上，以充填孔256和布线槽257。其后，如图18(d)所示，形成在第二二氧化硅膜255的平坦部551处的钽膜258上的铜膜259通过化学机械抛光(CMP)工艺被打磨和去除。然后，如图18(e)所示，暴露在平坦部551上的钽层58通过CMP工艺被打磨和去除。铜膜259因此仅被充填在孔256和布线槽257中。
可以通过重复上述铜布线的形成和导通孔的形成来获得多层布线结构。
然而，如果钽膜258用作阻隔膜，在将钽膜258从平坦部551上去除时(见图18(e))，该钽膜258保留在第二二氧化硅膜255上，并会导致半导体器件的特性缺陷。
〔专利文献1〕日本发明专利公开2002-43315
〔专利文献1〕日本发明专利公开2003-17496
〔专利文献1〕日本发明专利公开2004-6856(权利要求等)
发明内容
本发明的一个方面是提供改进金属保护层可靠性和生产率的半导体器件制造设备和制造方法。
本发明的另一个方面是提供一种形成非Ta膜的阻隔膜的方法，以及由该方法获得的阻隔膜。
本发明的另一方面是提供一种多层布线结构，以及多层布线结构的制造方法，该多层布线结构包括通过根据本发明的阻隔膜形成方法获得的阻隔膜。
本方面的第一方面为一种半导体器件制造方法。该方法包括：将绝缘层叠加在包括元件区的半导体基板上的绝缘层步骤；在所述绝缘层中形成凹槽的凹槽步骤；将金属层嵌入到所述凹槽中的金属层步骤；将所述绝缘层的表面和所述金属层的表面平坦化以使两者彼此基本平齐的平坦化步骤；以及在所述平坦化步骤之后，在所述绝缘层的所述表面和所述金属层的所述表面上形成至少包含锆元素和氮元素的金属保护层的金属保护层步骤。
本发明的第二方面为一种半导体器件制造方法。该方法包括：将绝缘层叠加在包括元件区的半导体基板上的绝缘层步骤；在所述绝缘层中形成凹槽的凹槽步骤；将金属层嵌入到所述凹槽中的金属层步骤；将所述绝缘层的表面和所述金属层的表面平坦化以使两者彼此基本平齐的平坦化步骤；以及在所述平坦化步骤之后，使用含锆气体和含氮气体，在所述绝缘层的所述表面和所述金属层的所述表面上形成至少包含锆元素和氮元素的金属保护层的金属保护层步骤。
本发明的第三方面为一种半导体器件制造方法。该方法包括：将绝缘层叠加在包括元件区的半导体基板上的绝缘层步骤；在所述绝缘层中形成凹槽的凹槽步骤；将金属层嵌入到所述凹槽中的金属层步骤；将所述绝缘层的表面和所述金属层的表面平坦化以使两者彼此基本平齐的平坦化步骤；以及在所述平坦化步骤之后，使用Zr(BH4)4气体和受激发的氮气，在所述绝缘层的所述表面和所述金属层的所述表面上形成至少包含锆元素和氮元素的金属保护层的金属保护层步骤。
本发明的第四方面是一种半导体器件的制造设备。该设备包括具有反应室的室主体。台保持住半导体基板并设置在所述反应室中。第一供应装置将含锆气体供应到所述反应室中。第二供应装置将含氮气体供应到所述反应室中。所述含锆气体和所述含氮气体用于在所述半导体基板的表面上形成至少包含锆元素和氮元素的金属保护层。
本发明的第五方面是一种半导体器件的制造设备。该设备包括具有反应室的室主体。台保持住半导体基板并设置在所述反应室中。第一供应装置将Zr(BH4)4气体供应到所述反应室中。第二供应装置将受激发的氮气供应到所述反应室中。控制装置驱动所述第一和第二控制装置。所述Zr(BH4)4气体和所述受激发的氮气用于在所述半导体基板的表面上形成至少包含锆元素和氮元素的金属保护层。
本发明的第六方面是一种阻隔膜的形成方法。该方法包括：在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜，其中所述绝缘膜包括孔和布线槽。所述ZrBN膜形成在所述孔和所述布线槽的各自内表面上以及所述绝缘膜上。
本发明的第七方面是一种阻隔膜的形成方法。该方法包括：通过使用Zr(BH4)4气体和受激发的氮气的CVD工艺，在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜，其中所述绝缘膜包括孔和布线槽。所述ZrBN膜形成在所述孔和所述布线槽的各自内表面上以及所述绝缘膜上。
本发明的第八方面是一种阻隔膜的形成方法。该方法包括：通过原子层沉积工艺在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜，所述原子层沉积工艺重复进行仅使用Zr(BH4)4气体的吸收工艺和仅使用受激发氮气的反应工艺，其中所述绝缘膜包括孔和布线槽。所述ZrBN膜形成在所述孔和所述布线槽的各自内表面上以及所述绝缘膜上。
本发明的第九方面是一种多层布线结构的制造方法。该方法包括：按照次序至少将布线膜、保护层、第一绝缘膜和第二绝缘膜叠加在基板上；形成连接到所述布线膜的孔，以及从所述第二绝缘膜的表面至所述孔的布线槽；在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上形成作为阻隔膜的ZrBN膜；以及将铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
本发明的第十方面是一种多层布线结构的制造方法。该方法包括：按照次序至少将布线膜、保护层、第一绝缘膜和第二绝缘膜叠加在基板上；形成连接到所述布线膜的孔，以及从所述第二绝缘膜的表面至所述孔的布线槽；在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上，通过使用Zr(BH4)4气体和受激发的氮气的CVD工艺形成作为阻隔膜的ZrBN膜；以及将铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
本发明的第十一方面是一种多层布线结构的制造方法。该方法包括：按照次序将至少布线膜、保护层、第一绝缘膜和第二绝缘膜叠加在基板上；形成连接到所述布线膜的孔，以及从所述第二绝缘膜的表面至所述孔的布线槽；在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上，通过原子层沉积工艺形成作为阻隔膜的ZrBN膜，所述原子层沉积工艺重复进行仅使用Zr(BH4)4气体的吸收工艺和仅使用受激发氮气的反应工艺；以及将铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
本发明的第十二方面是一种多层布线结构。该多层布线结构包括：基板；所述基板上的布线膜；所述布线膜上的保护层；所述保护层上的第一绝缘膜；所述第一绝缘膜上的第二绝缘膜。所述保护层和所述第一绝缘膜包括连接到所述布线膜的孔，并且所述第二绝缘膜包括从所述第二绝缘膜的表面到所述孔的布线槽。作为阻隔膜的ZrBN膜形成在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上。铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
附图说明
图1为显示根据本发明的半导体器件主体部分的剖视图；
图2为显示制造图1的的半导体器件的成膜装置的俯视图；
图3为显示设置在图2的成膜装置中的成膜室的示意剖视图；
图4为显示图2的成膜装置的电气结构的电路方块图；
图5为显示第一实施例的制造工艺时序图；
图6为显示第二实例的元素分析结果的图表；
图7为显示第一对照例的元素分析结果的图表；
图8为显示第二对照例的元素分析结果的图表；
图9为显示第七对照例的元素分析结果的图表；
图10为显示第二实施例的制造工艺时序图；
图11为显示第二实施例的吸收工艺的工艺图表；
图12为显示第二实施例的重组工艺的工艺图表；
图13为显示修改的第二实施例的制造工艺时序图；
图14为显示根据本发明另一成膜装置中的喷淋头结构的示意剖视图；
图15(a)、15(b)和15(c)为分别显示图14的喷淋头结构中环形部件、第一喷淋板和第二喷淋板的侧剖视图；
图16为显示图14的成膜装置中原料气体进气管、气体通道、和原料气体扩散室的位置关系的剖视图；
图17(a)、17(b)、17(c)和17(d)为显示根据本发明的多层布线结构制造工艺的剖视图；
图18(a)、18(b)、18(c)、18(d)和18(e)为说明现有技术中多层布线结构制造工艺的剖视图。
具体实施方式
在检查作为金属阻隔材料之一的ZrN时，本发明的发明人发现包含硼(B)的ZrBxNy膜与ZrN膜相同，除了对于导电性具有高度的底层依赖性，还对于金属布线具有令人满意的粘附性和高阻隔特性。
换句话说，本发明的发明人发现ZrBxNy膜(X包括0)，除了在金属膜(例如在铜布线)上具有高导电性并且在绝缘膜(例如在低K膜或硬掩模上)具有高绝缘性，它在用作金属保护层时还具有令人满意的粘附性、高导电性和高阻隔特性。本发明人还发现通过使用Zr(BH4)4和受激氮气(N2气体)作为ZrBxNy膜的原料气体可以避免产生颗粒，并且可以形成稳定的反应系统。
(第一实施例)
现将参考附图说明根据本发明的半导体器件1的制造方法及制造设备的第一实施例。首先，将说明通过第一实施例的制造方法制造的半导体器件1。该半导体器件1是包括各种类型RAM或各种类型ROM的存储器、包括MPU的逻辑电路、或通用逻辑电路等。图1为显示半导体器件1主体部分的剖视图。
(半导体器件1)
图1中，半导体器件1包括形成半导体基板的硅基板2。硅基板2具有一表面(即图1所示的上表面)，该表面包括隔离区2a，和由该隔离区2a所围绕的元件区2b。隔离膜，诸如构成STI(浅槽隔离)结构的二氧化硅膜，嵌入在隔离区2a中。元件区2b上形成MOS晶体管3。该MOS晶体管3由形成在元件区2b上的栅绝缘膜4、形成在栅绝缘膜4的相对侧的源-漏极区5、叠加在栅绝缘膜4上的栅电极6、以及覆盖栅电极6外表面的侧壁7构成。
覆盖MOS晶体管3的第一内层绝缘膜8叠加在硅基板2的表面上。该第一内层绝缘膜8可以由加磷的二氧化硅膜(PSG)或者加磷和硼的二氧化硅膜(BPSG)制成。第一内层绝缘膜8包括凹槽(下文简称为接触孔9)，其延伸穿透该第一内层绝缘膜并到达源-漏极区5。接触孔9中形成接触塞10。接触塞10可以由包括接触层/阻隔层/塞层(例如，硅化钛/氮化钛/钨)的叠加结构构成。
第二内层绝缘膜11叠加在第一内层绝缘膜8的表面上。二氧化硅膜、加磷的二氧化硅膜等可以用作该第二内层绝缘膜11。第二内层绝缘膜11包括凹槽(下文简称为第一槽12)，其延伸穿透该第二内层绝缘膜并到达接触孔9(或接触塞10)。第一布线13形成在第一槽12内。第一布线13可由包括第一阻隔层14/第一布线层15(例如，氮化钽(或氮化钛)/铜)的叠加结构构成。
由第二内层绝缘膜11和第一布线13(即，第一阻隔层14和第一布线层15)共同使用的第一金属保护层16叠加在第二内层绝缘膜11的表面。第一金属保护层16是主要成分为具有高抗氧化性的氮化锆(ZrN)或氮化锆硼(ZrBxNy)、且导电性对应于底层导电性的层。第一金属保护层16在对应于第一布线13表面的区域(由图1中深色点所指示的区域)具有几到几十[μΩ·cm]的电阻率。该第一金属保护层16在对应于第二内层绝缘膜11的区域(由图1中浅色点所指示的区域)具有无穷大的电阻率。
第一金属保护层16上对应于第一布线13表面的区域被称为第一导电区域16a。第一金属保护层16上对应于第二内层绝缘膜11表面的区域被称为第一绝缘区域16b。
第一金属保护层16相对于水分具有高阻隔性。第一金属保护层16用第一导电区域16a和第一阻隔层14来包围第一布线层15，以防止第一布线层15的氧化。第一金属保护层16覆盖第二内层绝缘膜11的表面，以防止第二内层绝缘膜11吸收水分。第一金属保护层16通过相对于第一布线13的高粘附性和高阻隔特性，来防止第一布线13的金属扩散以及第一布线13的迁移。
第一金属保护层16在第一导电区域16a具有高导电性，并在第一绝缘区域16b具有高绝缘性。因此，第一金属保护层16仅在对应于第一布线13的第一导电区域16a是导电的，并且在对应于第二内层绝缘膜11的第一绝缘区域16b处是绝缘的，而与第一布线13的粗糙度/密集度、表面积、形状等无关。
第一金属保护层16因而确保防止相邻第一布线13之间的短路。第一金属保护层16是形成在硅基板2的整个表面上(即，第二内层绝缘膜11的表面和第一布线13的表面)，并且因而抑制了各第一布线13中的膜厚变化，并防止由这一膜厚变化导致的第一布线13的覆盖缺陷。
第三内层绝缘膜21和槽蚀刻终止层22叠加在第一金属保护层16的表面上。第三内层绝缘膜21可以由有机二氧化硅玻璃、多孔二氧化硅玻璃等形成的低介电常数膜(下文简称为低K膜)构成。该槽蚀刻终止层22是相对于第三内层绝缘膜21具有高蚀刻选择比率的膜，并且可由氮化硅膜、碳化硅膜等构成。第三内层绝缘膜21和槽蚀刻终止层22包括公共凹槽(下文简称为导通孔23)，其延伸穿过第三内层绝缘膜和槽蚀刻终止层并到达第一金属保护层16的第一导电区域16a。
第四内层绝缘膜31和硬掩模32叠加在槽蚀刻终止层22的表面上。第四内层绝缘膜31可由各种类型的低K膜等以第三内层绝缘膜21相同的方式构成。该硬掩模32是相对于第四内层绝缘膜31具有高蚀刻选择比率的膜，并且可由氮化硅膜、碳化硅膜等构成。第四内层绝缘膜31和硬掩模32包括公共凹槽(下文简称为第二槽33)，其延伸穿过第四内层绝缘膜和硬掩模并连接到导通孔23。
第二布线34形成在导通孔23和第二槽33中。第二布线34包括对应于导通孔23的导通接触34a；以及对应于第二槽33的第二布线部34b。第二布线34可由包括第二阻隔层35/第二布线层36(例如，氮化钽(或氮化钛)/铜)的叠加结构构成。
第二布线34通过第一金属保护层16的第一导电区域16a连接到第一布线13。第一金属保护层16使得第一布线13和第二布线34能电连接，同时利用其高抗氧化性防止第一导电区域16a的氧化。
由硬掩模32和第二布线34(即，第二阻隔层35和第二布线层36)共同使用的第二金属保护层37叠加在硬掩模32的表面。以与第一金属保护层16相同的方式，第二金属保护层37是以ZrBxNy(x包括0)为主要成分的层、且具有的导电性对应于底层导电性。第二金属保护层37在对应于第二布线34表面的区域(由图1中深色点所指示的区域)具有几到几十[μΩ·cm]的电阻率。该第二金属保护层37在对应于硬掩模32的区域(由图1中浅色点所指示的区域)具有无穷大的电阻率。
第二金属保护层37上对应于第二布线34表面的区域被称为第二导电区域37a。第二金属保护层37上对应于硬掩模32的区域被称为第二绝缘区域37b。
第二金属保护层37相对于水分具有高阻隔性。第二金属保护层37用第二导电区域37a和第二阻隔层35来包围第二布线层36，以防止第二布线层36的氧化。第二金属保护层37覆盖硬掩模32的表面，以防止第四内层绝缘膜31吸收水分以稳定低K膜的介电常数。第二金属保护层37通过相对于第二布线34的高粘附性和高阻隔特性，来防止第二布线34的金属扩散以及第二布线34的迁移。
第二金属保护层37在第二导电区域37a具有高导电性，并在第二绝缘区域37b具有高绝缘性。因此，第二金属保护层37仅在对应于第二布线34的第二导电区域37a是导电的，并且在对应于硬掩模32的第二绝缘区域37b处是绝缘的，而与第二布线34的粗糙度/密集度、表面积、形状等无关。
第二金属保护层37因而确保防止相邻第二布线34之间的短路。第二金属保护层37是形成在硅基板2的整个表面上(即，硬掩模32的表面和第二布线34的表面)，并且因而抑制了各第二布线34的膜厚变化，并防止由这一膜厚变化导致的第二布线34的覆盖缺陷。
(半导体器件的制造设备)
现将说明一种用作半导体器件1的制造设备的成膜装置40。
图2中，成膜装置40包括装载锁定室40L、连接到装载锁定室40L的核心室40C、以及连接到核心室40C的四个成膜室40D。该装载锁定室40L、成膜室40D、以及可脱离地连接到室40L和40D的核心室40C构成了普通的真空系统。
当将多块硅基板2容纳到减压空间中并在硅基板2上开始成膜工艺时，装载锁定室40L将硅基板2装载到成膜装置40中。当在硅基板上终止成膜工艺时，装载锁定室40L容纳已进行过成膜工艺的硅基板2，将成膜装置40打开到大气中，同时并将硅基板2搬送出成膜装置40。
当在硅基板2上开始成膜工艺时，核心室40C从装载锁定室40L载入将要进行成膜工艺的硅基板2，并将该硅基板2搬送到各成膜室40D。当硅基板2的成膜工艺结束时，核心室40C从各成膜室40D载入已进行过成膜工艺的硅基板2，并将该硅基板搬送到装载锁定室40L。
各成膜室40D是采用CVD工艺或原子层沉积工艺(ALD)形成ZrBxNy膜的室。当在硅基板2上执行成膜工艺时，各成膜室40D从核心室40C接受硅基板2，并在硅基板2的表面形成ZrBxNy膜，即，第一和第二金属保护层16和37。
图3中，成膜室40D包括室主体41，其具有开放的上部；以及设置在该室主体41上部以打开和关闭该上部开口的室盖42。该成膜室40D包括由室主体41和室盖42所围绕的内腔(下文简称为反应室S)。
保持硅基板2的基板台43设置在室主体41中。基板台43包括电阻加热器。当保持硅基板2时，基板台43使硅基板2的温度升高到预定温度(例如，200[℃]至240[℃])。上升/下降机构44连接在基板台43的底侧。上升/下降机构44使基板台43在垂直方向上升和下降，从而能够搬送硅基板2。
排气泵45经由排气口PD连接到室主体41的一侧。排气泵45，可以是各种类型泵中的任意一种(例如涡轮分子泵和干式泵)，其将反应室S的压力减压到预定压力(例如，1[Pa]至1000[Pa])。
用于将气体抽到反应室S中的喷淋头46设置在室盖42的底侧。喷淋头46包括多个第一供气孔H1和多个独立于第一供气孔H1的第二供气孔H2。喷淋头46从各第一供气孔H1将Zr(BH4)4气体抽到反应室S中。喷淋头46从各第二供气孔H2将氮气抽到反应室S中。
第一气体端口P1设置在室盖42上部的一侧。第一气体端口P1与喷淋头46的各第一供气孔H1通过室盖42的内部相连通。第一气体端口P1通过供应管和供应阀连接到室盖42外部的供应罐T。供应罐T在0℃以下容纳Zr(BH4)4，并连接到质量流量控制器MC1。
质量流量控制器MC1连接到载送气体(例如，氩气(Ar))的供应系统，并且以预定流量将氩气供应到供应罐T中。质量流量控制器MC1控制氩气的供应流量范围为，例如，10[sccm]至500[sccm]。当质量流量控制器MC1供应载送气体时，供应罐T使Zr(BH4)4起泡，然后将包含Zr(BH4)4的载送气体(以下简称为Zr(BH4)4气体)供应到第一气体端口P1。该Zr(BH4)4气体通过第一气体端口P1，并从各第一供气孔H1抽入反应室S中。
第二气体端口P2设置在室盖42的上端。第二气体端口P2与喷淋头46的各第二供气孔H2通过室盖42的内部相连通。第二气体端口P2通过室盖42外部的供应管和供应阀连接到质量流量控制器MC2、质量流量控制器MC3、以及质量流量控制器MC4。
质量流量控制器MC2、MC3和MC4分别连接到氢(H2)气、氨(NH3)气和氮(N2)气的供应系统，并以预定流量将H2、NH3和N2供应到第二气体端口P2。质量流量控制器MC2、MC3和MC4控制H2、NH3和N2的供应流量范围为，例如，10[sccm]至500[sccm]。当质量流量控制器MC2、MC3和MC4分别供应H2、NH3和N2时，这使得H2、NH3和N2通过第二气体端口P2，并通过各第二供气孔H2进入反应室S中，从而到达基板台43上硅基板2的表面。
辐射管47设置在室盖42上部的第二气体端口P2和第二供气孔H2之间的流体通道中。该辐射管47是由二氧化硅管或氧化铝管制成的耐热圆柱形管，并且将供应到第二气体端口P2的气体向各第二供气孔H2引导。
微波源48设置在辐射管47的外侧并靠近辐射管47纵向的中部，并由微波电源FG驱动。并且，波导49连接到该微波源48并向辐射管47延伸。
微波源48为生成(例如2.45GHz的)微波的微波振荡器(即磁控管)，并在微波电源FG通电时，间歇地输出预定范围(例如，0.1到3.0[kW])的微波。波导49将微波源48振荡成的微波经过波导49的内部传播，并且将微波发送到辐射管47中。当微波源48振荡微波时，波导49将微波辐射到通过辐射管47的气体上，以激发气体并使之活化(即，产生等离子态)。
由微波源48产生的微波激发从第二气体端口P2抽进辐射管47的气体，并且受激发的气体从各第二供气孔H2抽进反应室S。反应室S中的Zr(BH4)4与受激发的N2气体反应，在硅基板2的表面上生成ZrBxNy膜。
现将说明成膜装置40的电气结构。
图4中，控制单元51使得成膜装置40执行各种处理操作，诸如硅基板2的搬送处理操作和硅基板2的成膜处理操作。控制单元51包括执行各种计算处理的CPU、储存各种数据和各种控制程序的存储器51A，以及对各种处理步骤的处理时间进行计时的计时器51B。例如，控制单元51读取储存在存储器51A中的成膜处理程序，并根据计时器51B确定的处理时间和所读取的成膜处理程序使成膜装置40执行成膜处理操作。
控制单元51连接到输入/输出(I/O)单元52。该I/O单元52包括各种操作开关，诸如启动开关和停止开关，以及各种显示器，诸如液晶显示器。该I/O单元52向控制单元51提供用于各处理操作的数据，并输出(例如，显示)与成膜装置40的处理状态有关的数据。该I/O单元52向控制单元51提供与成膜的各种参数(处理时间、气体流量、微波电源FG的输出值等)有关的数据(下文简称为成膜条件数据Id)。控制单元51接收从I/O单元52提供的成膜条件数据Id，并生成各种对应于成膜条件数据Id的驱动控制信号。即，控制单元51使得成膜装置40在对应于成膜条件数据Id的成膜条件下执行成膜处理操作。
控制单元51连接到驱动和控制排气系统的排气系统驱动电路53。控制单元51将对应于排气系统驱动电路53的第一驱动控制信号提供给排气系统驱动电路53。响应该第一驱动控制信号，该排气系统驱动电路53驱动排气系统(例如，排气泵45)，将室(例如，反应室S)的内部减压到预定压力。
控制单元51连接到搬送系统驱动电路54。控制单元51将对应于搬送系统驱动电路54的第二驱动控制信号提供给搬送系统驱动电路54。响应该第二驱动控制信号，搬送系统驱动电路54驱动搬送系统(例如，上升/下降机构44)来搬送硅基板2。搬送系统驱动电路54还响应该第二驱动控制信号，驱动基板台43的加热器来升高硅基板2的温度。
控制单元51连接到质量流量控制器驱动电路55。控制单元51将对应于质量流量控制器驱动电路55的第三驱动控制信号提供给质量流量控制器驱动电路55。响应该第三驱动控制信号，质量流量控制器驱动电路55驱动各质量流量控制器MC1至MC4，以供应各气体。
控制单元51连接到微波电源驱动电路56。控制单元51将对应于微波电源驱动电路56的第四驱动控制信号提供给微波电源驱动电路56。响应该第四驱动控制信号，微波电源驱动电路56驱动微波电源FG，以振荡微波。
(半导体器件1的制造方法)
现将说明使用成膜装置40的半导体器件1的制造方法。
首先，在硅基板2的表面上界定出隔离区2a和元件区2b，如图1所示。使用已知的STI工艺将二氧化硅膜嵌入在隔离区2a中。使用已知的MOS工艺形成栅绝缘膜4、源-漏极区5、栅电极6以及侧壁7，从而在元件区2b形成MOS晶体管3。
在形成MOS晶体管3之后，第一内层绝缘膜8叠加在硅基板2的表面上，并且形成接触塞10。例如，通过利用CVD工艺将覆盖MOS晶体管3的二氧化硅膜叠加到硅基板2的表面，形成第一内层绝缘膜8，并且通过光刻工艺和蚀刻工艺在第一内层绝缘膜8中形成接触孔9。通过溅射工艺或CVD工艺，在接触孔9中充填硅化钛/氮化钛/钨以形成接触塞10。接触塞10的表面通过CMP(化学机械抛光)工艺或回蚀刻工艺被制成平坦的。
在形成接触塞10之后，第二内层绝缘膜11叠加到第一内层绝缘膜8的表面上，并且第一槽12形成在第二内层绝缘膜11中。换句话说，执行绝缘层步骤，接着执行凹槽步骤。例如，二氧化硅膜叠加到第一内层绝缘膜8的表面上，以通过绝缘层步骤中CVD工艺形成第二内层绝缘膜11，并且在凹槽步骤中使用光刻技术和蚀刻技术形成第一槽12。
在形成第一槽12之后，第一布线13叠加在第二内层绝缘膜11的包括第一槽12内侧的表面上。然后，第二内层绝缘膜11的表面和第一布线13的表面制成平坦的。换句话说，执行金属层步骤，接着执行平坦化步骤。例如，在金属层步骤中，氮化钽通过溅射工艺叠加在包括第一槽12内侧面的整个硅基板2上，以形成第一阻隔层14。通过化学镀工艺或CVD工艺，在第一阻隔层14的表面上形成镀铜种子层(seed layer)。然后，通过电解镀(electrolytic plate)工艺，在包括第一槽12内侧的整个硅基板2上沉积铜以形成第一布线层15。在平坦化步骤中，使用CMP工艺抛光第一阻隔层14和第一布线层15，从而在形成第一布线13时，第一阻隔层14和第一布线层15的表面基本与第二内层绝缘膜11的表面平齐。
在形成第一布线13之后，表面包括第二内层绝缘膜11和第一布线13的硅基板2被设置在成膜装置40的装载锁定室40L中。然后，执行金属保护层步骤。
换句话说，成膜装置40的控制单元51从I/O单元52接收成膜条件数据Id，通过排气系统驱动电路53驱动排气泵45，并且将容纳硅基板2的反应室S减压到预定达到的压力(例如，1[Pa])。在减压反应室S之后，控制单元51通过搬送系统驱动电路54驱动搬送系统，并将装载锁定室40L的硅基板2搬送到成膜室40D。
控制单元51利用搬送系统驱动电路54驱动上升/下降机构44，将硅基板2设置在基板台43上。控制单元51然后使用计时器51B开始处理时间的计时操作，并将硅基板2的温度上升到预定温度(例如，240[℃])。在此情况下，控制单元51利用质量流量控制器驱动电路55驱动质量流量控制器MC2，将预定流量的H2气体供应到反应室S中，如图5所示。控制单元51还利用排气系统驱动电路53驱动排气系统将反应室S的压力保持在预定压力值。这强化了硅基板2的温度上升。而且，只要硅基板2的温度大于等于250[℃]，铜膜(第一布线13)的表面被还原。当使用受到微波激发的氢(H2)时，只要硅基板2的温度大于等于130[℃]，就可达到铜膜表面的还原效果。
当计时器51B计时的处理时间达到预定时间时，控制单元51驱动排气系统驱动电路53、质量流量控制器驱动电路55和微波电源驱动电路56，以执行对应于成膜条件数据Id的各处理步骤。
换句话说，控制单元51利用质量流量控制器驱动电路55驱动质量流量控制器MC2以终止H2气体的供应。控制单元51然后通过排气系统驱动电路53驱动排气系统，并预先设定排气系统的排气容量，从而在成膜条件下的反应室S的压力变为预定压力值。
在设定排气系统之后，控制单元51利用质量流量控制器驱动电路55驱动质量流量控制器MC4，将预定流量的N2气体供应到反应室S中。控制单元51还利用微波电源控制电路56驱动微波电源FG，将受激发的N2气体供应到反应室S中。
在开始供应受激发的N2气体之后，控制单元51利用质量流量控制器驱动电路55驱动质量流量控制器MC1，将预定流量的Zr(BH4)4气体供应到反应室S中。控制单元51因而开始Zr(BH4)4和受激发的N2气体的气相反应，将主要成分是ZrBxNy膜的第一金属保护层16沉积在硅基板2的整个表面上。
沉积的ZrBxNy膜仅在第一布线13的区域处是导电的，并且防止相邻的布线之间短路，而与第一布线13的粗糙度/密集度、表面积、形状等无关。因为ZrBxNy膜具有高抗氧化性和高阻隔性，在制造工艺中ZrBxNy膜自身的氧化、第一布线13的氧化、第二内层绝缘膜11的水分吸收等被阻止了。并且，因为ZrBxNy膜与第一布线13具有高粘附性，可以避免第一金属保护层16的膜剥落之类的机械损伤。并且，ZrBxNy膜是在成膜室40D中形成在整个硅基板2上。因此，较之将金属保护层形成在各第一布线13上时，该ZrBxNy膜抑制了第一布线13之间的膜厚变化，并且避免了由这一膜厚变化导致的第一布线13的覆盖缺陷。
通过使用Zr(BH4)4和受激发的氮气(N2气体)作为ZrBxNy膜的原料气体，可以提供稳定的反应系统。并且，可以抑制在反应系统各个区域，诸如反应室S内部、供应管路和排气管路产生颗粒。并且，较之在N2气体气氛下的Zr(BH4)4热分解反应，ZrBxNy膜可包含较多的氮元素量，其增加量对应于所用受激发的N2气体的量。通过所用的不包含氢元素的氮气(N2气体)的量，受激发的N2气体的寿命可以延长，并且Zr-N键的生成得以提高。结果，可以进一步改善ZrBxNy膜的电阻系数的底层选择性。
当计时器51B计时的处理时间达到预定时间时，控制单元51通过质量流量控制器驱动电路55驱动质量流量控制器MC1，停止Zr(BH4)4气体的供应。控制单元51然后利用微波电源驱动电路56停止微波振荡，并且利用质量流量控制器驱动电路55停止N2气体的供应。控制单元51然后利用搬送系统驱动电路54驱动搬送系统，将包括第一金属保护层16的硅基板2搬送到装载锁定室40L，并将硅基板2搬送出成膜装置40。
当形成第一金属保护层16之后，第三内层绝缘膜21、槽蚀刻终止层22、第四内层绝缘膜31和硬掩模32依序叠加在第一金属保护层16的表面上。换句话说，执行绝缘层步骤。
例如，在绝缘层步骤中，利用CVD工艺或旋涂工艺将有机二氧化硅玻璃叠加在第一金属保护层16的表面上，以形成第三内层绝缘膜21，并且利用CVD工艺将碳化硅膜叠加在第三内层绝缘膜21的表面上，以形成槽蚀刻终止层22。而且，利用CVD工艺或旋涂工艺将有机二氧化硅玻璃叠加在槽蚀刻终止层22的表面上，以形成第四内层绝缘膜31，并且利用CVD工艺将碳化硅膜叠加在第四内层绝缘膜31的表面上，以形成硬掩模32。
在形成硬掩模32之后，在第三内层绝缘膜21和槽蚀刻终止层22中形成导通孔23，并且在第四内层绝缘膜31和硬掩模32中形成第二槽33。换句话说，执行凹槽步骤。在凹槽步骤中，利用首先形成导通孔23的导通第一工艺来形成导通孔23和第二槽33。
在形成导通孔23和第二槽33之后，第二布线34叠加在第四内层绝缘膜31上包括导通孔23内部和第二槽33内部的表面上，并且第四内层绝缘膜31的表面和第二布线34的表面被制成平坦的。换句话说，执行金属层步骤，并且接着执行平坦化步骤。例如，在金属层步骤中，氮化钽通过溅射工艺叠加在包括导通孔23和第二槽33内侧面的整个硅基板2上，以形成第二阻隔层35。通过化学镀工艺或CVD工艺，在第二阻隔层35的表面上形成镀铜种子层。然后，通过电解镀工艺，在包括导通孔23和第二槽33内侧的整个硅基板2上沉积铜以形成第二布线层36。在平坦化步骤中，使用CMP工艺抛光第二阻隔层35和第二布线层36，以使第二阻隔层35和第二布线层36的表面基本与硬掩模32的表面平齐，来形成第二布线34。
在形成第二布线34之后，硅基板2被搬送到成膜装置40中，并且在硬掩模32和第二布线34的表面上形成第二金属保护层37。换句话说，以与第一金属保护层16相同的方式，将共同的ZrBxNy膜叠加在硅基板2的整个表面上(硬掩模32的表面和第二布线34的表面)以形成第二金属保护层37(执行金属保护层步骤)。
以与第一金属保护层16相同的方式，第二金属保护层37具有高抗氧化性和高阻隔性，并且在制造工艺中ZrBxNy膜自身的氧化、第二布线34的氧化、第四内层绝缘膜31的水分吸收等因而被阻止了。并且，因为ZrBxNy膜与第二布线34具有高粘附性，可以避免第二金属保护层37的膜剥落之类的机械损伤。并且，ZrBxNy膜是在成膜室40D中形成在整个硅基板2上。因此，较之将金属保护层形成在各第二布线34上时，该ZrBxNy膜抑制了第二布线34之间的膜厚变化，并且避免了由这一膜厚变化导致的第二布线34的覆盖缺陷。
通过使用Zr(BH4)4和受激发的氮气(N2气体)作为第二金属保护层37的原料气体，可以实现稳定的反应系统。并且，可以抑制在反应系统各个区域，诸如反应室S内部、供应管路和排气管路产生颗粒。并且，较之在N2气体气氛下的Zr(BH4)4热分解反应，ZrBxNy膜可包含较多的氮元素量，其增加量对应于所用受激发的N2气体的量。通过所用的不包含氢元素的氮气(N2气体)的量，受激发的N2气体的寿命可以延长，并且Zr-N键的生成得以提高。结果，可以进一步确保ZrBxNy膜的电阻系数的底层选择性。
(实例)
现将利用实例说明本发明的效果。表1至表4显示了利用成膜装置40在各种条件下形成的ZrBxNy膜的导电性。图6至图9显示了实例中和表1至表4中对照例的元素浓度。实例的膜厚数据是通过将硅基板中心附近切开并利用扫描电子显微镜(SEM)测得的值。
表1中，在Zr(BH4)4气体为100[sccm]、N2气体为100[sccm]、成膜时间为2[分钟]、成膜温度为240[℃]、成膜压力为700[Pa]并且微波输出为500[W]的条件下，使用表面带有铜膜的硅基板进行成膜，以获得第一实例的ZrBxNy膜。在与第一实例相同的条件下，使用表面带有二氧化硅膜的硅基板进行成膜，以获得第二实例的ZrBxNy膜。在此情况下，对ZrBxNy膜的膜内和膜上的颗粒数进行测量，并且增加的颗粒数量仅为少许颗粒。反应室S的内壁、供应管路的内部以及排气管路的内部经目视检查，确认没有产生颗粒状的副产品。
在表1中，第一对照例的ZrBxNy膜是在将第二实例的N2气体改为NH3气体，其余条件相同的情况下获得的。并且，第二对照例的ZrBxNy膜是在将第二实例的N2气体改为N2气体和H2气体的混合气体，其余条件相同的情况下获得的。在此情况下，对ZrBxNy膜的膜内和膜上的颗粒数进行测量，并且增加的颗粒数量仅为少许颗粒。反应室S的内壁、供应管路的内部以及排气管路的内部经目视检查，确认没有产生颗粒状的副产品。
对第一实例、第二实例、第一对照例和第二对照例中的ZrBxNy膜的膜厚和方块电阻(sheet resistance)进行测量。还利用俄歇电子能谱(AES)对第二实例、第一对照例和第二对照例中的ZrBxNy膜内的元素浓度进行测量。膜厚和方块电阻的结果显示在表1中，而第二实例、第一对照例和第二对照例的元素浓度测量结果分别显示在图6、7和8中。在图6至图9中，水平轴显示样本(ZrBxNy膜/二氧化硅膜)的溅射时间，即ZrBxNy膜的膜厚；而垂直轴显示对象元素的浓度，即硼(B)、碳(C)、氮(N)、氧(O)、硅(Si)和锆(Zr)的元素浓度。
[表1]
Figure BSA00000575377400161
在表1中，“∞”表示相对应的ZrBxNy膜的方块电阻在所有49个测量点的值超出了测量极限(大于等于5×106[Ω/平方])。
在表1中，很明显第一实例的ZrBxNy膜的方块电阻为约6[Ω/平方]，因而叠加在铜膜(导电膜)上的ZrBxNy膜具有高导电性。很明显第二实例的ZrBxNy膜的方块电阻为“∞”，因而叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜具有高绝缘性。换句话说，通过第一实例和第二实例的成膜条件获得的ZrBxNy膜对于电阻系数具有很大的底层选择性。
第一对照例和第二对照例显示了，尽管膜是形成在二氧化硅膜上，但方块电阻低于第二实施例。换句话说，叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜没有呈现出完全的绝缘性。
图6中，很明显，在第二实例中，ZrBxNy膜包含的氮元素(N)的浓度高于硼元素(B)的浓度，并且大部分ZrBxNy膜的所包含的氮元素超过40％。在图7和图8中，很明显，在第一对照例和第二对照例中，所包含的氮元素(N)的浓度显然低于硼元素(B)的浓度，并且浓度小于20％。
根据这些结果，第一对照例的NH3气体以及第二对照例的H2气体，即处理气体中的氢元素降低了带到ZrBxNy膜中的氮元素的浓度，并且成为抑制ZrBxNy膜绝缘性的原因。因此，加氮气体的气相反应系统不包含氢元素，即，受激发的N2气体和Zr(BH4)4使得ZrBxNy膜的电阻系数的底层选择性更为可靠。Zr(BH4)4和受激发氮气(N2气体)的气相反应系统可以为ZrBxNy膜的反应系统提供足够稳定的系统，因为没有发现存在增加颗粒的因素。
表2中，第三对照例和第四对照例的ZrBxNy膜是在延长第二实例的成膜时间，其余条件相同的情况下获得的。在表3中，第五对照例、第六对照例和第七对照例的ZrBxNy膜是在改变第二实例的成膜温度，其余条件相同的情况下获得的。在表4中，第八对照例、第九对照例和第十对照例的ZrBxNy膜是在改变第二实例的成膜压力和微波输出，其余条件相同的情况下获得的。在此情况下，对各ZrBxNy膜的膜内和膜上的颗粒数进行测量，并且增加的颗粒数量仅为少许颗粒。反应室S的内壁、供应管路的内部以及排气管路的内部经目视检查，确认没有产生颗粒状的副产品。
对第三至第十对照例中的ZrBxNy膜的膜厚和方块电阻进行测量。还利用AES对第七对照例中的ZrBxNy膜内的元素浓度进行测量。第三至第十对照例的膜厚和方块电阻的结果显示在表2至表4中，而第七对照例的元素浓度测量结果显示在图9中。
[表2]
Figure BSA00000575377400171
[表3]
[表4]
Figure BSA00000575377400182
在表2中，很明显，第三对照例和第四对照例的ZrBxNy膜的方块电阻与第二实例类似，为“∞”，因而叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜具有高绝缘性。因此，Zr(BH4)4，和受激发的氮气(N2气体)的反应系统无需非常依靠成膜时间，就对ZrBxNy膜的电阻系数具有底层选择性，并且可扩展成膜条件的范围。
在表3中，很明显，第五对照例和第六对照例的ZrBxNy膜的方块电阻与第二实例类似，为“∞”，因而叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜具有高绝缘性。第七对照例显示了，尽管膜是形成在二氧化硅膜上，但方块电阻低于第二实施例。换句话说，叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜没有呈现出完全的绝缘性。
在图9中，在第七实施例中，包含的氮元素(N)的浓度低于硼元素(B)的浓度，并且氮元素的浓度小于30％。换句话说，在温度过分上升的条件下成膜，降低了ZrBxNy膜中获得的氮元素的浓度，并成为抑制ZrBxNy膜绝缘性的原因。
因此，优选的成膜温度为在该温度，ZrBxNy膜获得足够量的氮元素且包含在ZrBxNy膜内的各种键合(bonding)通过热能得以稳定。换句话说，低于260℃的温度，且优选为180℃至250℃的温度条件确保了ZrBxNy膜的电阻系数的底层选择性并且获得ZrBxNy膜的热稳定性。
在表4中，很明显，第八对照例的ZrBxNy膜的方块电阻与第二实例类似，为“∞”，因而叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜具有高绝缘性。换句话说，由第一实例和第二实例的成膜条件获得的ZrBxNy膜，即使在成膜压力变得很低时，也呈现了电阻系数的底层选择性。
因此，Zr(BH4)4和受激发的氮气(N2气体)的反应系统确保在形成具有底层选择性的ZrBxNy膜时压力范围很宽，并且扩展了成膜条件的范围。
在表4中，很明显，第九对照例的ZrBxNy膜的方块电阻与第二实例类似，为“∞”，因而叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜具有高绝缘性。在第十对照例中，尽管膜是形成在二氧化硅膜上，但方块电阻低于第二实施例。换句话说，叠加在二氧化硅膜(绝缘膜)上的ZrBxNy膜没有呈现出完全的绝缘性。
因此，通过使用受激发的氮气(N2气体)，增加了ZrBxNy膜中获得的氮元素的浓度，并且可导致ZrBxNy膜的绝缘性。
根据该第一实施例的半导体器件1的制造设备和制造方法具有以下优点。
(1)第二内层绝缘膜11和第一布线13或第二布线34以及硬掩模32形成在硅基板2的表面上，并且硅基板2被搬送到反应室S中。受到微波激发的N2气体被抽入反应室S中。容纳在供应罐T中Zr(BH4)4被氩气发泡，并且包含Zr(BH4)4的氩气被抽入反应室S，作为Zr(BH4)4气体。
因此，由ZrBxNy(x包括0)形成的第一和第二金属保护层16和37，通过Zr(BH4)4和受激发的氮气(N2气体)的反应系统而生成。结果，第一和第二金属保护层16和37仅在对应于金属层的区域是导电的，并且避免了相邻金属层之间的短路，而与底层金属层的粗糙度/密集度、表面积、形状等无关。并且，因为第一和第二金属保护层16和37不需要成膜选择性，复杂的清洗步骤不是必需的。对于第一和第二金属保护层16和37，可以形成避免生成颗粒的反应系统。这增加了第一和第二金属保护层16、37的可靠性，并进而提高了生产率。
(2)微波在反应室S的外部辐射到N2气体上，并且受激发的N2气体被导入反应室S中。因而，较之在反应室S中激发N2气体，可以按照反应所需要量供应受激发N2气体。结果，Zr(BH4)4和受激发的氮气(N2气体)的反应系统更稳定。并且，在激发N2气体时避免了硅基板2的损伤。
(3)在形成ZrBxNy膜时，硅基板2被加热到210℃至240℃。这进一步确保了ZrBxNy膜对于第一和第二金属保护层16和37的导电性具有底层依赖性，并且具有热稳定性。
(第二实施例)
现将参考图10至12说明根据本发明的制造方法的第二实施例。在第二实施例中，ZrBxNy膜的成膜条件从CVD工艺改为ALD工艺。现将说明ZrBxNy膜的成膜条件。
以与第一实施例相同的方式，成膜装置40的控制单元51从I/O单元52接收成膜条件数据Id。控制单元51利用排气系统驱动电路53驱动排气泵45，并将反应室S减压到预定压力(例如，1[Pa])。将反应室S减压之后，控制单元51利用搬送系统驱动电路54驱动搬送系统，并将硅基板2从装载锁定室40L搬送到成膜室40D。
在将硅基板2的温度升高到预定温度之后，控制单元51驱动排气系统驱动电路53、质量流量控制器驱动电路55和微波电源驱动电路56，并按照成膜条件数据Id执行各处理步骤。
换句话说，在图10中，当成膜工艺开始时，控制单元51利用质量流量控制器驱动电路55驱动质量流量控制器MC1，将预定流量的Zr(BH4)4气体抽入反应室S中，并开始吸收工艺。控制单元51利用质量流量控制器MC 1将100[sccm]的氩气供应到罐T中，并且将包含Zr(BH4)4的氩气，即Zr(BH4)4气体抽入到反应室S中。
将Zr(BH4)4气体抽入到反应室S中的周期被称为吸收周期Ta。吸收周期Ta根据实验等被预先设定。具体地，吸收周期Ta被设定为Zr(BH4)4(吸收分子(admolecules)MA)在硅基板2的整个表面上形成单分子层的周期(例如，1到5秒)。
在图11中，容纳在反应室S中的Zr(BH4)4(吸收分子MA)通过与表面的强相互作用被吸收到硅基板2的表面中。换句话说，Zr(BH4)4作为-物理地或化学地吸收到硅基板2的表面并且在硅基板2的整个表面上形成单分子层的-吸收分子MA。
在图10中，控制单元51利用质量流量控制器驱动电路55驱动质量流量控制器MC1，停止Zr(BH4)4气体的供应，并在抽入吸收分子MA的处理时间经过吸收周期Ta时结束吸收工艺。
在结束吸收工艺之后，控制单元51通过质量流量控制器驱动电路55驱动质量流量控制器MC4，将预定流量的N2气体供应到反应室S中。控制单元51然后通过微波电源驱动电路56驱动微波电源FG，将受激发的N2气体供应到反应室S中，并开始重组工艺。
微波被微波源48振荡的周期被称为重组周期Tr。该重组周期Tr根据实验等被预先设定。具体地，该重组周期被设定为吸收分子MA的单分子层被氮化而形成ZrBxNy单分子膜的周期(例如，1秒到10秒)
在图12中，受激发N2气体(重组气体R)促进了Zr(BH4)4(吸收分子MA)的分解反应。具体地，重组气体R利用吸收在硅基板2的表面中所有吸收分子MA生成分解产物和副产品(例如硼氢化物)、促进分解产物的氮化反应，并生成氮化物MP。换句话说，受激发N2气体(重组气体R)在硅基板2的整个表面上生成ZrBxNy的单分子膜ML。
在图10中，控制单元51通过质量流量控制器驱动电路55驱动质量流量控制器MC4，以在振荡微波的处理期间经过重组周期Tr时停止供应N2气体。而且，控制单元51利用微波电源驱动电路56终止微波的振荡。即，结束重组工艺。
在重组工艺结束之后，控制单元51再次利用质量流量控制器驱动电路55驱动质量流量控制器MC1，并以预定流量将吸收分子MA送入反应室S中。换句话说，再次开始吸收工艺。控制单元51以这种方式交替重复吸收工艺和重组工艺，而按顺序叠加氮化物MP的单分子膜ML。
该成膜装置40可以形成主要成分为ZrBxNy(x包括0)的金属保护层16和37，其是通过一次叠加一层单分子膜来作为主要成分的。这确保了底层的信息(例如，底层是否是导电膜)被转移到金属保护层16和37上。
第二实施例的制造方法具有以下优点。
(1)Zr(BH4)4气体在吸收周期Ta中被抽入反应室S中，以在第二内层绝缘膜11的表面和第一布线13的表面或者硬掩模32的表面和第二布线34的表面形成Zr(BH4)4(吸收分子MA)的单分子膜。在经过吸收周期Ta之后，受激发的N2气体在重组周期Tr中被抽入反应室S中，以利用吸收分子MA形成ZrBxNy的单分子膜ML。
因此，主要成分为ZrBxNy的金属保护层16和37可以一次叠加一层单分子膜。这确保了所对应底层的信息，即，底层是否是导电膜，被转移到金属保护层16和37上。结果，金属保护层16和37只有在对应于第一布线13和第二布线34的区域具有导电性。这防止了相邻第一布线13和相邻第二布线34之间的短路。
上述实施例可以下述方式实施。
(a)在第二实施例中，受激发的N2气体只在重组工艺周期中被抽入。本发明不限于此方式，受激发的N2气体可以同时在重组工艺和吸收工艺期间被抽入，如图13所示。换句话说，受激发的N2气体甚至可以在吸收分子MA时被抽入。以这种形式，Zr(BH4)4气体与受激发N2气体的气相反应可以与Zr(BH4)4的吸收反应同时进行。这样确保对应于吸收分子MA的非反应部分的Zr(BH4)4，或者对应于气相反应的非反应部分的Zr(BH4)4变成ZrBxNy。因而，可形成更为均匀的Zr-N键。
(b)在第一和第二实施例中，金属层体现为第一布线13和第二布线34。本发明不限于此方式，并且金属层可以体现为电容元件或电感元件的电极。
[形成阻隔膜的方法]
现将参考图14至17说明根据本发明形成阻隔膜的方法。
本发明的阻隔膜在成膜对象的表面形成ZrBN膜，该成膜对象包括带有孔和槽(布线槽)的绝缘膜。优选地，ZrBN膜的形成步骤包括，通过使作为原料气体的Zr(BH4)4气体与通过用激发装置对N2气体(含氮气体)激发获得的、作为反应气体的气体产生反应，而形成ZrBN膜。
在一个实例中，成膜对象为基板200，其包括孔256和布线槽257，如图17(a)所示(与图18(a)的方式相同)。
根据本发明形成阻隔膜的方法可以为CVD工艺(化学气相沉积)或ALD(原子层沉积)工艺。
在CVD工艺的情况下，原材料气体是通过将10至2000sccm的发泡气体(例如，氩气)供应给200g的Zr(BH4)4粉末而获得的。反应气体的流量优选为10至2000sccm。如果反应气体大于2000sccm，当反应气体被激发装置激发时，反应气体容易钝化，并且如果反应气体小于10sccm，反应无法继续而且膜不能形成。
在ALD工艺的情况下，其是通过将吸收工艺和反应工艺(在本说明书中也称为重组工艺)重复几次至几百次来形成膜，吸收工艺中的原料气体是通过将10至2000sccm的发泡气体(例如，氩气)供应给200g的Zr(BH4)4粉末而获得的。反应工艺中反应气体的流量优选为10至2000sccm。如果反应气体大于2000sccm，当反应气体被激发装置激发时，反应气体容易钝化，并且如果反应气体小于10sccm，反应无法继续而且膜不能形成。
激发装置可以是任何激发反应气体的装置。例如，可以经由等离子激发装置生成等离子，并且反应气体可以与等离子形成接触以激发反应气体。
当通过CVD工艺或ALD工艺形成ZrBN膜时，形成在导电膜上的ZrBN膜具有导电特性；并且形成在绝缘膜上的ZrBN膜具有绝缘特性。在此情况下，成膜过程中的基板温度优选低于260℃。当在这一温度范围内时，通过使Zr(BH4)4气体与被激发装置激发的N2气体产生反应获得ZrBN膜，其具有物理特性(例如导电性或绝缘性)随相应底层变化的选择性。在通过使用ZrBN膜作为阻隔膜来形成多层布线结构时，不必如图18(a)所示那样将阻隔膜去除。
现将参考图14说明实施ZrBN膜成膜方法的成膜装置的一个例子。
成膜装置包括成膜室72，其顶部带有喷淋头结构71。成膜装置优选包括反应气体的激发装置。该反应气体的激发装置可以是使用等离子的等离子激发装置、使用催化剂金属的催化剂激发装置等。在图14所示的成膜装置中，喷淋头结构71包括，例如，通过提供微波产生等离子的等离子激发装置。该喷淋头结构71包括位于成膜装置上部的同轴谐振腔81、设置在同轴谐振腔底侧的反应气体进气室82、设置在反应气体进气室82底侧的喷淋头部83、以及连接到谐振腔81的微波供应装置84。该喷淋头结构71包括将反应气体抽入的反应气体进气装置18和将原料气体抽入的原料气体进气装置86
同轴谐振腔81由铜或铝制成。同轴谐振腔81包括延伸穿过腔的顶壁和底壁的非金属管111。反应气体进气装置85的气管151连接到非金属管111的上端。气管151通过流量控制装置152连接到气源(未显示)。气体进气装置85优选不仅抽入N2气体，还可根据工艺抽入两种或两种以上的气体。例如，气体进气装置85的气管151可以在中部分叉，并且可以在连接到独立气源(未显示)的两根或两根以上气管151各设置流量控制装置152，如图14所示。在此情况下，两种或两种以上的气体可以通过各流量控制装置152抽入。二氧化硅管、蓝宝石管或氧化铝管可以用作非金属管111。然而，优选采用蓝宝石管或氧化铝管，以进一步减少颗粒。
同心上导体112活动地设置在非金属管111的上部，从而围绕非金属管111的周部。同轴谐振腔81的底壁作为在上导体112底侧的下导体113。非金属管111被露出的暴露部111a位于两导体112和113之间，并且微波辐射在该暴露部111a上。在图14中，下导体113可作为单独部件设置在同轴谐振腔81的底部，以替代具有作为下导体113的同轴谐振腔81底壁。
为了在非金属管111的暴露部111a的区域产生等离子，在同轴谐振腔81的侧壁上对应于暴露部111a的位置处设置微波供应装置84。微波供应装置84包括振荡微波的磁控管141、操作磁控管141的微波电源142、连接到磁控管141的天线143，该天线将具有谐振频率(例如，2.45GHz)并从磁控管141振荡的微波供应到同轴谐振腔81，以及将该天线143与磁控管141连接的同轴电缆144。当微波电源142操作时，微波从磁控管141振荡，并且微波通过同轴电缆144，到达设置在谐振腔81壁面上的天线143。当微波从天线143提供到同轴谐振腔81中，从非金属管111的上部抽入的反应气体在暴露部111a的区域中转变成等离子态，并且等离子态的气体从非金属管111的下部(为气体的流动管道)供应到反应气体进气室82。因此，在图14的成膜装置中，未使用传播微波的波导。因而，当微波振荡时，即可生成等离子。在图14中，天线不限于一根，而可使用两根或两根以上。如上所述，因为上导体112是活动的，可改变上导体112的位置，以使上导体112和下导体113之间的电场生成状态产生变化，并改变等离子体的生成状态。
通常，当在等离子生成腔内生成等离子时，等离子生成腔的电场分布改变，谐振频率改变，并且等离子的生成效率降低。在这种情况下，如果调整微波供应装置，会在微波振荡和等离子生成之间产生时间迟滞。
在图14的成膜装置中，同轴谐振腔81的高度L被设置成1/2激发波长的整数倍，因而谐振频率在生成等离子之前和之后不会变化。具体地，同轴谐振腔81的电场分布在等离子生成之前是处在TM模式，而在等离子生成之后是处在TEM模式。因此等离子生成之前和之后的各谐振频率从各模式中的等效电路获得，并且计算出使得谐振频率变得相等的高度L。在上述结构中，谐振频率在等离子生成之前和之后的变化可以得到抑制。
即使设定了同轴谐振腔81的高度L，同轴谐振腔81中的频率也会在等离子生成之后略有波动。因此，第一喷淋头结构71的微波供应装置84优选包括激发电流控制电路。该控制电路监视等离子生成之前和之后同轴谐振腔81中的频率。如果频率改变，控制电路将对应于改变量的电流供应给磁控管141中的激发线圈(未显示)以作为激发电流，来保持微波波长的恒定。
当微波在同轴谐振腔81的频率改变的状态下振荡时，在等离子生成室内会产生反射波。因此，阳极电压控制电路可用来检测反射波，将与检测到的反射波与振荡微波的行程波之间相位差相对应的电压叠加和施加到磁控管的阳极电极上，并将微波频率调整到谐振频率。在这种情况下，反射波在微波供应装置中被转换成热量。因此，阳极电压控制电路必须处理状况，使得其不会被反射波生成的热量损坏。对应于振荡波形四分之一长度的阻气门结构可设置在下导体113中。这抑制了微波从暴露部111a中泄露出去。
以此方式，喷淋头结构71通过将同轴谐振腔81的高度L设定为1/2激发波长的整数倍来以恒定的谐振频率振荡。并且，即使在等离子生成之前和之后谐振频率发生偏离，通过使用激发电流控制电路和阳极电压控制电路，可使频率自动匹配。并且，因为图14的成膜装置在微波振荡和等离子生成之间没有产生时间迟滞，等离子的生成会以极短的间隔，诸如0.5秒，被抑制。
被同轴谐振腔81的非金属管111中的等离子激发的反应气体，通过反应气体进气室82被抽入到喷淋头部83中。反应气体进气室82由铝等制成，并且优选在内壁上设置二氧化硅内层，以防止产生颗粒。在此情况下，如图14所示，二氧化硅内层121可设置在气体进气室82中内壁的下部区域(喷淋头部83侧)。二氧化硅内层优选设置在气体进气室82的整个内壁表面上。反应气体进气室82的内壁表面可进行氧化铝处理，使得处于基态的气体抗钝化。
反应气体进气室82可由冷却装置(未显示)冷却。陶瓷凸缘122(例如10mm厚)设置在反应气体进气室82和喷淋头部83之间，并且由紧固件123和124固定。陶瓷凸缘122阻挡了热，因而，反应气体进气室82不会被喷淋头部83的热量加热。因而，陶瓷凸缘122优选为氧化铝陶瓷，以确保真空密封性、耐热性以及热防护特性。
喷淋头部83包括碟形部件83a、环形部件83b、第一喷淋板83c以及第二喷淋板83d，并且通过紧固件工具123被适当地紧固。碟形部件83a优选包括加热器和热电偶(未显示)。加热器配置成将喷淋头部83加热到预定温度(例如，约150℃)，用热电偶测量被加热的温度，并且监视该温度。碟形部件83a具有与反应气体进气室82相连通的开口。碟形部件83a的开口和环形部件83b的开口构成反应气体扩散室131。反应气体抽入反应气体扩散室131中并在其中扩散。二氧化硅内层设置在反应气体扩散室131的整个内壁上，并且在底面中形成多个反应气体排出孔132。反应气体排出孔132延伸穿过第一喷淋板83c和第二喷淋板83d直到喷淋头部83的底面。
碟形部件83a还包括连接到原料气体进气装置86的原料气体进气管133。通过将原料设置在被冷却护套161包覆的原料罐162中，并利用惰性气体-诸如氩气和氮气-作为发泡气体，使原料发泡和升华来获得原料气体，同时使用质量流量控制器163-诸如低差压质量流量控制器-直接控制惰性气体的流量。该原料气体被导入到原料气体进气管133。如果原料罐162被冷却，且温度被冷却护套161保持在0℃，原料气体的蒸汽气压为3.7mmHg。因此，室压变得低于3.7mmHg。
原料气体进气管133通过气体通道134连接到形成在第二喷淋板83中的原料气体扩散室135，该气体通道134即为设置在环形部件83b外周部的气体通道134a和设置在第一喷淋板83c的外周部的气体通道134b，如图15(a)至15(c)所示。该气体通道134具有一个或一个以上的段。各段包括气体通道，其数量由2n-1(n为段的数量)来表示(在图15中，第一段的气体通道134a和第二段的气体通道134b)。并且，在多段结构中，气体通道134形成为，从将原料气体进气管133与第一段的气体通道134a连接的第一连接孔位置，到将最后一段的气体通道134b连接到原料进气扩散室135的多个第二连接孔位置的距离全部相等。将参考图15和16详细说明气体通道134。图15(a)-(c)分别为显示环形部件83b、第一喷淋板83c、以及第二喷淋板83d的剖视图。图16为显示原料气体进气管133、气体通道134、以及原料气体扩散室135位置关系的剖视图。
气体通道134包括环形部件83b中的弧形气体通道134a和第一喷淋板83c中的两个弧形气体通道134b。这两个弧形气体通道134b设置在第一喷淋板83c区域的周部，第一喷淋板83c包括反应气体排出孔132。气体进气管133连接到气体通道134a的上中部。连接孔134c形成在气体通道134a两端的底部。两连接孔134c连接到形成在第一喷淋板83c中两气体通道134b的中间上部。因此，气体通道134a与气体通道134b相连通。
并且，连接孔134b形成在各气体通道134b两端的底部。气体通道134b的连接孔134d(即，四个连接孔134d)连接到设置在第二喷淋板83d中的原料气体扩散室135四角的上部。因此，原料气体通过该连接孔134d均匀地排放到原料气体扩散室135。
连接原料气体扩散室135和原料气体进气管133的气体通道134具有两段式结构。换句话说，第一段的气体通道134a和第二段的气体通道134b形成为单气流通道，将原料气体从原料气体进气管133导引到原料气体扩散室135。在该气体通道134中，从原料气体进气管133到四个连接孔134d的距离全部相等。因此，相同量的原料气体通过四个连接孔134d同步到达原料气体扩散室135。因此，原料气体均匀地扩散到原料气体扩散室135中。在图15中，气体通道不限于具有两段式结构的气体通道134，而可以是带有三段或三段以上的结构。在最后一段气体通道中的连接孔134d的数量不限于四个，而可以是五个或五个以上。例如，第三喷淋板，其包括与第一喷淋板83c相同形式的反应气体排出孔132和四个气体通道，可设置在第一喷淋板83c和第二喷淋板83d之间。第一喷淋板83c的各连接孔134d连接到第三喷淋板的四个气体通道各个上中部。并且，与第二喷淋板83d的原料气体扩散室135相连通的连接孔，可形成在第三喷淋板的各气体通道的两端。换句话说，第三喷淋板包括八个连接孔。在此情况下，原料气体扩散室135的形状根据八个连接孔的位置设计，从而将原料气体更均匀地扩散到原料气体扩散室135中。而且，原料气体扩散室135具有如图15所示的正方形，但可具有圆形或另外的多边形。
如图15(c)所示，原料气体扩散室135包括多个原料气体排出孔136。原料气体排出孔136延伸穿过喷淋头部83的底面。在此情况下，最好降低排出孔136的导电系数，使得原料气体被均匀地排出到真空室(反应室)中。在图14和15所示的成膜装置中，原料气体利用孔径Φ为约0.7至1mm且孔深为约10mm的原料气体排出孔136，均匀地供应到真空室中。
反应气体排出孔132延伸到喷淋头部83的底面。反应气体排出孔132和原料气体排出孔136以恒定的间距在喷淋头部83的底面上设置成矩阵。因此，原料气体和反应气体无偏差地发散到基板上。原料气体排出孔136中心之间的距离和反应气体排出孔132中心之间的距离被设置成相同(例如，14mm)。在此情况下，反应气体排出孔132的直径大于原料气体排出孔136的直径。例如，如果原料气体排出孔136的直径为1mm，反应气体排出孔132的直径为5mm。
在喷淋头部83中，通过非金属管111和反应气体进气室82从反应气体进气装置85抽到喷淋头部83的反应气体，散布到整个反应气体扩散室131并通过各反应气体排出孔132供应到成膜室72(反应室)。从原料气体进气管133抽入的原料气体，从气体通道134a的中心部抽入到气体通道134中，并且均匀地扩散到气体通道134a的右侧和左侧。原料气体然后通过两连接孔134c被抽入到下段的两气体通道134b中，并且均匀地扩散到各气体通道134b的右侧和左侧。最终，原料气体从四个连接孔134d均匀地扩散到原料气体扩散室135，并且从原料气体扩散室135底面的原料气体排出孔136均匀地供应到成膜室72中。
如图14所示，保持基板200的基板台91以自由上升/下降方式设置在面朝成膜室72的喷淋头结构71的位置。台91包括能将安装在台91上的基板200加热到预定温度的加热装置(未显示)。成膜室72的侧壁上设有防护层92，以免原料气体附着到成膜室72的内壁面并产生颗粒。在成膜室72的侧壁上还设置压力计，以在成膜过程中测量成膜室72的压力。涡轮分子泵94设置在成膜室72的底部。涡轮分子泵94能将气体从底部排出成膜室72。
当利用图14所示的成膜装置对许多基板进行成膜处理时，非金属管111的内侧会被蚀刻。为了抑制这一蚀刻，成膜装置优选包括用于冷却同轴谐振腔81的冷却气体进气装置。在此情况下，非金属管111优选为由非金属(例如，氧化铝或二氧化硅)制成的双管，并且具有冷却流体流经的流道。
在这种情况下，冷却流体必须为在微波的振荡频率不会谐振的流体介质。当振荡频率为2.45GHz时，可用作冷却流体的产品包括由3M公司制造的、且产品名称为FLUORINERT(注册商标)的FC-87、FC-72、FC-84、FC-77、FC-75、FC-3283、FC-40、FC-43、FC-70、FC-5312；以及由Ausimont Societa Per Azioni制造的、名称为GALDEN(注册商标)的产品。乙二醇或主要成分为乙二醇的流体介质也可使用。并且，也可使用诸如干N2气体、干氩气、干氦气和干O2气体。
以上说明了使用等离子生成装置的装置。然而，反应气体的流道可包括由催化剂金属制成的、连接到加热装置的布线。在此情况下，反应气体与被加热布线形成接触，以激发反应气体，上述的等离子生成装置被设置在喷淋头结构71中。然而，等离子可在成膜室72中生成，并且反应气体可在成膜室72中变成等离子态。
现将说明使用图14所示的成膜装置的CVD工艺。
基板200被保持在台91上，并且基板200在台91上通过设置在台91中的加热装置(未显示)加热。台91的温度被设定为低于260℃。调整涡轮分子泵94的压力阀，将成膜室72中的压力升高到400Pa，并保持几分钟，同时从反应气体进气装置85抽入200sccm的氢气。当压力升高并以这种方式保持时，如果基板200被充分加热且基板温度被设定成高于或等于200℃，第一铜膜251(图17(a))的表面可被还原。在这种情况下，优选温度高于或等于250℃。
在将基板200加热到低于260℃，优选为200至250℃的设定温度之后，停止供应氢气，并从成膜室72中将氢气排出。在此情况下，基板温度会比设定温度低几摄氏度到几十摄氏度。成膜室72中的压力然后被设定为700Pa，并且作为反应气体的N2气体从反应气体进气装置85以10至2000sccm的条件抽入到非金属管111(或双管)中。同时，由微波供应装置84以0.1到5kW(优选0.5kW)之间的输入功率，从磁控管141振荡微波。微波通过同轴电缆144到达天线143，并进入同轴谐振腔81。结果，N2气体在暴露部111a的区域中变为等离子态，并且等离子态的N2气体被供应到反应气体进气室82。
随后，100sccm的氩气或发泡气体，相对于200g的原料Zr(BH4)4，被抽入到原料罐162中。Zr(BH4)4气体，即通过用氩气使原料发泡而获得的原料气体，然后被从原料气体进气管133抽到成膜室72。在成膜进行预定成膜时间(例如，两分钟)之后，停止原料气体的供应。然后，停止微波的供应，停止N2气体的供应，并且气体从成膜室72中排出。
以与CVD工艺相同的方式执行ALD工艺，除了反应气体(重组气体)和原料气体是以交替定时供应的。具体地，在将成膜室72中的压力设定为700Pa之后，首先执行吸收工艺。在吸收工艺中，100sccm的氩气或发泡气体，相对于200g的原料Zr(BH4)4，被抽入到原料罐162中。Zr(BH4)4气体，即通过用氩气使原料发泡而获得的原料气体，然后被从原料气体进气管133抽到成膜室72。然后将吸收工艺执行预定的时间，使原料Zr(BH4)4吸收到成膜对象，然后停止原料气体的供应。然后，执行反应工艺(重组工艺)。在反应工艺中，作为反应气体的N2气体从反应气体进气装置85以10至2000sccm的条件导入到非金属管111(或双管)中。同时，由微波供应装置84以0.1到5kW(优选0.5kW)之间的输入功率，从磁控管141振荡微波。微波通过同轴电缆144到达天线143，并进入同轴谐振腔81。结果，N2气体在暴露部111a的区域中变为等离子态，并且等离子态的N2气体被供应到反应气体进气室82。然后，停止微波供应，并且停止N2气体供应。再次执行吸收工艺，并重复吸收工艺和反应工艺直至ZrBN膜成为所需的厚度。在上述的说明中，微波供应对于每个反应工艺会停止，但是可以在吸收工艺和反应工艺由始至终连续供应微波。在此情况下，ZrBN膜在形成于导电材料之上的部分也呈现导电特性，并且ZrBN膜在形成于绝缘材料之上的部分呈现绝缘特性。
现将参考图17说明使用ZrBN膜作为阻隔膜的多层布线结构。图17(a)至17(d)为显示该多层布线结构制造工艺的多层布线结构的剖视图。与图18(a)至18(e)中所示元件相同的元件采用相同的附图标记。
首先，如图17(b)所示，通过CVD工艺或ALD工艺，在如图17(a)所示的成膜对象(与图18(a)所示相同)上形成厚度为3至20nm的ZrBN膜241，作为阻隔膜。
随后，如图17(c)所示，通过电镀工艺等形成铜布线层259以充填形成有ZrBN膜的孔256和布线槽257，并覆盖第二二氧化硅膜255的平坦部551。如图17(d)所示，通过CMP在铜膜259的表面上执行表面平坦工艺，而将布线槽257上多余的铜布线材料抛光并从布线槽257中去除。ZrBN膜241不需要被去除。因此，本发明的多层布线结构比使用现有的Ta膜作为阻隔膜时更容易制造。因为阻隔膜未保留在绝缘膜上，所获得的多层布线结构的性能不太可能下降。
现将通过实验例来说明本发明的阻隔膜(ZrBN膜)的物理特性。
(第一实验例)
例如，100sccm的氩气，相对于200g的原料Zr(BH4)4，被抽入到原料罐162中。原料用氩气发泡获得Zr(BH4)4气体，即原料气体。微波功率设定为500W，成膜压力设定为700Pa。其它条件设定为，如下所述的C1至C5条件，以在二氧化硅膜上形成ZrBN膜。用SEM检查ZrBN膜的膜厚，并且测量方块电阻和电阻率。在以下所示条件中，H2气体、N2气体和NH3气体为反应气体。
C1条件：100sccm的H2气体、两分钟成膜时间、台温度240℃
C2条件：100sccm的N2气体、两分钟成膜时间、台温度260℃
C3条件：100sccm的NH3气体、两分钟成膜时间、台温度240℃
C4条件：100sccm的N2气体、八分钟成膜时间、台温度240℃
C5条件：100sccm的N2气体、两分钟成膜时间、台温度240℃
C6条件：100sccm的N2气体、八分钟成膜时间、台温度210℃
C7条件：100sccm的N2气体、八分钟成膜时间、台温度230℃
结果显示在表5中，用于膜厚的单位为nm、方块电阻的单位为Ω/平方，并且电阻率为μΩcm。
[表5]
Figure BSA00000575377400301
(第二实验例)
ZrBN膜是以与第一实验例中的条件C4和C7相同的条件形成在铜膜上。这些条件显示为条件C8和C9。用SEM检查得到的ZrBN膜的膜厚，并且测量方块电阻和电阻率。结果显示在表6中。
[表6]
  条件C8   条件C9
  底层膜   铜   铜
  膜厚   29   9
  方块电阻   6.1   9.5
  电阻率   17.6   8.6
在将第一实验例的条件C4和C7与第二实验例的条件C8和C9相比较时，很明显，ZrBN膜的物理特性根据底层而改变。换句话说，如果底层膜是为绝缘体的二氧化硅膜，ZrBN膜是作为绝缘膜，并且如果底层膜是为导电的铜膜，ZrBN膜是作为导电膜。从条件C6可以知道，该ZrBN膜的选择性不依赖于膜厚。并且，从条件C2可以知道，如果温度变成260℃，不能获得该选择性。并且，从条件C1和C3可以知道，在除N2气体之外的气体中不能获得该选择性。
(第三实验例)
通过奥格分析(Auger analysis)，检查在第一实验例的条件C4下和第二实验例的条件C8下形成的ZrBN膜的成分。结果显示在表7中。
[表7]
  条件C4   条件C8
  底层膜   铜   二氧化硅
  B   19％   18％
  N   44％   45％
  Zr   37％   37％
通过表7，确认所获得的ZrBN膜的成分是相同的，并且成分未被底层膜改变。
根据本发明的阻隔膜形成方法具有以下优点。
(1)作为阻隔膜的ZrBN膜241是通过CVD工艺或ALD工艺形成在成膜对象的表面上。该ZrBN膜241在绝缘膜(二氧化硅膜255)上呈现绝缘特性，而在导电膜(铜膜259)上呈现导电特性。因此，不需要去除ZrBN膜241。这与现有技术中的Ta阻隔膜不同。结果，防止了将阻隔膜去除而使半导体的特性变差。因而，ZrBN膜241在半导体技术中特别有用。
(2)ZrBN膜241是在低于260℃的温度下加热基板时形成的。在这一温度条件之下，形成在绝缘膜上的ZrBN膜241具有绝缘性。
(3)在用铜膜259充填孔256和布线槽257之后，无需将ZrBN膜241去除。因此，较之使用现有技术的Ta膜作为阻隔膜，多层布线结构的制造工艺被缩短了。
可以用图3所示的成膜装置(40D)替代图14所示的成膜装置来生成图17所示的ZrBN膜241。同样，可以用图14所示的成膜装置替代图3所示的成膜装置(40D)来生成图1所示的金属保护层16和37。

Claims (18)

1.一种阻隔膜的形成方法，包括：
在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜，其中所述绝缘膜包括孔和布线槽，其中所述ZrBN膜形成在所述孔和所述布线槽各自的内表面上以及所述绝缘膜上。
2.如权利要求1所述的阻隔膜的形成方法，其中所述形成ZrBN膜包括通过使用含锆气体和含氮气体的CVD工艺形成ZrBN膜。
3.如权利要求1所述的阻隔膜的形成方法，其中所述形成ZrBN膜包括通过原子层沉积工艺形成所述ZrBN膜，所述原子层沉积工艺重复进行仅使用含锆气体的吸收工艺和仅使用含氮气体的反应工艺。
4.如权利要求2所述的阻隔膜的形成方法，还包括：
激发所述含氮气体。
5.如权利要求2所述的阻隔膜的形成方法，其中所述含锆气体为Zr(BH4)4，且所述含氮气体为氮气。
6.如权利要求1至5中任意一项所述的阻隔膜的形成方法，其中：
所述成膜对象为保持在台上的基板；并且
所述形成ZrBN膜包括在低于260℃的设定温度下，加热所述台上的所述基板时，形成所述ZrBN膜。
7.一种阻隔膜的形成方法，包括：
通过使用Zr(BH4)4气体和受激发的氮气的CVD工艺，在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜，其中所述绝缘膜包括孔和布线槽，其中所述ZrBN膜形成在所述孔和所述布线槽各自的内表面上以及所述绝缘膜上。
8.一种阻隔膜的形成方法，包括：
通过原子层沉积工艺在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜，所述原子层沉积工艺重复进行仅使用Zr(BH4)4气体的吸收工艺和仅使用受激发氮气的反应工艺，其中所述绝缘膜包括孔和布线槽，其中所述ZrBN膜形成在所述孔和所述布线槽的各自内表面上以及所述绝缘膜上。
9.一种多层布线结构的制造方法，包括：
按照次序至少将布线膜、保护层、第一绝缘膜和第二绝缘膜叠加在基板上；
形成连接到所述布线膜的孔，以及从所述第二绝缘膜的表面至所述孔的布线槽；
在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上形成作为阻隔膜的ZrBN膜；以及
将铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
10.如权利要求9所述的多层布线结构的制造方法，其中所述形成ZrBN膜包括通过使用含锆气体和含氮气体的CVD工艺形成ZrBN膜。
11.如权利要求9所述的多层布线结构的制造方法，其中所述形成ZrBN膜包括通过原子层沉积工艺形成ZrBN膜，所述原子层沉积工艺重复进行仅使用含锆气体的吸收工艺和仅使用含氮气体的反应工艺。
12.如权利要求10所述的多层布线结构的制造方法，还包括：
激发所述含氮气体。
13.如权利要求10所述的多层布线结构的制造方法，其中所述含锆气体为Zr(BH4)4，且所述含氮气体为氮气。
14.如权利要求9-13中任意一项所述的多层布线结构的制造方法，其中：
所述成膜对象为保持在台上的基板；并且
所述形成ZrBN膜包括在低于260℃的设定温度下，加热所述台上的所述基板时，形成ZrBN膜。
15.一种多层布线结构的制造方法，包括：
按照次序至少将布线膜、保护层、第一绝缘膜和第二绝缘膜叠加在基板上；
形成连接到所述布线膜的孔，以及从所述第二绝缘膜的表面至所述孔的布线槽；
在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上，通过使用Zr(BH4)4气体和受激发的氮气的CVD工艺形成作为阻隔膜的ZrBN膜；以及
将铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
16.一种多层布线结构的制造方法，包括：
按照次序至少将布线膜、保护层、第一绝缘膜和第二绝缘膜叠加在基板上；
形成连接到所述布线膜的孔，以及从所述第二绝缘膜的表面至所述孔的布线槽；
在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上，通过原子层沉积工艺形成作为阻隔膜的ZrBN膜，所述原子层沉积工艺重复进行仅使用Zr(BH4)4气体的吸收工艺和仅使用受激发氮气的反应工艺；以及
将铜布线嵌入到包括所述ZrBN膜的所述孔和所述布线槽中。
17.一种多层布线结构，包括：
基板；
所述基板上的布线膜；
所述布线膜上的保护层；
所述保护层上的第一绝缘膜；
所述第一绝缘膜上的第二绝缘膜，其中所述保护层和所述第一绝缘膜包括连接到所述布线膜的孔，并且所述第二绝缘膜包括从所述第二绝缘膜的表面到所述孔的布线槽；
形成在所述孔和所述布线槽的各自内表面上以及所述第二绝缘膜上的、作为阻隔膜的ZrBN膜；以及
嵌入到包括所述ZrBN膜的所述孔和所述布线槽中的铜布线。
18.如权利要求17所述的多层布线结构，其中所述多层布线结构采用如权利要求9、15和16中任意一项所述的多层布线结构的制造方法制成。
CN2011102702679A 2007-02-27 2008-02-25 半导体器件制造方法以及半导体器件制造设备 Pending CN102290372A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007-047944 2007-02-27
JP2007047944A JP2008211079A (ja) 2007-02-27 2007-02-27 バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造
JP2007-048065 2007-02-27
JP2007048065A JP2008211090A (ja) 2007-02-27 2007-02-27 半導体装置の製造方法及び半導体装置の製造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008800062867A Division CN101627459B (zh) 2007-02-27 2008-02-25 半导体器件制造方法以及半导体器件制造设备

Publications (1)

Publication Number Publication Date
CN102290372A true CN102290372A (zh) 2011-12-21

Family

ID=39721192

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011102702679A Pending CN102290372A (zh) 2007-02-27 2008-02-25 半导体器件制造方法以及半导体器件制造设备
CN2008800062867A Expired - Fee Related CN101627459B (zh) 2007-02-27 2008-02-25 半导体器件制造方法以及半导体器件制造设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008800062867A Expired - Fee Related CN101627459B (zh) 2007-02-27 2008-02-25 半导体器件制造方法以及半导体器件制造设备

Country Status (5)

Country Link
US (2) US8043963B2 (zh)
KR (2) KR101181389B1 (zh)
CN (2) CN102290372A (zh)
TW (1) TWI392025B (zh)
WO (1) WO2008105360A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251194A (zh) * 2014-12-08 2017-10-13 胜高股份有限公司 外延硅晶片的制造方法及气相沉积装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395973B (zh) * 2006-03-07 2013-03-13 国立大学法人琉球大学 等离子体发生装置以及使用它的等离子体产生方法
JP5389386B2 (ja) * 2008-06-30 2014-01-15 株式会社アルバック 半導体装置の製造方法
US7776737B2 (en) * 2008-08-14 2010-08-17 International Business Machines Corporation Reliability of wide interconnects
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
JP5631728B2 (ja) * 2010-12-28 2014-11-26 株式会社アルバック 絶縁膜形成方法、及び絶縁膜形成装置
JP5921977B2 (ja) * 2012-07-04 2016-05-24 株式会社アルバック バリア絶縁膜形成方法
TWI559381B (zh) * 2013-02-19 2016-11-21 應用材料股份有限公司 金屬合金薄膜的原子層沉積
US9255326B2 (en) * 2013-03-12 2016-02-09 Novellus Systems, Inc. Systems and methods for remote plasma atomic layer deposition
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
US9209072B2 (en) * 2013-10-25 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Global dielectric and barrier layer
JP2016149486A (ja) * 2015-02-13 2016-08-18 東京エレクトロン株式会社 絶縁膜の成膜方法及び半導体デバイスの製造方法
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2020033625A (ja) * 2018-08-31 2020-03-05 東京エレクトロン株式会社 成膜装置及び成膜方法
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239536A (en) 1977-09-09 1980-12-16 Sumitomo Electric Industries, Ltd. Surface-coated sintered hard body
US4668538A (en) * 1984-07-10 1987-05-26 Westinghouse Electric Corp. Processes for depositing metal compound coatings
JP2002043315A (ja) 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
TW502391B (en) * 2001-09-06 2002-09-11 Taiwan Semiconductor Mfg Fabrication method for doped copper interconnect
US7374617B2 (en) * 2002-04-25 2008-05-20 Micron Technology, Inc. Atomic layer deposition methods and chemical vapor deposition methods
US6716744B2 (en) 2002-05-06 2004-04-06 Sharp Laboratories Of America, Inc. Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper
DE10258282A1 (de) 2002-12-13 2004-07-08 Walter Ag CVD-Beschichtungsverfarhen für ZrBx CyNz-Schichten (x+y+z = 1) sowie beschichtetes Schneidwerkzeug
JP2004259753A (ja) 2003-02-24 2004-09-16 Fujitsu Ltd 半導体装置およびその製造方法
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
US20050045092A1 (en) * 2003-09-03 2005-03-03 Taiwan Semiconductor Manufacturing Co. Method of multi-element compound deposition by atomic layer deposition for IC barrier layer applications
KR100538633B1 (ko) * 2003-11-13 2005-12-22 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
JP4879509B2 (ja) 2004-05-21 2012-02-22 株式会社アルバック 真空成膜装置
JP4480516B2 (ja) * 2004-08-23 2010-06-16 株式会社アルバック バリア膜の形成方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
CN101536154B (zh) 2006-11-09 2010-08-11 株式会社爱发科 遮蔽膜的形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251194A (zh) * 2014-12-08 2017-10-13 胜高股份有限公司 外延硅晶片的制造方法及气相沉积装置
US10600651B2 (en) 2014-12-08 2020-03-24 Sumco Corporation Method for manufacturing epitaxial silicon wafer and vapor phase growth device
CN107251194B (zh) * 2014-12-08 2020-06-05 胜高股份有限公司 外延硅晶片的制造方法及气相沉积装置

Also Published As

Publication number Publication date
US20100068880A1 (en) 2010-03-18
WO2008105360A1 (ja) 2008-09-04
US20120031650A1 (en) 2012-02-09
CN101627459B (zh) 2012-02-29
TWI392025B (zh) 2013-04-01
KR20090122263A (ko) 2009-11-26
KR101181389B1 (ko) 2012-09-19
KR20110099064A (ko) 2011-09-05
US8367542B2 (en) 2013-02-05
CN101627459A (zh) 2010-01-13
US8043963B2 (en) 2011-10-25
TW200847284A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
CN101627459B (zh) 半导体器件制造方法以及半导体器件制造设备
US11101174B2 (en) Gap fill deposition process
US20120164848A1 (en) Method for forming nitride film
US20090321936A1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, semiconductor device, computer program and storage medium
US20120091588A1 (en) Barrier layer, film forming method, and processing system
US8679978B2 (en) Method for forming a film including Zr, Hf or the like, and method for manufacturing a semiconductor device using the same
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
US10096548B2 (en) Method of manufacturing Cu wiring
KR20140076514A (ko) Cu 배선의 형성 방법 및 기억 매체
CN102301454A (zh) 成膜方法和等离子体成膜装置
KR20150108316A (ko) Ｃｕ배선의 제조 방법
US20140099734A1 (en) Deposition method and deposition apparatus
US9735046B2 (en) Semiconductor device manufacturing method and storage medium
KR102103072B1 (ko) 구리 배선의 제조 방법
JP2008211079A (ja) バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造
JP2000058529A (ja) 化学気相成長装置及び半導体デバイスの製造方法
TWI609095B (zh) 用於氮化錳整合之方法
US6811662B1 (en) Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof
JPH1064849A (ja) 薄膜作製方法および薄膜作製装置
CN1222014C (zh) 化学汽相淀积生成TiN阻挡层的方法
JP2008211090A (ja) 半導体装置の製造方法及び半導体装置の製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221