JP5631728B2 - 絶縁膜形成方法、及び絶縁膜形成装置 - Google Patents
絶縁膜形成方法、及び絶縁膜形成装置 Download PDFInfo
- Publication number
- JP5631728B2 JP5631728B2 JP2010292785A JP2010292785A JP5631728B2 JP 5631728 B2 JP5631728 B2 JP 5631728B2 JP 2010292785 A JP2010292785 A JP 2010292785A JP 2010292785 A JP2010292785 A JP 2010292785A JP 5631728 B2 JP5631728 B2 JP 5631728B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- insulating film
- film forming
- zrbo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
成プロセスと同時にTSVが形成される方法である。また、(c)Via Last 法は、素子
形成プロセスの後にTSVが形成される方法である。これらに対して、(d)Via after Bonding 法は、パッシベーション処理の施された半導体素子を有するウェハと他のウェハ、或いはパッシベーション処理の施された半導体素子を有するチップとウェハ、また或いは該チップと他のチップとが高分子樹脂などの接着剤で接着された後にTSVが形成される方法である。
に対して耐久性の低い銅(Cu)がTSVの構成材料から外され、熱処理に対して耐久性の高いタングステン(W)が一般に用いられる。そして、Wの電気抵抗値がCuの電気抵
抗値よりも大幅に高いため、結局のところ、Via First 法は、半導体素子の動作を高速化するという点において不可避的な課題を残している。
、パターン寸法がナノメートルオーダーの微細な半導体素子と、パターン寸法がマイクロメートルオーダーのTSVとが同時に形成されることとなる。このようなVia Middle 法
では、素子形成プロセスの処理工程数や処理時間をTSVに合わせて増やす必要があるため、結局のところ、プロセスのコストが大きいという点において不可避的な課題を残している。
一方、(c)Via Last 法、(d)Via after Bonding 法では、ウェハの厚さが100
μm〜数μmまで削られ、その後に、TSV用のホールが形成される。詳しくは、(c)Via Last法では、石英などからなるウェハサポート基板にウェハが仮接着された後に、ウェハの裏面が削られ、その後に、TSVが形成される。また、(d)Via after Bonding 法では、(c)Via Last 法と同様に、一対のウェハが半導体素子の形成された表面同士
で接着された後に、半導体素子の形成されていない裏面が削られ、その後に、TSVが形成される。この際、上述した接着剤は、高分子樹脂から構成されるものであって、その熱処理に対する膨張量や変形量は、半導体素子に用いられている一般的な材料と比較して著しく大きいものである。そして、こうした接着剤の耐熱温度は、通常、180℃以下、好ましくは150℃以下である。そのため、上記(c)Via Last 法や(d)Via after Bonding 法では、こうした接着剤の耐熱温度以下、すなわち、180℃以下、好ましくは1
50℃以下でのプロセスが要求されている。
求される温度条件では、上記貫通孔Hの内面への成膜自体は可能であったとしても、膜内に含まれる不純物等のために、所望とする絶縁性を得ることが困難である。したがって、シリコン貫通電極を有する半導体装置には、上述のような低温条件下での成膜であっても十分な絶縁性を有する絶縁膜を貫通孔の内面に有することが望まれている。
請求項1に記載の発明は、半導体基板上にて、Zr(BH4) 4 を含む金属含有ガスを活性状態の酸素原子が含まれる酸化ガスで酸化することにより、前記半導体基板上にZrBOを含む絶縁膜を形成する絶縁膜の形成方法をその要旨とする。
ガスで酸化することにより、前記半導体基板上にZrBOを含む絶縁膜を形成することを要旨とする。
・180℃以下の低温で成長すること。
・熱CVD法で形成されたシリコン酸化物膜と略同じ程度の優れた絶縁性を有すること。・シリコン(Si)、及び銅(Cu)に対して優れたバリア性を有すること。
請求項4に記載の発明は、請求項1又は2に記載の絶縁膜形成方法において、前記酸化ガスが、亜酸化窒素、一酸化窒素、及び二酸化窒素の少なくとも一つを含むことを要旨とする。
酸化ガスとして酸素ガスが用いられる場合には、他の酸化ガスが用いられる場合と比較して、金属含有ガスの酸化反応が進行しやすくなる。それゆえに、請求項3に記載の発明によれば、熱による反応の進行が一般的に小さくなる180℃以下の低温成膜においても、高い成膜速度を得ることが可能にもなる。
請求項6に記載の発明によれば、金属含有ガスの酸化反応がラジカル成分によって進行することになる。金属含有ガスの酸化源としては、上述したラジカル成分の他、イオン成分を用いることも可能である。ただし、このようなイオン成分が用いられる酸化反応では、活性状態のイオン成分が半導体基板の表面に入射するため、結晶欠陥等のダメージが半導体基板に発生しやすくもなる。この点、上述した方法のように酸化ガスにラジカル成分が含まれる方法であれば、イオン成分を用いることによって生じ得るダメージを抑えることが可能にもなる。
て、前記活性状態が、高周波励起、及び金属触媒源の少なくとも一つによるものであることを要旨とする。
(B)、及び酸素(O)を含む膜の1つである酸ホウ化ジルコニウム(ZrBO)膜を形成する真空槽である。図2は、成膜チャンバ23の概略構成を示している。成膜チャンバ23は、上部に開口を有したチャンバ本体31と、チャンバ本体31の上部に配設されることでその開口を塞ぐチャンバリッド32とを備えている。
続されている。これらマスフローコントローラMFC2,MFC3,MFC4,MFC5は、各ガスを所定流量に調量しつつマイクロ波プラズマ源PLに導出する。
図3(a)は、本実施形態における絶縁膜形成方法の一態様であって、一般的なCVD法を用いた成膜方法において、各ガスの供給タイミングやマイクロ波電源を動作させマイクロ波を放電管37に供給するタイミングを示すものである。また、図3(b)は、本実施形態における絶縁膜形成方法の一態様であって、フローモデュレーテッド方式のCVD法における上述のような各種タイミングを示すものである。
sccmとされる。また、開始タイミングTsでは、上記O2ガス及びN2ガスに加えて、ArガスをマスフローコントローラMFC4から供給することにより励起ガスにArガスを加えるようにしても良い。
[実施例]
[ZrBO膜の形成]
直径6μm、深さ45μm(アスペクト比7.5)の凹部を複数有する直径200mmのシリコン基板に対して、以下の条件にてZrBO膜を形成した。
・N2ガス流量 475sccm
・O2ガス流量 25sccm
・成膜チャンバ内の圧力 300Pa
・マイクロ波電力 50W(ガス励起に消費される電力値)
・基板温度 150℃
・成膜時間 100秒
図4は、上記条件にて形成したZrBO膜と、該ZrBO膜が形成された凹部の断面構造を撮像したSEM画像である。図4(a)は、シリコン基板41に形成された1つの凹部42の全体を、図4(b)は、凹部42の開口における一部を、図4(c)は、凹部42の側面における深さ方向の中央部付近を、図4(d)は、凹部42の底面における一部をそれぞれ撮像したSEM画像である。なお、下記の各膜厚の値は、走査型電子顕微鏡を用いて測定した値である。
[ZrBO膜の安定性]
直径200mmのシリコン基板に対して、上記条件にてZrBO膜を形成して試験用ウェハを得た。そして、成膜直後におけるZrBO膜の膜厚と、シリコン基板とZrBO膜とを純水に48時間浸した後のZrBO膜の膜厚とを測定した。なお、各膜厚は上記と同様の方法で測定した値である。
[ZrBO膜の組成]
直径200mmのシリコン基板に対して、膜厚が約200nmのZrBO膜を上記条件にて形成することによって試験用ZrBO膜を得た。そして、ZrBO膜中に含まれる元素の平均組成をラザフォード後方散乱分光法(RBS:Rutherford Backscattering Spectrometry )及び核反応分析(NRA:Nuclear Reaction Analysis )を用いて計測した
。図6及び下記表1は、RBS及びNRAでZrBO膜の深さ方向の組成を計測した結果を示している。なお、図6において、横軸は上記試験用ZrBO膜の表面からの深さである。また、縦軸は、RBS及びNRAでZrBO膜を分析した結果、ZrBO膜から検出された元素の深さ方向の組成比を示している。
[ZrBO膜の誘電率とリーク電流値]
直径200mm、且つ0.01Ωcm程度の低抵抗P型シリコン基板に対して、膜厚が100nmのZrBO膜を上記条件で形成することによって試験用ZrBO膜を得た。
[ZrBO膜のバリア性]
表面に膜厚100nmのアモルファスシリコン(α−Si)が形成された直径200mmのシリコン基板に対して、膜厚100nmのZrBO膜を上記条件で形成し、その上にPVD法にて膜厚200nmの銅(Cu)を成膜した試験用サンプルウェハを得た。
後のSTEM写真である。このSTEM写真の比較から明らかなように、ZrBO100nmを介したCuとSiとの反応(シリサイデーション)は発生していなかった。また、同様の結果が、膜厚50nmのZrBO膜においても認められた。
おけるバリア性やシリサイド耐性の評価には、十分な加速試験温度である。
[ZrBO膜形成の圧力依存性]
直径200mmのシリコン基板に対して、以下の条件でZrBO膜を形成し、そのときの成膜速度を測定した。なお、成膜チャンバ23の排気ポートP1と排気ポンプ35との間に設置された圧力調節バルブ(APC)を調節することによって、該成膜チャンバ23内の圧力を変更した。
・N2ガス流量 475sccm
・O2ガス流量 25sccm
・マイクロ波電力 50W
・基板温度 170℃
・成膜時間 100秒
上記成膜速度の計測結果を図9に示す。同図9に示されるように、成膜チャンバ23内の圧力が300Pa付近になるまでは、成膜チャンバ23の圧力を高めることに比例して、成膜速度も高くなることが認められた。これに対して、成膜チャンバ23内の圧力が300Pa付近を超えると、成膜チャンバ23の圧力を高めることに反比例して、成膜速度は低くなることが認められた。これは、成膜チャンバ23内の圧力が300Pa付近までの圧力領域にあるときには、圧力を高めることに応じてZr(BH4)4の成膜チャンバ23内での分圧が増加するために成膜速度が高くなると考えられる。他方、成膜チャンバ23内の圧力が300Pa付近を超える圧力領域では、原料タンクTK内の圧力が上がるとともにZr(BH4)4の昇華が抑制され、成膜チャンバに供給されるZr(BH4)4量が低下して、成膜チャンバ23内のZr(BH4)4分圧が低下するため、ZrBO膜の成膜速度が低くなると考えられる。なお、こうした傾向は、シリコン基板の中心からの距離にかかわらず、該シリコン基板のいずれの領域においても認められた。
[N2Oを用いたZrBO膜形成とリーク特性]
直径200mmの0.01Ωcm程度の低抵抗P型シリコン基板に対して、以下の条件にてZrBO膜を形成した。
・N2ガス流量 450sccm
・N2Oガス流量 50sccm
・成膜チャンバ内の圧力 300Pa
・マイクロ波電力 90W(ガス励起に消費される電力値)
・基板温度 140℃
・成膜時間 120秒
図10は、上記条件で低抵抗P型シリコン基板にZrBO膜を形成し、上記水銀プローブでZrBO膜のリーク電流を測定した結果を示している。上記水銀プローブによって印加する電圧は、シリコン基板がP型であるため負側に20Vまでとした。水銀プローブで測定した箇所のZrBO膜厚は約160nmであったことから、該ZrBO膜中の電界強度は1.2MV/cm強の値までしか測定できていないものの、リーク電流は1×10−8A/cm2より十分に小さく、実用レベルのリーク電流値であった。ちなみに、電界1MV/cmでのリーク電流は9.95×10−10A/cm2であった。このように、N2OをZr(BH4)4の酸化ガスとして用いるとともに、基板温度を140℃として成膜したZrBO膜でも、実用に十分な絶縁膜であった。
(1)Zr(BH4)4を、活性状態にさせた酸素原子(O)を含むガスによって酸化することにより、基板S及び該基板Sに形成された貫通孔Hの内面に絶縁膜16としてZrBO膜を形成するようにした。そのため、180℃以下の低温での成膜においても、金属配線に対するバリア性を有し、シリコン系の絶縁膜と同じ程度の誘電率、及び熱CVDによって形成されるシリコン酸化膜と同じ程度の絶縁性を有した絶縁膜を形成することができる。
・酸素原子を含むガスを活性状態にする手段として、RF(13.56MHz)による高周波励起や、W(タングステン)などの金属触媒源による励起を用いるようにしてもよい。
ばHeガス等を用いるようにしてもよい。
・成膜装置20の処理対象である基板Sは、シリコン基板11、多層配線層12、絶縁層13、及び接着層14を備える構成とした。これに限らず、少なくとも、貫通孔Hが形成されたシリコン基板11を有する構成であればよい。
スとZr(BH4)4とを同時に供給する期間(成膜処理期間Ta)と、活性状態にさせた酸素原子を含むガスを供給する期間(酸化処理期間Tb)とを1回ずつ設けるようにしてもよい。
層、14…接着層、15…シリコン貫通電極(TSV)、16…絶縁膜、20…成膜装置、21…ロードロックチャンバ、22…コアチャンバ、22a…搬送ロボット、23…成膜チャンバ、31…チャンバ本体、31S…成膜室、32…チャンバリッド、33…基板ステージ、34…昇降機構、35…排気ポンプ、36…シャワープレート、37…放電管、38…マイクロ波源、39a…同軸ケーブル、39b…コネクタ、39c…アンテナ、42…凹部、43,52a,52b…ZrBO膜、APC…圧力調整バルブ、FG…マイクロ波電源、GP1,GP2…ガス通路、H…貫通孔、MFC1,MFC2,MFC3,MFC4,MFC5,MFC6…マスフローコントローラ、P1…排気ポート、P2…原料ガスポート、PL…マイクロ波プラズマ源、S…基板、TK…原料タンク、V…バルブ。
Claims (10)
- 半導体基板上にて、Zr(BH4) 4 を含む金属含有ガスを活性状態の酸素原子が含まれる酸化ガスで酸化することにより、前記半導体基板上にZrBOを含む絶縁膜を形成する
ことを特徴とする絶縁膜形成方法。 - 半導体基板上にて、テトラキスジエチルアミノジルコニウム(TDEAZ)又はテトラキスジメチルアミノジルコニウム(TDMAZ)であるジルコニウム含有ガスとジボランとからなる金属含有ガスを活性状態の酸素原子が含まれる酸化ガスで酸化することにより、前記半導体基板上にZrBOを含む絶縁膜を形成する
ことを特徴とする絶縁膜形成方法。 - 前記酸化ガスが、酸素ガスを含む
請求項1又は2に記載の絶縁膜形成方法。 - 前記酸化ガスが、亜酸化窒素、一酸化窒素、及び二酸化窒素の少なくとも一つを含む
請求項1又は2に記載の絶縁膜形成方法。 - 前記酸化ガスが、一酸化炭素、及び二酸化炭素の少なくとも一つを含む
請求項1又は2に記載の絶縁膜形成方法。 - 前記酸化ガスが、ラジカル成分を含む
請求項1〜5のいずれか一項に記載の絶縁膜形成方法。 - 前記活性状態が、高周波励起、及び金属触媒源の少なくとも一つによるものである
請求項1〜6のいずれか一項に記載の絶縁膜形成方法。 - 前記半導体基板上に前記酸化ガスを連続的に供給する間に前記金属含有ガスを間欠的に供給して前記半導体基板上に前記絶縁膜を形成する
請求項1〜7のいずれか一項に記載の絶縁膜形成方法。 - 前記半導体基板は、複数のシリコン基板を接着してなるとともに、前記半導体基板の表面から該半導体基板の積層方向に前記シリコン基板の少なくとも一つを貫通して、貫通された前記シリコン基板の下部のシリコン基板に形成された電極に繋がるシリコン貫通電極用の貫通孔を有するものであり、
前記絶縁膜を前記半導体基板の表面及び前記貫通孔の内面に形成する
請求項1〜8のいずれか一項に記載の絶縁膜形成方法。 - 半導体基板を収容する真空槽と、
Zr(BH4) 4 を含む金属含有ガスを前記真空槽内に供給する原料供給部と、
活性状態の酸素原子が含まれる酸化ガスを前記真空槽内に供給するガス供給部とを備え、
前記Zr(BH4) 4 を前記酸化ガスで酸化することによりZrBOを含む絶縁膜を前記半導体基板上に形成する
絶縁膜形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292785A JP5631728B2 (ja) | 2010-12-28 | 2010-12-28 | 絶縁膜形成方法、及び絶縁膜形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292785A JP5631728B2 (ja) | 2010-12-28 | 2010-12-28 | 絶縁膜形成方法、及び絶縁膜形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142359A JP2012142359A (ja) | 2012-07-26 |
JP5631728B2 true JP5631728B2 (ja) | 2014-11-26 |
Family
ID=46678363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010292785A Active JP5631728B2 (ja) | 2010-12-28 | 2010-12-28 | 絶縁膜形成方法、及び絶縁膜形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5631728B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5659079B2 (ja) * | 2011-05-10 | 2015-01-28 | 株式会社アルバック | ZrBO膜の形成装置 |
JP5859367B2 (ja) * | 2012-04-06 | 2016-02-10 | 株式会社アルバック | ZrBO膜のエッチング方法、半導体装置の製造方法、及びZrBO膜のエッチング装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19736449A1 (de) * | 1997-08-21 | 1999-02-25 | Gfe Met & Mat Gmbh | Verbundwerkstoff |
US6866901B2 (en) * | 1999-10-25 | 2005-03-15 | Vitex Systems, Inc. | Method for edge sealing barrier films |
US6620723B1 (en) * | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
JP4727085B2 (ja) * | 2000-08-11 | 2011-07-20 | 東京エレクトロン株式会社 | 基板処理装置および処理方法 |
CN1256755C (zh) * | 2000-08-11 | 2006-05-17 | 东京毅力科创株式会社 | 基板处理装置及处理方法 |
US7678422B2 (en) * | 2006-12-13 | 2010-03-16 | Air Products And Chemicals, Inc. | Cyclic chemical vapor deposition of metal-silicon containing films |
CN102290372A (zh) * | 2007-02-27 | 2011-12-21 | 株式会社爱发科 | 半导体器件制造方法以及半导体器件制造设备 |
JP2008211079A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造 |
JP5389386B2 (ja) * | 2008-06-30 | 2014-01-15 | 株式会社アルバック | 半導体装置の製造方法 |
JP5201048B2 (ja) * | 2009-03-25 | 2013-06-05 | 富士通株式会社 | 半導体装置とその製造方法 |
-
2010
- 2010-12-28 JP JP2010292785A patent/JP5631728B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012142359A (ja) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5366235B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
KR101024961B1 (ko) | 절연막의 형성방법 | |
JP4624991B2 (ja) | 酸窒化膜の形成方法、及び形成装置 | |
KR20110055700A (ko) | 산화 규소막, 산화 규소막의 형성 방법 및, 플라즈마 cvd 장치 | |
KR101248651B1 (ko) | 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템 | |
WO2007072649A1 (ja) | 高誘電体薄膜の改質方法及び半導体装置 | |
WO2015093389A1 (ja) | 酸化物薄膜の形成方法および装置 | |
US7981785B2 (en) | Method for manufacturing semiconductor device and plasma oxidation method | |
JP5631728B2 (ja) | 絶縁膜形成方法、及び絶縁膜形成装置 | |
KR100871465B1 (ko) | 반도체 장치의 제조방법, 실리콘 산화막 형성방법 및 반도체 제조장치 | |
US7517812B2 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
JP6308584B2 (ja) | 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム | |
KR101384265B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
WO2007053269A2 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
KR101548129B1 (ko) | 증착 챔버 내에서 산화로부터의 도전체 보호 | |
Xu et al. | Impacts of Ti on electrical properties of Ge metal–oxide–semiconductor capacitors with ultrathin high-k LaTiON gate dielectric | |
KR20110063790A (ko) | 이산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 cvd 장치 | |
JP5264163B2 (ja) | 絶縁膜の形成方法 | |
JP5631729B2 (ja) | 半導体装置 | |
JP5766098B2 (ja) | 絶縁膜形成方法及び絶縁膜形成装置 | |
JP2011100962A (ja) | 成膜方法及びプラズマ処理装置 | |
JP5389386B2 (ja) | 半導体装置の製造方法 | |
Wu et al. | Influence of surface treatment prior to ALD high-/spl kappa/dielectrics on the performance of SiGe surface-channel pMOSFETs | |
JP5921977B2 (ja) | バリア絶縁膜形成方法 | |
KR20100121418A (ko) | 성막 방법 및 플라즈마 성막 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5631728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |