KR20100121418A - 성막 방법 및 플라즈마 성막 장치 - Google Patents

성막 방법 및 플라즈마 성막 장치 Download PDF

Info

Publication number
KR20100121418A
KR20100121418A KR1020100040860A KR20100040860A KR20100121418A KR 20100121418 A KR20100121418 A KR 20100121418A KR 1020100040860 A KR1020100040860 A KR 1020100040860A KR 20100040860 A KR20100040860 A KR 20100040860A KR 20100121418 A KR20100121418 A KR 20100121418A
Authority
KR
South Korea
Prior art keywords
gas
film
plasma
forming
processing container
Prior art date
Application number
KR1020100040860A
Other languages
English (en)
Other versions
KR101217393B1 (ko
Inventor
히데아키 야마사키
마사토 고아쿠츠
유 누노시게
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100121418A publication Critical patent/KR20100121418A/ko
Application granted granted Critical
Publication of KR101217393B1 publication Critical patent/KR101217393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 피처리체의 표면에 형성되어 있는 오목부의 내경이나 폭이 작아도, 박막의 성막 시의 스텝 커버리지를 향상시키는 것이 가능한 성막 방법을 제공하는 것을 과제로 한다.
진공 배기가 가능하게 이루어진 처리 용기(22) 내에 오목부(6)를 갖는 절연층(4)이 표면에 형성된 피처리체(W)를 수용하고, 처리 용기 내에 티탄을 함유하는 원료 가스와 환원 가스를 공급하여 플라즈마 CVD법에 의해 가스를 반응시켜 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 성막 방법에 있어서, 반응이 원료 가스의 반응 율속의 반응 상태가 되도록 원료 가스와 환원 가스의 각 유량을 설정하도록 구성한다. 이것에 의해, 피처리체의 표면에 형성되어 있는 오목부의 내경이나 폭이 작아지거나, 오목부의 애스펙트비가 커져도, 박막의 성막 시의 스텝 커버리지를 향상시키는 것이 가능해진다.

Description

성막 방법 및 플라즈마 성막 장치{FILM FORMING METHOD AND PLASMA FILM FORMING APPARATUS}
본 발명은, 성막(成膜) 방법 및 플라즈마 성막 장치에 관한 것으로, 특히 반도체 웨이퍼 등의 피처리체의 표면에 배리어층 등의 박막을 형성하는 성막 방법 및 플라즈마 성막 장치에 관한 것이다.
일반적으로, 반도체 디바이스를 제조하기 위해서는, 반도체 웨이퍼에 성막 처리, 에칭 처리, 어닐링 처리, 산화 확산 처리 등의 각종의 처리를 반복해서 행하여 원하는 디바이스를 제조하도록 되어 있다. 그리고, 반도체 디바이스의 제조 공정 도중에 있어서의 배선 재료나 매립 재료로서는, 종래는 주로 알루미늄(Al) 합금이 이용되고 있었으나, 최근에는 선폭이나 홀 직경이 점점 미세화되고, 또한 동작 속도의 고속화가 요망되고 있기 때문에, 텅스텐(W)이나 구리(Cu) 등도 이용되는 경향이 있다.
그리고, 상기 Al, W, Cu 등의 금속 재료를 배선 재료나 콘택트를 위한 홀의 매립 재료로서 이용하는 경우에는, 예컨대 실리콘 산화막(SiO2) 등의 절연 재료와 상기 금속 재료 사이에서, 예컨대 실리콘의 확산이 발생하는 것을 방지하거나, 막의 밀착성을 향상시킬 목적으로, 또는 홀의 바닥부에서 콘택트되는 하층의 전극이나 배선층 등의 도전층과의 사이의 밀착성 등을 향상시킬 목적으로, 상기 절연 재료나 하층의 도전층과의 사이의 경계 부분에 배리어층을 개재시키는 것이 행해지고 있다. 그리고, 상기 배리어층으로서는 Ta막, TaN막, Ti막, TiN막 등이 널리 알려져 있다(특허 문헌 1∼5). 이 점에 대해서 도 13을 참조하여 설명한다.
도 13은 반도체 웨이퍼의 표면의 오목부의 매립 시의 성막 방법을 도시하는 공정도이다. 도 13의 (A)에 도시하는 바와 같이, 피처리체로서, 예컨대 실리콘 기판 등으로 이루어지는 반도체 웨이퍼(W)의 표면에는, 예컨대 배선층 등이 되는 도전층(2)이 형성되어 있고, 이 도전층(2)을 덮도록 하여 반도체 웨이퍼(W)의 표면 전체에, 예컨대 SiO2막 등으로 이루어지는 절연층(4)이 소정의 두께로 형성되어 있다. 상기 도전층(2)은, 예컨대 불순물이 도프된 실리콘층으로 이루어지고, 구체적으로는, 트랜지스터나 콘덴서 등의 전극 등에 대응하는 경우도 있으며, 특히 트랜지스터에 대한 콘택트의 경우에는 NiSi(니켈실리사이드) 등에 의해 형성된다.
그리고, 상기 절연층(4)에는, 상기 도전층(2)에 대하여 전기적 콘택트를 도모하기 위한 스루홀이나 비아홀 등의 콘택트용의 오목부(6)가 형성되어 있다. 또한, 상기 오목부(6)로서 가늘고 긴 트렌치(홈)를 형성하는 경우도 있다. 이 오목부(6)의 바닥부에 상기 도전층(2)의 표면이 노출된 상태로 되어 있다. 그리고, 이 오목부(6) 내의 바닥면 및 측면을 포함한 반도체 웨이퍼(W)의 표면 전체에, 즉 절연층(4)의 표면과 도전층(2)의 표면에 상술한 바와 같은 기능을 갖는 배리어층을 형성하기 위해서, 도 13의 (B)에 도시하는 바와 같이, 오목부(6) 내의 표면(내면) 전체도 포함하여 웨이퍼 표면 전체에, 예컨대 Ti막(8)을 성막하고, 또한 이 Ti막(8) 상에, 도 13의 (C)에 도시하는 바와 같이 TiN막(10)을 성형하여, 상기 Ti막(8)과 TiN막(10)의 2층 구조로 이루어지는 배리어층(12)을 형성한다. 그리고, 다음으로 상기 TiN막(10)을 안정화하기 위해서 NH3 분위기 중에서 이것을 가열함으로써 질화 처리를 가한다.
또, TiN막(10)을 형성하지 않고 Ti막(8)만으로 배리어층(12)을 구성하는 경우도 있다. 상기 Ti막(8)은, 예컨대 스퍼터 성막 처리나 TiCl4를 이용한 플라즈마 CVD(Chemical Vapor Deposition)법에 의해 형성되고, 상기 TiN막(10)은, 예컨대 TiCl4 가스 등을 이용한 열 CVD법이나 원료 가스와 질화 가스를 교대로 흘리는 SFD(Sequential Flow Deposition)법에 의해 형성되어 있었다. 이렇게 하여 배리어층(12)이 형성되었으면 오목부(6) 내를 텅스텐 등의 도전 재료로 매립하고, 그 후, 여분의 도전 재료를 에칭 등에 의해 깎아내도록 되어 있다.
[특허 문헌 1] 일본 특허 공개 평성 제11-186197호 공보 [특허 문헌 2] 일본 특허 공개 제2004-232080호 공보 [특허 문헌 3] 일본 특허 공개 제2003-142425호 공보 [특허 문헌 4] 일본 특허 공개 제2006-148074호 공보 [특허 문헌 5] 일본 특허 공표 평성 제10-501100호 공보
그런데, 상술한 바와 같은 배리어층(12)의 형성 방법은, 선폭이나 홀 직경이 그다지 엄격하지 않아 설계 기준이 엄하지 않은 종래의 경우에는, 그다지 문제는 발생하지 않았다. 그러나, 미세화 경향이 보다 진행되어 선폭이나 홀 직경이 보다 작아져 설계 기준이 엄격해지면, 다음과 같은 문제가 발생해 왔다. 즉, 상술한 바와 같이, 예컨대 Ti막을 성막하기 위해서는, 플라즈마 CVD법을 이용하여 성막 처리가 행해지는데, 이 경우, 원료 가스, 예컨대 TiCl4 가스에 대하여 환원 가스, 예컨대 H2 가스를 다량으로 공급하도록 하고 있으나, 선폭이나 홀 직경이 보다 작아지고, 또한 애스펙트비도 증가하면, 상기 원료 가스가 오목부(6) 내에 충분히 침입하는 것이 곤란해져, 스텝 커버리지가 저하된다. 이 결과, 오목부(6)의 바닥부나 오목부 내의 측벽에 퇴적하는 Ti막의 막 두께가 충분하지 않게 되고, 특히 바닥부에 퇴적하는 Ti막의 막 두께가 충분하지 않으면, 콘택트 저항이 증가해 버린다는 문제가 있었다.
예컨대 도 13의 (B)에 있어서, 웨이퍼(W)의 표면에 퇴적한 Ti막(8)의 막 두께(H1)는 충분히 두꺼워지는 데 비하여, 오목부(6) 내의 바닥면에 퇴적한 Ti막(8)의 막 두께(H2)는 매우 얇아져, 스텝 커버리지가 저하되고 있었다. 특히, 한층 더한 미세화의 요청에 의해, 상술한 바와 같은 오목부의 구멍 직경이 60 ㎚ 이하가 되면, 상기한 바와 같은 문제가 현저해져, 스텝 커버리지가 대폭으로 저하되어 버린다는 문제가 있었다. 또한, 이러한 문제는, Ti막의 성막 시 뿐만 아니라, TiN막의 성막 시에도 마찬가지로 발생하고 있었다.
본 발명은, 이상과 같은 문제점에 주목하여, 이것을 유효하게 해결하기 위해서 창안된 것이다. 본 발명의 목적은, 피처리체의 표면에 형성되어 있는 오목부의 내경이나 폭이 작아지거나, 오목부의 애스펙트비가 커져도, 박막의 성막 시의 스텝 커버리지를 향상시키는 것이 가능한 성막 방법 및 플라즈마 처리 장치를 제공하는 것에 있다.
본 발명자들은, 플라즈마 CVD법에 의한 Ti막이나 TiN막 등의 성막에 대해서 예의 연구한 결과, 성막 시의 반응이 원료 가스의 반응 율속의 상태가 되도록 각 가스의 유량을 설정함으로써 스텝 커버리지를 개선하는 것이 가능하다는 지견을 얻음으로써, 본 발명에 이른 것이다.
청구항 1에 따른 발명은, 진공 배기가 가능하게 이루어진 처리 용기 내에 오목부를 갖는 절연층이 표면에 형성된 피처리체를 수용하고, 상기 처리 용기 내에 티탄을 함유하는 원료 가스와 환원 가스를 공급하여 플라즈마 CVD법에 의해 상기 가스를 반응시켜 상기 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 성막 방법에 있어서, 상기 반응이 상기 원료 가스의 반응 율속의 반응 상태가 되도록 상기 원료 가스와 상기 환원 가스의 각 유량을 설정하도록 구성한 것을 특징으로 하는 성막 방법이다.
이와 같이, 진공 배기가 가능하게 이루어진 처리 용기 내에 오목부를 갖는 절연층이 표면에 형성된 피처리체를 수용하고, 처리 용기 내에 티탄을 함유하는 원료 가스와 환원 가스를 공급하여 플라즈마 CVD법에 의해 가스를 반응시켜 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 성막 방법에 있어서, 반응이 원료 가스의 반응 율속의 반응 상태가 되도록 원료 가스와 환원 가스의 각 유량을 설정하도록 했기 때문에, 피처리체의 표면에 형성되어 있는 오목부의 내경이나 폭이 작아지거나, 오목부의 애스펙트비가 커져도, 박막의 성막 시의 스텝 커버리지를 향상시키는 것이 가능해진다.
청구항 2의 발명은, 청구항 1의 발명에 있어서, 상기 원료 가스는 염소를 함유하는 가스이고, 상기 환원 가스는 수소를 함유하는 가스인 것을 특징으로 한다.
청구항 3의 발명은, 청구항 2의 발명에 있어서, 상기 처리 용기 내의 분위기의 염소의 원자수와 수소의 원자수의 비인 Cl/H비는 0.5∼1.5의 범위 내가 되도록 상기 원료 가스와 상기 환원 가스의 각 유량을 설정하도록 한 것을 특징으로 한다.
청구항 4의 발명은, 청구항 2의 발명에 있어서, 상기 처리 용기 내의 분위기의 염소의 원자수와 수소의 원자수의 비인 Cl/H비는 0.7∼1.3의 범위 내가 되도록 상기 원료 가스와 상기 환원 가스의 각 유량을 설정하도록 한 것을 특징으로 한다.
청구항 5의 발명은, 청구항 1 내지 4 중 어느 한 항에 기재된 발명에 있어서, 상기 처리 용기 내에 질화 가스가 공급되는 것을 특징으로 한다.
청구항 6의 발명은, 청구항 5의 발명에 있어서, 상기 질화 가스는 질소인 것을 특징으로 한다.
청구항 7의 발명은, 청구항 1 내지 6 중 어느 한 항에 기재된 발명에 있어서, 상기 오목부의 내경 또는 폭은, 60 ㎚ 이하인 것을 특징으로 한다.
청구항 8의 발명은, 청구항 1 내지 7 중 어느 한 항에 기재된 발명에 있어서, 상기 원료 가스는 TiCl4 가스이고, 상기 환원 가스는 H2 가스인 것을 특징으로 한다.
청구항 9의 발명은, 오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 플라즈마 처리 장치에 있어서, 진공 배기가 가능하게 이루어진 처리 용기와, 상기 처리 용기 내에서 상기 피처리체를 배치하고 하부 전극으로서 기능하는 배치대와, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내에 원료 가스를 포함하는, 필요한 각종 가스를 도입하고 상부 전극으로서 기능하는 가스 도입 수단과, 상기 가스 도입 수단에 상기 각종 가스를 공급하는 가스 공급 수단과, 상기 배치대와 상기 가스 도입 수단 사이에 플라즈마를 형성하는 플라즈마 형성 수단과, 청구항 1 내지 8 중 어느 한 항에 기재된 성막 방법을 실시하도록 제어하는 제어부를 구비한 것을 특징으로 하는 플라즈마 처리 장치이다.
청구항 10의 발명은, 진공 배기가 가능하게 이루어진 처리 용기와, 오목부를 갖는 절연층이 표면에 형성된 피처리체를 상기 처리 용기 내에서 배치하고 하부 전극으로서 기능하는 배치대와, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내에 원료 가스를 포함하는, 필요한 각종 가스를 도입하고 상부 전극으로서 기능하는 가스 도입 수단과, 상기 가스 도입 수단에 상기 각종 가스를 공급하는 가스 공급 수단과, 상기 배치대와 상기 가스 도입 수단 사이에 플라즈마를 형성하는 플라즈마 형성 수단과, 장치 전체를 제어하는 제어부를 구비한 플라즈마 처리 장치를 이용하여 상기 피처리체의 표면에 티탄을 함유하는 박막을 형성할 때에, 청구항 1 내지 7 중 어느 한 항에 기재된 성막 방법을 실시하도록 상기 플라즈마 처리 장치를 제어하는 컴퓨터에 판독 가능한 프로그램을 기억하는 기억 매체이다.
본 발명에 따른 성막 방법 및 플라즈마 성막 장치에 따르면, 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
진공 배기가 가능하게 이루어진 처리 용기 내에 오목부를 갖는 절연층이 표면에 형성된 피처리체를 수용하고 처리 용기 내에 티탄을 함유하는 원료 가스와 환원 가스를 공급하여 플라즈마 CVD법에 의해 가스를 반응시켜 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 성막 방법에 있어서, 반응이 원료 가스의 반응 율속의 반응 상태가 되도록 원료 가스와 환원 가스의 각 유량을 설정하도록 했기 때문에, 피처리체의 표면에 형성되어 있는 오목부의 내경이나 폭이 작아지거나, 오목부의 애스펙트비가 커져도, 박막의 성막 시의 스텝 커버리지를 향상시킬 수 있다.
도 1은 본 발명 방법을 실시하는 플라즈마 처리 장치의 일례를 도시하는 개략 구성도이다.
도 2는 반도체 웨이퍼 상에 성막 처리를 실시할 때의 피처리체의 상면의 상태의 일례를 도시하는 도면이다.
도 3은 본 발명 방법에 있어서의 원료 가스와 환원 가스의 각 유량의 최적의 범위를 설명하기 위한 그래프이다.
도 4는 H2 유량이 매우 많은 종래의 성막 방법에 의한 H2 유량과 성막 레이트와의 관계를 도시하는 그래프이다.
도 5는 H2 유량을 매우 적게 했을 때의 H2 유량과 성막 레이트와의 관계를 도시하는 그래프이다.
도 6은 도 5 중의 일부를 확대하여 도시하는 그래프이다.
도 7은 H2 유량을 여러 가지로 변경했을 때의 TiCl4 유량과 성막 레이트와의 관계를 도시하는 그래프이다.
도 8은 H2 유량을 여러 가지로 변경했을 때의 염소와 수소와의 원자수비(Cl/H비)와 성막 레이트와의 관계를 도시하는 그래프이다.
도 9는 오목부 내에 있어서의 각 위치의 막 두께의 측정값을 도시하는 그래프이다.
도 10은 오목부 내에 있어서의 막 두께의 측정 부위를 모식적으로 도시하는 도면이다.
도 11은 오목부 내의 성막의 상태를 SEM(전자 현미경)에 의해 찍은 도면 대용 사진이다.
도 12는 도 11 중에 있어서의 특정 부분을 도시하는 확대 사진이다.
도 13은 반도체 웨이퍼의 표면의 오목부의 매립 시의 성막 방법을 도시하는 공정도이다.
이하에, 본 발명에 따른 성막 방법 및 플라즈마 처리 장치의 적합한 일 실시예를 첨부 도면에 기초하여 상세히 서술한다. 도 1은 본 발명 방법을 실시하는 플라즈마 처리 장치의 일례를 도시하는 개략 구성도이다. 도시하는 바와 같이, 본 발명의 플라즈마 처리 장치(20)는, 예컨대 알루미늄, 알루미늄 합금, 스테인리스 스틸 등에 의해 원통체 형상으로 성형된 처리 용기(22)를 갖고 있고, 이 처리 용기(22)는 접지되어 있다.
이 처리 용기(22)의 바닥부(24)에는, 용기 내의 분위기를 배출하기 위한 배기구(26)가 형성되어 있고, 이 배기구(26)에는 진공 배기계(28)가 접속되어 있다. 이 진공 배기계(28)는, 상기 배기구(26)에 접속된 배기 통로(29)를 갖고 있고, 이 배기 통로(29)에는, 그 상류측으로부터 하류측을 향하여 압력 조정을 행하기 위해서 밸브 개방도가 조정 가능하게 이루어진 압력 조정 밸브(30) 및 진공 펌프(32)가 순차 개재되어 설치되어 있다. 이것에 의해, 처리 용기(22) 내를 바닥부 주변부로부터 균일하게 진공 배기할 수 있도록 되어 있다.
이 처리 용기(22) 내에는, 도전성 재료로 이루어지는 지주(34)를 통해 원판 형상의 배치대(36)가 설치되어 있고, 이 위에 피처리체로서, 예컨대 실리콘 기판 등의 반도체 웨이퍼(W)를 배치할 수 있도록 되어 있다. 구체적으로는, 이 배치대(36)는, AlN 등의 세라믹으로 이루어지며, 그 표면이 도전성 재료에 의해 코팅되어 있어, 플라즈마용 전극의 한쪽인 하부 전극을 겸용하는 것이며, 이 하부 전극은 접지되어 있다. 이 배치대(36)에는, 예컨대 직경이 300 ㎜인 반도체 웨이퍼(W)를 배치하도록 되어 있다. 또, 상기 하부 전극으로서 배치대(36) 내에, 예컨대 메시 형상의 도전성 부재를 매립하는 경우도 있다.
이 배치대(36) 내에는, 예컨대 저항 가열 히터 등으로 이루어지는 가열 수단(38)이 매립되어 있어, 반도체 웨이퍼(W)를 가열하고, 이것을 원하는 온도로 유지할 수 있도록 되어 있다. 또한, 이 배치대(36)에는, 반도체 웨이퍼(W)의 주변부를 가압하여 이것을 배치대(36) 상에 고정하는, 도시하지 않은 클램프링이나 반도체 웨이퍼(W)의 반입·반출 시에 반도체 웨이퍼(W)를 밀어올려 승강시키는, 도시하지 않은 리프터핀이 설치되어 있다.
상기 처리 용기(22)의 천장부에는, 플라즈마용 전극의 다른 쪽인 상부 전극과 겸용되는 가스 도입 수단으로서의 샤워 헤드(40)가 설치되어 있고, 이 샤워 헤드(40)는, 천장판(42)과 일체적으로 이루어져 있다. 그리고, 이 천장판(42)의 주변부는, 용기 측벽의 상단부에 대하여 절연재(44)를 통해 기밀하게 부착되어 있다. 이 샤워 헤드(40)는, 예컨대 알루미늄이나 알루미늄 합금 등의 도전 재료에 의해 형성되어 있다.
이 샤워 헤드(40)는, 원형으로 이루어지고 상기 배치대(36)의 상면의 대략 전체면을 덮도록 대향시켜 설치되어 있으며, 배치대(36)와의 사이에 처리 공간(S)을 형성하고 있다. 이 샤워 헤드(40)는, 처리 공간(S)에 각종의 가스를 샤워 형상으로 도입하는 것이며, 샤워 헤드(40)의 하면의 분사면에는 가스를 분사하기 위한 다수의 분사 구멍(46)이 형성된다.
그리고, 이 샤워 헤드(40)의 상부에는, 헤드 내에 가스를 도입하는 가스 도입 포트(48)가 설치되어 있고, 이 가스 도입 포트(48)에는 각종의 가스를 공급하는 가스 공급 수단(50)이 부착되어 있다. 이 가스 공급 수단(50)은, 상기 가스 도입 포트(48)에 접속되어 있는 공급 통로(52)를 갖고 있다.
이 공급 통로(52)에는, 복수의 분기관(54)이 접속되고, 각 분기관(54)에는, 성막용의 티탄을 함유하는 원료 가스로서, 예컨대 TiCl4 가스를 저류하는 TiCl4 가스원(56), 환원 가스로서, 예컨대 H2 가스를 저류하는 H2 가스원(58), 플라즈마 가스 또는 희석 가스로서, 예컨대 Ar 가스를 저류하는 Ar 가스원(60), 질화 가스로서, 예컨대 암모니아를 저류하는 NH3 가스원(62) 및 퍼지 가스 등으로서, 예컨대 N2 가스를 저류하는 N2 가스원(64)이 각각 접속되어 있다. 또, N2 가스를 질화 가스로서 이용하는 경우도 있다. 그리고, 각 가스의 유량은, 각각의 분기관(54)에 개재하여 설치한, 예컨대 매스플로우 컨트롤러와 같은 유량 제어기(66)에 의해 제어된다. 또한, 각 분기관(54)의 유량 제어기(66)의 상류측과 하류측에는, 필요에 따라 상기 각 가스의 공급 및 공급 정지를 행하는 개폐 밸브(68)가 개재되어 설치되어 있다.
또, 여기서는, 각 가스를 하나의 공급 통로(52) 내에서 혼합 상태로 공급하는 경우를 나타내고 있으나, 이것에 한정되지 않고, 일부의 가스 또는 모든 가스를 개별적으로 상이한 공급 통로 내에 공급하고, 샤워 헤드(40) 내에서 혼합시키도록 해도 된다. 또한 공급하는 가스종에 따라서는 공급 통로(52) 내나 샤워 헤드(40) 내에서 혼합시키지 않고, 각 가스를 처리 공간(S)에서 혼합시키는(소위 포스트 믹스) 가스 반송 형태가 이용된다.
또한, 처리 용기(22) 내에 있어서의 상기 샤워 헤드(40)의 외주와 처리 용기(22)의 내벽 사이에는, 예컨대 석영 등으로 이루어지는 링 형상의 절연 부재(69)가 설치되고, 그 하면은 샤워 헤드(40)의 분사면과 동일 수평 레벨로 설정되어 있어, 플라즈마가 편재하지 않도록 되어 있다. 또한, 상기 샤워 헤드(40)의 상면측에는 헤드 가열 히터(72)가 설치되어 있어, 샤워 헤드(40)를 원하는 온도로 조정할 수 있도록 되어 있다.
또한, 이 처리 용기(22)에는, 상기 배치대(36)와 샤워 헤드(40) 사이의 처리 공간(S)에 플라즈마를 형성하는 플라즈마 형성 수단(74)을 갖고 있다. 구체적으로는, 이 플라즈마 형성 수단(74)은, 상기 샤워 헤드(40)의 상부에 접속된 리드선(76)을 갖고 있고, 이 리드선(76)에는, 도중에 매칭 회로(78)를 통해, 예컨대 450 ㎑의 플라즈마 발생용 전원인 고주파 전원(70)이 접속되어 있다.
여기서, 이 고주파 전원(70)에 있어서는, 임의의 크기의 전력을 출력할 수 있도록 출력 전력이 가변적으로 이루어져 있다. 또한, 처리 용기(22)의 측벽에는, 웨이퍼(W)를 통과시키는 개구(79)가 형성되고, 이 개구(79)에는 반도체 웨이퍼(W)의 반입·반출 시에 기밀하게 개폐 가능하게 이루어진 게이트 밸브(80)가 설치된다.
그리고, 이 플라즈마 처리 장치(20)의 전체의 동작을 제어하기 위해서, 예컨대 컴퓨터 등으로 이루어지는 제어부(82)를 갖고 있고, 예컨대 프로세스 압력, 프로세스 온도, 각 가스의 공급량의 제어를 위한 지시, 고주파 전력의 온·오프를 포함한 공급 전력의 지시 등을 행하도록 되어 있다. 그리고, 상기 제어부(82)는 상기 제어에 필요한 컴퓨터 프로그램을 기억하는 기억 매체(84)를 갖고 있다. 이 기억 매체(84)는, 예컨대 플렉서블 디스크, CD(Compact Disc), 하드디스크, 플래시 메모리 또는 DVD 등으로 이루어진다.
[성막 방법의 설명]
다음으로, 이상과 같이 구성된 플라즈마 처리 장치를 이용하여 행해지는 본 발명의 성막 방법에 대해서 도 1 내지 도 3도 참조하여 설명한다. 도 2는 반도체 웨이퍼 상에 성막 처리를 실시할 때의 피처리체의 상면의 상태의 일례를 도시하는 도면, 도 3은 본 발명 방법에 있어서의 원료 가스와 환원 가스의 각 유량의 최적의 범위를 설명하기 위한 그래프이다. 여기서는 플라즈마 처리 방법으로 형성되는 티탄을 함유하는 막으로서 Ti(티탄)막을 성막하는 경우를 예로 들어 설명하지만, 여기서 설명하는 프로세스 조건은 후술하는 바와 같이, 플라즈마 처리 방법으로 형성되는 TiN막(질화티탄막)을 성막하는 경우에도 대략 동일하게 적용할 수 있다.
먼저, 처리 용기(22)의 배치대(36) 상에는, 예컨대 직경이 300 ㎜인 반도체 웨이퍼(W)가 배치되어 있다. 이 반도체 웨이퍼(W)의 상면의 성막 상황은, 예컨대 도 2의 (A)에 도시하는 바와 같이 되어 있고, 웨이퍼(W)의 표면에 오목부(6)가 형성되어 있다. 이 반도체 웨이퍼(W)의 구조는, 도 13의 (A)에서 설명한 구조와 동일하다.
즉, 반도체 웨이퍼(W)의 표면에는, 예컨대 배선층 등이 되는 도전층(2)이 형성되어 있고, 이 도전층(2)을 덮도록 하여 반도체 웨이퍼(W)의 표면 전체에, 예컨대 SiO2막 등으로 이루어지는 절연층(4)이 소정의 두께로 형성되어 있다. 상기 도전층(2)은, 예컨대 불순물이 도프된 실리콘층으로 이루어지며, 구체적으로는, 트랜지스터나 콘덴서 등의 전극 등에 대응하는 경우도 있고, 특히 트랜지스터에 대한 콘택트인 경우에는 NiSi(니켈실리사이드) 등에 의해 형성된다.
그리고, 상기 절연층(4)에는, 상기 도전층(2)에 대하여 전기적 콘택트를 도모하기 위한 스루홀이나 비아홀 등의 콘택트용의 오목부(6)가 형성되어 있다. 이 오목부(6)의 내경[오목부(6)가 홈인 경우에는 폭]은, 예컨대 60 ㎚ 이하이고, 이 애스펙트비(오목부의 깊이와 구멍 직경과의 비)는 10∼20 정도이다. 또, 상기 오목부(6)로서 가늘고 긴 트렌치(홈)를 형성하는 경우도 있다. 이 오목부(6)의 바닥부에 상기 도전층(2)의 표면이 노출된 상태로 되어 있다. 그리고, 이 오목부(6) 내의 바닥면 및 측면을 포함한 반도체 웨이퍼(W)의 표면 전체에, 즉 절연층(4)의 표면과 도전층(2)의 표면에 전술한 바와 같은 기능을 갖는 배리어층을 형성하게 된다.
먼저, 가스 공급 수단(50)으로부터 티탄을 함유하는 원료 가스인 TiCl4 가스와 환원 가스인 H2 가스와, 플라즈마용 가스(희석 가스)인 Ar 가스를, 각각 가스 도입 수단인 샤워 헤드(40)에 소정의 유량으로 흘리고, 이들 각 가스를 샤워 헤드(40)로부터 처리 용기(22) 내에 도입하며, 또한 진공 배기계(28)의 진공 펌프(32)에 의해 처리 용기(22) 내를 진공 배기하여, 소정의 압력으로 유지한다.
이와 동시에, 플라즈마 형성 수단(74)의 고주파 전원(70)으로부터, 450 ㎑의 고주파를 상부 전극인 샤워 헤드(40)에 인가하고, 샤워 헤드(40)와 하부 전극으로서의 배치대(36) 사이에 고주파 전계를 가하여 전력을 투입한다. 이것에 의해, Ar 가스가 플라즈마화되고, TiCl4 가스와 H2 가스를 반응시켜, 반도체 웨이퍼(W)의 표면에 도 2의 (B)에 도시하는 바와 같이 박막으로서 Ti막(8)이 플라즈마 CVD(Chemical Vapor Deposition)법에 의해 성막되게 된다.
반도체 웨이퍼(W)의 온도는, 배치대(36)에 매립한 저항 가열 히터로 이루어지는 가열 수단(38)에 의해 소정의 온도로 가열 유지된다. 이것에 의해, 반도체 웨이퍼(W)의 상면 뿐만 아니라, 오목부(6) 내의 바닥면이나 측면에도 Ti막(8)이 퇴적되게 된다. 이 때, 본 발명 방법에 있어서는, 성막 시의 반응이 원료 가스의 반응 율속의 반응 상태가 되도록 상기 원료 가스와 환원 가스의 각 유량을 설정한다.
이것에 의해, 반도체 웨이퍼(W)의 상면 뿐만 아니라, 오목부(6) 내의 바닥면이나 측면에도 Ti막(8)이 퇴적되게 된다. 즉, 후술하는 바와 같이 종래의 성막 방법에 있어서는, 원료 가스인 TiCl4 가스의 유량, 예컨대 12 sccm에 대하여 훨씬 많은 유량, 예컨대 4000 sccm의 환원 가스인 H2 가스를 공급하여, 원료 가스의 공급 율속의 반응 상태로 하여 성막 처리를 행하고 있었다. 이와 같이, 환원 가스를 다량으로 공급한 이유는, 퇴적하는 막 중에 막 특성의 열화를 일으키는 Cl 원자수가 잔류하는 것을 염려했기 때문이다.
이와 같이, 원료 가스의 공급 율속의 반응 상태에서 성막 처리를 행하는 경우에는, 웨이퍼(W)의 상면에 TiCl4 가스가 도착하면 다량으로 존재하는 H2 가스와 즉시 반응하여 웨이퍼(W)의 상면측에 박막이 퇴적되기 쉬워지고, 웨이퍼(W)의 상면에서 TiCl4 가스가 소비되어 버려 오목부 내에 TiCl4 가스가 침입하기 어려워진다. 이 결과, 오목부 내의 바닥면이나 측벽에 박막이 퇴적되기 어려워져 스텝 커버리지가 저하된다고 생각된다.
이에 비하여, 본 발명과 같이, 종래의 성막 방법과 비교하여 환원 가스인 H2 가스의 유량을 대폭으로 줄여 상술한 바와 같이 원료 가스의 반응 율속의 반응 상태에서 성막 처리를 행함으로써, H2 가스의 존재가 적어지기 때문에 웨이퍼(W)의 상면 부분에서만 TiCl4 가스가 다 소비된다는 현상이 없어지고, 이 결과, TiCl4 가스가 오목부(6) 내의 내부까지 침입하기 쉬워진다. 이 결과, 오목부(6) 내의 바닥면이나 측벽에도 박막이 충분히 퇴적되어, 스텝 커버리지를 향상시킬 수 있다.
이 본 발명 방법에 있어서의 원료 가스와 환원 가스의 유량에 대한 프로세스 조건은, 도 3에 도시하는 바와 같이 가로축이 TiCl4 가스인 유량과 세로축이 H2 가스인 유량과의 관계를 도시하는 그래프에 있어서, 직선(L1)보다도 하방의 사선으로 나타내는 영역이 된다. 또 직선(L1)은 후술하는 바와 같이, 도 3 중의 A1 포인트와 A2 포인트를 연결하는 직선이며, 좌표를 (TiCl4 가스 유량 sccm, H2 가스 유량 sccm)으로 한 경우, A1은 (12, 50)이고, A2는 (20, 100)이다. 이 직선(L1)보다도 하방의 영역이 후술하는 바와 같이, 원료 가스의 반응 율속의 반응 상태가 되는 영역이다. 바람직하게는, 공급되는 TiCl4 가스와 H2 가스의 Cl 원자수와 H 원자수의 원자수비, 즉 Cl/H비가 "1.5"가 되는 직선(L2)과 Cl/H비가 "0.5"가 되는 직선(L3)에 의해 둘러싸이는 영역이 좋고, 보다 더 바람직하게는 Cl/H비가 "1.3"이 되는 직선(L4)과 Cl/H비가 "0.7"이 되는 직선(L5)에 의해 둘러싸이는 영역이 좋다. 이 점에 대해서는, 후술한다.
또한, 프로세스 온도 및 프로세스 압력에 대해서는, 모두 종래의 성막 방법과 대략 동일하며, 프로세스 온도는 예컨대 400℃∼700℃의 범위 내이고, 프로세스 압력은, 예컨대 133 ㎩∼1333 ㎩의 범위 내이다.
[프로세스 조건의 최적비에 이르는 과정의 설명]
다음으로, 도 3에 도시하는 그래프와 같은 프로세스 조건의 최적의 범위를 구하기에 이르는 과정에 대해서 설명한다. 도 4는 H2 유량이 매우 많은 종래의 성막 방법에 의한 H2 유량과 성막 레이트와의 관계를 도시하는 그래프, 도 5는 H2 유량을 매우 적게 했을 때의 H2 유량과 성막 레이트와의 관계를 도시하는 그래프, 도 6은 도 5 중의 일부를 확대하여 도시하는 그래프이며, 성막 레이트가 피크가 된 부근을 확대하여 도시하는 그래프이다. 도 7은 H2 유량을 여러 가지로 변경했을 때의 TiCl4 유량과 성막 레이트와의 관계를 도시하는 그래프, 도 8은 H2 유량을 여러 가지로 변경했을 때의 염소와 수소와의 원자수비(Cl/H비)와 성막 레이트와의 관계를 도시하는 그래프이다. 이 이후에 설명하는 Ti막의 성막 처리에 대해서는, 도 1에서 설명한 바와 같은 플라즈마 처리 장치를 이용하고 있다.
먼저, 최초로 Ti막을 성막할 때의 종래의 성막 방법에 대해서 H2 유량과 성막 레이트와의 관계에 대해서 검증하였다. 이 때의 프로세스 조건에 대해서는, 종래의 성막 방법에서는 막 중의 Cl 농도를 저감시키는 것을 의도하여 TiCl4 가스의 유량에 대하여 H2 가스의 유량을 다량으로 공급하고 있으며, 여기서는 TiCl4 가스가 12 sccm인 데 비하여, H2 가스의 유량을 500 sccm∼4000 sccm의 범위에서 변화시키고 있다. 또한 플라즈마용 가스인 Ar 가스의 유량을 1600 sccm으로 설정하고 있다.
또한 프로세스 압력은 667 ㎩, 프로세스 온도는 550℃, 고주파 전력은 800 W(와트)로 각각 설정하고 있고, 또한 성막 시간은 30 sec이다. 여기서의 막 두께의 측정은, 웨이퍼의 오목부 내의 바닥면이 아니라, 웨이퍼의 상면에 퇴적한 박막의 두께를 측정하고 있고, 이 점은 이후의 그래프에 있어서 나타내는 성막 레이트도 마찬가지이다.
도 4에 도시하는 바와 같이, H2 유량의 증가에 비례하여 성막 레이트도 대략 직선적으로 증가하는 것을 알 수 있다. 이와 같이 TiCl4 가스의 유량과 비교하여 H2 가스가 대폭으로 공급되어 있는 조건하에서는, Ti막의 성막 반응은 TiCl4 가스의 공급 율속 반응이 되기 때문에, 웨이퍼의 상면 부근에서 성막 반응이 발생하고, 거기서 TiCl4 가스가 소비되어 버린다. 이 때문에, 홀 등의 오목부 내에 침입하는 TiCl4 가스가 매우 적어지고, 이 결과, 오목부 내의 바닥면이나 측벽에 퇴적하는 Ti막이 웨이퍼 표면의 막 두께에 비하여 매우 얇아져 스텝 커버리지가 악화되고 있었다.
그래서, 종래의 성막 방법과 비교하여, H2 가스 유량을 매우 적게 한 영역에서의 성막 레이트에 대해서 검토하였다. 여기서는 프로세스 온도, 프로세스 압력, 성막 시간, 고주파 전력은, 도 4에 도시한 경우와 각각 동일하다. 또한 TiCl4 가스의 유량을 12 sccm과 20 sccm의 2종류로 하고, H2 가스 유량을 30 sccm∼500 sccm(Ar=2000 sccm)의 범위 내에서 변화시켰다. 이 때의 결과를 도 5 및 도 6에 도시한다. 도 5 및 도 6에 도시하는 바와 같이, 성막 레이트에 대해서, H2 가스 유량이 매우 적은 유량 영역, 예컨대 50 sccm∼100 sccm 정도의 유량 영역에 있어서 피크가 발생하는 것을 확인할 수 있었다. 이 피크는, TiCl4 유량이 12 sccm일 때에는 H2 유량이 50 sccm일 때의 포인트(A1)이고, TiCl4 유량이 20 sccm일 때에는 H2 유량이 100 sccm일 때의 포인트(A2)이다.
즉, H2 유량이 적은 상태로부터 피크 위치까지 증가할 때에는, 성막 레이트는 H2 유량의 증가에 따라 급격하게 증가하고, 피크 위치를 지나고 나서는, H2 유량이 증가해도 성막 레이트는 대략 일정하거나, 또는 조금씩 감소하는 경향이 되고 있는 것을 알 수 있다. 이 이유는, 도 5 및 도 6에 있어서 피크 위치를 경계로 하여, 피크 위치보다 우측의 H2 유량이 많은 영역에서는, TiCl4 가스의 공급 율속의 반응 영역으로 되어 있고, 피크 위치보다 좌측의 H2 유량이 적은 영역에서는, TiCl4 가스의 반응 율속의 영역으로 되어 있기 때문이다. 여기서 도 6 중의 포인트(A1)는 도 3 중의 포인트(A1)에 대응하고, 도 6 중의 포인트(A2)는 도 3 중의 포인트(A2)에 대응한다.
다음으로, 성막 레이트에 대해서 TiCl4 가스 유량의 의존성에 대해서 검토를 행하였다. 여기서는 H2 가스 유량을 여러 가지로 변경하면서 TiCl4 가스 유량과 성막 레이트와의 관계에 대해서 검증하였다. 프로세스 조건에 대해서는, 프로세스 온도, 프로세스 압력, 성막 시간, 고주파 전력은, 도 4에 도시한 경우와 각각 동일하다. 또한 H2 가스 유량을 30 sccm, 40 sccm, 50 sccm(Ar은 어떠한 경우에도 2000 sccm)과 종래 방법의 표준인 4000 sccm(Ar=1600 sccm)의 4종류로 하고, TiCl4 가스 유량을 4 sccm∼20 sccm의 범위 내에서 변화시켰다. 이 때의 결과를 도 7 및 도 8에 도시한다. 도 8은 도 7에 도시하는 결과에 대해서, TiCl4와 H2의 각 가스 유량에 있어서의 원자수비(Cl/H비)를 가로축에 취하여 재기록한 것이다. 여기서 예컨대 "Cl/H비=1"이란, TiCl4와 H2와의 유량비로 환산하면 "TiCl4 유량/H2 유량=1/2"의 관계가 된다.
도 7 및 도 8에 도시하는 바와 같이, 종래의 성막 방법을 나타내는 "표준(H2: 4000 sccm)"의 경우에는, TiCl4 가스의 유량을 증가함에 따라, 성막 레이트는 직선적으로 단지 증가하고 있는 것을 알 수 있다. 이것은, 상기 가스 공급량의 전체 영역에 있어서 TiCl4 가스의 공급 율속의 반응 상태로 되어 있기 때문이다.
이에 비하여, H2 가스 유량이 30 sccm∼50 sccm인 경우에는, 성막 레이트는 TiCl4 가스의 유량이 증가함에 따라 점차로 증가하고, 가스 유량이 12 sccm∼20 sccm 정도인 곳에서 피크가 되며 그 후에는 점차로 저하되고 있다. 또, H2 가스 유량이 40 sccm 및 50 sccm인 경우에도, 그래프 중에서는 나타나 있지 않으나, H2 가스 유량이 30 sccm일 때의 그래프의 경향과 마찬가지로 성막 레이트는 피크를 지난 후에 저하될 것으로 생각된다. 이 경우, 도 7에 도시하는 경우에는, 피크 위치는 H2 가스 유량에 의존하여 조금씩 좌우 방향(TiCl4 가스의 유량 방향)으로 이동하고 있으나, 도 8에 도시하는 바와 같이, 가로축에 Cl/H비를 취한 그래프에 있어서는, H2 가스 유량에 관계없이, Cl/H비가 대략 "1"인 위치가 피크가 되고 있고, 이것보다 우측 방향의 영역으로 감에 따라 점차로 감소하고 있다.
여기서 "Cl"은 성막 시의 TiCl4 가스 유량 중에 함유되는 전체 Cl 원자수를 나타내고, "H"는 성막 시의 H2 가스 유량 중에 함유되는 전체 H 원자수를 나타내고 있다. 또, Cl/H비=1은 전술한 바와 같이 TiCl4와 H2와의 유량비 "TiCl4 유량/H2 유량"="1/2"이 된다.
이와 같이, 도 7에 있어서, H2 가스 유량이 적은 경우(30 sccm∼50 sccm)에만, TiCl4 유량에 대하여 성막 레이트의 피크가 발생하는 결과, 종래의 H2 가스 유량이 다량인 성막 방법에서는 웨이퍼 상면의 근방에서 TiCl4 가스가 소비되어 버려 콘택트홀 등의 오목부 내에 침입하는 TiCl4 가스의 양이 감소해 버린다. 한편, H2 가스 유량이 적은 경우라도 TiCl4 가스 유량이 적은 영역에서는, 마찬가지로 웨이퍼 상면의 근방에서 TiCl4 가스가 소비되어 버리지만, 성막 레이트가 피크를 갖는 부근의 영역에서는, 웨이퍼(W)의 상면 근방에서 TiCl4 가스가 다 소비되지 않고 남은 TiCl4 가스가 존재할 수 있기 때문에, 따라서, 이 여분의 TiCl4 가스가 오목부 내에 침입해서 성막이 발생하여, 스텝 커버리지의 개선을 기대할 수 있는 것을 알 수 있다.
또한 성막 시의 플라즈마 중에서는 TiCl4에 기인하는 Cl 원자와 H2 가스에 기인하는 H 원자가 HCl(기체)이 되어 배기되지만, 도 8에 있어서, 성막 레이트가 Cl/H비=대략 1인 부분을 피크로 하고 있는 것은, Cl 원자 1개를 환원하기 위해서는 H 원자가 1개 필요한 것을 나타내고 있으며, 성막 시에 발생한 Cl 원자를 과부족없이 제거할 수 있을 만큼의 H 원자의 양이 있는 경우에 성막 반응이 반응 율속 영역이 되어, 스텝 커버리지도 좋아진다고 하는 것을 말할 수 있게 된다.
따라서, 전술한 바와 같이, TiCl4 가스(원료 가스)의 반응 율속의 반응 상태가 되도록 원료 가스와 환원 가스의 각 유량을 설정하는 것이 좋고, 특히 "Cl/H비=1"이 되는 근방이 스텝 커버리지를 개선하기 위해서 바람직한 것을 알 수 있다. 이 경우, 처리 용기 내의 분위기 중의 Cl/H비는, 바람직하게는 0.5∼1.5의 범위 내, 보다 바람직하게는 0.7∼1.3의 범위 내이며, 상기 범위를 일탈하면, 도 8로부터 명백하듯이 성막 레이트가 저하되기 때문에 바람직하지 않다.
따라서, 앞서 도 3을 참조하여 설명한 바와 같이, 원료 가스와 환원 가스의 프로세스 조건은, 도 3 중에 있어서 직선(L1)보다도 하방의 영역, 즉 원료 가스의 반응 율속의 반응 상태가 되는 영역이고, 바람직하게는, 공급되는 TiCl4 가스와 H2 가스의 Cl 원자수와 H 원자수의 원자수비, 즉 Cl/H비가 "1.5"가 되는 직선(L2)과 Cl/H비가 "0.5"가 되는 직선(L3)에 의해 둘러싸이는 영역이 좋으며, 보다 더 바람직하게는 Cl/H비가 "1.3"이 되는 직선(L4)과 Cl/H비가 "0.7"이 되는 직선(L5)에 의해 둘러싸이는 영역이 좋다. 여기서 도 7 및 도 8 중의 포인트(P1)는, 도 3 중의 포인트(P1)에 대응하고, 도 7 및 도 8 중의 포인트(P2)는, 도 3 중의 포인트(P2)에 대응한다.
이와 같이, 본 발명과 같이, 종래의 성막 방법과 비교하여 환원 가스인 H2 가스의 유량을 대폭으로 줄여 상술한 바와 같이 원료 가스의 반응 율속의 반응 상태에서 성막 처리를 행함으로써, H2 가스의 존재가 적어지기 때문에 웨이퍼(W)의 상면 근방 부분에서만 TiCl4 가스가 다 소비된다는 현상이 없어지고, 이 결과, TiCl4 가스가 오목부(6) 내의 내부까지 침입하기 쉬워진다. 이 결과, 오목부(6) 내의 바닥면이나 측벽에도 박막이 충분히 퇴적되어, 스텝 커버리지를 향상시킬 수 있다.
[실제의 성막 처리에 의한 평가]
다음으로, 실리콘 기판으로 이루어지는 반도체 웨이퍼(W)에 대하여 종래의 성막 방법과 본 발명의 성막 방법을 이용하여 실제로 Ti막의 성막 처리를 행했기 때문에, 그 평가 결과에 대해서 설명한다.
성막 시의 프로세스 조건은, 종래의 성막 방법의 경우에는, 프로세스 온도는 550℃, 프로세스 압력은 667 ㎩, 각 가스 유량에 대해서는 TiCl4/Ar/H2=12/1600/4000 sccm이다. 투입한 고주파 전력은 800 W이고, 성막 시간은 30 sec이다.
또한, 본 발명 방법의 경우에는, 대표로서 도 3, 도 7 및 도 8 중의 포인트(P2)에 대해서 행하고 있다. 즉, 프로세스 온도는 550℃, 프로세스 압력은 667 ㎩, 각 가스 유량에 대해서는 TiCl4/Ar/H2=20/2000/40 sccm이다. 투입한 고주파 전력은 800 W이고, 성막 시간은 30 sec이다. 즉, 종래의 성막 방법에 비하여 TiCl4 가스와 H2 가스의 유량만이 상이하다. 또한 실리콘 기판 상에 형성되어 있는 홀 형상의 오목부의 직경은 60 ㎚, 애스펙트비는 10이다.
도 9는 오목부 내에 있어서의 각 위치의 막 두께의 측정값을 도시하는 그래프, 도 10은 오목부 내에 있어서의 막 두께의 측정 부위를 모식적으로 도시하는 도면, 도 11은 오목부 내의 성막의 상태를 SEM(전자 현미경)에 의해 찍은 도면 대용 사진, 도 12는 도 11 중에 있어서의 특정 부분을 도시하는 확대 사진이다. 도 9 및 도 10에 도시하는 바와 같이, 도 9 중의 "톱"은 웨이퍼(W)의 상면의 표면 상의 막 두께를 나타내고, 보텀이란 오목부(6) 내의 바닥면 상의 막 두께를 나타낸다. 또한 사이드(톱), 사이드(미들) 및 사이드(보텀)은, 오목부 내의 측벽의 상단, 중단 및 하단의 막 두께를 각각 나타낸다.
도 9에 도시하는 바와 같이, 종래의 성막 방법은, 톱, 보텀, 사이드(톱), 사이드(미들), 사이드(보텀)의 순으로, 각각 12.4 ㎚, 8.5 ㎚, 3.9 ㎚, 1.8 ㎚, 0.8 ㎚로 되어 있다. 이에 비하여, 본 발명 방법은 상기 순서로, 각각 10.1 ㎚, 11.7 ㎚, 3.9 ㎚, 4.0 ㎚, 3.7 ㎚로 되어 있다.
따라서, 스텝 커버리지[(각 위치의 막 두께/톱의 막 두께)×100]는, 종래의 성막 방법에서는 보텀, 사이드(톱), 사이드(미들), 사이드(보텀)의 순으로, 각각 68.7%, 31.8%, 14.4%, 6.6%로 되어 있다.
이에 비하여, 본 발명 방법은 상기 순서로, 각각 116.1%, 39.2%, 39.6%, 36.9%로 되어 있다. 이 결과로부터, 오목부 내의 바닥면에서의 스텝 커버리지가 종래의 성막 방법에서는 68.7%였던 것이, 본 발명 방법에서는 116.1%가 되어, 대폭으로 개선할 수 있었던 것을 알 수 있다.
또한 오목부 내의 측벽에 대해서는, 종래의 성막 방법의 경우에는, 사이드(톱)과 사이드(보텀) 사이에서 25.2 ㎚(=31.8-6.6)의 막 두께의 차가 있었으나, 본 발명 방법의 경우에는 2.3 ㎚(=39.2-36.9)의 막 두께의 차가 되어, 종래의 성막 방법과 비교하여 측벽에도 막 두께를 균일하게 성막할 수 있을 뿐만 아니라, 막 두께도 충분히 두껍게 성막할 수 있으며, 이 점으로부터도 스텝 커버리지를 개선할 수 있었던 것을 알 수 있다.
또, 상기 실시형태에서는, 플라즈마용 가스로서 Ar 가스를 이용하였으나, 이것에 한정되지 않고, He, Ne 등의 다른 희(希)가스를 이용해도 된다. 또한, 여기서는 원료 가스로서 TiCl4 가스를 이용하였으나, 이것에 한정되지 않고, TDMAT(Ti[N(CH3)2]4: 테트라키스디메틸아미노티탄) 가스나 TDEAT(Ti[N(C2H5)2]4: 테트라키스디에틸아미노티탄) 가스 등을 이용해도 된다.
또한, 상기 실시예에서는 플라즈마 CVD법에 의해 성막하는 Ti를 포함하는 박막으로서 Ti막을 형성하는 경우를 예로 들어 설명하였으나, 이것에 한정되지 않고, TiN막을 성막하는 경우에도 본 발명을 적용할 수 있다. 이 경우, 본 발명 방법에서 설명한 Ti막의 성막 시에 질화 가스로서, 예컨대 질소(N2) 가스를 추가하여 흘림으로써 상기 TiN막을 형성할 수 있다. 또한 이 질화 가스로서 N2 가스에 한정되지 않고, NH3 가스, 히드라진(H2N-NH2) 가스나 모노메틸히드라진(CH3-NH-NH2) 가스 등을 이용해도 된다.
또한, 여기서는 피처리체로서 반도체 웨이퍼를 예로 들어 설명하였으나, 이 반도체 웨이퍼에는 실리콘 기판이나 GaAs, SiC, GaN 등의 화합물 반도체 기판도 포함되며, 나아가서는 이들 기판에 한정되지 않고, 액정 표시 장치에 이용하는 유리 기판이나 세라믹 기판 등에도 본 발명을 적용할 수 있다.
2: 도전층 4: 절연층
6: 오목부 8: Ti막
10: TiN막 12: 배리어층
20: 플라즈마 처리 장치 22: 처리 용기
28: 진공 배기계 32: 진공 펌프
36: 배치대 38: 가열 수단
40: 샤워 헤드(가스 도입 수단) 56: TiCl4 가스원
58: H2 가스원 70: 고주파 전원
74: 플라즈마 형성 수단 82: 제어부
84: 기억 매체 W: 반도체 웨이퍼(피처리체)

Claims (10)

  1. 진공 배기가 가능하게 이루어진 처리 용기 내에 오목부를 갖는 절연층이 표면에 형성된 피처리체를 수용하고, 상기 처리 용기 내에 티탄을 함유하는 원료 가스와 환원 가스를 공급하여 플라즈마 CVD법에 의해 상기 가스를 반응시켜 상기 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 성막(成膜) 방법에 있어서,
    상기 반응이 상기 원료 가스의 반응 율속의 반응 상태가 되도록 상기 원료 가스와 상기 환원 가스의 각 유량을 설정하도록 구성한 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서,
    상기 원료 가스는 염소를 함유하는 가스이고, 상기 환원 가스는 수소를 함유하는 가스인 것을 특징으로 하는 성막 방법.
  3. 제2항에 있어서,
    상기 처리 용기 내의 분위기의 염소의 원자수와 수소의 원자수의 비인 Cl/H비는 0.5∼1.5의 범위 내가 되도록 상기 원료 가스와 상기 환원 가스의 각 유량을 설정하도록 한 것을 특징으로 하는 성막 방법.
  4. 제2항에 있어서,
    상기 처리 용기 내의 분위기의 염소의 원자수와 수소의 원자수의 비인 Cl/H비는 0.7∼1.3의 범위 내가 되도록 상기 원료 가스와 상기 환원 가스의 각 유량을 설정하도록 한 것을 특징으로 하는 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 처리 용기 내에 질화 가스가 공급되는 것을 특징으로 하는 성막 방법.
  6. 제5항에 있어서,
    상기 질화 가스는 질소인 것을 특징으로 하는 성막 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 오목부의 내경 또는 폭은, 60 ㎚ 이하인 것을 특징으로 하는 성막 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 원료 가스는 TiCl4 가스이고, 상기 환원 가스는 H2 가스인 것을 특징으로 하는 성막 방법.
  9. 오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 티탄을 함유하는 박막을 형성하는 플라즈마 처리 장치에 있어서,
    진공 배기가 가능하게 이루어진 처리 용기와,
    상기 처리 용기 내에서 상기 피처리체를 배치하고 하부 전극으로서 기능하는 배치대와,
    상기 피처리체를 가열하는 가열 수단과,
    상기 처리 용기 내에 원료 가스를 포함하는, 필요한 각종 가스를 도입하고, 상부 전극으로서 기능하는 가스 도입 수단과,
    상기 가스 도입 수단에 상기 각종 가스를 공급하는 가스 공급 수단과,
    상기 배치대와 상기 가스 도입 수단 사이에 플라즈마를 형성하는 플라즈마 형성 수단과,
    제1항 내지 제4항 중 어느 한 항에 기재된 성막 방법을 실시하도록 제어하는 제어부
    를 구비한 것을 특징으로 하는 플라즈마 처리 장치.
  10. 진공 배기가 가능하게 이루어진 처리 용기와,
    오목부를 갖는 절연층이 표면에 형성된 피처리체를 상기 처리 용기 내에서 배치하고, 하부 전극으로서 기능하는 배치대와,
    상기 피처리체를 가열하는 가열 수단과,
    상기 처리 용기 내에 원료 가스를 포함하는, 필요한 각종 가스를 도입하고, 상부 전극으로서 기능하는 가스 도입 수단과,
    상기 가스 도입 수단에 상기 각종 가스를 공급하는 가스 공급 수단과,
    상기 배치대와 상기 가스 도입 수단 사이에 플라즈마를 형성하는 플라즈마 형성 수단과,
    장치 전체를 제어하는 제어부
    를 구비한 플라즈마 처리 장치를 이용하여 상기 피처리체의 표면에 티탄을 함유하는 박막을 형성할 때에,
    제1항 내지 제4항 중 어느 한 항에 기재된 성막 방법을 실시하도록 상기 플라즈마 처리 장치를 제어하는 컴퓨터에 판독 가능한 프로그램을 기억하는 기억 매체.
KR1020100040860A 2009-05-08 2010-04-30 성막 방법, 플라즈마 처리 장치 및 기억 매체 KR101217393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009113799A JP5560589B2 (ja) 2009-05-08 2009-05-08 成膜方法及びプラズマ成膜装置
JPJP-P-2009-113799 2009-05-08

Publications (2)

Publication Number Publication Date
KR20100121418A true KR20100121418A (ko) 2010-11-17
KR101217393B1 KR101217393B1 (ko) 2012-12-31

Family

ID=43053005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040860A KR101217393B1 (ko) 2009-05-08 2010-04-30 성막 방법, 플라즈마 처리 장치 및 기억 매체

Country Status (4)

Country Link
JP (1) JP5560589B2 (ko)
KR (1) KR101217393B1 (ko)
CN (1) CN101880869A (ko)
TW (1) TWI515326B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6917315B2 (ja) * 2018-01-15 2021-08-11 東京エレクトロン株式会社 プリコート方法及び成膜方法
JP7080111B2 (ja) 2018-06-19 2022-06-03 東京エレクトロン株式会社 金属膜の形成方法及び成膜装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211134A (ja) * 1991-10-07 1993-08-20 Sumitomo Metal Ind Ltd 薄膜の形成方法及び薄膜形成装置
JP3336402B2 (ja) * 1992-09-14 2002-10-21 東京エレクトロン株式会社 薄膜の形成方法
JPH0741948A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
JPH088212A (ja) * 1994-06-22 1996-01-12 Sony Corp プラズマｃｖｄ方法
JP3636866B2 (ja) * 1997-07-16 2005-04-06 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US20070116872A1 (en) 2005-11-18 2007-05-24 Tokyo Electron Limited Apparatus for thermal and plasma enhanced vapor deposition and method of operating
JPWO2007125836A1 (ja) * 2006-04-24 2009-09-10 東京エレクトロン株式会社 Ｔｉ膜の成膜方法

Also Published As

Publication number Publication date
JP5560589B2 (ja) 2014-07-30
TWI515326B (zh) 2016-01-01
KR101217393B1 (ko) 2012-12-31
JP2010263126A (ja) 2010-11-18
CN101880869A (zh) 2010-11-10
TW201114942A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
US9640404B2 (en) Method of forming tungsten film
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
KR101163277B1 (ko) 성막 방법 및 기판 처리 장치
KR100960162B1 (ko) 성막 처리 방법
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
KR20160079031A (ko) 텅스텐막의 성막 방법
US11488830B2 (en) Oxygen free deposition of platinum group metal films
JP6426893B2 (ja) コンタクト層の形成方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
JP6391355B2 (ja) タングステン膜の成膜方法
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
KR20090032963A (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
KR20180034265A (ko) 니켈 배선의 제조 방법
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
KR101217393B1 (ko) 성막 방법, 플라즈마 처리 장치 및 기억 매체
JP2011100962A (ja) 成膜方法及びプラズマ処理装置
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
KR101006056B1 (ko) 성막 장치 및 성막 방법
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
KR102597990B1 (ko) 알루미늄 및 질소를 포함하는 물질의 선택적 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 8