KR101163277B1 - 성막 방법 및 기판 처리 장치 - Google Patents

성막 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101163277B1
KR101163277B1 KR1020097007662A KR20097007662A KR101163277B1 KR 101163277 B1 KR101163277 B1 KR 101163277B1 KR 1020097007662 A KR1020097007662 A KR 1020097007662A KR 20097007662 A KR20097007662 A KR 20097007662A KR 101163277 B1 KR101163277 B1 KR 101163277B1
Authority
KR
South Korea
Prior art keywords
film
processing chamber
titanium
gas
plasma
Prior art date
Application number
KR1020097007662A
Other languages
English (en)
Other versions
KR20090069298A (ko
Inventor
겐사쿠 나루시마
후미타카 아마노
사토시 와카바야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090069298A publication Critical patent/KR20090069298A/ko
Application granted granted Critical
Publication of KR101163277B1 publication Critical patent/KR101163277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

저온 하에서도 양질의 Ti막을 포함하는 배리어층을 효율 좋게 형성할 수 있도록 하고, 그 Ti막과 하지의 계면 영역에 자기 정합적으로 TiSix막을 형성할 수 있도록 한다.
TiSix막(507)을 형성하는 공정에서는 티탄 화합물 가스를 처리실에 도입하여 티탄 화합물 가스를 Si 기판(502)의 Si 표면상에 흡착시키는 제 1 공정과, 티탄 화합물 가스의 처리실로의 도입을 정지하여, 처리실 내에 잔류하고 있는 티탄 화합물 가스를 제거하는 제 2 공정과, 수소 가스를 처리실에 도입하면서 처리실 내에 플라즈마를 생성하여, Si 표면에 흡착시킨 티탄 화합물 가스를 환원함과 동시에 Si 표면의 실리콘과 반응시켜 TiSix막(507)을 형성하는 제 3 공정을 처리실에 아르곤 가스를 도입하지 않고 복수회 반복한다.

Description

성막 방법 및 기판 처리 장치 {METHOD OF FILM DEPOSITION AND APPARATUS FOR TREATING SUBSTRATE}
본 발명은 반도체 웨이퍼, FPD(Flat Panel Display) 기판 등의 피처리 기판 상에 소정의 막을 성막하는 성막 방법 및 기판 처리 장치에 관한 것이다.
CMOS 트랜지스터 등의 반도체 디바이스에서는 배선층과 기판, 배선층과 배선층 등의 접속 구조를 갖는다. 구체적으로는 예를 들면 도 17에 나타내는 바와 같이, Si 기판(Si 웨이퍼)의 p/n 불순물 확산층(확산층)(10)과 제 1 배선의 사이에는 콘택트홀(20)이 형성되고, 제 1 배선과 제 2 배선의 사이에는 비어홀(30)이 형성된다. 이와 같은 콘택트홀(20) 및 비어홀(30)에는 텅스텐이나 동 등의 금속이 매립되고, Si 기판이나 배선층이 전기적으로 접속된다. 근래에는 이 금속의 매립에 앞서, 콘택트홀(20) 및 비어홀(30)에 Ti/TiN 적층막 등의 배리어층을 성막하고, 배리어층(22, 32)이 형성된다.
종래, 이러한 Ti막이나 TiN막의 형성에는 물리적 증착(PVD)법이 이용되어 왔다. 그런데, 반도체 디바이스의 미세화 및 고집적화가 진행된 오늘에 있어서는 콘 택트홀이나 비어홀의 애스펙트비(구경과 깊이의 비)가 극히 커지고 있다. 이 때문에, 배리어층의 형성에는 스텝 커버리지가 좋은 화학적 증착(CVD)법이 많이 채용되고 있다.
그런데, 확산층(10)과 콘택트홀(20) 내의 금속의 콘택트 저항을 내리기 위해서는 예를 들면 배리어층(22)과 확산층(10)의 사이에 TiSix막(티탄 실리사이드막) 등의 합금층(12)을 개재시켜, 배리어층(22)과 확산층(10)의 계면에 있어서의 일함수를 조절하는 것에 의해, 그 일함수차에 의거하는 쇼트키 장벽을 낮게 하는 것이 바람직하다.
이러한 TiSix막의 형성에는 예를 들면 플라즈마 CVD법을 이용할 수 있다. 이 방법에서는 원료 가스로서 TiC14를 이용함과 동시에, 환원 가스로서 H2 가스 등을 이용하여, 온도 650℃ 정도에서 Ti막을 성막하고, 동시에 그 일부를 Si 기판과 반응시켜 자기 정합적으로 합금층(12)을 형성한다.
그 밖에도, 소정의 막두께의 Ti막을 복수의 공정으로 분할하여 성막하는 방법이 제안되고 있다. 예를 들면, 하기 특허문헌 1에는 이러한 분할 성막 방법으로서 플라즈마 SFD(Sequential Flow Deposition)가 개시되어 있다. 이 처리 방법에 의하면, 예를 들면 450℃ 이하의 저온 하에서 성막해도 Ti막의 박리가 방지되어, 결과적으로 양호한 막질의 Ti막을 형성할 수 있다.
특허문헌 1: 일본국 특허공개공보 제2004-232080호
그런데, 근래, 주로 반도체 디바이스의 고속화를 목적으로 한 성막 온도의 저온화의 요청이 높아지고 있다. 이 때문에, 콘택트홀의 배리어층 형성에 있어서도 피처리 기판을 저온(예를 들면 450℃ 이하)으로 유지하는 것이 바람직하다. 그런데, 종래의 플라즈마 CVD법을 이용하여 저온 하에서 Ti막을 형성하면, Cl이 Ti막 중에 다량으로 잔류해 버리고, 그 결과, Ti막의 저항값을 상승시켜 버린다고 하는 문제가 있었다.
이 때문에, 플라즈마 SFD 처리에 의한 Ti막 형성 처리에 의하면, 저온 하에서도 Cl의 잔류가 극히 적은 양질의 Ti막을 형성할 수 있다. 그런데, 이 플라즈마 SFD 처리를, 예를 들면 650℃ 이상의 고온 하에서 실행하여 형성한 Ti막에 대해서는 Si 기판과 반응하여 양호하게 실리사이드화되어, 양호한 TiSix막을 형성할 수 있는데 반해, 예를 들면 450℃ 이하의 저온 하에서 실행하여 형성한 Ti막에 대해서는 실리사이드화되기 어려워, 양호한 TiSix막을 형성하는 것은 곤란하다고 하는 문제가 있었다.
그래서, 본 발명은 이러한 문제를 감안해서 이루어진 것으로서, 그 목적으로 하는 바는 저온 하에서도 양질의 Ti막을 포함하는 배리어층을 효율 좋게 형성할 수 있고, 또한 그 Ti막과 하지(下地)의 계면 영역에 자기 정합적으로 TiSix막을 형성할 수 있는 성막 방법 등을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명의 임의의 관점에 의하면, 처리실 내에서 피처리 기판에 티탄막 또는 티탄 화합물막을 형성하는 성막 방법으로서, 상기 피처리 기판에 티탄 실리사이드막을 형성하는 티탄 실리사이드막 형성 공정과, 상기 티탄 실리사이드막 상에 티탄막을 형성하는 티탄막 형성 공정을 갖고, 상기 티탄 실리사이드막 형성 공정에서는 티탄 화합물 가스를 상기 처리실에 도입하여 상기 티탄 화합물 가스를 상기 피처리 기판의 표면에 흡착시키는 제 1 공정과, 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 2 공정과, 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여, 상기 피처리 기판의 실리콘 함유 표면에 흡착시킨 상기 티탄 화합물 가스를 환원함과 동시에 상기 실리콘 함유 표면의 실리콘과 반응시켜 티탄 실리사이드막을 형성하는 제 3 공정을 복수회 반복하고, 상기 티탄막 형성 공정에서는 상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 4 공정과, 상기 플라즈마를 유지하면서 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 티탄막을 플라즈마 어닐하는 제 5 공정을 복수회 반복하는 것을 특징으로 하는 성막 방법이 제공된다.
또한, 피처리 기판에 대해 막 형성 처리를 실시하는 처리실과, 상기 처리실 내에 적어도 티탄 화합물 가스, 환원 가스 및 아르곤 가스를 선택적으로 공급하는 가스 공급 수단과, 상기 처리실 내에 플라즈마를 생성하는 플라즈마 생성 수단과, 상기 처리실 내에 탑재된 상기 피처리 기판의 온도를 조정하는 온도 조정 수단과, 상기 가스 공급 수단, 상기 플라즈마 생성 수단 및 상기 온도 조정 수단의 동작을 제어하는 제어부를 구비한 기판 처리 장치로서, 상기 제어부는, 상기 피처리 기판에 티탄 실리사이드막을 형성하는 티탄 실리사이드막 형성 처리로서, 티탄 화합물 가스를 상기 처리실에 도입하여 상기 티탄 화합물 가스를 상기 피처리 기판의 표면에 흡착시키는 제 1 공정과, 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 2 공정과, 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여, 상기 피처리 기판의 실리콘 함유 표면에 흡착시킨 상기 티탄 화합물 가스를 환원함과 동시에 상기 실리콘 함유 표면의 실리콘과 반응시켜 티탄 실리사이드막을 형성하는 제 3 공정을 복수회 반복하고, 상기 티탄 실리사이드막 상에 티탄막을 형성하는 티탄막 형성 처리로서, 상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 4 공정과, 상기 플라즈마를 유지하면서 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 티탄막을 플라즈마 어닐하는 제 5 공정을 복수회 반복하는 것을 특징으로 하는 기판 처리 장치가 제공된다.
본 발명에 의하면, 상기 피처리 기판의 실리콘 함유 표면상에 티탄 실리사이드막을 적층시키는 제 1～3 공정을 복수회 반복하여, 소정의 막두께의 티탄 실리사이드막을 형성할 수 있다. 또한, 저온 하에서도 제 3 공정에 있어서 티탄 화합물을 수소 플라즈마 환원 작용에 의해 효과적으로 티탄으로 환원할 수 있기 때문에, 티탄 실리사이드막 중에 혼입되는 Cl 등의 불순물 농도를 극히 낮게 억제할 수 있다.
또한, 상기 제 3 공정에서는 아르곤 가스를 상기 처리실에 도입하지않는 것이 바람직하다. 이와 같이 하면, 피처리 기판의 실리콘 함유 표면에 형성된 티탄 실리사이드막의 표면으로의 아르곤 원자의 충돌을 방지할 수 있다. 이것에 의해서, 티탄 실리사이드막의 표면 모포로지(morphology)가 양호한 상태로 유지된다.
또한 제 1～3 공정을 복수회 반복하여 소정의 막두께의 티탄 실리사이드막을 형성한 후, 제 4～5 공정을 복수회 반복하는 티탄막 형성 공정을 실행하는 것에 의해서, 티탄 실리사이드막의 위에 티탄막을 형성할 수 있다. 이 티탄막 형성 공정은 상기 플라즈마 SFD의 처리 방법이며, 이 처리에 의하면, 비교적 높은 성막레이트를 얻을 수 있기 때문에, 단시간 내에 티탄 실리사이드막과 티탄막을 포함하는 배리어층을 형성할 수 있다. 또한, 이 티탄막 형성 처리에 의하면, 저온 하에서도 불순물이 극히 적은 티탄막을 형성할 수 있다.
상기 티탄 실리사이드막 형성 공정 및 상기 티탄막 형성 공정에서는 상기 피처리 기판의 온도를 450℃ 이하로 조정하는 것이 바람직하다. 이와 같이 본 발명에 의하면, 반도체 디바이스의 서멀 버젯(Thermal Budget)을 저감하고, 고온 처리에 의한 전기 특성의 열화를 방지할 수 있다.
상기 제 1 공정에서는 상기 티탄 화합물 가스와 함께 수소 가스를 상기 처리실에 도입하고, 상기 제 2 공정에서는 상기 수소 가스를 계속해서 상기 처리실에 도입하는 것이 바람직하다. 이것에 의해서, 티탄 화합물 가스를 처리실로부터 제거하기 위한 퍼지 가스로서 수소 가스를 사용할 수 있다.
상기 티탄막 형성 공정에 있어서, 적어도 상기 처리실 내에 플라즈마를 형성하는 기간에서는 상기 처리실에 아르곤 가스를 도입함으로써 티탄 화합물 가스의 분해가 촉진됨과 동시에 플라즈마의 안정화가 도모되어, 성막 처리의 효율을 높일 수 있다.
상기의 성막 방법은 또한, 상기 티탄막 상에 질화 티탄막을 형성하는 질화 티탄막 형성 공정을 갖고, 상기 질화 티탄막 형성 공정에서는 상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 6 공정과, 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 7 공정과, 상기 질소 화합물 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 티탄막을 질화하는 제 8 공정을 복수회 반복하도록 해도 좋다.
또한, 상기의 기판 처리 장치에 있어서, 상기 가스 공급 수단은 상기 처리실 내에 또한 질소 화합물 가스를 선택적으로 공급하는 것이며, 상기 제어부는 상기 티탄막 상에 질화 티탄막을 형성하는 질화 티탄막 형성 처리로서, 상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 6 공정과, 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 7 공정과, 상기 질소 화합물 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 티탄막을 질화하는 제 8 공정을 복수회 반복하는 것이 바람직하다.
본 발명에 의하면, 상기 티탄막에 질화 티탄을 적층시키는 제 6～8 공정을 복수회 반복하여, 소정의 막두께의 질화 티탄막을 형성할 수 있다. 그리고, 이 질화 티탄막 형성 처리에 의하면, 저온 하에서도 Cl 등의 불순물이 극히 적은 질화 티탄막을 형성할 수 있다. 따라서, 처리 온도를 높일 필요가 없다.
상기 질화 티탄막 형성 공정에서는 상기 피처리 기판의 온도를 450℃ 이하로 조정하는 것이 바람직하다. 이러한 온도이면, 반도체 디바이스의 서멀 버젯을 저감하고, 고온 처리에 의한 전기 특성 열화를 방지할 수 있다.
상기 질화 티탄막 형성 공정에 있어서, 적어도 상기 처리실 내에 플라즈마를 형성하는 기간에서는 상기 처리실에 아르곤 가스를 도입함으로써 티탄 화합물 가스의 분해가 촉진됨과 동시에 플라즈마의 안정화가 도모되고, 성막 처리의 효율을 높일 수 있다. 또한, 질소 화합물 가스의 분해도 촉진되기 때문에, 효과적으로 티탄막이 질화되어, 양질의 질화 티탄막을 형성할 수 있다.
상기 티탄 화합물 가스로서 TiCl4 가스를 채용하고, 상기 질소 화합물 가스로서 NH3 가스를 채용할 수 있다. 이들 가스를 이용하는 것에 의해서, 저온 하에서도 양질의 티탄 실리사이드막, 티탄막 및 질화 티탄막을 효율 좋게 형성할 수 있다.
또한, 본 발명에 의하면, 티탄 실리사이드막 형성 처리, 티탄막 형성 처리, 및 질화 티탄막 형성 처리를 하나의 처리실에서 실시할 수 있다. 즉, 처리마다 처리실을 준비할 필요가 없기 때문에, 기판 처리 장치의 소형화가 가능하게 된다. 또한, 각 처리를 연속해서 하나의 처리실에서 실시할 수 있기 때문에, 예를 들면 처리실 내에서의 피처리 기판의 위치 맞춤 처리나 처리실간의 반송 처리가 불필요하게 되고, 결과적으로 스루풋을 향상시킬 수 있다. 또한, 처리실 내의 진공 상태를 유지한 채 연속 처리가 가능하기 때문에, 항상 청정한 환경 하에서 성막 처리를 할 수 있다.
본 발명에 따르면, 저온 하에서도 양질의 Ti막을 포함하는 배리어층을 효율 좋게 형성할 수 있고, 또한 그 Ti막과 하지의 계면 영역에 자기 정합적으로 TiSix막을 형성할 수 있다.
도 1은 본 발명의 실시형태에 관한 기판 처리 장치의 구성예를 나타내는 단면도,
도 2는 도 1에 나타내는 제어부(시스템 컨트롤러)의 구성예를 나타내는 블럭도,
도 3은 마찬가지로 실시형태에 있어서의 EC(장치 제어부)의 구성예를 나타내는 블럭도,
도 4는 도 1에 나타내는 기판 처리 장치에 있어서의 처리실의 구성예를 나타내는 도면,
도 5는 마찬가지로 실시형태에 관한 Ti막?TiN막 형성 처리실의 구성예를 나 타내는 단면도,
도 6은 마찬가지로 실시형태에 있어서의 Si 웨이퍼의 막 구조의 구체예를 나타내는 모식도,
도 7a는 마찬가지로 실시형태에 관한 이물 제거 처리를 설명하기 위한 모식도,
도 7b는 마찬가지로 실시형태에 관한 제 1 Ti막 형성 처리를 설명하기 위한 모식도,
도 7c는 마찬가지로 실시형태에 관한 제 2 Ti막 형성 처리를 설명하기 위한 모식도,
도 7d는 마찬가지로 실시형태에 관한 TiN막 형성 처리를 설명하기 위한 모식도,
도 8은 마찬가지로 실시형태에 관한 플라즈마 ALD 처리에 의한 Ti막 형성 처리의 구체예를 나타내는 타이밍도,
도 9는 마찬가지로 실시형태에 관한 플라즈마 SFD 처리에 의한 Ti막 형성 처리의 구체예를 나타내는 타이밍도,
도 10은 마찬가지로 실시형태에 관한 플라즈마 SFD 처리에 의한 TiN막 형성 처리의 구체예를 나타내는 타이밍도,
도 11은 마찬가지로 실시형태에 관한 플라즈마 SFD 처리에 의한 TiN막 형성 처리의 다른 구체예를 나타내는 타이밍도,
도 12는 샘플 웨이퍼에 대해 플라즈마 ALD 처리에 의한 Ti막 형성 처리와 플 라즈마 SFD 처리에 의한 Ti막 형성 처리를 실시했을 때의 Ti막의 막두께의 차를 나타내는 도면,
도 13은 샘플 웨이퍼에 대해 플라즈마 ALD 처리에 의한 Ti막 형성 처리를 실시하여 Si막 상에 형성한 Ti막의 조성을 분석한 결과를 나타내는 도면,
도 14a는 Ar 가스와 H2 가스에 의한 플라즈마 환원 처리를 실시한 샘플 웨이퍼의 단면과 표면의 주사형 전자 현미경(SEM)의 사진을 나타내는 도면,
도 14b는 H2 가스만의 플라즈마 환원 처리를 실시한 샘플 웨이퍼의 단면과 표면의 주사형 전자 현미경(SEM)의 사진을 나타내는 도면,
도 15는 샘플 웨이퍼에 대해 플라즈마 ALD 처리에 의한 Ti막 형성 처리를 실시했을 때에 SiO2막 상에 형성되는 Ti막의 전기적 특성을 나타내는 도면,
도 16은 샘플 웨이퍼에 대해 플라즈마 ALD 처리에 의한 Ti막 형성 처리를 실시했을 때에 SiO2막 상에 형성되는 Ti막의 막두께와 막형성 처리의 사이클수의 관계를 나타내는 도면,
도 17은 반도체 디바이스의 배선 구조를 나타내는 모식도이다.
(도면의 주요부분에 대한 부호의 설명)
100 기판 처리 장치
102 공통 반송실
104(104A～104D) 처리실
105(105A～105D) 탑재대
106A～106D 게이트밸브
107A, 107B 게이트밸브
108(108A, 108B) 로드록실
109(109A, 109B) 반송구
110 반입측 반송실
112(112A～112C) 도입 포트
114 오리엔터
116 반송기구
116A, 116B 피크
118 반입측 반송기구
118A, 118B 피크
200 제어부(시스템 컨트롤러)
300 EC(장치 제어부)
310 CPU
320 RAM
330 표시 수단
340 입출력 수단
350 알림 수단
360 프로그램 데이터 기억 수단
362 반송 처리 프로그램
364 프로세스 처리 프로그램
370 처리 데이터 기억 수단
374 프로세스 처리 정보
400 플라즈마 CVD 처리실
411 처리실
412 서셉터
413 지지부재
414 가이드 링
415 히터
416 하부 전극
418 반입출구
419 절연부재
420 샤워헤드
421 베이스부재
422 샤워 플레이트
423 히터
424 토출 구멍
425 가스 확산 공간
426 가스 도입 포트
430 가스 공급 수단
431 TiCl4 가스 공급원
431C～434C 매스플로 컨트롤러
431L TiCl4 가스 공급 라인
432 Ar 가스 공급원
432L Ar 가스 공급 라인
433 H2 가스 공급원
433L H2 가스 공급 라인
434 NH3 가스 공급원
434L NH3 가스 공급 라인
437 가스 혼합부
438 혼합 가스 공급 라인
440 히터 전원
441 히터 전원
442 정합기
443 고주파 전원
450 배기실
451 배기관
452 배기 장치
460 웨이퍼 지지핀
461 지지판
462 구동 기구
500 Si 웨이퍼(실리콘 웨이퍼)
502 베어 기판
503 Si 표면
504 층간 절연막
505 콘택트홀
506 Ti막
506A 제 1 Ti막
506B 제 2 Ti막
507 TiSix막
508 TiN막
G 게이트밸브
W 웨이퍼(Si 웨이퍼)
이하에 첨부 도면을 참조하면서, 본 발명의 바람직한 실시형태에 대해 상세 하게 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성요소에 대해서는 동일한 부호를 붙이는 것에 의해 중복 설명을 생략한다.
(기판 처리 장치의 구성예)
본 발명의 실시형태에 관한 기판 처리 장치의 구성예를 도면을 참조하면서 설명한다. 도 1은 본 실시형태에 관한 기판 처리 장치의 일예를 나타내는 개략 구성도이다. 도 1에 나타내는 바와 같이, 기판 처리 장치(100)는 대략 다각형상(예를 들면 육각형상)으로 형성된 공통 반송실(102), 진공배기 가능하게 구성된 복수(예를 들면 4개)의 처리실(104A～104D), 진공 배기 가능하게 구성된 2개의 로드록실(108A, 108B), 대략 장방형상의 반입측 반송실(110), 웨이퍼 W를 복수개 수용할 수 있는 카세트를 탑재하는 복수(예를 들면 3개)의 도입 포트(112A～112C), 및 웨이퍼 W를 회전시키고 이 편심량을 광학적으로 구하여 위치 맞춤을 실행하는 오리엔터(114)를 갖는다.
처리실(104A～104D)은 각각 공통 반송실(102)의 주위에 게이트밸브(106A～106D)를 거쳐서 연결되어 있다. 각 처리실(104A～104D)에는 피처리 기판 예를 들면 반도체 웨이퍼(이하, 단지 「웨이퍼」라고도 함) W를 탑재하는 탑재대(105A～105D)가 마련되어 있다. 각 처리실(104A～104D)은 각각 탑재대(105A～105D)에 탑재된 웨이퍼 W에 대해 소정의 처리를 실시할 수 있도록 되어 있다.
공통 반송실(102) 내에는 웨이퍼 W를 유지하는 2개의 피크(116A, 116B)를 갖고 굴신(屈伸) 및 선회 가능하게 구성된 반송기구(116)가 마련되어 있다. 공통 반 송실(102)에는 2개의 로드록실(108A, 108B)을 거쳐서 반입측 반송실(110)이 연결되어 있다. 로드록실(108A)은 공통 반송실(102)과 반입측 반송실(110)에 게이트밸브(107A)를 거쳐서 접속되어 있고, 로드록실(108B)은 공통 반송실(102)과 반입측 반송실(110)에 게이트밸브(107B)를 거쳐서 접속되어 있다.
또, 공통 반송실(102)과 2개의 로드록실 중의 어느 한쪽, 예를 들면 로드록실(108A)과의 연결부의 반송구(109A)는 웨이퍼 W를 공통 반송실(102) 내에 전용으로 반입하는 반입구로서 이용되고, 다른쪽의 로드록실(108B)과의 연결부의 반송구(109B)는 웨이퍼 W를 공통 반송실(102)로부터 밖으로 전용으로 반출하는 반출구로서 이용된다.
상기 반입측 반송실(110)에는 예를 들면 3개의 도입 포트(112A～112C) 및 오리엔터(114)가 연결되어 있다. 또한, 반입측 반송실(110) 내에는 웨이퍼 W를 유지하는 2개의 피크(118A, 118B)를 갖고 굴신, 선회, 승강 및 직선 이동 가능하게 구성된 반입측 반송기구(118)가 마련되어 있다.
그리고, 기판 처리 장치(100)에는 제어부(200)가 접속되어 있고, 이 제어부(200)에 의해 기판 처리 장치(100)의 각 부가 제어되도록 되어 있다.
(제어부의 구성예)
기판 처리 장치(100)의 제어부(200)의 구성예를 도면을 참조하면서 설명한다. 도 2는 제어부(시스템 컨트롤러)(200)의 구성을 나타내는 블럭도이다. 도 2에 나타내는 바와 같이, 제어부(200)는 장치 제어부(EC: Equipment Controller)(300)와, 복수의 모듈 제어부(MC: Module Contro1ler)(230A, 230B, 230C…)와, EC(300)와 각 MC(230A, 230B, 230C…)를 각각 접속하는 스위칭 허브(HUB)(220)를 구비한다.
제어부(200)는 EC(300)로부터 예를 들면 LAN(Local Area Network)(202)을 거쳐서 기판 처리 장치(100)가 설치되는 공장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)(204)에 접속되어 있다. MES(204)는 예를 들면 컴퓨터에 의해 구성된다. MES(204)는 제어부(200)와 연휴하여 공장에 있어서의 공정에 관한 리얼타임 정보를 기간업무 시스템(도시하지 않음)에 피드백함과 동시에, 공장 전체의 부담 등을 고려하여 공정에 관한 판단을 실행한다.
EC(300)는 MC(230A, 230B, 230C…)를 통괄하여 기판 처리 장치(100) 전체의 동작을 제어하는 주제어부(마스터 제어부)를 구성한다. 스위칭 허브(220)는 EC(300)로부터의 제어 신호에 따라 EC(300)의 접속지로서의 MC(230A, 230B, 230C…)를 전환한다.
각 MC(230A, 230B, 230C…)는 각각 기판 처리 장치(100)의 공통 반송실(102), 처리실(104A～104D), 로드록실(108A, 108B), 반송실(110), 오리엔터(114) 등의 각 모듈의 동작을 제어하는 부제어부(슬레이브 제어부)를 구성한다. 각 MC(230A, 230B, 230C…)는 각각 DIST(Distribution) 보드(234A, 234B, 234C…)에 의해서 예를 들면 GHOST 네트워크(206)를 거쳐서 각 I/O(입출력) 모듈(236A, 236B, 236C…)에 접속된다. GHOST 네트워크(206)는 EC(300)가 갖는 MC 보드에 탑재된 GHOST(General High-Speed Optimum Scalable Transceiver)로 칭해지는 LSI에 의해 서 실현되는 네트워크이다. GHOST 네트워크(206)에는 최대 31개의 l/O 모듈을 접속할 수 있다. 또, GHOST 네트워크(206)에서는 MC가 마스터에 상당하고, I/O 모듈이 슬레이브에 상당한다.
각 I/O 모듈(236A, 236B, 236C…)은 각각 처리실(104A～104D) 등의 각 모듈의 각 구성요소(이하, 「엔드 디바이스」로 칭함)에 접속된 복수의 I/O부(238A, 238B, 238C…)로 이루어지고, 각 엔드 디바이스로의 제어 신호 및 각 엔드 디바이스로부터의 출력 신호의 전달을 실행한다. 예를 들면 처리실(104)의 엔드 디바이스로서는 처리실(104) 내에 도입되는 가스의 유량을 제어하는 매스플로 컨트롤러, 처리실(104)로부터의 배기를 제어하는 APC 밸브 등을 들 수 있다.
각 GHOST 네트워크(206)에는 I/O부(238A, 238B, 238C…)에 있어서의 디지털 신호, 아날로그 신호, 시리얼 신호의 입출력을 제어하는 I/O 보드(도시하지 않음)도 접속된다.
여기서, 도 2에 나타내는 EC(300)의 구성예를 도면을 참조하면서 설명한다. 도 3은 EC(300)의 구성예를 나타내는 블럭도이다. 도 3에 나타내는 바와 같이, EC(300)는 EC 본체를 구성하는 CPU(중앙 처리 장치)(310), CPU(310)가 실행하는 각종 데이터 처리를 위해 사용되는 메모리 에리어 등을 마련한 RAM(Random Access Memory)(320), 조작 화면이나 선택 화면 등을 표시하는 액정 디스플레이 등으로 구성되는 표시 수단(330), 오퍼레이터에 의한 프로세스 레시피의 입력이나 편집 등 각종 데이터의 입력 및 소정의 기억 매체로의 프로세스 레시피나 프로세스로그의 출력 등 각종 데이터의 출력 등을 실행할 수 있는 입출력 수단(340), 기판 처리 장 치(100)에 누전 등의 이상이 발생했을 때에 알리는 경보기(예를 들면 부저) 등의 알림 수단(350)을 구비한다.
또한, EC(300)는 기판 처리 장치(100)의 각종 처리를 실행하기 위한 처리 프로그램을 기억하는 프로그램 데이터 기억 수단(360), 처리 프로그램을 실행하기 위해 필요한 정보(데이터)가 기억되는 처리 데이터 기억 수단(370)을 구비한다. 프로그램 데이터 기억 수단(360), 처리 데이터 기억 수단(370)은 예를 들면 하드 디스크(HDD) 등의 기억 영역에 구축된다. CPU(310)는 필요에 따라서 프로그램 데이터 기억 수단(360), 처리 데이터 기억 수단(370)으로부터 필요한 프로그램, 데이터 등을 읽어 내어 각종의 처리 프로그램을 실행한다.
상기 CPU(310)와, RAM(320), 표시 수단(330), 입출력 수단(340), 알림 수단(350), 프로그램 데이터 기억 수단(360), 처리 데이터 기억 수단(370) 등은 제어 버스, 데이터 버스 등의 버스 라인에 의해 접속되어 있다. 이 버스 라인에는 상기 스위칭 허브(220) 등도 접속되어 있다.
여기서, 상술한 바와 같은 구성의 제어부(200)에 의한 기판 처리 장치(100)의 제어예에 대해 설명한다. 각 처리실(104A～104D)에 있어서, 예를 들면 Si 웨이퍼 W에 COR(Chemical Oxide Removal) 처리, PHT(Post Heat Treatment) 처리, Ti막 형성 처리, TiN막 형성 처리 등의 프로세스 처리를 실시하는 경우에는 EC(300)의 CPU(310)는 프로그램 데이터 기억 수단(360)의 프로세스 처리 프로그램(364)으로부터 실행하는 처리 프로그램을 읽어내고, 프로세스 처리 정보(374)로부터 실행하는 처리의 프로세스 레시피 정보를 읽어내고, 읽어낸 프로그램과 레시피 정보에 의거 하여 각 처리를 실행한다. 또, COR 처리와 PHT 처리는 이물 제거 처리의 일종이다. 또한, 각 처리의 상세에 대해서는 후술한다.
CPU(310)는 각 처리 프로그램에 따라 스위칭 허브(220) 및 처리실(104A～104D)을 제어하는 각각의 MC(230), GHOST 네트워크(206) 및 I/O 모듈(236)에 있어서의 I/O부(238)를 거쳐서, 원하는 엔드 디바이스로 제어 신호를 송신하는 것에 의해서 각 처리를 실행한다.
이러한 도 2에 나타내는 제어부(시스템 컨트롤러)(200)에서는 복수의 엔드 디바이스가 EC(300)에 직접 접속되는 일 없이, 그 복수의 엔드 디바이스에 접속된 I/O부가 모듈화되어 I/O모듈을 구성한다. 이 I/O모듈은 MC 및 스위칭 허브(220)를 거쳐서 EC(300)에 접속되기 때문에, 통신 계통을 간소화할 수 있다.
또한, EC(300)의 CPU(310)가 송신하는 제어 신호에는 원하는 엔드 디바이스에 접속된 I/O부의 어드레스, 및 그 I/O부를 포함하는 I/O모듈의 어드레스가 포함되어 있기 때문에, 스위칭 허브(220)는 제어 신호에 있어서의 I/O 모듈의 어드레스를 참조하고, MC의 GHOST가 제어 신호에 있어서의 I/O부의 어드레스를 참조하는 것에 의해서, 스위칭 허브(220)나 MC가 CPU(310)에 제어 신호의 송신지의 문의를 실행할 필요를 없앨 수 있고, 이것에 의해, 제어 신호의 원활한 전달을 실현할 수 있다.
(처리실의 구성예)
다음에, 도 1에 나타내는 기판 처리 장치(100)에 있어서의 처리실의 구성예 를 설명한다. 기판 처리 장치(100)는 Si 웨이퍼 상의 자연 산화막 등의 이물을, 감압 하에서 플라즈마를 이용하지 않고 제거하는 이물 제거 처리, 이 이물 제거 처리가 실시된 Si 웨이퍼의 Si 표면 상에 Ti막을 형성하는 Ti막 형성 처리, 및 Ti막의 위에 TiN막을 형성하는 TiN막 형성 처리를 연속하여 실행할 수 있는 구성으로 할 수 있다.
본 실시형태에서는 예를 들면 처리실(104A～104D) 중의 어느 하나의 실을, 이물 제거 처리를 실행하는 이물 제거 처리실로서 구성하고, 다른 하나의 실을 Ti막 형성 처리(Ti막의 자기 정합적인 실리사이드화도 포함) 및 TiN막 형성 처리를 실행하는 Ti막?TiN막 형성 처리실로서 구성한다. 또한, 이물 제거 처리를 생성물 생성 처리(예를 들면 COR 처리)와, 생성물 제거 처리(예를 들면 PHT 처리)의 2단계로 나누어 실행하는 경우에는 처리실(104A～104D) 중의 어느 2개의 실을, 생성물 생성 처리실과 생성물 제거 처리실로서 구성한다. 또, Ti막 형성 처리와 TiN막 형성 처리를 별개의 처리실에서 실행하도록 해도 좋다. 이와 같이, 기판 처리 장치(100)에 있어서 실행하는 처리 내용에 따라 각 처리실(104A～104D)의 구성을 정한다.
여기서, 예를 들면 콘택트홀이 형성된 Si 웨이퍼 W를 기판 처리 장치(100)에 도입하고, 이 Si 웨이퍼 W에 대해 상술한 바와 같은 이물 제거 처리로서의 COR 처리, PHT 처리를 연속하여 실행한 후, Ti막 성막 처리, TiN막 성막 처리를 연속하여 실행하는 경우의 기판 처리 장치(100)에 있어서의 처리실의 구성예를 도 4에 나타낸다.
도 4에 나타내는 바와 같이, 본 실시형태에 관한 기판 처리 장치(100)에 있어서, 처리실(104A, 104B, 104C)은 각각, COR 처리실, PHT 처리실, Ti막?TiN막 형성 처리실로서 구성되어 있다. 각 처리실(104A～104C)에 있어서의 처리는 각각, 제어부(200)의 EC(300)에 마련되는 프로그램 데이터 기억 수단(360)에 기억된 프로세스 처리 프로그램(364)에 의거하여 실행된다. 즉, EC(300)의 CPU(310)는 프로세스 처리 프로그램(364)으로부터 필요한 처리 프로그램을 읽어내고, 처리 데이터 기억 수단(370)에 기억되는 프로세스 처리 정보(예를 들면 프로세스 레시피 정보)(374)로부터 필요한 정보를 읽어내어 각 처리를 실행한다.
(Ti막 성막 처리실의 구성예)
다음에, 본 실시형태에 있어서 주요 처리실인 Ti막?TiN막 형성 처리실의 구성예에 대해 도면을 참조하면서 설명한다. Ti막 성막 처리실은 플라즈마 CVD에 의해 Ti막을 성막하는 예를 들면 도 5에 나타내는 바와 같은 플라즈마 CVD 처리실(400)에 의해서 구성된다. 이 플라즈마 CVD 처리실(400)은 기밀하게 구성된 대략 원통형상의 처리실(411)을 갖고 있다.
처리실(411) 내에는 웨이퍼 W를 수평으로 지지하기 위한 서셉터(412)가 그 중앙 하부에 마련된 원통형상의 지지부재(413)에 의해 지지된 상태로 배치되어 있다. 이 서셉터(412)는 AlN 등의 세라믹스로 이루어지고, 그 외부 가장자리부에는 웨이퍼 W를 가이드하기 위한 가이드링(414)이 마련되어 있다.
또한, 서셉터(412)에는 히터(415)가 매립되어 있고, 이 히터(415)는 히터 전 원(440)으로부터 급전(給電)되는 것에 의해 웨이퍼 W를 소정의 온도로 가열한다. 즉, 히터(415)와 히터 전원(440)은 온도 조정 수단을 구성한다. 서셉터(412)에는 하부 전극(416)이 히터(415)의 위에 매설되어 있고, 하부 전극(416)은 예를 들면 접지되어 있다.
처리실(411)의 천정벽(411A)에는 절연부재(419)를 거쳐서 샤워헤드(420)가 마련되어 있다. 이 샤워헤드(420)는 크게 나누면 상부 부분인 베이스부재(421)와 하부 부분인 샤워 플레이트(422)로 구성되어 있다.
베이스부재(421)에는 히터(423)가 매설되어 있고, 이 히터(423)는 히터 전원(441)으로부터 급전되는 것에 의해, 샤워헤드(420)를 소정 온도로 가열하는 것이 가능하게 되어 있다.
샤워 플레이트(422)에는 처리실(411) 내로 가스를 토출하는 다수의 토출 구멍(424)이 형성되어 있다. 각 토출 구멍(424)은 베이스부재(421)와 샤워 플레이트(422)의 사이에 형성되는 가스 확산 공간(425)과 연통되어 있다. 베이스부재(421)의 중앙부에는 처리 가스를 가스 확산 공간(425)에 공급하기 위한 가스 도입 포트(426)가 마련되어 있다. 가스 도입 포트(426)는 후술하는 가스 공급 수단(430)의 혼합 가스 공급 라인(438)에 접속되어 있다.
가스 공급 수단(430)은 Ti 화합물 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원(431), Ar 가스를 공급하는 Ar 가스 공급원(432), 환원 가스인 H2 가스를 공급하는 H2 가스 공급원(433), 질소 화합물 가스인 NH3 가스를 공급하는 NH3 가스 공 급원(434)을 갖고 있다.
그리고, TiCl4 가스 공급원(431)에는 TiCl4 가스 공급 라인(431L)이 접속되어 있고, Ar 가스 공급원(432)에는 Ar 가스 공급 라인(432L)이 접속되어 있으며, H2 가스 공급원(433)에는 H2 가스 공급 라인(433L)이 접속되어 있고, NH3 가스 공급원(434)에는 NH3 가스 공급 라인(434L)이 접속되어 있다. 각 가스 라인(431L～434L)에는 각각 매스플로 컨트롤러(MFC)(431C～434C) 및 이 매스플로 컨트롤러(431C～434C)를 사이에 두고 2개의 밸브(431V～434V)가 마련되어 있다.
가스 혼합부(437)는 상기의 프로세스 가스를 혼합하여 샤워헤드(420)에 공급하는 기능을 갖는 것이고, 그 가스 유입측에는 각 가스 라인(431L～434L)을 거쳐서 프로세스 가스 공급원(431～434)이 접속되어 있으며, 그 가스 유출측에는 혼합 가스 공급 라인(438)을 거쳐서 샤워헤드(420)가 접속되어 있다.
프로세스시에는 TiCl4 가스, Ar 가스, H2 가스, 및 NH3 가스 중에서 선택된 1종류의 가스 또는 복수의 가스의 혼합 가스가, 샤워헤드(420)의 가스 도입 포트(426)와 가스 확산 공간(425)을 경유하여, 복수의 토출 구멍(424)으로부터 처리실(411) 내에 도입된다.
이와 같이 본 실시형태에 관한 샤워헤드(420)는 프로세스 가스를 미리 혼합하여 처리실(411) 내에 공급하는 소위 프리믹스 타입으로 구성되어 있지만, 각 프로세스 가스를 독립적으로 처리실(411) 내에 공급하는 포스트믹스 타입으로 구성되 도록 해도 좋다.
샤워헤드(420)에는 정합기(442)를 거쳐서 고주파 전원(443)이 접속되어 있으며, 성막시에 이 고주파 전원(443)으로부터 샤워헤드(420)에 예를 들면 450㎑의 고주파 전력을 공급하는 것에 의해, 샤워헤드(420) 및 하부 전극(416)의 사이에 고주파 전계가 발생하고, 처리실(411) 내에 공급된 프로세스 가스가 플라즈마화되며, Ti막 또는 TiN막이 형성된다. 즉, 샤워헤드(420), 정합기(442), 고주파 전원(443) 및 하부 전극(416)은 플라즈마 생성 수단을 구성한다.
처리실(411)의 바닥벽(411B)의 중앙부에는 원형의 구멍(417)이 형성되어 있고, 바닥벽(411B)에는 이 구멍(417)을 덮도록 아래쪽을 향해 돌출된배기실(450)이 마련되어 있다. 배기실(450)의 측면에는 배기관(451)이 접속되어 있으며, 이 배기관(451)에는 배기 장치(452)가 접속되어 있다. 그리고, 이 배기 장치(452)를 작동시키는 것에 의해 처리실(411) 내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다.
서셉터(412)에는 Si 웨이퍼 W를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지핀(460)이 서셉터(412)의 표면에 대해 돌출 및 함몰 가능하게 마련되고, 이들 웨이퍼 지지핀(460)은 지지판(461)에 고정되어 있다. 그리고, 웨이퍼 지지핀(460)은 에어 실린더 등의 구동 기구(462)에 의해 지지판(461)을 거쳐서 승강된다.
처리실(411)의 측벽(411C)에는 공통 반송실(102)과의 사이에서 Si 웨이퍼 W의 반입 반출을 실행하기 위한 반입출구(418)와, 이 반입출구(418)를 개폐하는 게 이트밸브 G가 마련되어 있다. 또, 상기와 같이 구성되는 처리실(411)에 있어서 실행되는 Ti막 및 TiN막의 형성 처리의 상세에 대해서는 후술한다.
(웨이퍼 반송 처리의 구체예)
여기서, 도 4에 나타내는 바와 같이 구성된 기판 처리 장치(100)의 웨이퍼 반송 처리에 대해 설명한다. 공통 반송실(102) 내에서는 Si 웨이퍼 W는 처리실(104A, 104B, 104C)의 순으로 반송되어 처리된다. 이 때문에, Si 웨이퍼 W의 반송 경로는 도 4에 나타내는 실선 화살표와 같이 된다.
이러한 웨이퍼 반송 처리는 제어부(200)의 EC(장치 제어부)(300)에 마련되는 프로그램 데이터 기억 수단(360)에 기억된 반송 처리 프로그램(362)에 의거하여 실행된다. 즉, EC(300)의 CPU(310)는 처리 데이터 기억 수단(370)에 기억되는 반송 처리 정보(예를 들면 반송 경로 정보)(372)로부터 필요한 정보를 읽어내어 반송 처리 프로그램(362)을 실행하는 것에 의해서, Si 웨이퍼 W의 반송 처리를 실행한다.
여기서는 일예로서 중앙의 도입 포트(112B)에 설치한 카세트(캐리어도 포함)로부터 예를 들면 콘택트홀 또는 비어홀이 형성된 처리전 웨이퍼 W가 꺼내어지는 것으로 하고, 또한 2개의 로드록실(108A, 108B) 중의 어느 한쪽의 로드록실, 예를 들면 로드록실(108A)을 처리전 웨이퍼 W의 반입용에 이용하고, 다른쪽의 로드록실(108B)을 처리종료 웨이퍼 W의 반출용에 이용한다. 지금, 각 처리실(104A～104C) 내에는 각각 웨이퍼 W가 수용되어 각각의 처리가 종료하고 있거나, 또는 거의 종료하고 있는 것으로 한다.
우선, 반입측 반송실(110) 내의 반송 처리에 대해 설명한다. 로드록실(108B) 내에는 처리실(104C)에서의 처리가 종료한 처리종료의 Si 웨이퍼 W가 수용되어 있는 것으로 하면, 이 처리종료의 Si 웨이퍼 W는 반입측 반송기구(118)에 의해 반송 경로 X11로 나타내는 바와 같이 중앙의 도입 포트(112B)에 반송되어 수용된다.
또한, 중앙의 도입 포트(112B)에 수용되어 있는 처리전의 Si 웨이퍼 W는 반입측 반송기구(118)에 의해 반송 경로 X12로 나타내는 바와 같이 오리엔터(114)로 반송되고, 여기서 Si 웨이퍼 W의 위치 맞춤을 한 후에, 재차 반입측 반송기구(118)에 의해 반송 경로 X13으로 나타내는 바와 같이 위치 맞춤 후의 Si 웨이퍼 W를 다른쪽의 로드록실(108A) 내에 수용하고, 대기시켜 둔다. 이상의 조작이 Si 웨이퍼 W의 처리가 진행될 때마다 반복 실행된다.
다음에, 공통 반송실(102) 내에서의 웨이퍼의 반송 처리에 대해 설명한다. 우선, 반송기구(116)에 의해 처리실(104C)에 수용되어 있는 처리종료의 웨이퍼 W를 취하러 가고, 반송 경로 Y11로 나타내는 바와 같이 이것을 빈 상태의 로드록실(108B) 내에 배치한다. 다음에, 반송기구(116)에 의해 처리실(104B) 내에 수용되어 있는 처리종료의 웨이퍼 W를 취하러 가고, 반송 경로 Y12로 나타내는 바와 같이 이것을 빈 상태의 처리실(104C) 내에 반입해 두고, 처리실(104C) 내에서의 처리를 개시한다.
계속해서, 반송기구(116)에 의해 처리실(104A)에 수용되어 있는 처리종료의 웨이퍼 W를 취하러 가고, 반송 경로 Y13으로 나타내는 바와 같이 이것을 빈 상태의 처리실(104B) 내에 반입해 두고, 처리실(104B) 내에서의 처리를 개시한다.
계속해서, 로드록실(108A) 내에서 대기하고 있던 처리전의 웨이퍼 W를 반송기구(116)에 의해서 취하러 가고, 반송 경로 Y14로 나타내는 바와 같이 이것을 상기 빈 상태의 처리실(104A) 내에 반입해 두고, 이 처리실(104A) 내에서의 처리를 개시한다. 또, 웨이퍼 W의 반입출시에는 각 게이트밸브(106A～106C, 107A, 107B) 중, 웨이퍼 W의 반입출에 필요한 게이트밸브를 개폐 조작한다. 그리고, 각 처리실(104A～104C)에서 웨이퍼 W의 처리가 완료될 때마다 상기의 조작이 반복 실행되게 된다.
(웨이퍼 처리의 구체예)
다음에, 상술한 본 실시형태에 관한 기판 처리 장치(100)에 의해 실행되는 웨이퍼 처리에 대해 설명한다. 기판 처리 장치(100)는 예를 들면 도 6에 나타내는 바와 같은 막 구조를 갖는 Si 웨이퍼(Si 기판)(500)에 대해 처리를 실행한다. Si 웨이퍼(500)는 베어 기판(502) 상에 SiO2막 등의 층간 절연막(504)을 형성하고, 에칭에 의해 콘택트홀(505)을 형성하며, 콘택트홀(505)의 바닥부에 Si 표면(503)을 노출시킨 것이다.
여기서는 도 6에 나타내는 바와 같은 Si 표면(503) 상에 TiSix막(Ti 실리사이드막)을 형성하는 경우를 예로 든다. 도 7a～도 7d는 본 실시형태에 관한 웨이퍼 처리를 설명하기 위한 공정도이다. 본 실시형태에 관한 기판 처리 장치(100)는 도 6에 나타내는 바와 같은 Si 웨이퍼(500)를 반입하여, 이하에 나타내는 처리를 연속하여 실행한다.
우선, 도 7a에 나타내는 바와 같이, Si 표면(503) 상의 이물(예를 들면 에칭 찌꺼기 등의 콘태미네이션(contamination), 파티클, 자연 산화막 등)을 제거하는 이물 제거 처리를 실행한다. 이것에 의해, 예를 들면 콘택트홀의 바닥부(도 7a에 나타내는 A부)는 자연 산화막 등의 이물이 없는 플랫이고 균일한 면으로 된다. 종래는 이 이물 제거 처리로서, Ar 플라즈마 스퍼터에 의한 에칭을 실시하고 있었다. 이것은 플라즈마에 의해서 이온화된 Ar 이온을 Si 웨이퍼에 인가하는 바이어스 전압에 의해서 가속하고, Si 웨이퍼에 부착된 자연 산화막을 포함하는 이물을 스퍼터 에칭하는 기술이다. 그런데, 근래 반도체 디바이스의 미세화에 수반하여 콘택트홀의 형상도 미세하게 되어 있고, Ar 플라즈마 스퍼터를 이용한 것에서는 콘택트홀 바닥부로부터 이물을 제거하는 것이 곤란하게 되어 있다.
그래서, 본 실시형태에서는 감압 하에서 플라즈마를 이용하지 않는 이물 제거 처리를 실행한다. 이 이물 제거 처리는 예를 들면 Si 웨이퍼에 부착된 자연 산화막을 포함하는 이물과 가스 성분을 화학 반응시켜 생성물을 생성하는 생성물 생성 처리와, Si 웨이퍼 상에 생성된 생성물을 열 처리에 의해 제거하는 생성물 제거 처리의 2단계의 처리에 의해서 구성된다.
생성물 생성 처리는 예를 들면 COR 처리이며, 생성물 제거 처리는 예를 들면 PHT 처리이다. COR 처리는 Si 웨이퍼 상에 부착된 이물 예를 들면 자연 산화막 등 의 산화막과 예를 들면 암모니아(NH3) 가스 및 불화 수소(HF) 가스 등의 가스분자를 화학 반응시켜 생성물(주로 (NH4)2 SiF6)을 생성하는 처리이다. PHT 처리는 COR 처리가 실시된 Si 웨이퍼를 가열하여, COR 처리의 화학 반응에 의해서 Si 웨이퍼 상에 생성한 생성물을 기화(승화)시켜 Si 웨이퍼로부터 제거하는 처리이다.
이와 같이, COR 처리와 PHT 처리의 조합은 감압 하에서 플라즈마를 이용하지 않고 Si 웨이퍼의 자연 산화막 등의 이물을 제거할 수 있기 때문에, 드라이 클리닝 처리(건식 세정 처리) 중에서 순수한 케미컬 클리닝의 기술에 상당한다.
이와 같이, 본 실시형태에서는 감압 하에서 플라즈마를 이용하지 않는 이물 제거 처리를 실행하는 것에 의해, 다음에 연속하여 실행하는 Ti막 성막 처리에 있어서 막의 밀착성, 강도를 향상시킬 수 있다. 또한, 본 실시형태에 관한 이물 제거 처리에서는 플라즈마를 이용하지 않기 때문에, Ti막의 하지, 특히 Si 웨이퍼의 확산층 표면에 플라즈마 기인의 차지업 데미지를 입히는 것을 방지할 수 있고, 또한 스퍼터 에칭에 의한 확산층 표면의 거칠음이나 깎임을 방지할 수 있다. 이와 같이 데미지가 없는 콘택트 구조를 형성할 수 있고, 양호한 콘택트 저항을 갖는 막을 성막할 수 있다.
다음에, Si 웨이퍼(500)를 대기에 노출시키지 않고, Ti막(506)의 형성 처리를 기판 처리 장치(100) 내에서 연속하여 실행한다. 본 실시형태에 관한 Ti막(506)의 형성 처리는 제 1 Ti막(506A) 및 TiSix막(507)을 형성하는 공정과, 제 2 Ti막(506B)을 형성하는 공정의 2단계로 나누어 실행된다.
도 7b에 나타내는 제 1 Ti막(506A) 및 TiSix막(507)을 형성하는 공정에서는 원자층 퇴적(ALD: Atomic Layered Deposition)의 방법을 이용한 플라즈마 ALD 처리에 의한 Ti막 형성 처리를 실행한다. 이 플라즈마 ALD 처리에서는 예를 들면, 처리실에 TiCl4 가스 등의 Ti 화합물 가스를 공급하여 Si 표면(503) 및 층간 절연막(504)의 표면에 Ti 화합물의 흡착 반응(Ti와 Si의 반응)을 발생시키는 흡착 공정과, H2 가스 등의 환원 가스를 공급하면서 이것을 플라즈마 여기하여 Si 표면(503) 및 층간 절연막(504)의 표면에 흡착된 Ti 화합물을 환원하는 환원 공정이 복수회 반복된다. 이것에 의해서, 하지에 Ti가 퇴적하고, Ti막이 형성된다. 본 실시형태에 관한 플라즈마 ALD 처리에 의한 Ti막 형성의 구체적인 프로세스 레시피에 대해서는 후술한다.
이 방법에 의해서, 도 7b에 나타내는 바와 같이, Si 표면(503) 및 층간 절연막(504)의 표면에는 원자 레벨로 Ti가 퇴적하고, 그 동안 층간 절연막(504)의 표면에는 제 1 Ti막(506A)이 형성된다. 한편, Si 표면(503)의 표면 즉 콘택트홀의 바닥부(도 7a에 나타내는 A부)에서는 퇴적된 Ti가 하지의 Si 표면(503)의 Si와 규화 반응(실리사이드화)하여, 자기 정합적으로 TiSix막(507)이 형성된다.
이러한 플라즈마 ALD 처리를 실행하는 것에 의해서, 원자 레벨로 제 1 Ti막(506A) 및 TiSix막(507)의 각 막두께를 자유롭게 제어할 수 있다. 또한, Ti 화합물의 흡착 공정과 환원 공정을 나누어 복수회 반복하여 Ti를 퇴적시키는 것에 의 해, Ti막 중의 Cl 등의 불순물을 확실하게 줄일 수 있다. 특히, 본 실시형태에서는 COR 처리 및 PHT 처리에 의한 이물 제거 처리에 의해서 Si 웨이퍼(500)의 Si 표면(503)에 자연 산화막 등의 이물이 부착되어 있지 않은 상태에서, 연속하여 플라즈마 ALD 처리에 의해서 원자배열을 제어하면서 Ti를 퇴적시키기 때문에, 더욱 평탄하고 균일한 제 1 Ti막(506A)과 TiSix막(507)을 형성할 수 있다.
또한, 본 실시형태에서는 제 1 Ti막(506A)과 TiSix막(507)을 형성할 때에, 프로세스 온도(Si 웨이퍼의 온도)를 비교적 저온, 예를 들면 450℃ 이하의 온도범위로 설정한다. 이와 같이 프로세스 온도를 비교적 저온으로 설정하는 것에 의해서, 반도체 디바이스의 서멀 버젯을 저감시킬 수 있다. 또한, 본 실시형태에서는 플라즈마 ALD 처리를 실행하기 위해, 프로세스 온도를 450℃ 이하로 조정해도, 제 1 Ti막(506A)과 TiSix막(507) 중에 포함되는 Cl 등의 불순물의 농도를 저감시켜, 양질의 막을 형성할 수 있다.
또한, 본 실시형태에서는 제 1 Ti막(506A)과 TiSix막(507)을 형성할 때에, 처리실 내에 Ar 가스를 도입하지 않도록 한다. 처리실 내에 Ar 가스를 도입한 경우, Ar 원자가 Si 표면(503)이나 층간 절연막(504)의 표면에 충돌하여 이들 막의 표면 모포로지를 악화시킬 우려가 있다. 이 때문에, 본 실시형태에 의하면, 각 막층의 표면 모포로지를 양호한 상태로 유지할 수 있다. 따라서, 이들 막의 위에 형성되는 제 1 Ti막(506A)과 TiSix막(507)의 막질도 향상한다. 또한, TiSix막(507)과 그 하지의 Si 표면(503)의 계면을 평탄화할 수 있기 때문에, 계면 전체에 걸쳐 쇼트키 장벽의 높이를 일정하게 하여, 안정된 옴 접촉을 형성할 수 있다. 예를 들면, 트랜지스터에 이러한 콘택트 구조를 적용하는 것에 의해서, 콘택트 저항을 작게 할 수 있다.
또한, Ar 가스는 제 1 Ti막(506A)과 TiSix막(507)에도 데미지를 미칠 우려가 있다. 이 경우, 제 1 Ti막(506A)과 TiSix막(507)의 막질이 열화되어, 배리어 기능이 저하함과 동시에, 콘택트 저항이 상승할 가능성이 있다. 또한, 제 1 Ti막(506A)과 TiSix막(507)의 성막 레이트가 저하할 가능성도 있다. 이 때문에, 본 실시형태에 의하면, 제 1 Ti막(506A)과 TiSix막(507)을 형성할 때에, 처리실 내에 Ar 가스를 도입하지 않도록 하기 때문에, 단시간 내에 양질의 제 1 Ti막(506A)과 TiSix막(507)을 형성할 수 있다.
다음에, 도 7c에 나타내는 바와 같이, 제 1 Ti막(506A)과 TiSix막(507)의 위에 제 2 Ti막(506B)을 형성하는 Ti막 형성 처리를 실행한다. 여기서는 플라즈마 SFD(Sequential Flow Deposition) 처리를 실행한다. 이 플라즈마 SFD 처리에 의한 Ti막 형성 처리에서는 예를 들면, 처리실에 대해 Ti 화합물 가스와 Ar 가스와 H2 가스를 동 시기에 공급하면서 플라즈마를 생성하고 Ti막을 형성하는 공정과, Ti 화합물 가스의 공급을 중지하고 H2 플라즈마에 의한 플라즈마 어닐의 공정이 복수회 반복된다. 이것에 의해서, 소정의 막두께의 Ti막이 단시간 내에 형성된다. 본 실시 형태에 관한 플라즈마 SFD 처리에 의한 Ti막 형성의 구체적인 프로세스 레시피에 대해서는 후술한다.
그런데, 상술한 플라즈마 ALD 처리에 의한 Ti막 형성 처리를 실행하는 것에 의해서, 양질의 TiSix막(507)을 형성할 수 있다. 그러나, 그 성막 레이트는 극히 작기 때문에, 배리어층으로서의 Ti막(506)에 필요한 막두께를 얻기 위해서는 방대한 시간이 요하게 되어 현실적이지는 못하다. 이 때문에, 본 실시형태에서는 TiSix막(507)의 막두께가 소정값에 도달한 곳에서 제 1 Ti막(506A)의 형성 공정을 종료하고, 제 2 Ti막(506B)의 형성 공정으로 이행한다. 이 제 2 Ti막(506B)을 형성하기 위해 이용하는 플라즈마 SFD 처리에 의하면, 플라즈마 ALD 처리에 비해, Ti막의 형성에 대해 높은 성막 레이트가 얻어진다. 따라서, 단시간 내에 소정의 막두께의 Ti막(506)을 형성할 수 있다.
또한, 본 실시형태에서는 제 2 Ti막(506B)을 형성할 때에도, 제 1 Ti막(506A)과 TiSix막(507)을 형성할 때와 마찬가지로, 프로세스 온도를 비교적 저온, 예를 들면 450℃ 이하의 온도범위로 설정한다. 본 실시형태에서는 플라즈마 SFD 처리의 H2 플라즈마에 의한 플라즈마 어닐에 의해, 프로세스 온도를 450℃ 이하로 조정해도, 제 2 Ti막(506B) 중에 포함되는 Cl 등의 불순물의 농도를 대폭 저감시킬 수 있다.
계속해서, 도 7d에 나타내는 바와 같이, Ti막(506) 상에 또한 TiN막(508)을 성막하는 TiN막 형성 처리를 실행한다. 여기서는 통상의 열CVD에 의한 TiN막 형성 이 아닌, 플라즈마 SFD 처리에 의한 TiN막 형성 처리를 실행한다. 이 플라즈마 SFD 처리에서는 예를 들면, 처리실에 대해 Ti 화합물 가스와 Ar 가스와 H2 가스를 동 시기에 공급하면서 플라즈마를 생성하고, Ti막을 형성하는 공정과, Ti 화합물 가스의 공급을 중지하는 공정과, 처리실에 대해 NH3 가스와 Ar 가스와 H2 가스를 동 시기에 공급하면서 플라즈마를 생성하고, Ti막을 질화하는 질화 공정이 복수회 반복된다. 이것에 의해서, 하지에 TiN이 퇴적하고, TiN막이 형성된다. 본 실시형태에 관한 플라즈마 SFD 처리에 의한 TiN막 형성의 구체적인 프로세스 레시피에 대해서는 후술한다.
이상과 같이 하여, Si 웨이퍼(500)의 콘택트홀(505) 내에 TiSix막(507), Ti막(506), 및 TiN막(508)으로 이루어지는 배리어층이 형성된다.
(제 1 Ti막 형성 처리)
상술한 각 프로세스 처리 중, 본 발명의 주요 프로세스 처리인 제 1 Ti막 형성 처리(티탄 실리사이드막 형성 공정), 제 2 Ti막 형성 처리(티탄막 형성 공정), 및 TiN막 형성 처리에 대해, 더욱 상세하게 설명한다. 또 여기서는 Ti 화합물 가스로서 TiCl4 가스를 이용하고, 환원 가스로서 H2 가스를 이용하며, 질소 화합물 가스로서 NH3 가스를 이용한 경우를 예로 들어 본 실시형태에 관한 프로세스 처리를 설명한다.
우선, 제 1 Ti막 형성 처리에 대해 도면을 참조하면서 설명한다. 상술한 바와 같이, 제 1 Ti막(506A)의 형성에는 플라즈마 ALD 처리를 적용한다. 이 플라즈마 ALD 처리에 의한 Ti막 형성 처리의 구체예를 도 8에 나타낸다.
우선, 제 1 Ti막 형성 처리를 실행함에 있어서, 서셉터(412)에 매립되어 있는 히터(415)에 히터 전원(440)으로부터 전력을 공급하여, Si 웨이퍼 W의 온도를 예를 들면 450℃로 조정한다. 그리고, 스텝 S11(제 1 공정)에서, 처리실(411) 내에 TiCl4 가스와 H2 가스를 공급한다. 이 때, TiCl4 가스의 유량을 예를 들면 12sccm으로 조정하고, H2 가스의 유량을 예를 들면 4000sccm으로 조정한다. 이 스텝 S11을 실행하는 것에 의해서, Si 표면(503) 및 층간 절연막(504)의 표면에 TiCl4가 흡착한다. 스텝 S11의 시간은 예를 들면 4초로 한다.
다음에, 스텝 S12(제 2 공정)에서, TiCl4 가스의 공급을 정지하고, 처리실(411) 내에는 H2 가스만을 공급하여, 처리실(411) 내에 잔류하는 TiCl4 가스를 퍼지한다. 이 때, H2 가스의 유량을 예를 들면 4000sccm으로 조정한다. 스텝 S12의 시간은 예를 들면 1.5초로 한다.
계속해서, 스텝 S13(제 3 공정)에서, 처리실(411) 내에 H2 가스를 예를 들면 유량 4000sccm으로 공급함과 동시에, 처리실(411) 내에 배치한 샤워헤드(상부 전극)(420)에 예를 들면 800W의 고주파 전력을 인가하여 처리실(411) 내에서 H2 가스를 플라즈마화한다. 이것에 의해서, 앞의 스텝 S11에서 Si 표면(503) 및 층간 절 연막(504)의 표면에 흡착된 TiCl4는 환원되어 Ti가 남는다.
이상의 스텝 S11～S13을 1사이클로 하여, 제 1 Ti막(506A)이 원하는 막두께(예를 들면 2㎚)에 달할 때까지 사이클을 반복한다. 이 때, 위에서 설명한 바와 같이, Si 표면(503)의 표면 즉 콘택트홀의 바닥부(도 7a에 나타내는 A부)에서는 퇴적한 Ti가 하지의 Si 표면(503)의 Si와 규화 반응(실리사이드화)하여, 자기 정합적으로 TiSix막(507)이 형성된다(도 7b 참조).
(제 2 Ti막 형성 처리)
다음에, 제 2 Ti막 형성 처리에 대해 도면을 참조하면서 설명한다. 제 2 Ti막(506B)은 제 1 Ti막(506A) 및 TiSix막(507)의 위에 형성되는 것으로서, 상술한 바와 같이, 제 2 Ti막(506B)의 형성에는 플라즈마 SFD 처리를 적용한다. 이 플라즈마 SFD 처리의 구체예를 도 9에 나타낸다.
우선, 제 1 Ti막 형성 처리를 실행함에 있어서, 서셉터(412)에 매립되어 있는 히터(415)에 히터 전원(440)으로부터 전력을 공급하여, Si 웨이퍼 W의 온도를 예를 들면 450℃로 조정한다. 그리고, 스텝 S21(가스 안정화 공정)에서, 처리실(411) 내에 TiCl4 가스와 H2 가스와 Ar 가스를 공급한다. 이 때, TiCl4 가스의 유량을 예를 들면 12sccm으로 조정하고, H2 가스의 유량을 예를 들면 4000sccm으로 조정하며, Ar 가스의 유량을 예를 들면 1600sccm으로 조정한다. 또, 이 스텝 S21의 주된 목적은 다음의 스텝 S22에 앞서 처리실 내의 처리 가스를 안정화시키는 것에 있다. 스텝 S21의 시간은 예를 들면 0～2초로 한다.
다음에, 스텝 S22(제 4 공정)에서, TiCl4 가스, H2 가스 및 Ar 가스를, 스텝 S21부터 동일한 유량으로 계속하여 처리실(411) 내에 공급한 채, 처리실(411) 내에 배치한 샤워헤드(상부 전극)(420)에 예를 들면 800W의 고주파 전력을 인가하여 처리실(411) 내에 플라즈마를 형성한다. 이것에 의해서, 제 1 티탄막(506A) 및 TiSix막(507)의 위에 제 2 Ti막이 형성된다. 스텝 S22의 시간은 예를 들면 4초로 한다.
계속해서, 스텝 S22의 상태로부터 TiCl4 가스의 공급을 정지하여 스텝 S23(제 5 공정)으로 이행한다. 즉, 스텝 S23에서, 처리실(411) 내에 H2 가스와 Ar 가스를 스텝 S22와 동일한 유량으로 공급하고, 이들을 처리실(411) 내에서 플라즈마화한다. 이것에 의해서, 앞의 스텝 S22에서 제 1 티탄막(506A) 및 TiSix막(507)의 위에 형성된 제 2 Ti막이 플라즈마 어닐된다. 스텝 S23의 시간은 예를 들면 5초로 한다.
다음에, 스텝 S23의 상태로부터 플라즈마를 끄고 스텝 S24로 이행한다. 이 스텝 S24는 다음의 사이클이 개시될 때까지의 대기 시간이며, 이 시간은 예를 들면 1초로 한다.
이상의 스텝 S21～S24를 1사이클로 하여, 제 2 Ti막(506B)이 원하는 막두께에 달할 때까지 사이클을 반복한다. 또, 스텝 S21～S24에서는 Ar 가스를 처리실에 도입하지 않도록 해도 좋다.
이와 같이 하여, 제 1 Ti막 형성 처리와 제 2 Ti막 형성 처리를 실행함으로써, 제 1 Ti막(506A)과 제 2 Ti막(506B)이 적층하여 이루어지는 Ti막(506)이 형성된다. 그리고, 이 Ti막(506)과 Si 표면(503)의 경계 영역에 TiSix막(507)이 형성된다(도 7c 참조).
(TiN막 형성 처리)
다음에, TiN막 형성 처리에 대해 도면을 참조하면서 설명한다. TiN막(508)은 Ti막(506)의 위에 형성되는 것이며, 상술한 바와 같이, TiN막(508)의 형성에는 플라즈마 SFD 처리에 의한 TiN막 형성 처리를 적용한다. 이 플라즈마 SFD 처리의 구체예를 도 10에 나타낸다.
이 TiN막 형성 처리의 스텝 S31～S36 중, 스텝 S31～S33(가스 안정화 공정, 제6, 7 공정) 및 스텝 S34는 상술한 제 2 Ti막 형성 처리의 스텝 S21～S24와 마찬가지의 처리를 실행하기 때문에, 여기서는 그 상세한 설명을 생략한다. 그리고, 스텝 S31～S34를 실행함으로써, Ti막(506)의 위에 Ti막이 형성된다. 그 후, 스텝 S35(제 8 공정)를 실행하여, 이 Ti막을 질화하고, TiN막을 형성한다. 또, TiN막 형성 처리를 실행함에 있어서, 서셉터(412)에 매립되어 있는 히터(415)에 히터 전원(440)으로부터 전력을 공급하여, Si 웨이퍼 W의 온도를 예를 들면 450℃로 조정한다.
스텝 S35에서는 처리실(411) 내에 H2 가스, Ar 가스 및 NH3 가스를 공급함과 동시에, 처리실(411) 내에 배치한 샤워헤드(상부 전극)(420)에 예를 들면 800W의 고주파 전력을 인가하여 처리실(411) 내에 플라즈마를 재차 형성한다. 이 때 H2 가스의 유량을 예를 들면 2000sccm으로 조정하고, Ar 가스의 유량을 예를 들면 1600sccm으로 조정하며, NH3 가스의 유량을 예를 들면 1500sccm으로 조정한다. 스텝 S35의 시간은 예를 들면 2초로 한다.
다음에 스텝 S36에서는 플라즈마를 끄는 동시에, 처리실(411) 내로의 NH3 가스의 공급을 중지한다. H2 가스와 Ar 가스에 대해서는 스텝 S35일 때와 동일한 유량으로 조정하고, 이들 가스에 의해서 처리실(411) 내에 잔류하고 있는 NH3 가스를 퍼지한다. 이것에 의해서, 다음의 사이클의 스텝 S31에 있어서, 처리실(411) 내에 공급되는 TiCl4 가스가 잔류 NH3 가스와 혼합되어 버리는 것이 방지되고, 더욱 양질의 TiN막을 형성할 수 있다. 이 스텝 S36의 시간은 예를 들면 2초로 한다. 이상의 스텝 S31～S36을 1사이클로 하여, TiN막(508)이 소정의 막두께에 달할 때까지 사이클을 반복한다.
(본 실시형태에 관한 성막 처리의 특징)
본 실시형태에 관한 성막 처리의 특징으로서, 우선, Ti막(506)을 제 1 Ti막 형성 처리와 제 2 Ti막 처리의 2단계로 나누어 형성하는 점을 들 수 있다. 또한, 본 실시형태에서는 제 1 Ti막(506A)의 형성과 제 2 Ti막(506B)의 형성에는 각각 다른 처리, 즉 플라즈마 ALD 처리와 플라즈마 SFD 처리를 적용한다.
처음에 플라즈마 ALD 처리를 실행하는 것에 의해서, Si 웨이퍼 W의 온도를 예를 들면 450℃ 이하로 낮게 조정하여, 양질의 TiSix막(507)을 형성할 수 있음과 동시에, Ti막 중의 Cl 등의 불순물을 확실하게 줄일 수 있다. 그 후, 비교적 높은 성막 레이트가 얻어지는 플라즈마 SFD 처리로 전환하는 것에 의해서, 단시간 내에 소정의 막두께의 Ti막(506)을 형성할 수 있다. 또한, 그 때에도 Si 웨이퍼 W의 온도를 예를 들면 450℃ 이하로 낮게 조정하여, 서멀 버젯을 저감할 수 있다.
본 실시형태에 관한 성막 처리의 다른 특징은 제 1 Ti막 형성 처리시에 처리실(411) 내에 Ar 가스를 도입하지 않는 점이다. 이것에 의해서, 성막 레이트를 낮추는 일 없이, 더욱 양질의 제 1 Ti막(506A)과 TiSix막(507)을 형성할 수 있다.
그런데, 도 10에 나타내는 플라즈마 SFD 처리에 있어서의 스텝 S33은 Ti막에 대한 H2 플라즈마 어닐 처리가 실행되는 공정이다. 이 처리에 대해서는 후의 스텝 S35에 있어서도, 플라즈마 질화 처리와 동시에 실행된다. 따라서, 도 10에 나타내는 플라즈마 SFD 처리 대신에, 도 11에 나타내는 스텝 S33을 생략한 플라즈마 SFD 처리를 실시하도록 해도 좋다. 또한, 도 11에 나타내는 플라즈마 SFD 처리에 있어서의 스텝 S34는 다음의 스텝 S35가 개시될 때까지의 대기 시간의 위치 부여가 아니라, H2 가스와 Ar 가스에 의해서 처리실(411) 내에 잔류하고 있는 TiCl4 가스를 퍼지하기 위한 공정이다. 이 경우, 스텝 S34의 시간은 예를 들면 2초로 한다.
(플라즈마 ALD 처리의 효과를 확인한 실험)
이상의 특징을 갖는 본 실시형태에 관한 성막 처리로부터 얻어지는 효과를 확인한 실험 결과에 대해 도면을 참조하면서 설명한다. 우선, 저온 하에서 Ti막을 형성하는 경우, 플라즈마 ALD 처리를 채용하는 것에 의해서, Ti막을 실리사이드화시킬 수 있는 것을 실험에 의해서 확인하였다. 이 실험 결과를 도 12와 도 13에 나타낸다.
도 12는 도 6에 나타낸 막 구조를 갖는 샘플 웨이퍼에 대해 상기의 플라즈마 ALD 처리와 플라즈마 SFD 처리를 별개로 실시했을 때의 Ti막의 막두께를 측정한 결과를 나타내는 도면이다. 도 12에 나타내는 바와 같이, 플라즈마 SFD 처리를 실시한 경우, SiO2막(층간 절연막(504))의 위에 형성된 Ti막의 두께는 9.5㎚이고, Si막(Si 표면(503))의 위에 형성된 Ti막의 두께는 8.7㎚이며, 그들의 비는 0.92이다. 즉, 플라즈마 SFD 처리를 실시한 경우, SiO2막과 Si막의 위에는 대략 동일한 두께의 Ti막이 형성된다. 이것으로부터 SiO2막과 Si막의 위에 형성되는 Ti막의 막질은 동일하다고 고려할 수 있다.
한편, 도 12에 나타내는 바와 같이, 플라즈마 ALD 처리를 실시한 경우, SiO2막(층간 절연막(504))의 위에 형성된 Ti막의 두께는 7.4㎚이고, Si막(Si 표면(503))의 위에 형성된 Ti막의 두께는 23.1㎚이며, 그들의 비는 3.12이다. 즉, 플라즈마 ALD 처리를 실시한 경우, Si막의 위에는 SiO2막의 위에 비해 3배 이상 두꺼운 Ti막이 형성된다. 이것으로부터 Si막의 위에는 SiO2막에 형성되는 Ti막과는 다른 막질의 Ti막이 형성되어 있다고 고려할 수 있다. 그리고, 하지가 Si막이기 때문에 Ti막이 실리사이드화되어 부피(막두께)가 증가하고 있다고 추찰할 수 있다.
도 6에 나타낸 막 구조를 갖는 샘플 웨이퍼에 대해 상기의 플라즈마ALD 처리를 실시하여 Si막 상에 형성한 Ti막이 실리사이드화되어 있는지 아닌지를 직접적으로 확인하기 위해, EDX(형광 X선)를 이용하여 Si막 상의 Ti막(Ti 함유막)의 조성을 분석하였다. 그 결과를 도 13에 나타낸다.
도 13에 나타내는 바와 같이, Si막 상의 Ti 함유막에 있어서의 Si의 비율은 81.38atom%(원자수 비율)이고, Ti의 비율은 13.19atom%이며, Cl의 비율은 0.18atom%이고, O의 비율은 5.25atom%이다. 이 결과로부터, 플라즈마 ALD 처리를 실시하여 Si막 상에 형성한 Ti막은 실리사이드화되어, TiSix막으로 변화하고 있는 것을 알 수 있다.
또, 도 13에 나타내는 실험 결과로부터, 플라즈마 ALD 처리를 실시하여 얻어진 TiSix막에 거의 Cl이 포함되어 있지 않은 것을 알 수 있다. 따라서, 플라즈마 ALD 처리중에 Si막에 흡착된 TiCl4의 환원이 적확하게 실행되고 있다고 판단할 수 있다.
(Ar 가스를 이용하지 않은 Ti막 형성 처리의 효과를 확인한 실험)
다음에, Ar 가스를 이용하지 않고 제 1 Ti막 형성 처리를 실행하는 것에 의해서 얻어지는 효과를 실험에 의해서 확인하였다. 이 실험 결과를 도 14a, 도 14b, 도 15,도 16에 나타낸다.
우선, 도 6에 나타낸 막 구조를 갖는 샘플 웨이퍼에 대해, Ar 가스와 H2 가스를 처리실에 도입하여 플라즈마 환원 처리를 실시한 경우와, H2 가스만을 처리실에 도입하여 플라즈마 환원 처리를 실시한 경우의 처리 결과를 비교하였다. 도 14a는 Ar 가스와 H2 가스에 의한 플라즈마 환원 처리를 실시한 샘플 웨이퍼 중에서, Si막과 SiO2막이 적층 상태로 되어 있는 부분의 단면과 표면의 주사형 전자 현미경(SEM)의 사진을 나타내는 것이다. 또한, 도 14b는 H2 가스만의 플라즈마 환원 처리를 실시한 샘플 웨이퍼 중에서, Si막과 SiO2막이 적층 상태로 되어 있는 부분의 단면과 표면의 SEM의 사진을 나타내는 것이다.
도 14a와 도 14b의 사진으로부터, H2 가스만의 플라즈마 환원 처리를 실시한 샘플 웨이퍼 쪽이, SiO2막의 표면 모포로지가 양호한 상태로 유지되어 있는 것을 알 수 있다. 이 실험 결과로부터, Ar 가스가 막의 표면에 적지 않은 데미지를 줄 우려가 있다고 고려할 수 있다.
도 15는 도 6에 나타낸 막 구조를 갖는 샘플 웨이퍼에 대해, 상기의 플라즈 마 ALD 처리를 300사이클 실시했을 때에 SiO2막 상에 형성되는 Ti막의 전기적 특성을 나타내고 있다. 도 15 중의 웨이퍼의 평면도에 나타나져 있는 곡선은 웨이퍼면 내에 있어서 저항값이 동일한 포인트끼리를 연결하는 것이며, 웨이퍼면 내에 있어서의 Ti막의 저항값의 편차가 큰 영역에서는 각 곡선의 간격이 밀(密)하게 된다.
도 15에 나타내는 바와 같이, 플라즈마 ALD 처리중에 처리실 내에 Ar 가스를 공급한 경우에는 Ar 가스를 공급하지 않는 경우에 비해 곡선이 웨이퍼면내 전역에서 밀하게 되기 때문에, 웨이퍼면 내의 Ti막의 저항 편차가 큰 것을 알 수 있다. 이것은 하단에 나타내는 웨이퍼면 내의 Ti막의 균일성의 값으로부터도 명백하고, Ar 가스 없음의 경우, 2.1%인데 반해, Ar 가스 있음의 경우, 90.4%라고 하는 극히 큰 저항 편차를 나타내고 있다.
또한, 도 15에 나타내는 바와 같이, Ar 가스 없음의 경우, 웨이퍼의 표면 저항이 270Ω/sq.이고, 비저항이 209μΩ?㎝인데 반해, Ar 가스 있음의 경우, 웨이퍼의 표면 저항이 1306Ω/sq.이고, 비저항이 1208μΩ?㎝이다. 처리실 내에 Ar 가스가 공급되면 Ti막의 각 저항값이 상승해 버리는 것을 알 수 있다.
이상과 같이, Ti막의 저항값의 면내 균일성, 표면 저항 및 비저항의 모든 점에서, Ar 가스 있음의 경우에는 Ar 가스 없음의 경우에 비해 특성이 떨어지는 것을 알 수 있다. 이 실험 결과로부터, Ar 가스 있음의 경우에는 Ar이 Ti막 그 자체나 하지의 Si막이나 SiO2막에 데미지를 부여하여, 양질의 Ti막이 형성되지 않는다고 고려할 수 있다. 예를 들면, Ar이 SiO2막에 충돌하여, O가 방출되고, 그 O가 Ti와 결 합되어 Ti막의 일부가 TiOx막(산화 티탄막)이 될 가능성이 있다. TiOx막은 금속인 Ti막에 비해 저항값이 높아지기 때문에, 도 15에 나타낸 바와 같은 전기적 특성이 측정되게 된다.
도 16은 450℃로 온도 조정한 샘플 웨이퍼에 대해 상기의 플라즈마 ALD 처리에 의한 Ti막 형성 처리를 실시했을 때에 SiO2막 상에 형성되는 Ti막의 막두께와 막 형성 처리의 사이클수의 관계를 나타내고 있다. 도 16의 그래프에 있어서, Ar 가스를 처리실에 도입하지 않은 경우의 처리 결과에 대해서는 ‘○’로 나타내고, Ar 가스를 처리실에 도입한 경우의 처리 결과에 대해서는 ‘●’로 나타내고 있다.
이 도 16으로부터 명백한 바와 같이, 사이클 수가 약 300회 이하일 때에는 Ar 가스를 이용하지 않는 쪽이 동일한 사이클수라도 두껍게 Ti막을 형성할 수 있다. 바꾸어 말하면, 단시간에 원하는 막두께의 제 1 Ti막(506A)을 형성할 수 있다. 이에 대해, 사이클 수가 약 300회를 상회하면, Ar 가스를 이용한 쪽이 Ti막의 성막 레이트가 높아진다. 단, 실제로는 제 1 Ti막(506A)은 극히 얇게(예를 들면 2㎚) 형성되기 때문에, 사이클 수가 약 300회 이하인 영역만을 주목하면 충분하다.
이와 같이, Ar 가스의 유무에 의해서 Ti막의 성막 레이트에 차가 생긴다고 하는 도 16의 결과로부터, 특히 Ti막의 형성 초기 단계에 있어서, Ar이 Ti막의 성막 레이트를 저하시키는 원인이 될 수 있다고 고려된다. 따라서, 성막 레이트를 저하시키지 않기 위해서라도, 플라즈마 ALD 처리를 실시하고 있는 동안에는 처리실에 Ar 가스를 도입하지 않는 것이 바람직하다.
이상과 같이, 본 실시형태에 관한 성막 처리에 의하면, 저온 하에서도Cl 등의 불순물의 혼입이 극히 적은 Ti막(506) 및 TiN막(508)을 형성할 수 있다. 또한, Ti막(506)을 형성할 때에, 저온 하에서의 TiSix막의 형성이 가능한 플라즈마 ALD 처리와, 성막 레이트가 높은 플라즈마 SFD 처리를 병용하기 때문에, 양질의 TiSix막(507)을 얻을 수 있음과 동시에, Ti막(506)의 성막에 소요되는 시간을 짧게 할 수 있다. 또한, 플라즈마 ALD 처리에서는 처리실 내에 Ar 가스를 도입하지 않기 때문에, Ti막(506)이나 TiSix막(507)의 막질의 가일층의 향상이 도모된다.
또, 상기 각 처리실(104A～104D)의 구성은 도 4에 나타내는 것에 한정되는 것은 아니다. 예를 들면 각 처리실(104A～104D) 중의 어느 처리실을 COR 처리실, PHT 처리실, Ti막?TiN막 형성 처리실로서 구성해도 좋다. 따라서, Si 웨이퍼 W의 반송 순서도 각 처리실(104A～104D) 중의 COR 처리실, PHT 처리실, Ti막?TiN막 형성 처리실의 순으로 반송하면, 반드시 각 처리실(104A～104C)의 순이 아니어도 좋다.
또한, 본 실시형태에서는 처리실(104C)에서 Ti막 형성 처리와 TiN막 형성 처리를 연속하여 실행하는 경우에 의거하여 구성 및 작용을 설명했지만, 각 처리를 개별의 처리실에서 실행하도록 해도 좋다. 예를 들면, 처리실(104C)에서 Ti막 형성 처리를 실행하고, 처리실(104D)에서 TiN막 형성 처리를 실행하도록 해도 좋다.
상기 실시형태에 의해 상세하게 기술한 본 발명에 대해서는 복수의 기기로 구성되는 시스템에 적용해도, 1개의 기기로 이루어지는 장치에 적용해도 좋다. 상 술한 실시형태의 기능을 실현하는 소프트웨어의 프로그램을 기억한 기억 매체 등의 매체를 시스템 혹은 장치에 공급하고, 그 시스템 혹은 장치의 컴퓨터(또는 CPU나 MPU)가 기억 매체 등의 매체에 저장된 프로그램을 읽어내어 실행하는 것에 의해서도, 본 발명이 달성되는 것은 물론이다.
이 경우, 기억 매체 등의 매체로부터 읽어 내어진 프로그램 자체가 상술한 실시형태의 기능을 실현하게 되고, 그 프로그램을 기억한 기억 매체 등의 매체는 본 발명을 구성하게 된다. 프로그램을 공급하기 위한 기억 매체 등의 매체로서는 예를 들면, 플로피(등록상표) 디스크, 하드 디스크, 광디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW, 자기테이프, 불휘발성의 메모리 카드, ROM, 혹은 네트워크를 거친 다운로드 등을 이용할 수 있다.
또, 컴퓨터가 읽어낸 프로그램을 실행하는 것에 의해, 상술한 실시형태의 기능이 실현될 뿐만 아니라, 그 프로그램의 지시에 의거하여, 컴퓨터 상에서 가동하고 있는 OS 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해서 상술한 실시형태의 기능이 실현되는 경우도 본 발명에 포함된다.
또한, 기억 매체 등의 매체로부터 읽어내어진 프로그램이, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램의 지시에 의거하여, 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해서 상술한 실시형태의 기능이 실현되는 경우도 본 발명에 포함된다.
이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시형태에 대해설명했지 만, 본 발명은 이러한 예에 한정되지 않는 것은 물론이다. 당업자 라면, 특허청구범위에 기재된 범주 내에 있어서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들면, 상기 실시형태에 있어서는 Si 함유 표면으로서 Si 웨이퍼의 Si 표면 상에 TiSix막을 형성하는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니며, Si 함유 표면으로서 Si 웨이퍼 상에 형성된 CoSi2나 NiSi 등의 금속 실리사이드막 상이나 폴리 실리콘(poly-Si)막 상에 TiSix막을 형성하도록 해도 좋다.
또한, 상기 실시형태에 있어서는 티탄 화합물 가스로서 TiCl4 가스를 이용한 경우를 예로 들어 설명했지만, 이것에 한정되는 것은 아니며, 다른 티탄 화합물 가스를 채용해도 좋다. 예를 들면 유기티탄으로서 TDMAT(디메틸아미노티타늄), TDEAT(디에틸아미노티탄) 등을 이용하는 것도 가능하다.
본 발명은 반도체 웨이퍼, FPD(Flat Panel Display) 기판 등의 피처리 기판 상에 소정의 막을 성막하는 성막 방법 및 기판 처리 장치에 적용 가능하다.

Claims (12)

  1. 처리실 내에서 피처리 기판에 티탄막 또는 티탄 화합물막을 형성하는 성막 방법에 있어서,
    상기 피처리 기판에 티탄 실리사이드막을 형성하는 티탄 실리사이드막 형성 공정과,
    상기 티탄 실리사이드막 상에 티탄막을 형성하는 티탄막 형성 공정을 포함하고,
    상기 티탄 실리사이드막 형성 공정에서는,
    티탄 화합물 가스를 상기 처리실에 도입하여 상기 티탄 화합물 가스를 상기 피처리 기판의 표면에 흡착시키는 제 1 공정과,
    상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 2 공정과,
    수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여, 상기 피처리 기판의 실리콘 함유 표면에 흡착시킨 상기 티탄 화합물 가스를 환원함과 동시에 상기 실리콘 함유 표면의 실리콘과 반응시켜 티탄 실리사이드막을 형성하는 제 3 공정을 반복하되, 상기 제 1 공정 내지 상기 제 3 공정을 순차적으로 복수회 실행하며,
    상기 티탄막 형성 공정에서는,
    상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 4 공정과,
    상기 플라즈마를 유지하면서 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 티탄막을 플라즈마 어닐하는 제 5 공정을 반복하는 것을 특징으로 하는
    성막 방법.
  2. 제 1 항에 있어서,
    상기 제 3 공정에서는 아르곤 가스를 상기 처리실에 도입하지 않는 것을 특징으로 하는
    성막 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 공정에서는 상기 티탄 화합물 가스와 함께 수소 가스를 상기 처리실에 도입하고,
    상기 제 2 공정에서는 상기 수소 가스를 계속해서 상기 처리실에 도입하는 것을 특징으로 하는
    성막 방법.
  5. 제 1 항에 있어서,
    상기 티탄막 형성 공정에서, 적어도 상기 처리실 내에 플라즈마를 형성하는 기간에는 상기 처리실에 아르곤 가스를 도입하는 것을 특징으로 하는
    성막 방법.
  6. 제 1 항에 있어서,
    상기 티탄막 상에 질화 티탄막을 형성하는 질화 티탄막 형성 공정을 더 포함하고,
    상기 질화 티탄막 형성 공정에서는,
    상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 6 공정과,
    상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 7 공정과,
    질소 화합물 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 티탄막을 질화하는 제 8 공정을 반복하는 것을 특징으로 하는
    성막 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 질화 티탄막 형성 공정에서, 적어도 상기 처리실 내에 플라즈마를 형성하는 기간에는 상기 처리실에 아르곤 가스를 도입하는 것을 특징으로 하는
    성막 방법.
  9. 제 1 항에 있어서,
    상기 티탄 화합물 가스는 TiCl4 가스인 것을 특징으로 하는
    성막 방법.
  10. 제 6 항에 있어서,
    상기 질소 화합물 가스는 NH3 가스인 것을 특징으로 하는
    성막 방법.
  11. 피처리 기판에 대해 막 형성 처리를 실시하는 처리실과,
    상기 처리실 내에 적어도 티탄 화합물 가스, 환원 가스 및 아르곤 가스를 선택적으로 공급하는 가스 공급 수단과,
    상기 처리실 내에 플라즈마를 생성하는 플라즈마 생성 수단과,
    상기 처리실 내에 탑재된 상기 피처리 기판의 온도를 조정하는 온도 조정 수단과,
    상기 가스 공급 수단, 상기 플라즈마 생성 수단 및 상기 온도 조정 수단의 동작을 제어하는 제어부를 구비한 기판 처리 장치에 있어서,
    상기 제어부는,
    상기 피처리 기판에 티탄 실리사이드막을 형성하는 티탄 실리사이드막 형성 처리로서,
    티탄 화합물 가스를 상기 처리실에 도입하여 상기 티탄 화합물 가스를 상기 피처리 기판의 표면에 흡착시키는 제 1 공정과,
    상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 2 공정과,
    수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여, 상기 피처리 기판의 실리콘 함유 표면에 흡착시킨 상기 티탄 화합물 가스를 환원함과 동시에 상기 실리콘 함유 표면의 실리콘과 반응시켜 티탄 실리사이드막을 형성하는 제 3 공정을 반복하되, 상기 제 1 공정 내지 상기 제 3 공정을 순차적으로 복수회 실행하며,
    상기 제어부는,
    상기 티탄 실리사이드막 상에 티탄막을 형성하는 티탄막 형성 처리로서,
    상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 4 공정과,
    상기 플라즈마를 유지하면서 상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 티탄막을 플라즈마 어닐하는 제 5 공정을 반복하는 것을 특징으로 하는
    기판 처리 장치.
  12. 제 11 항에 있어서,
    상기 가스 공급 수단은 상기 처리실 내에 추가로 질소 화합물 가스를 선택적으로 공급하는 것이고,
    상기 제어부는,
    상기 티탄막 상에 질화 티탄막을 형성하는 질화 티탄막 형성 처리로서,
    상기 티탄 화합물 가스와 상기 수소 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 피처리 기판 상에 티탄막을 형성하는 제 6 공정과,
    상기 티탄 화합물 가스의 상기 처리실로의 도입을 정지하여, 상기 처리실 내에 잔류하고 있는 상기 티탄 화합물 가스를 제거하는 제 7 공정과,
    상기 질소 화합물 가스를 상기 처리실에 도입하면서 상기 처리실 내에 플라즈마를 생성하여 상기 티탄막을 질화하는 제 8 공정을 반복하는 것을 특징으로 하는
    기판 처리 장치.
KR1020097007662A 2006-10-30 2007-08-07 성막 방법 및 기판 처리 장치 KR101163277B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006293938A JP5207615B2 (ja) 2006-10-30 2006-10-30 成膜方法および基板処理装置
JPJP-P-2006-293938 2006-10-30
PCT/JP2007/065433 WO2008053625A1 (fr) 2006-10-30 2007-08-07 Procédé de dépôt de film et appareillage pour traiter des substrats

Publications (2)

Publication Number Publication Date
KR20090069298A KR20090069298A (ko) 2009-06-30
KR101163277B1 true KR101163277B1 (ko) 2012-07-05

Family

ID=39343976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007662A KR101163277B1 (ko) 2006-10-30 2007-08-07 성막 방법 및 기판 처리 장치

Country Status (6)

Country Link
US (1) US7981794B2 (ko)
JP (1) JP5207615B2 (ko)
KR (1) KR101163277B1 (ko)
CN (1) CN101346802B (ko)
TW (1) TWI464790B (ko)
WO (1) WO2008053625A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP2010016136A (ja) * 2008-07-02 2010-01-21 Tokyo Electron Ltd 薄膜の成膜方法及び成膜装置
KR101108879B1 (ko) 2009-08-31 2012-01-30 주식회사 원익아이피에스 가스분사장치 및 이를 이용한 기판처리장치
KR101625078B1 (ko) * 2009-09-02 2016-05-27 주식회사 원익아이피에스 가스분사장치 및 이를 이용한 기판처리장치
JP5358366B2 (ja) * 2009-09-14 2013-12-04 東京エレクトロン株式会社 基板処理装置及び方法
CN102383106B (zh) * 2010-09-03 2013-12-25 甘志银 快速清除残余反应气体的金属有机物化学气相沉积反应腔体
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US8785310B2 (en) 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
US10029217B2 (en) 2015-05-22 2018-07-24 Chevron U.S.A. Inc. Methods of making crosslinked membranes utilizing an inert gas atmosphere
JP2017022302A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US11217672B2 (en) * 2019-08-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain
CN110729166A (zh) * 2019-09-23 2020-01-24 长江存储科技有限责任公司 存储器的制作设备及制作方法
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
CN111524778B (zh) * 2020-04-24 2023-06-16 北京北方华创微电子装备有限公司 气体输运管路、控制气体输运的方法及半导体设备
US20220319991A1 (en) * 2021-03-31 2022-10-06 Nanya Technology Corporation Semiconductor device with dual barrier layers and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196418A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
JP3194256B2 (ja) * 1991-11-14 2001-07-30 富士通株式会社 膜成長方法と膜成長装置
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JP4196418B2 (ja) 1997-09-05 2008-12-17 Ｄｉｃ株式会社 顔料組成物並びにこれを用いた分散液及びカラーフィルター用カラーレジスト
US6548402B2 (en) * 1999-06-11 2003-04-15 Applied Materials, Inc. Method of depositing a thick titanium nitride film
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
KR20010007527A (ko) * 1999-06-25 2001-01-26 조셉 제이. 스위니 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
KR100760291B1 (ko) * 2001-11-08 2007-09-19 에이에스엠지니텍코리아 주식회사 박막 형성 방법
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
JP4361747B2 (ja) * 2003-03-04 2009-11-11 東京エレクトロン株式会社 薄膜の形成方法
KR100884852B1 (ko) * 2003-08-11 2009-02-23 도쿄엘렉트론가부시키가이샤 성막 방법
KR100591157B1 (ko) * 2004-06-07 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 Ｉｎ-ｓｉｔｕ 박막증착방법

Also Published As

Publication number Publication date
TWI464790B (zh) 2014-12-11
TW200837813A (en) 2008-09-16
CN101346802B (zh) 2010-06-02
CN101346802A (zh) 2009-01-14
US20100304561A1 (en) 2010-12-02
JP5207615B2 (ja) 2013-06-12
US7981794B2 (en) 2011-07-19
WO2008053625A1 (fr) 2008-05-08
JP2008112803A (ja) 2008-05-15
KR20090069298A (ko) 2009-06-30

Similar Documents

Publication Publication Date Title
KR101163277B1 (ko) 성막 방법 및 기판 처리 장치
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
US9673146B2 (en) Low temperature tungsten film deposition for small critical dimension contacts and interconnects
JP5376361B2 (ja) タングステン膜の製造方法および装置
JP4947840B2 (ja) 金属窒化物／金属スタックの処理
US7959985B2 (en) Method of integrating PEALD Ta-containing films into Cu metallization
US8409987B2 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
KR20170128123A (ko) 코발트에 대한 망간 배리어 층 및 접착 층
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
KR101102739B1 (ko) 성막 방법, 기판 처리 장치, 및 반도체 장치
KR20100121418A (ko) 성막 방법 및 플라즈마 성막 장치
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 8