CN101346802B - 成膜方法和基板处理装置 - Google Patents

成膜方法和基板处理装置 Download PDF

Info

Publication number
CN101346802B
CN101346802B CN2007800009536A CN200780000953A CN101346802B CN 101346802 B CN101346802 B CN 101346802B CN 2007800009536 A CN2007800009536 A CN 2007800009536A CN 200780000953 A CN200780000953 A CN 200780000953A CN 101346802 B CN101346802 B CN 101346802B
Authority
CN
China
Prior art keywords
film
process chamber
titanium
gas
compound gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800009536A
Other languages
English (en)
Other versions
CN101346802A (zh
Inventor
成嶋健索
天野文贵
若林哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101346802A publication Critical patent/CN101346802A/zh
Application granted granted Critical
Publication of CN101346802B publication Critical patent/CN101346802B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

本发明提供一种成膜方法和基板处理装置，使得在低温下也能够高效率地形成含有优质的Ti膜的阻挡层，在该Ti膜与基底的界面区域能够形成自调整的TiSix膜。在形成上述TiSix膜(507)的工序中，不向处理室导入氩气地多次重复下述工序：向处理室导入钛化合物气体，使上述钛化合物气体吸附在Si基板(502)的Si表面上的第一工序；停止向处理室导入钛化合物气体，除去残留在处理室内的钛化合物气体的第二工序；和向处理室导入氢气，并在处理室内形成等离子体，对吸附于Si表面的钛化合物气体进行还原，同时使其与Si表面的硅反应，形成TiSix膜(507)的第三工序。

Description

成膜方法和基板处理装置
技术领域
本发明涉及在半导体晶片、FPD(Flat Panel Display：平板显示器)基板等被处理基板上，形成规定的膜的成膜的方法和基板处理装置。
背景技术
在CMOS晶体管等半导体器件中，具有配线层和基板、配线层和配线层等的连接结构。具体而言，例如图17所示，在Si基板(Si晶片)的p/n杂质扩散层(扩散层)10和第一配线之间形成有接触孔20，在第一配线和第二配线之间形成有通孔(via hole)30。在这样的接触孔20和通孔30上埋入有钨、铜等金属，Si基板和配线层电连接。近年来，在埋入该金属之前，在接触孔20和通孔30上进行Ti/TiN叠层膜等的阻挡层的成膜，形成阻挡层22、32。
现在，在这样的Ti膜-TiN膜的形成中，能够使用物理蒸镀(PVD)法。但是，在半导体器件的微细化和高集成化不断发展的现今，接触孔、通孔的纵横比(aspect ratio)(口径和深度的比)变得极大。因此，在阻挡层的形成中常采用阶梯覆盖性好的化学蒸镀(CVD)法。
为了使扩散层10和接触孔20内的金属的接触电阻下降，优选例如在阻挡层22和扩散层10之间插入TiSix膜(硅化钛膜)等的合金层12，通过调节阻挡层22和扩散层10的界面的功函数，降低基于该功函数的肖特基势垒。
在这样的TiSix膜的形成中例如能够使用等离子体CVD法。在该方法中，在使用TiCl4作为原料气体，同时使用H2气体等作为还原气体，以温度650℃左右进行Ti膜的成膜，同时其一部分与Si基板反应，形成自调整(self-aligning)的合金层12。
另外也提出了分割为多个工序，对规定的膜厚的Ti膜进行成膜的方法。例如，在下述专利文献1中，公开了作为这样的分割成膜方法的等离子体SFD(Sequential Flow Deposition：连续流沉积)。根据该处理方法，即使在例如450℃以下的低温下进行成膜，也能够防止Ti膜的剥离，结果能够形成良好膜质的Ti膜。
专利文献1：日本特开2004-232080号公报
发明内容
但是，近年来，主要以半导体器件的高速化为目的，成膜温度的低温化的要求变高。因此，在接触孔的阻挡层形成中也优选将被处理基板维持在低温(例如450℃以下)。但是，当使用现有的等离子体CVD法在低温下形成Ti膜时，Cl在Ti膜中大量残留。结果存在Ti膜的电阻值上升的问题。
关于该点，根据等离子体SFD处理的Ti膜形成处理，即使在低温下Cl残留也极少，能够形成优质的Ti膜。但是，在例如650℃以上的高温下实施该等离子体SFD处理而形成的Ti膜，能够与Si基板反应、良好地进行硅化物化，能够形成良好的TiSix膜，与此相对，存在在例如450℃以下的低温下实施该等离子体SFD处理而形成的Ti膜，难以硅化物化，难以形成良好的TiSix膜的问题。
因此，本发明是鉴于上述问题提出的，其目的在于提供一种成膜方法，即使在低温下，也能够高效地形成包括优质的Ti膜的阻挡层，而且在该Ti膜与基底的界面区域上，能够形成自调整的TiSix膜。
为了解决上述问题，根据本发明的一个观点，提供一种成膜方法，是在处理室内，在被处理基板上形成钛膜或钛化合物膜的成膜方法，其特征在于，具有：在上述被处理基板上形成硅化钛膜的硅化钛膜形成工序；和在上述硅化钛膜上形成钛膜的钛膜形成工序，在上述硅化钛膜形成工序中，多次重复下述工序：向上述处理室内导入钛化合物气体，使上述钛化合物气体吸附于上述被处理基板的表面的第一工序；停止向上述处理室导入上述钛化合物气体，除去残留在上述处理室内的上述钛化合物气体的第二工序；和向上述处理室导入氢气，并在上述处理室内形成等离子体，对吸附于上述被处理基板的含硅表面的上述钛化合物气体进行还原，同时使其与上述含硅表面的硅反应，形成硅化钛膜的第三工序，在上述钛膜形成工序中，多次重复下述工序：将上述钛化合物气体和上述氢气导入上述处理室，并在上述处理室内生成等离子体，在上述被处理基板上形成钛膜的第四工序；和维持上述等离子体，并停止向上述处理室导入上述钛化合物气体，对上述钛膜进行等离子体退火的第五工序。
此外，本发明提供一种基板处理装置，其特征在于：具备：对被处理基板实施膜形成处理的处理室；向上述处理室内至少选择性地供给钛化合物气体、还原气体和氩气的气体供给单元；在上述处理室内生成等离子体的等离子体生成单元；对载置于上述处理室内的上述被处理基板的温度进行调整的温度调整单元；和对上述气体供给单元、上述等离子体生成单元和上述温度调整单元的动作进行控制的控制部，其中，作为在上述被处理基板上形成硅化钛膜的硅化钛膜形成处理，上述控制部多次重复下述工序：向上述处理室导入钛化合物气体，使上述钛化合物气体吸附于上述被处理基板的表面的第一工序；停止向上述处理室导入上述钛化合物气体，除去残留在上述处理室内的上述钛化合物气体的第二工序；和向上述处理室导入氢气，并在上述处理室内形成等离子体，对吸附于上述被处理基板的含硅表面的上述钛化合物气体进行还原，同时使其与上述含硅表面的硅反应，形成硅化钛膜的第三工序，作为在上述硅化钛膜上形成钛膜的钛膜形成处理，上述控制部多次重复下述工序：将上述钛化合物气体和上述氢气导入上述处理室，并在上述处理室内生成等离子体，在上述被处理基板上形成钛膜的第四工序；和维持上述等离子体，并停止向上述处理室导入上述钛化合物气体，对上述钛膜进行等离子体退火的第五工序。
根据本发明，多次重复在上述被处理基板的含硅表面上叠层硅化钛膜的第一～第三工序，能够形成规定的膜厚的硅化钛膜。此外，即使在低温下，因为在第三工序中能够通过氢等离子体还原作用有效地将钛化合物还原为钛，所以能够将混入硅化钛膜中的Cl等杂质浓度抑制得极低。
此外，优选在上述第三工序中不向上述处理室导入氩气。由此，能够防止氩原子对形成于被处理基板的含硅表面的硅化钛膜的表面的冲撞。因此，能够保持硅化钛膜的表面形态(morphology)为良好的状态。
进一步，通过在多次重复第一～第三工序，形成规定的膜厚的硅化钛膜之后，多次重复第四～第五工序进行钛膜形成工序，能够在硅化钛膜上形成钛膜。该钛膜形成工序是上述等离子体SFD的处理方法，根据该处理，能够得到较高的成膜速率，从而能够在短时间内形成包括硅化钛膜和钛膜的阻挡层。而且，根据该钛膜形成处理，在低温下也能够形成杂质极少的钛膜。
在上述硅化钛膜形成工序和上述钛膜形成工序中，优选调整上述被处理基板的温度在450℃以下。根据这样的本发明，能够减少半导体器件的热平衡(Thermal Budget)，能够防止由高温处理引起电特性劣化。
优选在上述第一工序中向上述处理室导入上述钛化合物气体和氢气，在上述第二工序中向上述处理室继续导入上述氢气。由此，能够使用氢气作为用于从处理室除去钛化合物气体的清扫气体。
在上述钛膜形成工序中，至少在上述处理室内形成等离子体的期间，向上述处理室导入氩气，从而能够促进钛化合物气体的分解，达到等离子体的稳定化，并能够提高成膜处理的效率。
上述成膜方法还也可以具有在上述钛膜上形成氮化钛膜的氮化钛膜形成工序，在上述氮化钛膜形成工序中，多次重复下述工序：向上述处理室导入上述钛化合物气体和上述氢气，并在上述处理室内生成等离子体，在上述被处理基板上形成钛膜的第六工序；停止向上述处理室导入上述钛化合物气体，除去残留在上述处理室内的上述钛化合物气体的第七工序；和向上述处理室导入上述氮化合物气体，在上述处理室内生成等离子体，对上述钛膜进行氮化的第八工序。
此外，优选在上述基板处理装置中，上述气体供给单元在上述处理室内进一步选择性地供给氮化合物气体，作为在上述钛膜上形成氮化钛膜的氮化钛膜形成处理，上述控制部多次重复下述工序：在上述处理室导入上述钛化合物气体和上述氢气，并在上述处理室内生成等离子体，在上述被处理基板上形成钛膜的第六工序；停止向上述处理室导入上述钛化合物气体，除去残留在上述处理室内的上述钛化合物气体的第七工序；和在上述处理室导入上述氮化合物气体，在上述处理室内生成等离子体，对上述钛膜进行氮化的第八工序。
根据本发明，多次重复在上述钛膜上叠层氮化钛的第六～第八工序，能够形成规定的膜厚的氮化钛膜。并且，根据该氮化钛膜形成处理，即使在低温下，也能够形成Cl等杂质极少的氮化钛膜。因此，没必要提高处理温度。
在上述氮化钛膜形成工序中，优选将上述被处理基板的温度调整在450℃以下。根据这样的温度，能够减少半导体器件的热平衡，能够防止由高温处理引起的电特性劣化。
在上述氮化钛膜形成工序中，至少在上述处理室内形成等离子体的期间，在上述处理室导入氩气，从而能够促进钛化合物气体的分解，达到等离子体的稳定化，并能够提高成膜处理的效率。此外，因为氮化合物气体的分解也被促进，所以能够有效地对钛膜进行氮化，形成优质的氮化钛膜。
能够采用TiCl4气体作为上述钛化合物气体，采用NH3气体作为上述氮化合物气体。通过使用这些气体，即使在低温下，也能够有效地形成优质的硅化钛膜、钛膜和氮化钛膜。
此外，根据本发明，能够在一个处理室中实施硅化钛膜形成处理、钛膜形成处理和氮化钛膜形成处理。即，因为没有必要为各个处理准备处理室，能够使基板处理装置小型化。此外，因为能够在一个处理室中连续实施各处理，所以不需要在处理室内的被处理基板的定位处理和处理室间的搬送处理，结果能够提高生产率。进一步，因为能够保持处理室内为真空状态地进行连续处理，所以总是能够在纯净的环境下进行成膜处理。
根据本发明，即使在低温下，也能够有效地形成包括优质的Ti膜的阻挡层，而且能够在该Ti膜和基底的界面区域形成自动调整的TiSix膜。
附图说明
图1是表示本发明的实施方式的基板处理装置的结构例的截面图。
图2是表示图1所示的控制部(系统控制器)的结构例的框图。
图3是表示同一实施方式的EC(装置控制部)的结构例的框图。
图4是表示图1所示的基板处理装置的处理室的结构例的图。
图5是表示同一实施方式的Ti膜-TiN膜形成处理室的结构例的截面图。
图6是表示同一实施方式的Si晶片的膜结构的具体例的示意图。
图7A是用于说明同一实施方式的异物除去处理的示意图。
图7B是用于说明同一实施方式的第一Ti膜形成处理的示意图。
图7C是用于说明同一实施方式的第二Ti膜形成处理的示意图。
图7D是用于说明同一实施方式的TiN膜形成处理的示意图。
图8是表示同一实施方式的等离子体ALD处理的Ti膜形成处理的具体例的时间图。
图9是表示同一实施方式的等离子体SFD处理的Ti膜形成处理的具体例的时间图。
图10是表示同一实施方式的等离子体SFD处理的TiN膜形成处理的具体例的时间图。
图11是表示同一实施方式的等离子体SFD处理的TiN膜形成处理的其他的具体例的时间图。
图12是表示对样品晶片实施等离子体ALD处理的Ti膜形成处理和等离子体SFD处理的Ti膜形成处理时的Ti膜的膜厚的差的图。
图13是表示对样品晶片实施等离子体ALD处理的Ti膜形成处理，分析在Si膜上形成的Ti膜的组成的结果的图。
图14A是表示实施了Ar气体和H2气体的等离子体还原处理的样品晶片的截面和表面的扫描型电子显微镜(SEM)的照片的图。
图14B是表示仅实施了H2气体的等离子体还原处理的样品晶片的截面和表面的扫描型电子显微镜(SEM)的照片的图。
图15是表示对样品晶片实施等离子体ALD处理的Ti膜形成处理时，在SiO2膜上形成的Ti膜的电特性的图。
图16是表示对样品晶片实施等离子体ALD处理的Ti膜形成处理时，在SiO2膜上形成的Ti膜的膜厚和膜形成处理的循环数的关系的图。
图17是表示半导体器件的配线结构的示意图。
符号说明
100基板处理装置
102通用搬送室
104(104A～104D)处理室
105(105A～105D)载置台
106A～106D闸阀
107A、107B闸阀
108(108A、108B)负载锁定室
109(109A、109B)搬送口
110搬入侧搬送室
112(112A～112C)导入口(port)
114校准器
116搬送机构
116A、116B拾取器
118搬入侧搬送机构
118A、118B拾取器
200控制部(系统控制器)
300EC(装置控制部)
310CPU
320RAM
330显示单元
340输入输出单元
350通知单元
360程序数据存储单元
362搬送处理程序
364工艺处理程序
370处理数据存储单元
374工艺处理信息
400等离子体CVD处理室
411处理室
412基座
413支承部件
414导向环
415加热器
416下部电极
418搬入搬出口
419绝缘部件
420喷淋头
421基体(base)部件
422喷淋板
423加热器
424喷出孔
425气体扩散空间
426气体导入口
430气体供给单元
431TiCl4气体供给源
431C～434C质量流量控制器
431L TiCl4气体供给管线
432Ar气体供给源
432L Ar气体供给管线
433H2气体供给源
433L H2气体供给管线
434NH3气体供给源
434L NH3气体供给管线
437气体混合部
438混合气体供给管线
440加热器电源
441加热器电源
442匹配器
443高频电源
450排气室
451排气管
452排气装置
460晶片支承销
461支承板
462驱动机构
500Si晶片(硅晶片)
502裸基板
503Si表面
504层间绝缘膜
505接触孔
506Ti膜
506A第一Ti膜
506B第二Ti膜
507TiSix膜
508TiN膜
G闸阀
W晶片(Si晶片)
具体实施方式
以下参照附图，详细说明本发明适宜的实施方式。而且，在本说明书和图中，对实质上具有相同功能结构的构成要素付给相同的符号，从而省略重复说明。
(基板处理装置的结构例)
参照附图说明本发明的实施方式的基板处理装置的结构例。图1是表示本实施方式的基板处理装置的一个例子的概略结构图。如图1所示，基板处理装置100具有：形成为大致多边形(例如六边形)的通用搬送室102；构成为能够抽真空的多个(例如四个)处理室104A～104D；构成为能够抽真空的两个负载锁定室108A、108B；大致长方形的搬入侧搬送室110；载置能够容纳多个晶片W的盒的多个(例如三个)导入口112A～112C；和旋转晶片W，光学性地求取该偏心量并进行定位的校准器114。
处理室104A～104D分别通过闸阀106A～106D连接于通用搬送室102的周围。在各处理室104A～104D设置有载置被处理基板、例如半导体晶片(以下简称为“晶片”)W的载置台105A～105D。各处理室104A～104D分别对载置于载置台105A～105D的晶片W实施规定的处理。
在通用搬送室102内设置有搬送机构116，该搬送机构116具有保持晶片W的两个拾取器116A、116B，能够伸缩和旋转。搬入侧搬送室110通过两个负载锁定室108A、108B与通用搬送室102连接。负载锁定室108A通过闸阀107A与通用搬送室102和搬入侧搬送室110连接，负载锁定室108B通过闸阀107B与通用搬送室102和搬入侧搬送室110连接。
而且，通用搬送室102与两个负载锁定室中的任何一方，例如负载锁定室108A的连接部的搬送口109A专用作将晶片W搬入通用搬送室102内的搬入口，而通用搬送室102与另一个负载锁定室108B的连接部的搬送口109B专用作将晶片W从通用搬送室102向外搬出的搬出口。
例如三个导入口112A～112C和校准器114与上述搬入侧搬送室110连接。此外，在搬入侧搬送室110内设置有搬入侧搬送机构118，该搬入侧搬送机构118具有保持晶片W的两个拾取器118A、118B，能够伸缩、旋转、升降和直线移动。
然后，在基板处理装置100上连接有控制部200，通过该控制部200能够控制基板处理装置100的各部。
(控制部的结构例)
参照附图说明基板处理装置100的控制部200的结构例。图2是表示控制部(系统控制器)200的结构的框图。如图2所示，控制部200具有：装置控制部(EC：Equipment Controller)300；多个模块控制部(MC：Module Controller)230A、230B、230C……；和分别与EC300及各MC230A、230B、230C……连接的交换式集线器(HUB)(switchinghub)220。
控制部200从EC300例如通过LAN(Local Area Network：局域网)202与对设置有基板处理装置100的工厂整体的制造工序进行管理的MES(Manufacturing Execution System：制造执行系统)204连接。MES204例如由计算机构成。MES204与控制部200合作，将关于工厂的工序的实时信息反馈给基础工作系统(core corporate system)(未图示)，并且考虑工厂整体的负荷等，进行关于工序的判断。
EC300总括MC230A、230B、230C……，构成控制基板处理装置100整体的动作的主控制部(master控制部)。交换式集线器220根据来自EC300的控制信号，切换作为EC300的连接端的MC230A、230B、230C……。
各MC230A、230B、230C……分别构成从控制部(slave控制部)，其控制基板处理装置100的通用搬送室102、处理室104A～104D、负载锁定室108A、108B、搬送室110、校准器114等各模块的动作。各MC230A、230B、230C……分别利用DIST(Distribution：分配)板234A、234B、234C……，通过例如GHOST网络206与各I/O(输入输出)模块236A、236B、236C……连接。GHOST网络206是由搭载于具有EC300的MC板的被称为GHOST(General High-Speed Optimum ScalableTransceiver)的LSI实现的网络。在GHOST网络206上最大能够连接31个I/O模块。而且，在GHOST网络206中MC相当于主设备，I/O模块相当于从设备。
各I/O模块236A、236B、236C……分别由与处理室104A～104D等的各模块的各构成要素(以下称为“终端设备”)连接的多个I/O部238A、238B、238C……构成，进行向各终端设备的控制信号的传送和来自各终端设备的输出信号的传送。例如作为处理室104的终端设备，能够举出控制导入处理室104内的气体的流量的质量流量控制器，控制来自处理室104的排气的APC阀等。
在各GHOST网络206上，还连接有控制I/O部238A、238B、238C……的数字信号、模拟信号、串行信号的输入输出的I/O板(未图示)。
此处，参照附图说明图2所示的EC300的结构例。图3是表示EC300的结构例的框图。如图3所示，EC300包括：构成EC主体的CPU(中央处理装置)310；为了CPU310进行的各种数据处理而使用的设置有存储区域等的RAM(Random Access Memory：随机存取存储器)320；由显示操作画面、选择画面等的液晶显示器等构成的显示单元330；输入输出单元340，能够进行由操作者进行的程序方案的输入、编辑等各种数据输入，与向规定的存储介质的程序方案、程序记录的输出等各种数据输出；和在基板处理装置100产生漏电等异常时进行通知的警报器(例如蜂鸣器)等的通知单元350。
此外，EC300包括存储用于实施基板处理装置100的各种处理的处理程序的程序数据存储单元360，和存储用于实施处理程序必需的信息(数据)的处理数据存储单元370。程序数据存储单元360、处理数据存储单元370例如构筑于硬盘(HDD)等存储区域。CPU310根据需要从程序数据存储单元360、处理数据存储单元370读出需要的程序、数据等，实施各种处理程序。
上述CPU310、RAM320、显示单元330、输入输出单元340、通知单元350、程序数据存储单元360、处理数据存储单元370等通过控制总线、数据总线等总线相连接。该总线也与上述交换式集线器220连接。
此处，对上述结构的控制部200的基板处理装置100的控制例进行说明。在各处理室104A～104D中，在例如对Si晶片W实施COR(Chemical Oxide Removal：化学氧化物去除)处理、PHT(Post HeatTreatment：后热处理)处理、Ti膜形成处理、TiN膜形成处理等的工艺处理的情况下，EC300的CPU310从程序数据存储单元360的工艺处理程序364读出实施的处理程序，从处理数据存储单元370的程序处理信息374读出实施的处理的工艺方案的处理信息，根据它们实施各处理。其中，COR处理和PHT处理是异物除去处理的一种。在后述中详细说明各处理。
CPU310根据各处理程序，通过控制交换式集线器220和处理室104A～104D的各个MC230、GHOST网络206和I/O模块236的I/O部238，向期望的终端设备发送控制信号，从而实施各处理。
这样的图2所示的控制部(系统控制器)200中，多个终端设备并不直接连接于EC300，与该多个终端设备连接的I/O部被模块化而构成I/O模块。因为该I/O模块通过MC和交换式集线器220与EC300连接，所以能够简化通信系统。
此外，因为EC300的CPU310发送的控制信号中包括与期望的终端设备连接的I/O部的地址，和包括该I/O部的I/O模块的地址，所以通过交换式集线器220参照控制信号中的I/O模块的地址，MC的GHOST参照控制信号的I/O部的地址，交换式集线器220和MC能够不需向CPU310询问控制信号的发送目的地，由此能够实施控制信号的平滑的传送。
(处理室的结构例)
接着，说明图1所示的基板处理装置100的处理室的结构例，基板处理装置100能够采用能够连续实施下述处理的结构：在减压下，不使用等离子体，除去Si晶片上的自然氧化膜等的异物的异物除去处理；在已实施该异物除去处理的Si晶片的Si表面上形成Ti膜的Ti膜形成处理；和在Ti膜上形成TiN膜的TiN膜形成处理。
在本实施方式中，将例如处理室104A～104D中的任何一个室构成为进行异物除去除处理的异物除去处理室，将另一室构成为进行Ti膜形成处理(也包括Ti膜的自调整的硅化物化)和TiN膜形成处理的Ti膜-TiN膜形成处理室。此外，在将异物除去处理分成生成物生成处理(例如COR处理)和生成物除去处理(例如PHT处理)这两阶段进行的情况下，处理室104A～104D中的任何两个室构成为生成物生成处理室和生成物除去处理室。而且，也可以在分别的处理室进行Ti膜形成处理和TiN膜形成处理。这样，根据在基板处理装置100实施的处理内容决定各处理室104A～104D的结构。
此处，例如将形成有接触孔的Si晶片W导入基板处理装置100，在对该Si晶片W连续实施作为上述异物除去处理的COR处理、PHT处理之后，连续实施Ti膜成膜处理、TiN膜成膜处理的情况下的基板处理装置100的处理室的结构例表示于图4。
如图4所示，本实施方式的基板处理装置100中，处理室104A、104B、104C分别构成为COR处理室、PHT处理室、Ti膜-TiN膜形成处理室。各处理室104A～104C的处理分别基于设置于控制部200的EC300的程序数据存储单元360所存储的工艺处理程序364实施。即，EC300的CPU310从工艺处理程序364读出需要的处理程序，从存储于处理数据存储单元370的工艺处理信息(例如工艺方案信息)374读出需要的信息，以实施各处理。
(Ti膜成膜处理室的结构例)
接着，参照附图对作为本实施方式的主要的处理室的Ti膜-TiN膜形成处理室的结构例进行说明。Ti膜成膜处理室通过等离子体CVD进行Ti膜的成膜，由例如图5所示的等离子体CVD处理室400构成。该等离子体CVD处理室400具有构成为气密的大致圆筒状的处理室411。
在处理室411中，用于水平支承晶片W的基座412以通过设置于其中央下部的圆筒状的支承部件413被支承的状态进行配置。该基座412由AlN等陶瓷构成，在其外缘部设置有用于引导晶片W的导向环414。
此外，在基座412中埋入有加热器415，该加热器415通过从加热器电源440供电，将晶片W加热至规定的温度。即，加热器415和加热器电源440构成温度调整单元。在基座412，下部电极416埋设于加热器415之上，下部电极416例如接地。
在处理室411的顶壁411A，通过绝缘部件419设置有喷淋头420。该喷淋头420由作为划分得较大的上部分的基体部件421和作为下部分的喷淋板422构成。
在基体部件421埋设有加热器423，该加热器423通过从加热器电源441供电，能够将喷淋头420加热至规定温度。
在喷淋板422上形成有向处理室411内喷出气体的多个喷出孔424。各喷出孔424与形成于基体部件421和喷淋板422之间的气体扩散空间425连通。在基体部件421的中央部设置有用于向扩散空间425供给处理气体的气体导入口426。气体导入口426与后述的气体供给单元430的混合气体供给管线438连接。
气体供给单元430具有供给作为Ti化合物气体的TiCl4气体的TiCl4气体供给源431，供给Ar气体的Ar气体供给源432，供给作为还原气体的H2气体的H2气体供给源433，供给作为氮化合物气体的NH3气体的NH3气体供给源434。
然后，在TiCl4气体供给源431上连接有TiCl4气体供给管线431L，在Ar气体供给源432上连接有Ar气体供给管线432L，在H2气体供给源433上连接有H2气体供给管线433L，在NH3气体供给源434上连接有NH3气体供给管线434L。各气体线431L～434L上分别设置有质量流量控制器(MFC)431C～434C，和夹着该质量流量控制器431C～434C的两个阀431V～434V。
气体混合部437具有混合上述处理气体并供给至喷淋头420的功能，在其气体流入侧通过各气体管线431L～434L与处理气体供给源431～434连接，在其气体流出侧通过混合气体供给管线438与喷淋头420连接。
在处理时，从TiCl4气体、Ar气体、H2气体和NH3气体中选择的一种气体或多个气体的混合气体，经由喷淋头420的气体导入口426和气体扩散空间425，从多个喷出孔424导入处理室411内。
这样的本实施方式的喷淋头420构成为预先混合处理气体并供给至处理室411内，即预混合型，但是也可以构成为将各处理气体独立供给至处理室411内的后混合型。
高频电源443通过匹配器442与喷淋头420连接，在成膜时，通过从该高频电源443向喷淋头420供给例如450kHz的高频电力，在喷淋头420和下部电极416之间产生高频电场，使供给至处理室411内的处理气体等离子体化，形成Ti膜或TiN膜。即，喷淋头420、匹配器442、高频电源443和下部电极416构成等离子体生成单元。
在处理室411的底壁411B的中央部形成有圆形的孔417，在底壁411B上以覆盖该孔417的方式设置有向下方伸出的排气室450。在排气室450的侧面连接有排气管451，在该排气管451上连接有排气装置452。并且通过该排气装置452的运行，能够使处理室411内减压至规定的真空度。
在基座412上，用于支承Si晶片W升降的三根(图示仅两根)的晶片支承销460以能够相对基座412的表面伸出、没入的方式设置，这些晶片支承销460固定于支承板461。并且，晶片支承销460利用气缸等的驱动机构462通过支承板461进行升降。
在处理室411的侧壁411C，设置有用于在其与通用搬送室102之间进行Si晶片W的搬入搬出的搬入搬出口418，和开关该搬入搬出口418的闸阀G。在后述中对上述结构的处理室411中进行的Ti膜和TiN膜的形成处理进行详细的叙述。
(晶片搬送处理的具体例)
此处，对图4所示的结构的基板处理装置100的晶片搬送处理进行说明。在通用搬送室102内Si晶片W以处理室104A、104B、104C的顺序被搬送并处理。因此，Si晶片W的搬送通路为图4所示的实线箭头。
这样的晶片搬送处理基于设置在控制部200的EC(装置控制部)300的程序数据存储单元360所存储的搬送处理程序362实施。即，EC300的CPU310通过从存储于处理数据存储单元370中的搬送处理信息(例如搬送通路信息)372读出必需的信息，并实施搬送处理程序362，实施Si晶片W的搬送处理。
此处，作为一例，假设从设置于中央的导入口112B的盒(也包括载体)中取出例如形成有接触孔或通孔的处理前晶片W，此外，将两个负载锁定室108A、108B中的任何一方的负载锁定室，例如负载锁定室108A用于处理前晶片W的搬入，将另一方的负载锁定室108B用于处理完成晶片W的搬出。假设现在，各处理室104A～104C内分别收纳的晶片W已结束各自的处理，或大致即将结束处理。
首先，说明搬入侧搬送室110内的搬送处理。当假设在负载锁定室108B内收纳已结束在处理室104C中的处理的处理完成的Si晶片W时，该处理完成的Si晶片W通过搬入侧搬送机构118以搬送通路X11所示的方式向中央的导入口112B搬送并被收纳。
此外，在中央的导入口112B中收纳的处理前的Si晶片W通过搬入侧搬送机构118以搬送通路X12所示的方式向校准器114搬送，在此处的Si晶片W的定位之后，再一次通过搬入侧搬送机构118以搬送通路X13所示的方式将定位后的Si晶片W收纳于另一方的负载锁定室108A内，并进行待机。以上的操作，在Si晶片W的处理每次前进时重复进行。
接着对通用搬送室102内的晶片的搬送处理进行说明。首先，通过搬送机构116取出收纳于处理室104C中的处理完成的晶片W，以搬送通路Y11所示的方式将其放置于空状态的负载锁定室108B内。接着，通过搬送机构116取出容纳于处理室104B内的处理完成的晶片W，以搬送通路Y12所示的方式将其搬入放置于空状态的处理室104C内，开始在处理室104C内的处理。
接着，通过搬送机构116取出收纳于处理室104A的处理完成的晶片W，以搬送通路Y13所示的方式将其搬入放置于空状态的处理室104B内，开始在处理室104B内的处理。
接着，将在负载锁定室108A内待机的处理前的晶片W通过搬送机构116取出，以搬送通路Y14所示的方式将其搬入放置于上述空状态的处理室104A内，开始在该处理室104A内的处理。而且，在晶片W的搬入搬出时，开关操作各闸阀106A～106C、107A、107B中晶片W的搬入搬出所必需的闸阀。然后，在每次各处理室104A～104C的晶片W的处理完成时，重复进行上述操作。
(晶片处理的具体例)
接着，对由上述本实施方式的基板处理装置100实施的晶片处理进行说明。基板处理装置100对具有例如图6所示的膜结构的Si晶片(Si基板)500进行处理。Si晶片500是在裸基板502上形成SiO2膜等的层间绝缘膜504，通过蚀刻形成接触孔505，在接触孔505的底部露出Si表面503的结构。
此处，举出在如图6所示的Si表面503上形成TiSix膜(Ti硅化物膜)的情况为例。图7A～图7D是用于说明本实施方式的晶片处理的工序图。本实施方式的基板处理装置100搬入图6所示的Si晶片500，连续实施以下所示的处理。
首先，如图7A所示，进行除去Si表面503上的异物(例如蚀刻残渣等的污染物、颗粒、自然氧化膜等)的异物除去处理。由此，使得例如接触孔的底部(图7A所示的A部)为没有自然氧化膜等的异物的平坦的均匀的面。在现有技术中，作为该异物除去处理，实施利用Ar等离子体溅射的蚀刻。这是通过施加于Si晶片的偏置电压，使由等离子体离子化的Ar离子加速，对包括附着于Si晶片的自然氧化膜的异物进行溅射蚀刻的技术。但是，随着近年来半导体器件的微细化，接触孔的形状也变得微细，使用Ar等离子体溅射难以从接触孔底部除去异物。
因此，在本实施方式中，在减压下实施不使用等离子体的异物除去处理。该异物除去处理例如由以下两阶段的处理构成：使包括附着于Si晶片的自然氧化膜的异物与气体成分进行化学反应，生成生成物的生成物生成处理；通过热处理除去在Si晶片上生成的生成物的生成物除去处理。
生成物生成处理例如为COR处理，生成物除去处理例如为PHT处理。COR处理是使附着于Si晶片上的异物，例如自然氧化膜等氧化膜，与例如氨(NH3)气体和氟化氢(HF)气体等的气体分子进行化学反应，生成生成物(主要是(NH4)2SiF6)的处理。PHT处理是加热已实施COR处理的Si晶片，使通过COR处理的化学反应在Si晶片上生成的生成物气化(升华)，从Si晶片除去的处理。
这样，因为COR处理和PHT处理的组合能够在减压下不使用等离子体地除去Si晶片的自然氧化膜等异物，所以相当于干洗处理(干式清洗处理)中的纯粹的化学清洗的技术。
这样，在本实施方式中，通过在减压下实施不使用等离子体的异物除去处理，能够使接下来连续进行的Ti膜成膜处理的膜的密着性、强度提高。此外，因为在本实施方式的异物除去处理中不使用等离子体，所以能够防止Ti膜的基底、特别是Si晶片的扩散层表面受到由等离子体引起的充电损伤，而且能够防止由溅射蚀刻引起的扩散层表面的粗糙、削减。能够形成这样的没有损伤的接触构造，能够成膜具有良好的接触电阻的膜。
接着，不将Si晶片500曝露于大气，在基板处理装置100内连续进行Ti膜506的形成处理。本实施方式的Ti膜506的形成处理分为形成第一Ti膜506A和TiSix膜507的工序，和形成第二Ti膜506B的工序的两个阶段实施。
在图7B所示的形成第一Ti膜506A和TiSix膜507的工序中，由使用原子层沉积(ALD：Atomic Layered Deposition)方法的等离子体ALD处理进行Ti膜形成处理。在该等离子体ALD处理中例如多次重复以下工序：向处理室供给TiCl4气体等Ti化合物气体，使得在Si表面503和层间绝缘膜504的表面产生Ti化合物的吸附反应(Ti和Si的反应)的吸附工序；供给H2气体等的还原气体，并对其进行等离子体激励，对吸附于Si表面503和层间绝缘膜504的表面的Ti化合物进行还原的还原工序。由此在基底堆积Ti，形成Ti膜。本实施方式的利用等离子体ALD处理的Ti膜形成的具体的工艺方案在以后进行叙述。
根据该方法，如图7B所示，Ti以原子级别堆积于Si表面503和层间绝缘膜504的表面，其中在层间绝缘膜504的表面上形成第一Ti膜506A。另一方面，在Si表面503的表面，即接触孔的底部(图7A所示的A部)中，堆积的Ti与基底的Si表面503的Si进行硅化反应(硅化物化)，形成自调整的TiSix膜507。
通过进行这样的等离子体ALD处理，能够在原子级别自由控制第一Ti膜506A和TiSix膜507的各自的膜厚。此外，通过分开进行并多次重复Ti化合物的吸附工序和还原工序，以堆积Ti，能够可靠地减少Ti膜中的Cl等杂质。特别是，在本实施方式中，因为以通过利用COR处理和PHT处理的异物除去处理，在Si晶片500的Si表面503上没有附着自然氧化物等异物的状态，在连续通过等离子体ALD处理控制原子排列的同时堆积Ti，所以能够形成更为平坦且均匀的第一Ti膜506A和TiSix膜507。
此外，在本实施方式中形成第一Ti膜506A和TiSix膜507时，设定处理温度(Si晶片的温度)为较低温，例如450℃以下的温度范围。通过这样设定处理温度为较低温，能够减少半导体器件的热平衡。而且，在本实施方式中，因为进行等离子体ALD处理，所以即使将处理温度调整到450℃以下，也能够减少包含于第一Ti膜506A和TiSix膜507中的Cl等杂质的浓度，能够形成优质的膜。
此外，在本实施方式中形成第一Ti膜506A和TiSix膜507时，不向处理室内导入Ar气体。在向处理室内导入Ar气体的情况下，担心Ar原子与Si表面503、层间绝缘膜504的表面冲撞，使这些膜的表面形态恶化。对于该问题点，根据本实施方式，能够保持各膜层的表面形态为良好的状态。因此，能够提高在这些膜上形成的第一Ti膜506A和TiSix膜507的膜质。此外，因为能够使TiSix膜507和其基底的Si表面503的界面平坦化，所以能够使界面整体的肖特基势垒的高度一定，能够形成稳定的欧姆接触。例如，能够通过在晶体管中应用这样的接触结构，使得接触电阻减小。
此外，Ar气体还可能对第一Ti膜506A和TiSix膜507造成损伤。在该情况下，存在第一Ti膜506A和TiSix膜507的膜质劣化，阻挡功能下降，且接触电阻上升的可能性。进而，存在第一Ti膜506A和TiSix膜507的成膜速率下降的可能性。对于该问题点，根据本实施方式，因为在形成第一Ti膜506A和TiSix膜507时，不向处理室内导入Ar气体，所以能够在短时间内形成优质的第一Ti膜506A和TiSix膜507。
接着，如图7C所示，在第一Ti膜506A和TiSix膜507上进行形成第二Ti膜506B的Ti膜形成处理。此处进行等离子体SFD(SequentialFlow Deposition：连续流沉积)处理。在该利用等离子体SFD处理的Ti膜形成处理中，例如多次重复下述工序：向处理室同时供给Ti化合物气体、Ar气体和H2气体、生成等离子体，形成Ti膜的工序；和停止Ti化合物气体的供给，利用H2等离子体的等离子体退火的工序。由此，在短时间内形成规定膜厚的Ti膜。本实施方式的等离子体SFD处理的Ti膜形成的具体的工艺方案在以后进行叙述。
通过进行利用上述的等离子体ALD处理的Ti膜形成处理，能够形成优质的TiSix膜507。但是，因为该成膜速率极小，所以为了使作为阻挡层的Ti膜506获得必需的膜厚，需要非常多的时间，这是不现实的。对于该问题点，在本实施方式中，当TiSix膜507的膜厚达到规定值时，结束第一Ti膜506A的形成工序，转移至第二Ti膜506B的形成工序。用于形成该第二Ti膜506B的等离子体SFD处理，与等离子体ALD处理相比，在Ti膜的形成中能够得到更高的成膜速率。因此，能够在短时间内形成规定膜厚的Ti膜506。
此外，在本实施方式中形成第二Ti膜506B时，也与形成第一Ti膜506A和TiSix膜507时同样，将处理温度设定为较低温，例如450℃以下的温度范围。在本实施方式中，通过利用等离子体SFD处理的H2等离子体的等离子体退火，即使将处理温度调整为450℃以下，也能够大幅减少包含于第二Ti膜506B中的Cl等杂质的浓度。
接着，如图7D所示，在Ti膜506上进一步进行形成TiN膜508的TiN膜形成处理。此处，不是由通常的热CVD形成TiN膜，而是进行利用等离子体SFD处理的TiN膜形成处理。在该等离子体SFD处理中，例如多次重复下述工序：向处理室同时供给Ti化合物气体、Ar气体和H2气体、生成等离子体，形成Ti膜的工序；停止Ti化合物气体的供给的工序；和向处理室同时供给NH3气体、Ar气体和H2气体，生成等离子体，对Ti膜进行氮化的氮化工序。由此，在基底上堆积TiN，形成TiN膜。本实施方式的利用等离子体SFD处理的TiN膜形成的具体的工艺方案在以后进行叙述。
如上所述，在Si晶片500的接触孔505内形成由TiSix膜507、Ti膜506和TiN膜508构成的阻挡层。
(第一Ti膜形成处理)
对在上述的各工艺处理中，作为本发明的主要的工艺处理的第一Ti膜形成处理(硅化钛膜形成工序)，第二Ti膜形成处理(钛膜形成工序)和TiN膜形成处理进行更详细的说明。在此，以使用TiCl4气体作为Ti化合物气体，使用H2气体作为还原气体，使用NH3气体作为氮化合物气体的情况为例，说明本实施方式的工艺处理。
首先，参照附图说明第一Ti膜形成处理。如上所述，在第一Ti膜506A的形成中应用等离子体ALD处理。在图8中表示利用该等离子体ALD处理的Ti膜形成处理的具体例。
首先，在进行第一Ti膜形成处理时，从加热器电源440向埋入基座412的加热器415供给电力，将Si晶片W的温度例如调整为450℃。然后，在步骤S11(第一工序)中，向处理室411内供给TiCl4气体和H2气体。此时，将TiCl4气体的流量调整为例如12sccm，将H2气体的流量调整为例如4000sccm。通过实施该步骤S11，TiCl4吸附于Si表面503和层间绝缘膜504的表面。步骤S 11的时间例如为4秒。
接着，在步骤S12(第二工序)中，停止TiCl4气体的供给，仅向处理室411内供给H2气体，对残留于处理室411内的TiCl4气体进行清扫。此时，将H2气体的流量调整为例如4000sccm。步骤S12的时间例如为1.5秒。
接着，在步骤S13(第三工序)中，在向处理室411内以例如流量4000sccm供给H2气体的同时，向配置于处理室411内的喷淋头(上部电极)420施加例如800W的高频电力，在处理室411内使H2气体等离子体化。由此，在先前的步骤S11中吸附于Si表面503和层间绝缘膜504的表面的TiCl4被还原，残留Ti。
以上述的步骤S11～S13为一个循环，重复该循环直至第一Ti膜506A达到期望的膜厚(例如2nm)。此时，如以上所说明的，在Si表面503的表面，即接触孔的底部(图7A所示的A部)，堆积的Ti与基底的Si表面503的Si进行硅化反应(硅化物化)，形成自调整的TiSix膜507(参照图7B)。
(第二Ti膜形成处理)
接着，参照附图对第二Ti膜形成处理进行说明。第二Ti膜506B形成于第一Ti膜506A和TiSix膜507之上，如上所述，在第二Ti膜506B的形成中应用等离子体SFD处理。在图9中表示该等离子体SFD处理的具体例。
首先，在进行第一Ti膜形成处理时，从加热器电源440向埋入基座412的加热器415供给电力，将Si晶片W的温度例如调整为450℃。然后，在步骤S21(气体稳定化工序)中，向处理室411内供给TiCl4气体、H2气体和Ar气体。此时，将TiCl4气体的流量调整为例如12sccm，将H2气体的流量调整为例如4000sccm，将Ar气体的流量调整为例如1600sccm。而且，该步骤S21的主要目的是在接下来的步骤S22之前，使处理室内的处理气体稳定。步骤S21的时间例如为0～2秒。
接着，在步骤S22(第四工序)中，以与步骤S21相同的流量继续保持向处理室411内供给TiCl4气体、H2气体和Ar气体，向配置于处理室411内的喷淋头(上部电极)420施加例如800W的高频电力，在处理室411内形成等离子体。由此，在第一钛膜506A和TiSix膜507上形成第二Ti膜。步骤S22的时间例如为4秒。
接着，从步骤S22的状态停止TiCl4气体的供给，转移至步骤S23(第五工序)。即，在步骤S23中，以与步骤S22相同的流量向处理室411内供给H2气体和Ar气体，将它们在处理室411内等离子体化。由此，在先前的步骤S22中在第一钛膜506A和TiSix膜507上形成的第二Ti膜被等离子体退火。步骤S23的时间例如为5秒。
接着，从步骤S23的状态消除等离子体，转移至步骤S24。该步骤S24是直至下一循环开始的等待时间，该时间例如为1秒。
将以上的步骤S21～S24作为一个循环，重复该循环直至第二Ti膜506B达到期望的膜厚。其中，在步骤S21～S24中，也可以不向处理室导入Ar气体。
这样，通过实施第一Ti膜形成处理和第二Ti膜形成处理，形成叠层第一Ti膜506A和第二Ti膜506B的Ti膜506。然后，在该Ti膜506和Si表面503的分界区域形成TiSix膜507(参照图7C)。
(TiN膜形成处理)
接着，参照附图说明TiN膜形成处理。TiN膜508形成于Ti膜506之上，如上所述，在TiN膜508的形成中应用等离子体SFD处理的TiN膜形成处理。在图10中表示该等离子体SFD处理的具体例。
在该TiN膜形成处理的步骤S31～S36中，因为步骤S31～S34(气体稳定化工序，第六、七工序)进行与上述第二Ti膜形成处理的步骤S21～S24同样的处理，所以在此处省略其详细说明。然后，通过实施步骤S31～S34，在Ti膜506上形成Ti膜。之后，实施步骤S35(第八工序)，氮化该Ti膜，形成TiN膜。而且，在进行TiN膜形成处理时，从加热器电源440向埋入基座412的加热器415供给电力，将Si晶片W的温度例如调整为450℃。
在步骤S35中，在向处理室411内供给H2气体、Ar气体和NH3气体的同时，向配置于处理室411内的喷淋头(上部电极)420施加例如800W的高频电力，在处理室411内再次形成等离子体。此时，将H2气体的流量调整为例如2000sccm，将Ar气体的流量调整为例如1600sccm，将NH3气体的流量调整为例如1500sccm。步骤S35的时间例如为2秒。
接着，在步骤S36消除等离子体，停止处理室411内的NH3气体的供给。将H2气体和Ar气体调整为与步骤S35时相同的流量，通过这些气体对残留于处理室411内的NH3气体进行清扫。由此，在下一循环的步骤S31，防止供给至处理室411内的TiCl4气体与残留NH3气体混合，能够形成更为优质的TiN膜。该步骤S36的时间例如为2秒。将以上的步骤S31～S36作为一个循环，重复该循环直至TiN膜508为规定的膜厚。
(本实施方式的成膜处理的特征)
作为本实施方式的成膜处理的特征，首先，能够举出将Ti膜506分成第一Ti膜形成处理和第二Ti膜处理的两个阶段形成这一点。而且，在实施方式中，第一Ti膜506A的形成和第二Ti膜506B的形成是各自不同的处理，即，能够应用等离子体ALD处理和等离子体SFD处理。
通过最初实施等离子体ALD处理，能够将Si晶片W的温度较低地调整为例如450℃以下，并形成优质的TiSix膜507，并且，能够可靠地减少Ti膜中的Cl等的杂质。之后，通过切换成能够得到较高的成膜速率的等离子体SFD处理，能够在短时间内形成规定膜厚的Ti膜506。此外，此时也能够将Si晶片W的温度较低地调整为例如450℃，能够减少热预算。
本实施方式的成膜处理的其他特征是第一Ti膜形成处理时不向处理室411内导入Ar气体。由此，能够不降低成膜速率，形成更为优质的第一Ti膜506A和TiSix膜507。
图10所示的等离子体SFD处理的步骤S33是对Ti膜进行H2等离子体退火处理的工序。该处理及之后的步骤S35，与等离子体氮化处理同时进行。因此，也可以代替图10所示的等离子体SFD处理，实施图11所示的省略步骤S33的等离子体SFD处理。此外，图11所示的等离子体SFD处理的步骤S34不是直至下一步骤S35开始的等待时间的作用，而是通过H2气体和Ar气体，用于对残留于处理室411内的TiCl4气体进行清扫的工序。在该情况下，步骤S34的时间例如为2秒。
(确认等离子体ALD处理的效率的实验)
参照附图说明对具有以上特征的本实施方式的成膜处理所得到的效果进行确认后的实验结果。首先，通过实验确认，在低温下形成Ti膜的情况下，通过采用等离子体ALD处理，能够对Ti膜进行硅化物化。该实验结果表示于图12和图13中。
图12是表示测定对具有图6所示的膜结构的样品晶片，分别实施上述等离子体ALD处理和等离子体SFD处理时的Ti膜的膜厚的结果的图。如图12所示，在实施等离子体SFD处理的情况下，在SiO2膜(层间绝缘膜504)上形成的Ti膜的厚度为9.5nm，在Si膜(Si表面503)上形成的Ti膜的厚度为8.7nm，它们的比是0.92。即，在实施等离子体SFD处理的情况下，SiO2膜和Si膜上形成大致相同厚度的Ti膜。由此，能够认为在SiO2膜和Si膜之上形成的Ti膜的膜质相同。
另一方面，如图12所示，在实施等离子体ALD处理的情况下，在SiO2(层间绝缘膜504)上形成的Ti膜的厚度为7.4nm，在Si膜(Si表面503)上形成的Ti膜的厚度为23.1nm，它们的比为3.12。即，在实施等离子体ALD处理的情况下，相比于SiO2膜，在Si膜上形成三倍厚度的Ti膜。由此，能够认为在Si膜上形成与在SiO2膜形成的Ti膜的膜质不同的Ti膜。而且，能够推测，因为基底为Si膜，所以Ti膜被硅化物化，体积(膜厚)增加。
为了直接确认在对具有图6所示的膜结构的样品晶片实施上述等离子体ALD处理，在Si膜上形成的Ti膜是否被硅化物化，使用EDX(荧光X线)分析Si膜上的Ti膜(Ti含有膜)的组成。结果表示于图13。
如图13所示，Si膜上的Ti含有膜的Si的比例为81.38atom％(原子数比例)，Ti的比例为13.19atom％，Cl的比例为0.18atom％，O的比例为5.25atom％。从结果可知，实施等离子体ALD处理，在Si膜上形成的Ti膜被硅化物化，变成TiSix膜。
而且，从图13所示的实验结果可知，实施等离子体ALD处理得到的TiSix膜上基本不含Cl。因此，能够判断在等离子体ALD处理中确实地进行了吸附于Si膜的TiCl4的还原。
(确认不使用Ar气体的Ti膜形成处理的效果的实验)
接着，通过实验确认不使用Ar气体进行第一Ti膜形成处理所得的效果。该实验结果表示在图14A、图14B、图15、图16。
首先，对下述两种情况下的处理结果进行比较：对具有图6所示的膜结构的样品晶片，向处理室导入Ar气体和H2气体，并实施等离子体还原处理的情况；和仅向处理室导入H2气体，并实施等离子体还原处理的情况。图14A是表示在已实施Ar气体和H2气体的等离子体还原处理的样品晶片中，成为Si膜和SiO2膜的叠层状态的部分的截面和表面的扫描型电子显示微镜(SEM)的照片的图。此外，图14B是表示在已实施仅H2气体的等离子体还原处理的样品晶片中，成为Si膜和SiO2膜的叠层状态的部分的截面和表面的SEM照片的图。
从图14A和图14B的照片可知，实施仅H2气体的等离子体还原处理的样品晶片能够保持SiO2膜的表面形态为良好的状态。从该实验结果能够认为，Ar气体对膜的表面可能造成较大的损伤。
图15表示对具有图6所示的膜结构的样品晶片，已实施300次循环的上述等离子体ALD处理时，在SiO2膜上形成的Ti膜的电特性。图15中的晶片的平面图所示的曲线是晶片面内电阻值相等的点彼此之间相连接而成的，在晶片面内Ti膜的电阻值的偏差较大的区域中，各曲线的间隔变密。
如图15所示，在等离子体ALD处理中向处理室内供给Ar气体的情况，与不供给Ar气体的情况相比，曲线在晶片面内整个区域上变密，所以可知，晶片面内的Ti膜的电阻偏差变大。此结果从下面所述的晶片面内的Ti膜的均匀性的值中也变得明确，没有Ar气体的情况下为2.1％，相对于此，在有Ar气体的情况下显示出90.4％的极大的电阻偏差。
此外，如图15所示，没有Ar气体的情况下，晶片的表面电阻为270Ω/sq.，电阻率为209μΩ·cm，相对于此，在有Ar气体的情况下，晶片的表面电阻为1306Ω/sq.，电阻率为1208μΩ·cm。可知当向处理室内供给Ar气体时，Ti膜的各电阻值上升。
由上述可知，在Ti膜的电阻值的面内均匀性、表面电阻和电阻率的所有要点中，有Ar气体的情况与没有Ar气体的情况相比，特征变差。由该实验结果能够认为，在有Ar气体的情况下，Ar对Ti膜、基底的Si膜和SiO2膜造成损伤，不能形成优质的Ti膜。例如，存在Ar与SiO2膜冲撞而放出O，该O与Ti结合，Ti膜的一部分成为TiOx膜(氧化钛膜)的可能性。因为TiOx膜比作为金属的Ti膜的电阻值高，所以会测定出图15所示的电特性。
图16表示在对温度调整为450℃的样品晶片实施利用上述等离子体ALD处理的Ti膜形成处理时，在SiO2膜上形成的Ti膜的膜厚与膜形成处理的循环数的关系。在图16的图表中，以白圈表示不向处理室导入Ar气体的情况下的处理结果，以黑圆表示向处理室导入Ar气体的情况下的处理结果。
由该图16可知，在循环数为大约300次以下时，不使用Ar气体的一方在相同的循环数下能够形成较厚的Ti膜。换言之，能够在短时间形成期望的膜厚的第一Ti膜506A。与此相对，当循环数超过大约300次时，使用Ar气体的一方的Ti膜的成膜速率变高。但是，实际上，因为第一Ti膜506A形成得极薄(例如2nm)，所以关注循环数为大均300次以下的区域即可。
这样，从根据Ar气体的有无，Ti膜的成膜速率产生差别的图16的结果可认为，尤其是在Ti膜的形成初期阶段，Ar是使Ti膜的成膜速率下降的原因。因此，为了不使成膜速率下降，在实施等离子体ALD处理的过程中，优选不向处理室导入Ar气体。
如上所述，根据本实施方式的成膜处理，即使在低温下也能够形成Cl等杂质的混入极少的Ti膜506和TiN膜508。此外，在形成Ti膜506时，因为并用在低温下能够形成TiSix膜的等离子体ALD处理和成膜速率高的等离子体SFD处理，所以能够得到优质的TiSix膜507，并且能够缩短Ti膜506的成膜所需的时间。进一步，在等离子体ALD处理中，因为不向处理室内导入Ar气体，所以能够进一步提高Ti膜506和TiSix膜507的膜质。
而且，上述各处理室104A～104D的结构并不限定于图4所示。例如也可以将各处理室104A～104D中的任何处理室构成为COR处理室、PHT处理室、Ti膜-TiN膜形成处理室。因此，Si晶片W的搬送顺序，只要是以各处理室104A～104D中的COR处理室、PHT处理室、Ti膜-TiN膜形成处理室的顺序搬送，也并不一定是各处理室104A～104C的顺序。
此外，在本实施方式中，说明了处理室104C在连续进行Ti膜形成处理和TiN膜形成处理的情况下的结构和作用，也可以在个别的处理室进行各处理。例如，也可以在处理室104C进行Ti膜形成处理，在处理室104D进行TiN膜形成处理。
对于在上述实施方式中进一步详细叙述的本发明，可以应用于由多个设备构成的系统，也可以应用于由一个设备构成的装置。通过向系统或装置供给存储有实现上述实施方式的功能的软件的程序的存储介质等的介质，该系统或装置的计算机(或是CPU、MPU)将储存于存储介质等的介质的程序读出并实施，当然也能够达成本发明。
在该情况下，从存储介质等的介质中读出的程序本身实现上述实施方式的功能，存储该程序的存储介质等介质构成本发明。作为用于供给程序的存储介质等的介质，例如能够使用软(Floppy，注册商标)盘、硬盘、光盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW、磁带、非易失性存储卡、ROM、或通过网络下载等。
而且，本发明不仅包括通过实施计算机读出的程序，实现上述实施方式的功能的情况，还包括基于该程序的指示，在计算机上运行的OS等进行实际处理的一部分或全部，通过该处理实现上述实施方式的功能的情况。
进而，本发明还包括在将从存储介质等的介质中读出的程序写入设置于插入计算机的功能扩展板、与计算机连接的功能扩展单元的存储器之后，基于该程序的指示，该功能扩展板、功能扩展单元所具有的CPU等进行实际处理的一部或者全部，通过该处理实现上述实施方式的功能的情况。
以上，参照附图说明了本发明的适宜的实施方式，但本发明当然并不限定于上述例子。可以明确，本领域的技术人员能够在专利权利要求所记载的范畴中，想出各种变更例或修正例，当然它们也从属于本发明的技术范围。
例如，在上述实施方式中说明了在作为含Si表面的Si晶片的Si表面上形成TiSix膜的情况，但本发明并不限定于此，也可以在形成于作为含Si表面的Si晶片上的CoSi2、NiSi等金属硅化物膜上、多晶硅(poly-Si)膜上形成TiSix膜。
此外，在上述实施方式中举出使用TiCl4作为钛化合物气体的情况为例进行了说明，但并不限定于此，也可以采用其他钛化合物气体。例如能够使用作为有机钛的TDMAT(四(二甲氨基)钛)、TDEAT(四(二乙氨基)钛)等。
产业上的可利用性
本发明能够应用于在半导体晶片、FPD(Flat Panel Display)基板等被处理基板上进行规定的膜的成膜的成膜方法和基板处理装置。

Claims (12)

1.一种成膜方法，是在处理室内，在被处理基板上形成钛膜或钛化合物膜的成膜方法，其特征在于，具有：
在所述被处理基板上形成硅化钛膜的硅化钛膜形成工序；和
在所述硅化钛膜上形成钛膜的钛膜形成工序，
所述硅化钛膜形成工序中，多次重复下述工序：
向所述处理室导入钛化合物气体，使所述钛化合物气体吸附于所述被处理基板的表面的第一工序；
停止向所述处理室导入所述钛化合物气体，除去残留在所述处理室内的所述钛化合物气体的第二工序；和
向所述处理室导入氢气，并在所述处理室内生成等离子体，对吸附于所述被处理基板的含硅表面的所述钛化合物气体进行还原，同时使其与所述含硅表面的硅反应，形成硅化钛膜的第三工序，
所述钛膜形成工序中，多次重复下述工序：
将所述钛化合物气体和所述氢气导入所述处理室，并在所述处理室内生成等离子体，在所述被处理基板上形成钛膜的第四工序；和
维持所述等离子体，并停止向所述处理室导入所述钛化合物气体，对所述钛膜进行等离子体退火的第五工序。
2.如权利要求1所述的成膜方法，其特征在于：
所述第三工序中不向所述处理室导入氩气。
3.如权利要求1所述的成膜方法，其特征在于：
在所述硅化钛膜形成工序和所述钛膜形成工序中，将所述被处理基板的温度调整为450℃以下。
4.如权利要求1所述的成膜方法，其特征在于：
在所述第一工序中，向所述处理室导入所述钛化合物气体和氢气，在所述第二工序中，向所述处理室继续导入该氢气。
5.如权利要求1所述的成膜方法，其特征在于：
在所述钛膜形成工序中，至少在所述处理室内形成等离子体的期间，向所述处理室导入氩气。
6.如权利要求1所述的成膜方法，其特征在于：
还具有在所述钛膜上形成氮化钛膜的氮化钛膜形成工序，
所述氮化钛膜形成工序中，多次重复下述工序：
向所述处理室导入所述钛化合物气体和所述氢气，并在所述处理室内生成等离子体，在所述被处理基板上形成钛膜的第六工序；
停止向所述处理室导入所述钛化合物气体，除去残留在所述处理室内的所述钛化合物气体的第七工序；和
向所述处理室导入氮化合物气体，并在所述处理室内生成等离子体，对所述钛膜进行氮化的第八工序。
7.如权利要求6所述的成膜方法，其特征在于：
在所述氮化钛膜形成工序中，将所述被处理基板的温度调整在450℃以下。
8.如权利要求6所述的成膜方法，其特征在于：
在所述氮化钛膜形成工序中，至少在所述处理室内形成等离子体的期间，向所述处理室导入氩气。
9.如权利要求1所述的成膜方法，其特征在于：
所述钛化合物气体为TiCl4气体。
10.如权利要求1所述的成膜方法，其特征在于：
所述氮化合物气体为NH3气体。
11.一种基板处理装置，其特征在于，具备：
对被处理基板实施膜形成处理的处理室；
向所述处理室内至少选择性地供给钛化合物气体、还原气体和氩气的气体供给单元；
在所述处理室内生成等离子体的等离子体生成单元；
调整载置于所述处理室内的所述被处理基板的温度的温度调整单元；和
对所述气体供给单元、所述等离子体生成单元和所述温度调整单元的动作进行控制的控制部，其中，
作为在所述被处理基板上形成硅化钛膜的硅化钛膜形成处理，所述控制部多次重复下述工序：
向所述处理室导入钛化合物气体，使所述钛化合物气体吸附于所述被处理基板的表面的第一工序；
停止向所述处理室导入所述钛化合物气体，除去残留在所述处理室内的所述钛化合物气体的第二工序；和
向所述处理室导入氢气，并在所述处理室内生成等离子体，对吸附于所述被处理基板的含硅表面的所述钛化合物气体进行还原，同时使其与所述含硅表面的硅反应，形成硅化钛膜的第三工序，
作为在所述硅化钛膜上形成钛膜的钛膜形成处理，所述控制部多次重复下述工序：
将所述钛化合物气体和所述氢气导入所述处理室，并在所述处理室内生成等离子体，在所述被处理基板上形成钛膜的第四工序；和
维持所述等离子体，并停止向所述处理室导入所述钛化合物气体，对所述钛膜进行等离子体退火的第五工序。
12.如权利要求11所述的基板处理装置，其特征在于：
所述气体供给单元向所述处理室内进一步选择性地供给氮化合物气体，
作为在所述钛膜上形成氮化钛膜的氮化钛膜形成处理，所述控制部多次重复下述工序：
向所述处理室导入所述钛化合物气体和所述氢气，并在所述处理室内生成等离子体，在所述被处理基板上形成钛膜的第六工序；
停止向所述处理室导入所述钛化合物气体，除去残留在所述处理室内的所述钛化合物气体的第七工序；和
向所述处理室导入所述氮化合物气体，在所述处理室内生成等离子体，对所述钛膜进行氮化的第八工序。
CN2007800009536A 2006-10-30 2007-08-07 成膜方法和基板处理装置 Expired - Fee Related CN101346802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP293938/2006 2006-10-30
JP2006293938A JP5207615B2 (ja) 2006-10-30 2006-10-30 成膜方法および基板処理装置
PCT/JP2007/065433 WO2008053625A1 (fr) 2006-10-30 2007-08-07 Procédé de dépôt de film et appareillage pour traiter des substrats

Publications (2)

Publication Number Publication Date
CN101346802A CN101346802A (zh) 2009-01-14
CN101346802B true CN101346802B (zh) 2010-06-02

Family

ID=39343976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800009536A Expired - Fee Related CN101346802B (zh) 2006-10-30 2007-08-07 成膜方法和基板处理装置

Country Status (6)

Country Link
US (1) US7981794B2 (zh)
JP (1) JP5207615B2 (zh)
KR (1) KR101163277B1 (zh)
CN (1) CN101346802B (zh)
TW (1) TWI464790B (zh)
WO (1) WO2008053625A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP2010016136A (ja) * 2008-07-02 2010-01-21 Tokyo Electron Ltd 薄膜の成膜方法及び成膜装置
KR101108879B1 (ko) 2009-08-31 2012-01-30 주식회사 원익아이피에스 가스분사장치 및 이를 이용한 기판처리장치
KR101625078B1 (ko) * 2009-09-02 2016-05-27 주식회사 원익아이피에스 가스분사장치 및 이를 이용한 기판처리장치
JP5358366B2 (ja) * 2009-09-14 2013-12-04 東京エレクトロン株式会社 基板処理装置及び方法
CN102383106B (zh) * 2010-09-03 2013-12-25 甘志银 快速清除残余反应气体的金属有机物化学气相沉积反应腔体
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US8785310B2 (en) 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
US10029217B2 (en) 2015-05-22 2018-07-24 Chevron U.S.A. Inc. Methods of making crosslinked membranes utilizing an inert gas atmosphere
JP2017022302A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US11217672B2 (en) * 2019-08-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain
CN110729166A (zh) * 2019-09-23 2020-01-24 长江存储科技有限责任公司 存储器的制作设备及制作方法
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
CN111524778B (zh) * 2020-04-24 2023-06-16 北京北方华创微电子装备有限公司 气体输运管路、控制气体输运的方法及半导体设备
US20220319991A1 (en) * 2021-03-31 2022-10-06 Nanya Technology Corporation Semiconductor device with dual barrier layers and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777977A (zh) * 2003-08-11 2006-05-24 东京毅力科创株式会社 成膜方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196418A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
JP3194256B2 (ja) * 1991-11-14 2001-07-30 富士通株式会社 膜成長方法と膜成長装置
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JP4196418B2 (ja) 1997-09-05 2008-12-17 Ｄｉｃ株式会社 顔料組成物並びにこれを用いた分散液及びカラーフィルター用カラーレジスト
US6548402B2 (en) * 1999-06-11 2003-04-15 Applied Materials, Inc. Method of depositing a thick titanium nitride film
KR20010007527A (ko) * 1999-06-25 2001-01-26 조셉 제이. 스위니 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
KR100760291B1 (ko) * 2001-11-08 2007-09-19 에이에스엠지니텍코리아 주식회사 박막 형성 방법
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
JP4361747B2 (ja) * 2003-03-04 2009-11-11 東京エレクトロン株式会社 薄膜の形成方法
KR100591157B1 (ko) * 2004-06-07 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 Ｉｎ-ｓｉｔｕ 박막증착방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777977A (zh) * 2003-08-11 2006-05-24 东京毅力科创株式会社 成膜方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-58484A 2000.02.25

Also Published As

Publication number Publication date
TW200837813A (en) 2008-09-16
CN101346802A (zh) 2009-01-14
JP2008112803A (ja) 2008-05-15
US7981794B2 (en) 2011-07-19
KR101163277B1 (ko) 2012-07-05
US20100304561A1 (en) 2010-12-02
WO2008053625A1 (fr) 2008-05-08
KR20090069298A (ko) 2009-06-30
TWI464790B (zh) 2014-12-11
JP5207615B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
CN101346802B (zh) 成膜方法和基板处理装置
JP4947840B2 (ja) 金属窒化物／金属スタックの処理
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP5376361B2 (ja) タングステン膜の製造方法および装置
JP2022551922A (ja) 間隙充填堆積プロセス
KR20140096253A (ko) 작은 임계 치수의 컨택트 및 인터커넥트를 위한 초박 저저항률 텅스텐막 증착 방법
TW200823617A (en) Substrate processing apparatus, program, recording medium and conditioning necessity determining method
TW201413033A (zh) 形成可伸展性鎢膜與可壓縮性鎢膜的方法
KR102632800B1 (ko) 금속 옥사이드를 환원시키고 제거함으로써 저 저항률 금속 콘택트들 및 상호접속부들을 형성하는 시스템들 및 방법들
TW202002126A (zh) 邊緣去除控制
US10438847B2 (en) Manganese barrier and adhesion layers for cobalt
KR20100084207A (ko) 반도체 소자의 제조 방법
US20220275510A1 (en) Thermal atomic layer deposition of silicon-containing films
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
CN101606228B (zh) 成膜方法
TWI750364B (zh) 形成鈦矽化物區域之方法
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
TW202204055A (zh) 用於選擇性間隙填充之低溫電漿預清潔
TW202242195A (zh) 埋入方法及處理系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20130807