JPH04196418A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04196418A
JPH04196418A JP32749190A JP32749190A JPH04196418A JP H04196418 A JPH04196418 A JP H04196418A JP 32749190 A JP32749190 A JP 32749190A JP 32749190 A JP32749190 A JP 32749190A JP H04196418 A JPH04196418 A JP H04196418A
Authority
JP
Japan
Prior art keywords
film
substrate
metal
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32749190A
Other languages
English (en)
Inventor
Takayuki Oba
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32749190A priority Critical patent/JPH04196418A/ja
Publication of JPH04196418A publication Critical patent/JPH04196418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 化学気相成長(CVD)法を用いた配線の形成方法に関
し。
CVD法により剥離や浸食や異常成長等のない安定した
コンタクトホールの埋込と配線膜の形成を目的とし。
1)被成長基板上に金属のノ10ゲン化物あるいは金属
の有機化合物を吸着させる工程と、該吸着物を熱、光ま
たはRF電力を加えて還元雰囲気中で反応させて該基板
上に金属膜を形成する工程と、波金属膜上に導電膜を成
膜する工程とを有するよ)に構成する。
2)前記金属がW、 Ti、 Mo、 Ta、 Hf、
 Zr、 Cu、 Al。
Auであるように構成する。
3)還元ガスを被成長基板上に吸着させた後、前記の3
工程を行うように構成する。
4)前記還元ガスは水素、 m、 rv、 v族元素を
含む水素化物またはハロゲン化物であるように構成する
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にCVD法を
用いた配線の形成方法に関する。
超し]デバイスでは微細配線、上下配線間の高アスペク
トコンタクトの接続が必要となる。
さらにこれらの配線膜を複雑な表面形状の半導体チップ
上に被覆しなければならない。
また、配線を直接シリコン(Si)に接触させる場合は
配線物質とSiとの反応を防止することが必要である。
             計このために、 CVD法
を利用した成膜や選択成長等の埋込技術を用いる必要が
ある。
本発明は以上の要求に対応したCVD法として利用でき
る。
〔従来の技術〕 従来、配線の形成はスパッタ法かあるいはCVD法によ
る選択成長が用いられていた。
特に、コンタクトホールの埋込にはタングステン(W)
等の選択CVD法が検討されている。
ところが、 CVD法による成膜では剥離や浸食や異常
成長等が発生し、リーク電流やコンタクト抵抗の増加を
生じていた。
Wの異常成長は基板の結晶配列に配向したために起こる
β−Wの成長がある。通常成膜されたWはα−前である
が、β−Wは密度が小さく粗な膜質のため見掛けの成長
速度がα−前の数倍となり、このため、コンタクトホー
ルから溢れ出してしまうことになる。
〔発明が解決しようとする課題〕
したがって、従来のCVD法による場合、デバイス特性
を損なうことなく微細配線を形成することは困難であっ
た。
本発明はCVD法により剥離や浸食や異常成長等のない
安定したコンタクトホールの埋込と配線膜の形成を目的
とする。
〔課題を解決するための手段〕
上記課題の解決は。
1)被成長基板上に金属のハロゲン化物あるいは金属の
有機化合物を吸着させる工程と、該吸着物を熱、光また
はRF電力を加えて還元雰囲気中で反応させて該基板上
に金属膜を形成する工程と、該金属膜上に導電膜を成膜
する工程とを有する半導体装置の製造方法、あるいは 2)前記金属がW、 Ti、 Mo、 Ta、 If、
 Zr、 Cu、 AI。
Auであることを特徴とする前記l)記載の半導体装置
の製造方法、あるいは 3)還元ガスを被成長基板上に吸着させた後、前記の3
工程を行うことを特徴とする前記1)記載の半導体装置
の製造方法、あるいは 4)前記還元ガスは水素、 I、 IV、 V族元素を
含む水素化物またはハロゲン化物であることを特徴とす
る前記3)請求項3記載の半導体装置の製造方法により
達成される。
〔作用〕
本発明は前処理を行った基板上にソースガスの数原子ま
たは数分子程度の吸着層を形成し、化学的な還元作用を
利用して薄く安定な金属薄膜を形成してこれを成長表面
とし、この上に成膜を行うことにより、成長皮膜の剥離
や異常成長を防止するようにしたものである。
この場合9例えば、基板をSiや金属とした場合。
表面に酸化膜があると吸着量が少なく、また吸着状態が
弱いことから、ソースガスの圧力、基板温度を適宜に設
定することによりSiや金属面にのみ吸着させることが
できる。
〔実施例〕
第1図(A)〜(C)は本発明の一実施例を説明する断
面図である。
図において、lはSi基板、2は絶縁膜で二酸化シリコ
ン(SiCh)膜、3はコンタクトホール14は吸着層
、 4Aは金属膜、5は埋込層、6は第2の吸着膜、 
6Aは第2の金属膜、7は配線膜である。
つぎに実施例を工程順に説明する。
〔第1図(A)参照〕 (1)前処理 例えば、バターニング工程での残留物を除去した後に、
つぎの(A)、(B) 2段階のプラズマ処理を行う。
(A)反応ガス:  NFI/H2,5/100 SC
CM反応圧カニ  20 mTorr RF主電力:30〜60 W/cm2 処理時間:20秒 ここで、 NF、の代わりにF2を用いることもできる
(B)反応ガス:F7 反応圧カニ  50 mTorr RF主電力:100〜200 W/cm’処理時間:3
0秒 (2)吸着層4の形成 反応ガス:  Al(iC,)16)、、  53CC
Mガス圧カニ  10−7〜10−’ Torr基板温
度ニー40〜40°C 処理時間:   0.1−10秒 〔第1図(B)参照〕 (3)加熱(金属膜4Aの形成) 基板温度=240℃ この加熱は吸着層に還元反応を起こさせるために還元雰
囲気中で行う。
また9反応促進のための加熱の代わりに光の照射、 R
F主電力印加等を行ってもよい。
(4)コンタクトホールの埋込(埋込層5の形成)選択
成長の条件 反応ガス:  WFs/SiH4,5/3SCCMガス
圧カニ  30 mTorr 基板温度=240℃ (5)吸着層6の形成 反応ガス:  TiC!<、  53CCMガス圧カニ
  10−” Torr 基板温度:10〜100℃ 〔第1図(C)参照〕 (6)加熱(金属膜6Aの形成) 基板温度=200°に の加熱も吸着層に還元反応を起こさせるために還元雰囲
気中で行う。
また1反応促進のための加熱の代わりに光の照射、 R
F主電力印加等を行ってもよい。
この金属膜6A膜はつぎのTiN成膜のための成長核と
なる。均一なTi膜ができると、 TiNの成膜特性(
膜厚分布1表面状態)が改善される。
(7) TiNの成長(図では省略) 反応ガス:  TiCl4.10 SC0MN2H4,
100SCCM ガス圧カニ  0.13〜10 Torr基板温度: 
  500〜600℃ ここで9本発明とは直接関係がないので図示を省略した
が、このTiNの成長は密着性向上と、この膜の上下の
層の反応防止用のバリア層として成長するものである。
(8) Alの成膜(配線膜7の形成)CVD条件 反応ガス:  Al(iCJs)s、 203CCMガ
ス圧カニ   0.5〜100 Torr基板温度:2
40℃ または、スパッタ条件 スパッタガス:Ar ガス圧カニ  10−’ Torr RF電力 :800W 以上により配線膜の形成が終わり、この膜をパターニン
グして配線を形成する。
上記の工程は(1)の前処理から各工程ごとの反応室間
をロードロック室で連結して(8)のAIの成膜まで基
板は大気中に取り出されることなく処理されるようにす
る。
上記の実施例の(2)、(8)の吸着層の形成において
1反応ガスの代表例としてAI(ic4)11)、 T
iCl4を用いたが、  W、 Ti、 Mo、 Ta
、 Hf、 Zr、 Cu、 AI、 Auのハロゲン
化物かあるいは有機化合物を用いても同等の効果が得ら
れる。
また、適当な温度を設定することにより、これらの金属
のシリサイド層を形成し、実施例の金属層の代わりにこ
れを用いても同等の効果がある。
例えば、コンタクトホール内のSi基板上にTiC1,
の薄層を吸着し、400℃に加熱してTi5itを形成
する。
また、これらの金属は直接埋込層としても用いることが
できる。
また、配線膜にもこれらの材料を用いることができる。
さらに、配線膜形成に際しCVD、 PVD法の選択も
可能となる。
第2図(A)、 (B)は従来例と対比して実施例の効
果を示すデータの説明図である。。
第2図(A)はW/5i(n+)およびW/5i(p”
)のコンタクト抵抗R6を示す。
ここで、コンタクト抵抗は多数のコンタクトを直列にし
て測定した相対値で示される。
この場合は、 Alの吸着を利用している。
第2図(B)はSiの浸食をλ単位で示す。
図より、実施例の浸食は従来例に比し半減していること
が分かる。
この場合は、 WF、の吸着を利用している。
つぎに、被膜の剥離と異常成長の改善された具体例を従
来例に対比して説明する。
剥離は9例えばWのCVDでは、従来例で220℃以下
では顕著であったが、実施例では1008Cでも起きな
かった。
異常成長は前記のような形状変化をともなうため目視で
確認できる。その結果、従来例で認められた。異常成長
は、実施例では全く認められなかった。
〔発明の効果〕
以上説明したように本発明によれば、剥離や浸食や異常
成長等のない安定したCVD法によるコンタクトホール
の埋込と配線膜の形成が可能となった。
【図面の簡単な説明】
第1図(A)〜(C)は本発明の一実施例を説明する断
面図。 第2図(A)、(B)は従来例と対比して実施例の効果
を示すデータの説明図である。。 図において。 1はSi基板。 2は絶縁膜で5i02膜。 3はコンタクトホール。 4は吸着層。 4Aは金属膜。 5は埋込層。 6は第2の吸着膜。 6Aは第2の金属膜。 7は配線膜 (A)、      (B)         (C)
(A)            (13)寅枡伊1のf
j1果/)説明図 罫 2 ロ

Claims (1)

  1. 【特許請求の範囲】 1)被成長基板上に金属のハロゲン化物あるいは金属の
    有機化合物を吸着させる工程と、該吸着物を熱、光また
    はRF電力を加えて還元雰囲気中で反応させて該基板上
    に金属膜を形成する工程と、 該金属膜上に導電膜を成膜する工程とを有することを特
    徴とする半導体装置の製造方法。2)前記金属がW、T
    i、Mo、Ta、Hf、Zr、Cu、Al、Auである
    ことを特徴とする請求項1記載の半導体装置の製造方法
    。 3)還元ガスを被成長基板上に吸着させた後、前記の3
    工程を行うことを特徴とする請求項1記載の半導体装置
    の製造方法。 4)前記還元ガスは水素、III、IV、V族元素を含む水
    素化物またはハロゲン化物であることを特徴とする請求
    項3記載の半導体装置の製造方法。
JP32749190A 1990-11-28 1990-11-28 半導体装置の製造方法 Pending JPH04196418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32749190A JPH04196418A (ja) 1990-11-28 1990-11-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32749190A JPH04196418A (ja) 1990-11-28 1990-11-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04196418A true JPH04196418A (ja) 1992-07-16

Family

ID=18199750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32749190A Pending JPH04196418A (ja) 1990-11-28 1990-11-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04196418A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355545B1 (en) 1999-06-03 2002-03-12 Semiconductor Leading Edge Technologies, Inc. Method and apparatus for wiring, wire, and integrated circuit
WO2008053625A1 (fr) * 2006-10-30 2008-05-08 Tokyo Electron Limited Procédé de dépôt de film et appareillage pour traiter des substrats

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355545B1 (en) 1999-06-03 2002-03-12 Semiconductor Leading Edge Technologies, Inc. Method and apparatus for wiring, wire, and integrated circuit
WO2008053625A1 (fr) * 2006-10-30 2008-05-08 Tokyo Electron Limited Procédé de dépôt de film et appareillage pour traiter des substrats
JP2008112803A (ja) * 2006-10-30 2008-05-15 Tokyo Electron Ltd 成膜方法および基板処理装置
US7981794B2 (en) 2006-10-30 2011-07-19 Tokyo Electron Limited Film forming method and substrate processing apparatus

Similar Documents

Publication Publication Date Title
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
WO1998028783A1 (en) Method of nucleation used in semiconductor devices
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JPH09186102A (ja) 半導体装置の製造方法
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
JPH04196418A (ja) 半導体装置の製造方法
IE911059A1 (en) Process and apparatus for producing conductive layers or¹structures for circuits integrated on the very largest scale
JPH1032248A (ja) タングステン膜形成法
CN109994424B (zh) 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法
JPH09260306A (ja) 薄膜形成方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JP2542617B2 (ja) 半導体装置の製造方法
JP3149912B2 (ja) 半導体装置およびその製造方法
JPH0474865A (ja) 半導体装置の製造方法
TWI833823B (zh) 無襯墊連續非晶形金屬膜
JPH0467655A (ja) 半導体装置およびその製造方法
JPH1126582A (ja) 金属薄膜の形成方法
KR0183772B1 (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막
JP3263611B2 (ja) 銅薄膜製造方法、銅配線製造方法
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JPH03278431A (ja) 半導体装置の製造方法
KR100190076B1 (ko) 반도체 장치의 금속 배선층 형성 방법
JPH10335453A (ja) 半導体装置の製造方法